JP2014146688A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2014146688A
JP2014146688A JP2013014307A JP2013014307A JP2014146688A JP 2014146688 A JP2014146688 A JP 2014146688A JP 2013014307 A JP2013014307 A JP 2013014307A JP 2013014307 A JP2013014307 A JP 2013014307A JP 2014146688 A JP2014146688 A JP 2014146688A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
temperature region
electronic component
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013014307A
Other languages
Japanese (ja)
Inventor
Sachiko Mugiuda
沙知子 麦生田
Yasuji Konishi
保司 小西
Takuya Sunada
卓也 砂田
Yu Wakegi
優 分木
Yasushi Asai
保至 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013014307A priority Critical patent/JP2014146688A/en
Publication of JP2014146688A publication Critical patent/JP2014146688A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of achieving a higher output.SOLUTION: A semiconductor device 10 comprises: a circuit board 2 including a plurality of electronic components 1 mounted on one surface 2aa side; a mounting base substrate 4 mounted with a semiconductor element which has an amount of heat generation at the time of driving is larger than an amount of heat generation at the time of driving of the electronic component 1; and a coating resin part 5 for covering at least a part of the semiconductor element 3 on the mounting base substrate 4, the semiconductor element 3 being arranged opposite to another surface 2ab side of the circuit board 2. The circuit board 2 is divided into a first temperature region 2a for mounting a part of the electronic components 1 and a second temperature region 2b for mounting the electronic component 1 having a heatproof temperature lower than that of the electronic component 1 mounted on the first temperature region 2a. The circuit board 2 includes a resin coat 6 on the other surface 2ab side of the first temperature region 2a; and a metal film 7 which lies on the other surface 2ab side of the second temperature region 2b and is exposed in an air gap 10a with the coating resin part 5.

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

従来より、図５に示す、半導体素子たるパワー素子１０２を搭載した素子基板１０３と、パワー素子１０２を制御するための制御回路基板１１１とを分離して配置させた半導体装置１００が知られている（たとえば、特許文献１参照）。   Conventionally, there has been known a semiconductor device 100 shown in FIG. 5 in which an element substrate 103 on which a power element 102 as a semiconductor element is mounted and a control circuit board 111 for controlling the power element 102 are separately arranged. (For example, refer to Patent Document 1).

特許文献１の半導体装置１００は、接着剤１０６により、ケース１０１に放熱板１０５を保持している。半導体装置１００は、はんだ１０４により、パワー素子１０２、素子基板１０３や放熱板１０５を組付けている。半導体装置１００は、シリコンゲル１１５をケース１０１内に充填して、ボンディングワイヤ１１３とパワー素子１０２とを埋めている。半導体装置１００は、ネジ１１７により、ケース１０１にカバー１１６を固定している。   In the semiconductor device 100 of Patent Document 1, a heat sink 105 is held in a case 101 by an adhesive 106. In the semiconductor device 100, the power element 102, the element substrate 103, and the heat radiating plate 105 are assembled by solder 104. The semiconductor device 100 fills the bonding wire 113 and the power element 102 by filling the case 101 with silicon gel 115. In the semiconductor device 100, the cover 116 is fixed to the case 101 with screws 117.

特許文献１の半導体装置１００は、ボンディングワイヤ１０８、配線部品１０９、リード端子１１０を介して、パワー素子１０２のゲート端子およびエミッタ端子を、制御回路基板１１１と電気的に接続している。半導体装置１００は、パワー素子１０２のコレクタ端子と、素子基板１０３の導体パターン１０７とを電気的に接続している。半導体装置１００は、ボンディングワイヤ１１３を介して、パワー素子１０２の主エミッタをバスバー１１４と電気的に接続している。バスバー１１４は、半導体装置１００の外部端子も兼ねている。   In the semiconductor device 100 of Patent Document 1, the gate terminal and the emitter terminal of the power element 102 are electrically connected to the control circuit substrate 111 via bonding wires 108, wiring components 109, and lead terminals 110. In the semiconductor device 100, the collector terminal of the power element 102 and the conductor pattern 107 of the element substrate 103 are electrically connected. In the semiconductor device 100, the main emitter of the power element 102 is electrically connected to the bus bar 114 via the bonding wire 113. The bus bar 114 also serves as an external terminal of the semiconductor device 100.

特開２０００−２２３６４４号公報JP 2000-223644 A

ところで、半導体装置１００は、パワー素子１０２の高出力化に伴いパワー素子１０２の発熱量が大きくなる傾向にある。半導体装置１００は、制御回路基板１１１に耐熱温度の低い電子部品を実装している場合、パワー素子１０２の駆動に伴う発熱が電子部品の劣化や破壊につながり、半導体装置１００の信頼性を低下させる、恐れがある。   Incidentally, in the semiconductor device 100, the amount of heat generated by the power element 102 tends to increase as the output of the power element 102 increases. In the semiconductor device 100, when an electronic component having a low heat-resistant temperature is mounted on the control circuit board 111, the heat generated by driving the power element 102 leads to deterioration or destruction of the electronic component, thereby reducing the reliability of the semiconductor device 100. I'm afraid.

特許文献１の半導体装置１００は、素子基板１０３と、制御回路基板１１１とを分離し、シリコンゲル１１５にてパワー素子１０２を埋めることで、パワー素子１０２からの熱が制御回路基板１１１側に熱伝導することを抑制している、と考えられる。   In the semiconductor device 100 of Patent Document 1, the element substrate 103 and the control circuit substrate 111 are separated, and the power element 102 is filled with the silicon gel 115, so that the heat from the power element 102 is transferred to the control circuit substrate 111 side. It is thought that conduction is suppressed.

半導体装置は、より高出力化が可能なものが求められており、特許文献１の半導体装置１００の構成だけでは十分ではなく、更なる改良が求められている。   The semiconductor device is required to have a higher output, and the configuration of the semiconductor device 100 of Patent Document 1 is not sufficient, and further improvement is required.

本発明は、上記事由に鑑みてなされたものであり、その目的は、より高出力化が可能な半導体装置を提供することにある。   The present invention has been made in view of the above reasons, and an object of the present invention is to provide a semiconductor device capable of higher output.

本発明の半導体装置は、一表面側に複数個の電子部品を実装した回路基板と、上記回路基板の上記電子部品により駆動が制御され上記電子部品の駆動時における発熱量よりも駆動時の発熱量が大きい半導体素子を実装した実装基体と、上記回路基板の他表面側に対向して配置された上記実装基体上の上記半導体素子の少なくとも一部を覆う被覆樹脂部とを備えた半導体装置であって、上記回路基板は、上記電子部品を実装する領域を、複数個の上記電子部品のうち、上記電子部品の一部を実装する第１の温度領域と、該第１の温度領域に実装された上記電子部品よりも耐熱温度が低い上記電子部品を実装する第２の温度領域とに分けて備えており、上記第１の温度領域の上記他表面側に樹脂被膜を有し、上記第２の温度領域における上記他表面側にあって上記被覆樹脂部との間の空隙に露出する金属膜を有することを特徴とする。   The semiconductor device of the present invention has a circuit board on which a plurality of electronic components are mounted on one surface side, and driving is controlled by the electronic parts of the circuit board, and the heat generation during driving is greater than the heat generation amount during driving of the electronic parts A semiconductor device comprising: a mounting substrate on which a large amount of semiconductor elements are mounted; and a coating resin portion that covers at least a part of the semiconductor elements on the mounting substrate disposed to face the other surface side of the circuit board. In the circuit board, the area for mounting the electronic component is mounted in a first temperature region for mounting a part of the electronic component among the plurality of electronic components, and the first temperature region. A second temperature region in which the electronic component having a lower heat resistant temperature than the electronic component is mounted, and has a resin film on the other surface side of the first temperature region, Other table above in the temperature range of 2 In the side and having a metal film exposed in the gap between the coating resin portion.

この半導体装置において、上記金属膜は、上記金属膜の表面が金属光沢を有することが好ましい。   In this semiconductor device, the metal film preferably has a metallic luster on the surface of the metal film.

この半導体装置において、複数個の上記電子部品は、上記第１の温度領域および上記第２の温度領域それぞれにおいて、上記第１の温度領域から上記第２の温度領域にかけて、上記電子部品の耐熱温度がより高い耐熱温度の電子部品からより低い耐熱温度の電子部品の順に配置していることが好ましい。   In the semiconductor device, the plurality of electronic components are heat resistant temperature of the electronic components from the first temperature region to the second temperature region in each of the first temperature region and the second temperature region. However, it is preferable that the electronic components having higher heat resistance temperature are arranged in order from the electronic components having lower heat resistance temperature.

この半導体装置において、上記回路基板は、上記樹脂被膜と比較して放熱性が高く上記電子部品を封止する封止樹脂部を上記一表面側に有していることが好ましい。   In this semiconductor device, the circuit board preferably has a sealing resin portion on the one surface side that has higher heat dissipation than the resin coating and seals the electronic component.

本発明の半導体装置は、電子部品を実装する領域を、複数個の電子部品のうち、電子部品の一部を実装する第１の温度領域と、第１の温度領域に実装された電子部品よりも耐熱温度が低い電子部品を実装する第２の温度領域とに分けており、第１の温度領域の他表面側に樹脂被膜を有し、第２の温度領域における他表面側にあって被覆樹脂部との間の空隙に露出する金属膜を有する回路基板を備えた構成により、より高出力化が可能となる。   In the semiconductor device of the present invention, the electronic component mounting region is divided into a first temperature region in which a part of the electronic component is mounted among the plurality of electronic components, and an electronic component mounted in the first temperature region. Is divided into a second temperature region for mounting an electronic component having a low heat-resistant temperature, has a resin film on the other surface side of the first temperature region, and is coated on the other surface side in the second temperature region. With the configuration including the circuit board having the metal film exposed in the gap between the resin portion, higher output can be achieved.

実施形態１の半導体装置を示す略断面図である。1 is a schematic cross-sectional view illustrating a semiconductor device according to a first embodiment. 実施形態１の半導体装置の要部を示す略平面図である。2 is a schematic plan view showing a main part of the semiconductor device of Embodiment 1. FIG. 実施形態１の半導体装置における熱伝導経路を説明する説明図である。4 is an explanatory diagram illustrating a heat conduction path in the semiconductor device of Embodiment 1. FIG. 実施形態２の半導体装置を示す略断面図である。FIG. 6 is a schematic cross-sectional view showing a semiconductor device according to a second embodiment. 従来の半導体装置の構成を示す断面図である。It is sectional drawing which shows the structure of the conventional semiconductor device.

（実施形態１）
本実施形態の半導体装置１０を図１ないし図３に基づいて説明する。なお、図中において同じ部材に対しては、同じ番号を付している。 (Embodiment 1)
A semiconductor device 10 of this embodiment will be described with reference to FIGS. In addition, the same number is attached | subjected to the same member in the figure.

本実施形態の半導体装置１０は、図１および図２に示すように、一表面２ａａ側に複数個（ここでは、５個）の電子部品１を実装した回路基板２を備えている。半導体装置１０は、回路基板２の電子部品１により駆動が制御され電子部品１の駆動時における発熱量よりも駆動時の発熱量が大きい半導体素子３を実装した実装基体４を備えている。半導体装置１０は、回路基板２の他表面２ａｂ側に対向して配置された実装基体４上の半導体素子３の少なくとも一部を覆う被覆樹脂部５を備えている。   As shown in FIGS. 1 and 2, the semiconductor device 10 of the present embodiment includes a circuit board 2 on which a plurality of (here, five) electronic components 1 are mounted on one surface 2aa side. The semiconductor device 10 includes a mounting substrate 4 on which a semiconductor element 3 is mounted, the driving of which is controlled by the electronic component 1 of the circuit board 2 and the amount of heat generated during driving is larger than the amount of heat generated during driving of the electronic component 1. The semiconductor device 10 includes a coating resin portion 5 that covers at least a part of the semiconductor element 3 on the mounting substrate 4 that is disposed facing the other surface 2ab of the circuit board 2.

回路基板２は、電子部品１を実装する領域を、複数個の電子部品１のうち、電子部品１の一部を実装する第１の温度領域２ａと、第１の温度領域２ａに実装された電子部品１よりも耐熱温度が低い電子部品１を実装する第２の温度領域２ｂとに分けて備えている。回路基板２は、第１の温度領域２ａの他表面２ａｂ側に樹脂被膜６を有し、第２の温度領域２ｂにおける他表面２ａｂ側にあって被覆樹脂部５との間の空隙１０ａに露出する金属膜７を有している。なお、図１は、図２のＸＸ断面に沿って図示している。また、図２は、図１における半導体装置１０の蓋体１６を除いて図示している。   The circuit board 2 is mounted on the first temperature region 2a and the first temperature region 2a in which the electronic component 1 is mounted in the first temperature region 2a in which a part of the electronic component 1 is mounted. The electronic component 1 is divided into a second temperature region 2b on which the electronic component 1 having a lower heat resistant temperature than the electronic component 1 is mounted. The circuit board 2 has a resin coating 6 on the other surface 2ab side of the first temperature region 2a, and is exposed to the gap 10a between the second resin region 5 and the other surface 2ab side in the second temperature region 2b. The metal film 7 is provided. FIG. 1 is shown along the XX section of FIG. FIG. 2 shows the semiconductor device 10 in FIG. 1 except for the lid 16.

これにより本実施形態の半導体装置１０は、より高出力化が可能となる。   As a result, the semiconductor device 10 of the present embodiment can achieve higher output.

より具体的には、電力用に用いられるパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-EffectTransistor）の半導体素子３を、スイッチに使用するソリッドステートリレー（ＳＳＲ：Solid State Relay)の半導体装置１０について説明する。   More specifically, a semiconductor device 10 of a solid state relay (SSR) that uses a semiconductor element 3 of a power MOSFET (Metal-Oxide-Semiconductor Field-EffectTransistor) used for power as a switch will be described. .

ソリッドステートリレーは、メカニカルリレーの可動接点の部分がない無接点リレーであり、たとえば、太陽光発電システム、蓄電池システム、ヒータやＤＣモータの各種の制御などに利用することができる。半導体装置１０は、半導体素子３たるパワーＭＯＳＦＥＴがメカニカルリレーにおける可動接点および固定接点の機能を果たす。   The solid state relay is a contactless relay that does not have a movable contact portion of a mechanical relay, and can be used, for example, for various control of a solar power generation system, a storage battery system, a heater, and a DC motor. In the semiconductor device 10, the power MOSFET as the semiconductor element 3 functions as a movable contact and a fixed contact in the mechanical relay.

本実施形態の半導体装置１０は、半導体素子３の駆動を制御するため、受光素子たるフォトダイオードや発光素子たる発光ダイオードなどの複数個の電子部品１を矩形平板状の回路基板２に実装している。回路基板２は、矩形平板状のガラスエポキシ基板により構成している。回路基板２は、一表面２ａａ側にダイオード、抵抗、コンデンサ、トランジスタ、バリスタ、発光ダイオード、フォトダイオード、フォトカプラやＩＣなどの複数個の電子部品１を実装することができる。半導体装置１０は、たとえば、複数個の電子部品１を適宜に組み合わせて、半導体素子３の駆動を制御する制御回路部を構成している。本実施形態の半導体装置１０は、矩形平板状の実装基体４に実装した半導体素子３側と、回路基板２側とを半導体素子３のリード端子３ｂ２を介して電気的に接続している。半導体装置１０は、半導体素子３のリード端子３ｂ２を、回路基板２のスルーホールに挿通している。半導体装置１０は、半田９により、スルーホール周りの回路基板２の配線２ｄのランドと、半導体素子３のリード端子３ｂ２とを電気的に接続している。   In the semiconductor device 10 of the present embodiment, a plurality of electronic components 1 such as a photodiode as a light receiving element and a light emitting diode as a light emitting element are mounted on a rectangular flat circuit board 2 in order to control driving of the semiconductor element 3. Yes. The circuit board 2 is constituted by a rectangular flat glass epoxy board. The circuit board 2 can mount a plurality of electronic components 1 such as diodes, resistors, capacitors, transistors, varistors, light emitting diodes, photodiodes, photocouplers, and ICs on one surface 2aa side. For example, the semiconductor device 10 constitutes a control circuit unit that controls driving of the semiconductor element 3 by appropriately combining a plurality of electronic components 1. In the semiconductor device 10 of the present embodiment, the semiconductor element 3 side mounted on the rectangular flat plate-shaped mounting base 4 and the circuit board 2 side are electrically connected via the lead terminal 3 b 2 of the semiconductor element 3. In the semiconductor device 10, the lead terminal 3 b 2 of the semiconductor element 3 is inserted through the through hole of the circuit board 2. In the semiconductor device 10, the solder 9 electrically connects the land of the wiring 2 d of the circuit board 2 around the through hole and the lead terminal 3 b 2 of the semiconductor element 3.

半導体装置１０は、たとえば、上記制御回路部により、半導体装置１０の入力の端子１４ａに電流が流れると電子部品１の発光ダイオードが発光するように構成している。半導体装置１０は、上記制御回路部により、発光ダイオードからの光を受光したフォトダイオードが光起電力の電圧を、パワーＭＯＳＦＥＴのゲート電圧としてパワーＭＯＳＦＥＴに印加するように構成している。半導体装置１０は、上記制御回路部により、パワーＭＯＳＦＥＴにゲート電圧が印加されると、パワーＭＯＳＦＥＴをオン状態にさせる。半導体装置１０は、パワーＭＯＳＦＥＴがオン状態になると、パワーＭＯＳＦＥＴのソース端子と、ドレイン端子間に印加されている電力を半導体装置１０の出力の端子１４ｂから負荷（図示していない）側に供給する。また、半導体装置１０は、半導体装置１０の入力の端子１４ａへの電流が所定値よりも小さければ、パワーＭＯＳＦＥＴがオフ状態となる。半導体装置１０は、半導体装置１０の入力の端子１４ａへの電流により半導体素子３たるパワーＭＯＳＦＥＴのオン状態とオフ状態とを制御することができる。   The semiconductor device 10 is configured such that the light emitting diode of the electronic component 1 emits light when a current flows through the input terminal 14a of the semiconductor device 10 by the control circuit unit, for example. The semiconductor device 10 is configured such that the photodiode receiving light from the light emitting diode applies the voltage of the photovoltaic power to the power MOSFET as the gate voltage of the power MOSFET by the control circuit unit. When the gate voltage is applied to the power MOSFET by the control circuit unit, the semiconductor device 10 turns on the power MOSFET. When the power MOSFET is turned on, the semiconductor device 10 supplies power applied between the source terminal and the drain terminal of the power MOSFET from the output terminal 14b of the semiconductor device 10 to the load (not shown) side. . Further, in the semiconductor device 10, if the current to the input terminal 14a of the semiconductor device 10 is smaller than a predetermined value, the power MOSFET is turned off. The semiconductor device 10 can control the on state and the off state of the power MOSFET that is the semiconductor element 3 by the current to the input terminal 14 a of the semiconductor device 10.

なお、本実施形態の半導体装置１０では、半導体素子３として、１個のパワーＭＯＳＦＥＴを用いたＤＣ用のリレーを構成している。半導体装置１０は、半導体素子３を１つだけ備えたものに限られず、たとえば、半導体素子３として、２個以上のパワーＭＯＳＦＥＴをソースコモンで接続することで、ＡＣ負荷の制御を行うリレーを構成してもよい。   In the semiconductor device 10 of the present embodiment, a DC relay using one power MOSFET is configured as the semiconductor element 3. The semiconductor device 10 is not limited to one having only one semiconductor element 3. For example, as the semiconductor element 3, a relay for controlling an AC load is configured by connecting two or more power MOSFETs with a source common. May be.

半導体装置１０は、半導体素子３への投入電流に応じて半導体素子３に電圧降下が生じ、半導体素子３の発熱量が大きくなる。そのため、半導体装置１０は、半導体素子３の駆動を制御する電子部品１と比較して、電力用などに用いられる半導体素子３の発熱量が大きくなる傾向にある。   In the semiconductor device 10, a voltage drop occurs in the semiconductor element 3 according to the input current to the semiconductor element 3, and the amount of heat generated by the semiconductor element 3 increases. For this reason, the semiconductor device 10 tends to increase the amount of heat generated by the semiconductor element 3 used for power or the like as compared with the electronic component 1 that controls the driving of the semiconductor element 3.

本実施形態の半導体装置１０では、回路基板２は、電子部品１を実装する領域を、複数個の電子部品１のうち、一部の電子部品１を実装する第１の温度領域２ａと、耐熱温度がより低い電子部品１を実装する第２の温度領域２ｂとに分けている。ここで、電子部品１の耐熱温度は、各電子部品１の温度についての最大定格で決定することができる。各電子部品１の温度についての最大定格は、それぞれの電子部品１で規定されており、各電子部品１の動作が保証されている温度の値をいう。電子部品１は、耐熱温度を超える温度での電子部品１の使用が電子部品１の劣化や破壊につながり、電子部品１の信頼性の低下が生じる。電子部品１は、一般に、抵抗や発光ダイオードなどの電子部品１の耐熱温度と比較して、コンデンサなどの電子部品１の耐熱温度が低い。電子部品１は、たとえば、８５℃以下の動作でしか保証されてない場合、耐熱温度の低い電子部品１とすればよい。   In the semiconductor device 10 of the present embodiment, the circuit board 2 has a region where the electronic component 1 is mounted, a first temperature region 2a where a part of the electronic components 1 are mounted, and a heat-resistant region. This is divided into a second temperature region 2b where the electronic component 1 having a lower temperature is mounted. Here, the heat-resistant temperature of the electronic component 1 can be determined by the maximum rating for the temperature of each electronic component 1. The maximum rating for the temperature of each electronic component 1 is defined by each electronic component 1 and refers to a temperature value at which the operation of each electronic component 1 is guaranteed. In the electronic component 1, use of the electronic component 1 at a temperature exceeding the heat resistance temperature leads to deterioration or destruction of the electronic component 1, and the reliability of the electronic component 1 is reduced. The electronic component 1 generally has a lower heat resistant temperature of the electronic component 1 such as a capacitor than the heat resistant temperature of the electronic component 1 such as a resistor or a light emitting diode. For example, when the electronic component 1 is only guaranteed to operate at 85 ° C. or lower, the electronic component 1 may be the electronic component 1 having a low heat-resistant temperature.

回路基板２は、回路基板２の厚み方向に貫通する複数個（ここでは、３個）の貫通孔部２ｃを、第１の温度領域２ａと第２の温度領域２ｂとの間に備えている。回路基板２は、貫通孔部２ｃを介して、第１の温度領域２ａと第２の温度領域２ｂとを分けることができる。回路基板２は、第１の温度領域２ａと第２の温度領域２ｂとを分けるため、必ずしも複数個の貫通孔部２ｃを設ける場合だけに限られない。回路基板２は、第１の温度領域２ａと第２の温度領域２ｂとを分けるため、１個の貫通孔部２ｃを設けるものでもよい。回路基板２は、ガラスエポキシ基板の熱伝導率よりも熱伝導率がより低い樹脂を貫通孔部２ｃに充填などするものでもよい。半導体装置１０は、回路基板２の他表面２ａｂ側に対向して配置し電子部品１よりも発熱量の大きい半導体素子３としてパワーＭＯＳＦＥＴを実装する実装基体４を備えている。半導体装置１０は、複数個の電子部品１の少なくとも１つが、半導体素子３たるパワーＭＯＳＦＥＴの駆動を制御する上記制御回路部を構成している。パワーＭＯＳＦＥＴは、たとえば、銅製のフレーム３ｂを備えている。フレーム３ｂは、矩形平板状の外形をしており、矩形平板状の一端辺の中央部から延出する１本のリード端子３ｂ１を備えている。パワーＭＯＳＦＥＴは、フレーム３ｂから延出するリード端子３ｂ１の両側にフレーム３ｂから機械的に独立した２本のリード端子３ｂ２、３ｂ２を備えている（図２を参照）。パワーＭＯＳＦＥＴは、半導体チップ３ａをフレーム３ｂに実装している。パワーＭＯＳＦＥＴは、３本のリード端子３ｂ１、３ｂ２、３ｂ２のうち、フレーム３ｂから機械的に独立した一対のリード端子３ｂ２、３ｂ２と、半導体チップ３ａの電極（図示していない）とを金属ワイヤ３ｃで各別に電気的に接続させている。リード端子３ｂ１、３ｂ２は、たとえば、コバールやインバーなどの材料を用いることができる。金属ワイヤ３ｃは、金属ワイヤ３ｃの材料として、たとえば、金やアルミニウムを用いることができる。半導体素子３は、半導体チップ３ａが実装されたフレーム３ｂ、金属ワイヤ３ｃおよびリード端子３ｂ１、３ｂ２の一部を樹脂で覆った封止部３ｄを備えている。   The circuit board 2 includes a plurality of (here, three) through-hole portions 2c penetrating in the thickness direction of the circuit board 2 between the first temperature region 2a and the second temperature region 2b. . The circuit board 2 can divide the first temperature region 2a and the second temperature region 2b through the through-hole portion 2c. Since the circuit board 2 separates the first temperature region 2a and the second temperature region 2b, the circuit board 2 is not necessarily limited to the case where a plurality of through-hole portions 2c are provided. The circuit board 2 may be provided with one through-hole portion 2c in order to separate the first temperature region 2a and the second temperature region 2b. The circuit board 2 may be one in which the through hole 2c is filled with a resin having a thermal conductivity lower than that of the glass epoxy board. The semiconductor device 10 includes a mounting base 4 on which a power MOSFET is mounted as a semiconductor element 3 that is disposed facing the other surface 2ab side of the circuit board 2 and generates a larger amount of heat than the electronic component 1. In the semiconductor device 10, at least one of the plurality of electronic components 1 constitutes the control circuit unit that controls driving of the power MOSFET that is the semiconductor element 3. The power MOSFET includes a copper frame 3b, for example. The frame 3b has an outer shape of a rectangular flat plate, and includes one lead terminal 3b1 extending from the center of one end of the rectangular flat plate. The power MOSFET includes two lead terminals 3b2 and 3b2 mechanically independent from the frame 3b on both sides of the lead terminal 3b1 extending from the frame 3b (see FIG. 2). In the power MOSFET, the semiconductor chip 3a is mounted on the frame 3b. Of the three lead terminals 3b1, 3b2, and 3b2, the power MOSFET includes a pair of lead terminals 3b2 and 3b2 that are mechanically independent from the frame 3b and an electrode (not shown) of the semiconductor chip 3a that is a metal wire 3c. Are electrically connected to each other. For example, a material such as Kovar or Invar can be used for the lead terminals 3b1 and 3b2. For the metal wire 3c, for example, gold or aluminum can be used as the material of the metal wire 3c. The semiconductor element 3 includes a frame 3b on which the semiconductor chip 3a is mounted, a metal wire 3c, and a sealing portion 3d in which a part of the lead terminals 3b1 and 3b2 is covered with resin.

半導体素子３は、封止部３ｄから露出するフレーム３ｂの放熱部３ｂ３がヒートシンクとして機能する。また、半導体素子３は、フレーム３ｂと、半導体チップ３ａとを電気的に接続している。半導体素子３たるパワーＭＯＳＦＥＴは、フレーム３ｂがドレイン端子としても機能する。放熱部３ｂ３は、貫通孔３ｂ４を備えている。半導体装置１０は、封止部３ｄから露出した放熱部３ｂ３に設けられた貫通孔３ｂ４に挿通する螺子（図示していない）により、半導体素子３を実装基体４上に固定している。半導体素子３は、放熱部３ｂ３と実装基体４とを固定する場合、半導体チップ３ａで生じた熱を半導体素子３の外部に放熱せることができる。半導体素子３は、半導体素子３で生じた熱が、リード端子３ｂ２から回路基板２側へ熱伝導することを抑制することが可能となる。実装基体４は、たとえば、外形が矩形平板状であって、銅製の放熱板を用いることができる。半導体装置１０は、平面視において、実装基体４と略同一形状の放熱シート１３を備えている。半導体装置１０は、電気絶縁性および熱伝導性を有する放熱シート１３を介して、実装基体４を放熱基体１２に固定している。放熱基体１２は、リレーパッケージたる筐体１１の底部を構成する。放熱シート１３は、たとえば、ゲル状で架橋密度が低く軟質で弾性を有するゲル状エラストマー材料からなるシリコーン樹脂を用いたシリコーンゲルシートを用いることができる。放熱シート１３は、熱伝導性アクリル層と熱伝導性低硬度アクリルとの積層シートを用いてもよい。半導体装置１０は、実装基体４上で半導体素子３の少なくとも一部を覆う被覆樹脂部５を備えている。半導体装置１０は、矩形枠状の筐体本体部１１ａと放熱基体１２とで囲まれる筐体１１の内部に被覆樹脂部５を充填している。半導体素子３を覆う被覆樹脂部５は、たとえば、シリコーン樹脂を用いることができる。   In the semiconductor element 3, the heat radiating part 3b3 of the frame 3b exposed from the sealing part 3d functions as a heat sink. The semiconductor element 3 electrically connects the frame 3b and the semiconductor chip 3a. In the power MOSFET as the semiconductor element 3, the frame 3b also functions as a drain terminal. The heat dissipating part 3b3 includes a through hole 3b4. In the semiconductor device 10, the semiconductor element 3 is fixed on the mounting substrate 4 by screws (not shown) inserted into the through holes 3 b 4 provided in the heat radiating part 3 b 3 exposed from the sealing part 3 d. The semiconductor element 3 can dissipate heat generated in the semiconductor chip 3 a to the outside of the semiconductor element 3 when the heat radiating part 3 b 3 and the mounting base 4 are fixed. The semiconductor element 3 can suppress heat generated in the semiconductor element 3 from conducting heat from the lead terminal 3b2 to the circuit board 2 side. For example, the mounting base 4 has a rectangular flat plate shape, and a copper heat sink can be used. The semiconductor device 10 includes a heat radiating sheet 13 having substantially the same shape as the mounting substrate 4 in plan view. In the semiconductor device 10, the mounting base 4 is fixed to the heat dissipation base 12 through a heat dissipation sheet 13 having electrical insulation and thermal conductivity. The heat dissipating base 12 constitutes the bottom of the casing 11 which is a relay package. As the heat dissipation sheet 13, for example, a silicone gel sheet using a silicone resin made of a gel-like elastomer material that is gel-like, has a low crosslinking density, is soft, and has elasticity can be used. The heat radiating sheet 13 may be a laminated sheet of a heat conductive acrylic layer and a heat conductive low hardness acrylic. The semiconductor device 10 includes a coating resin portion 5 that covers at least a part of the semiconductor element 3 on the mounting substrate 4. In the semiconductor device 10, the coating resin portion 5 is filled in the housing 11 surrounded by the rectangular frame-shaped housing body 11 a and the heat dissipation base 12. For example, a silicone resin can be used for the covering resin portion 5 covering the semiconductor element 3.

回路基板２は、電子部品１が実装された一表面２ａａと反対側の他表面２ａｂ側において、回路基板２における回路パターンを構成する配線２ｄと間隔を空けて、第２の温度領域２ｂにおける他表面２ａｂ側の略全面に金属膜７を形成している。金属膜７は、たとえば、銅箔により形成することができる。金属膜７は、回路パターンの配線２ｄと同じ材料を用いて形成してもよいし、別体の材料を用いて形成してもよい。回路基板２は、金属膜７と配線２ｄとを同じ材料を用いて形成する場合、金属膜７と配線２ｄとを同時に形成することができる。回路基板２は、たとえば、表面に銅箔を有するガラスエポキシ基板の銅箔をエッチングすることにより、回路パターンの配線２ｄおよび金属膜７を形成することができる。回路基板２は、回路パターンの配線２ｄうち電子部品１のリード端子３ｂ２を挿通して半田付けするランドや、金属膜７などを除いて樹脂材料からなるマスクを形成する。回路基板２は、マスクから露出するランドと金属膜７との表面に半田のめっき処理を施す。   On the other surface 2ab side opposite to the one surface 2aa on which the electronic component 1 is mounted, the circuit board 2 is spaced apart from the wiring 2d constituting the circuit pattern on the circuit board 2, and the other in the second temperature region 2b. A metal film 7 is formed on substantially the entire surface on the surface 2ab side. The metal film 7 can be formed of, for example, copper foil. The metal film 7 may be formed using the same material as the wiring 2d of the circuit pattern, or may be formed using a separate material. In the circuit board 2, when the metal film 7 and the wiring 2d are formed using the same material, the metal film 7 and the wiring 2d can be formed simultaneously. The circuit board 2 can form the wiring 2d of the circuit pattern and the metal film 7 by etching the copper foil of a glass epoxy substrate having a copper foil on the surface, for example. The circuit board 2 forms a mask made of a resin material except for the lands to be soldered by passing through the lead terminals 3b2 of the electronic component 1 out of the wiring 2d of the circuit pattern and the metal film 7 and the like. The circuit board 2 performs solder plating on the surfaces of the lands exposed from the mask and the metal film 7.

金属膜７は、金属膜７の表面に半田のめっき処理を施すことにより、金属光沢を有している。回路基板２は、少なくとも第１の温度領域２ａにおける他表面２ａｂ側に樹脂被膜６を備えている。また、回路基板２は、空隙１０ａを介して、第２の温度領域２ｂにおける他表面２ａｂ側に金属光沢を有する金属膜７と、被覆樹脂部５とを離間して配置している。   The metal film 7 has a metallic luster by performing a solder plating process on the surface of the metal film 7. The circuit board 2 includes a resin coating 6 on the other surface 2ab side at least in the first temperature region 2a. In the circuit board 2, the metal film 7 having metallic luster and the coating resin portion 5 are arranged apart from each other on the other surface 2 ab side in the second temperature region 2 b through the gap 10 a.

樹脂被膜６は、回路基板２の一表面２ａａおよび他表面２ａｂにコーティングしたソルダレジストを用いて形成することができる。樹脂被膜６は、たとえば、真空圧着器でソルダレジストフィルムをガラスエポキシ基板に貼り付けて形成するフィルム状のソルダレジストを用いることができる。樹脂被膜６は、液状のソルダレジストをガラスエポキシ基板に塗布して形成するものでもよい。回路基板２は、液状のソルダレジストをガラスエポキシ基板に塗布して形成する場合、スクリーン印刷法、スプレー法やカーテンコート法を用いることができる。回路基板２は、ガラスエポキシ基板の全面に形成したソルダレジスト上に、ソルダレジストを所定の形状に除去するパターンが形成されたマスクを配置する。回路基板２は、マスクを介して、紫外線をソルダレジストに照射しソルダレジストを露光する。回路基板２では、紫外線の照射されなかったランドや金属膜７などに対応するソルダレジストが硬化せず、紫外線の照射されたソルダレジストの部分が硬化する。回路基板２は、アルカリ性水溶液などを用いて、硬化しなかったソルダレジストを除去することで、ランドや金属膜７の形状に沿った銅箔が露出する。本実施形態の半導体装置１０では、回路基板２は、銅箔が露出した部分に半田のめっき処理を施している。本実施形態の半導体装置１０は、硬化して残ったソルダレジストが樹脂被膜６を構成している。   The resin film 6 can be formed using a solder resist coated on one surface 2aa and the other surface 2ab of the circuit board 2. For the resin coating 6, for example, a film-like solder resist formed by attaching a solder resist film to a glass epoxy substrate with a vacuum pressure bonding device can be used. The resin film 6 may be formed by applying a liquid solder resist to a glass epoxy substrate. When the circuit board 2 is formed by applying a liquid solder resist to a glass epoxy board, a screen printing method, a spray method or a curtain coating method can be used. The circuit board 2 has a mask on which a pattern for removing the solder resist in a predetermined shape is disposed on the solder resist formed on the entire surface of the glass epoxy substrate. The circuit board 2 exposes the solder resist by irradiating the solder resist with ultraviolet rays through the mask. In the circuit board 2, the solder resist corresponding to the land not irradiated with ultraviolet rays or the metal film 7 is not cured, and the portion of the solder resist irradiated with ultraviolet rays is cured. The circuit board 2 uses an alkaline aqueous solution or the like to remove the uncured solder resist, thereby exposing the copper foil along the land and the shape of the metal film 7. In the semiconductor device 10 of the present embodiment, the circuit board 2 is subjected to a solder plating process on a portion where the copper foil is exposed. In the semiconductor device 10 of the present embodiment, the solder resist remaining after curing constitutes the resin film 6.

金属膜７は、金属光沢を有するために、金属膜７の表面が平滑であることが好ましい。金属膜７は、金属光沢を有するために金属膜７の表面の粗さを、たとえば、算術平均粗さＲａが０．０５μｍ以下とすればよいが、この数値のみに限られるものではない。金属膜７の表面の粗さは、JIS B0601-2001に準拠して測定することができる。   Since the metal film 7 has a metallic luster, the surface of the metal film 7 is preferably smooth. Since the metal film 7 has a metallic luster, the surface roughness of the metal film 7 may be, for example, an arithmetic average roughness Ra of 0.05 μm or less, but is not limited to this value. The surface roughness of the metal film 7 can be measured according to JIS B0601-2001.

なお、回路基板２は、第２の温度領域２ｂにおける他表面２ａｂ側に金属光沢を備えた金属膜７を形成させるため、銅箔に半田のめっき処理を施すものだけに限られず、銀めっきや金めっきなどを施してもよい。また、回路基板２は、電子部品１として表面実装型電子部品を実装させる場合、第２の温度領域２ｂにおける他表面２ａｂ側の全面に金属光沢を有する金属膜７を形成させることができる。回路基板２は、第１温度領域２ａにおける他表面２ａｂ側だけに限られず、第２温度領域２ｂにおける金属膜７を除く、他表面２ａｂ側に樹脂被膜６を形成することができる。すなわち、回路基板２は、回路基板２の他表面２ａｂ側と樹脂被膜６（以下、第１樹脂被膜６ａともいう）を備えている。回路基板２は、他表面２ａｂ側だけでなく電子部品１を実装する側にも樹脂被膜６（以下、第２樹脂被膜６ｂともいう）を形成している。   In addition, the circuit board 2 is not limited to the one in which the copper foil is subjected to the solder plating process in order to form the metal film 7 having the metallic luster on the other surface 2ab side in the second temperature region 2b. Gold plating or the like may be applied. Further, when the surface-mounted electronic component is mounted as the electronic component 1, the circuit board 2 can form the metal film 7 having metallic luster on the entire surface on the other surface 2ab side in the second temperature region 2b. The circuit board 2 is not limited to the other surface 2ab side in the first temperature region 2a, and the resin film 6 can be formed on the other surface 2ab side excluding the metal film 7 in the second temperature region 2b. That is, the circuit board 2 includes the other surface 2ab side of the circuit board 2 and a resin coating 6 (hereinafter also referred to as a first resin coating 6a). The circuit board 2 has a resin film 6 (hereinafter also referred to as a second resin film 6b) formed not only on the other surface 2ab side but also on the side on which the electronic component 1 is mounted.

半導体装置１０は、エポキシ系樹脂で形成された導電性ペーストやＳｎ系のＰｂフリー半田、Ｓｎ−Ｐｂ系共晶半田、Ａｕ−ＳｎやＡｕ−Ｓｉなどのその他の共晶半田を用いて、回路基板２の一表面２ａａ上に電子部品１を実装することができる。   The semiconductor device 10 uses a conductive paste formed of epoxy resin, Sn-based Pb-free solder, Sn-Pb-based eutectic solder, or other eutectic solder such as Au-Sn or Au-Si. The electronic component 1 can be mounted on the one surface 2aa of the substrate 2.

半導体装置１０は、第１の温度領域２ａ側に半導体素子３からのリード端子３ｂ２を挿入するスルーホールを備えている。スルーホールは、第１の温度領域２ａにおける第２の温度領域２ｂ側とは反対側に設けている。   The semiconductor device 10 includes a through hole into which the lead terminal 3b2 from the semiconductor element 3 is inserted on the first temperature region 2a side. The through hole is provided on the side opposite to the second temperature region 2b side in the first temperature region 2a.

以下、本実施形態の半導体装置１０において、図３を用いて、熱伝導経路について説明する。   Hereinafter, in the semiconductor device 10 of this embodiment, a heat conduction path will be described with reference to FIG.

半導体装置１０は、半導体素子３の駆動時に半導体素子３が発熱する。本実施形態の半導体装置１０は、主な発熱源となる半導体素子３の少なくとも一部を被覆樹脂部５で覆うことにより、半導体素子３から実装基体４側に熱を伝導させやすくすることが可能となる。また、半導体装置１０は、空壁１０ａを介して、半導体素子３を覆う被覆樹脂部５と、回路基板２とを離間して配置することにより、被覆樹脂部５内を伝熱した熱が回路基板２に到達しやすくなることを抑制することが可能となる。これにより本実施形態の半導体装置１０は、被覆樹脂部５を介して、回路基板２の温度が上昇することを抑制することができる。   In the semiconductor device 10, the semiconductor element 3 generates heat when the semiconductor element 3 is driven. The semiconductor device 10 of the present embodiment can easily conduct heat from the semiconductor element 3 to the mounting substrate 4 side by covering at least a part of the semiconductor element 3 serving as a main heat source with the coating resin portion 5. It becomes. In addition, the semiconductor device 10 is configured such that the heat transferred in the coating resin portion 5 is generated by arranging the coating resin portion 5 covering the semiconductor element 3 and the circuit board 2 through the empty wall 10a. It becomes possible to suppress the possibility of reaching the substrate 2 easily. Thereby, the semiconductor device 10 of this embodiment can suppress the temperature of the circuit board 2 from rising via the coating resin portion 5.

本実施形態の半導体装置１０は、回路基板２の他表面２ａｂに、金属光沢を有する表面が外部に露出する金属膜７を備えている。半導体装置１０は、回路基板２の他表面２ａｂ側に金属膜７を備えることにより、半導体素子３側からの輻射熱（図３の一点鎖線の矢印を参照）を金属膜７で反射させる。金属膜７は、金属膜７の表面が、光と同様、熱を反射させる特性を備えており、半導体素子３側からの熱を回路基板２が吸熱することを抑制することができる。半導体装置１０は、金属膜７が輻射熱を反射することで、第２の温度領域２ｂに実装された耐熱温度の低い電子部品１に半導体素子３からの熱が伝熱しにくくなっていると考えられる。半導体装置１０は、特に、金属膜７の表面が光沢面であれば更に反射効果が向上する傾向にある。   The semiconductor device 10 according to this embodiment includes a metal film 7 on the other surface 2ab of the circuit board 2 so that a surface having a metallic luster is exposed to the outside. The semiconductor device 10 includes the metal film 7 on the other surface 2ab side of the circuit board 2, thereby reflecting the radiant heat from the semiconductor element 3 side (refer to the dashed line arrow in FIG. 3) on the metal film 7. The metal film 7 has a characteristic that the surface of the metal film 7 reflects heat like light, and the circuit board 2 can be prevented from absorbing heat from the semiconductor element 3 side. In the semiconductor device 10, it is considered that the heat from the semiconductor element 3 is less likely to be transferred to the electronic component 1 having a low heat resistance temperature mounted in the second temperature region 2 b because the metal film 7 reflects the radiant heat. . The semiconductor device 10 tends to further improve the reflection effect, particularly if the surface of the metal film 7 is a glossy surface.

特に、本実施形態の半導体装置１０は、回路基板２に実装する電子部品１を、耐熱温度の高い電子部品１を実装する第１の温度領域２ａと、より耐熱温度の低い電子部品１を実装する第２の温度領域２ｂとに分けて配置している。なお、図３では、図３の左側から右側にかけて、回路基板２の一表面２ａａ上に並んでいる耐熱温度の異なる電子部品１に対し、１Ａないし１Ｅの図番を付している。第２の温度領域２ｂは、回路基板２の他表面２ａｂ側から半導体素子３の熱が伝熱しにくくするように、回路基板２の他表面２ａｂに金属光沢を有する金属膜７を外部に露出させている。   In particular, in the semiconductor device 10 of the present embodiment, the electronic component 1 to be mounted on the circuit board 2 is mounted with the first temperature region 2a for mounting the electronic component 1 having a high heat resistance temperature and the electronic component 1 having a lower heat resistance temperature. The second temperature region 2b is arranged separately. In FIG. 3, 1A to 1E are assigned to the electronic components 1 having different heat resistant temperatures arranged on the one surface 2aa of the circuit board 2 from the left side to the right side of FIG. 3. In the second temperature region 2b, the metal film 7 having a metallic luster is exposed to the outside on the other surface 2ab of the circuit board 2 so that the heat of the semiconductor element 3 is not easily transferred from the other surface 2ab side of the circuit board 2. ing.

半導体装置１０は、特に、金属膜７の表面が光沢面であれば更に反射効果が向上する傾向にある。金属膜７は、金属膜７の表面が半田のめっき処理により金属光沢を有していることで、半導体素子３からの輻射熱を効率よく反射などさせることにより第２の温度領域２ｂの昇温を抑制することができる。また、金属膜７は、金属膜７を構成する銅箔に半田のめっき処理を施すことにより、銅箔の表面が酸化され金属光沢を失うことを抑制することも可能となる。   The semiconductor device 10 tends to further improve the reflection effect, particularly if the surface of the metal film 7 is a glossy surface. Since the surface of the metal film 7 has a metallic luster due to the solder plating, the metal film 7 increases the temperature of the second temperature region 2b by reflecting the radiant heat from the semiconductor element 3 efficiently. Can be suppressed. Moreover, the metal film 7 can also suppress that the surface of a copper foil is oxidized and loses metallic luster by performing the solder plating process to the copper foil which comprises the metal film 7. FIG.

ところで、半導体装置１０は、配線２ｄや金属膜７などがあると、回路基板２の内部の熱が外部（空気層）へ放出しにくく、回路基板２の内部に熱がこもりやすくなる傾向にある。本実施形態の半導体装置１０は、比較的に耐熱温度の高い電子部品１が実装された回路基板２の第１の温度領域２ａの他表面２ａｂをソルダレジストなどで樹脂コーティングして第１樹脂被膜６ａを形成している。半導体装置１０は、金属膜７と同じ材料からなる配線２ｄの表面を第１樹脂被膜６ａで覆うことで、半導体素子３側からの熱を吸熱する効果が向上させることが可能となる。半導体装置１０は、第１樹脂被膜６ａにより、半導体素子３からの熱（図３の白抜きの矢印を参照）を回路基板２の一表面２ａａ側へ熱伝導（図３の黒矢印を参照）させやすくしている。また、半導体装置１０は、回路基板２の内部の熱を外部へ放出させやすくなり、回路基板２の内部に熱がこもりにくくなる傾向にある。すなわち、半導体装置１０は、回路基板２の一表面２ａａ側を第２樹脂被膜６ｂでコーティングすることで、半導体素子３から回路基板２へ伝熱してきた熱などを回路基板２の一表面２ａａ側から外部の空気へ放熱しやすくすることも可能となる（図３の破線の波矢印を参照）。   By the way, if the semiconductor device 10 has the wiring 2d, the metal film 7, etc., the heat inside the circuit board 2 is not easily released to the outside (air layer), and the heat tends to be trapped inside the circuit board 2. . In the semiconductor device 10 according to the present embodiment, the other surface 2ab of the first temperature region 2a of the circuit board 2 on which the electronic component 1 having a relatively high heat resistance temperature is mounted is resin-coated with a solder resist or the like. 6a is formed. The semiconductor device 10 can improve the effect of absorbing heat from the semiconductor element 3 side by covering the surface of the wiring 2d made of the same material as the metal film 7 with the first resin film 6a. The semiconductor device 10 conducts heat from the semiconductor element 3 (see the white arrow in FIG. 3) to the one surface 2aa side of the circuit board 2 by the first resin coating 6a (see the black arrow in FIG. 3). It is easy to let them. Further, the semiconductor device 10 tends to release the heat inside the circuit board 2 to the outside, and the heat tends not to stay inside the circuit board 2. That is, the semiconductor device 10 coats the one surface 2aa side of the circuit board 2 with the second resin coating 6b, so that the heat transferred from the semiconductor element 3 to the circuit board 2 can be transferred to the one surface 2aa side of the circuit board 2. It is also possible to make it easy to radiate heat from the air to the outside air (see broken wave arrows in FIG. 3).

すなわち、本実施形態の半導体装置１０は、回路基板２の他表面２ａｂ側から熱伝導した半導体素子３の熱が回路基板２の一表面２ａａ側へ伝熱しやすいように、配線２ｄなどの有無に関わらず、他表面２ａｂに第１樹脂被膜６ａを形成している。また、本実施形態の半導体装置１０は、第１の温度領域２ａ、第２の温度領域２ｂに関わらず、回路基板２の一表面２ａａ側に第２樹脂被膜６ｂを形成しておき、回路基板２の熱を外部へ放熱しやすくしている。   That is, in the semiconductor device 10 of this embodiment, the presence or absence of the wiring 2d is set so that the heat of the semiconductor element 3 thermally conducted from the other surface 2ab side of the circuit board 2 is easily transferred to the one surface 2aa side of the circuit board 2. Regardless, the first resin film 6a is formed on the other surface 2ab. Further, in the semiconductor device 10 of the present embodiment, the second resin film 6b is formed on the one surface 2aa side of the circuit board 2 regardless of the first temperature region 2a and the second temperature region 2b. This makes it easier to dissipate the heat of 2 to the outside.

本実施形態の半導体装置１０では、耐熱温度の比較的に高い電子部品１と耐熱温度の比較的に低い電子部品１とを回路基板２に混載している。本実施形態の半導体装置１０は、複数個の電子部品１のうち、少なくとも耐熱温度の最も低い電子部品１を第２の温度領域２ｂに実装している。すなわち、半導体装置１０は、回路基板２を複数個の電子部品１のうち、電子部品１の一部を実装する第１の温度領域２ａと、第１の温度領域２ａに実装された電子部品１よりも耐熱温度が低い電子部品１を実装する第２の温度領域２ｂとに分けている。   In the semiconductor device 10 of this embodiment, the electronic component 1 having a relatively high heat resistance temperature and the electronic component 1 having a relatively low heat resistance temperature are mixedly mounted on the circuit board 2. In the semiconductor device 10 of the present embodiment, at least the electronic component 1 having the lowest heat-resistant temperature among the plurality of electronic components 1 is mounted in the second temperature region 2b. That is, in the semiconductor device 10, the circuit board 2 includes a first temperature region 2 a that mounts a part of the electronic component 1 among the plurality of electronic components 1, and the electronic component 1 that is mounted in the first temperature region 2 a. It is divided into a second temperature region 2b on which the electronic component 1 having a lower heat resistant temperature is mounted.

回路基板２は、一般に、回路基板２の厚みや材質などにより、回路基板２の厚み方向の熱伝導速度と比較して、回路基板２の面内方向への熱伝導速度が速い傾向にある。そのため、回路基板２は、耐熱温度のより高い電子部品１が実装された第１温度領域２ａの温度上昇に比べ、耐熱温度のより低い電子部品１が実装された第２の温度領域２ｂの温度上昇を低く抑えることが可能となる。   In general, the circuit board 2 tends to have a higher heat conduction speed in the in-plane direction of the circuit board 2 than the heat conduction speed in the thickness direction of the circuit board 2 due to the thickness and material of the circuit board 2. Therefore, the circuit board 2 has a temperature in the second temperature region 2b in which the electronic component 1 having a lower heat resistance temperature is mounted as compared with a temperature increase in the first temperature region 2a in which the electronic component 1 having a higher heat resistance temperature is mounted. It is possible to keep the rise low.

特に、本実施形態の半導体装置１０は、回路基板２を第１の温度領域２ａと第２の温度領域２ｂとに分けて、貫通孔部２ｃにより第１の温度領域２ａ側から第２の温度領域２ｂへの熱伝導を抑制している。また、半導体装置１０は、貫通孔部２ｃにより回路基板２の一表面２ａａ側と他表面２ａｂ側とで半導体素子３側からの熱の対流を促進させることもできる。   In particular, in the semiconductor device 10 of the present embodiment, the circuit board 2 is divided into the first temperature region 2a and the second temperature region 2b, and the second temperature from the first temperature region 2a side by the through hole 2c. The heat conduction to the region 2b is suppressed. Moreover, the semiconductor device 10 can also promote the convection of heat from the semiconductor element 3 side on the one surface 2aa side and the other surface 2ab side of the circuit board 2 by the through-hole portion 2c.

半導体装置１０は、第１の温度領域２ａにおける第２の温度領域２ｂ側とは反対側にリード端子３ｂ２を配置している。半導体装置１０は、半導体素子３からの熱がリード端子３ｂ２を介して回路基板２に熱伝導しても、リード端子３ｂ２から第２の温度領域２ｂ側への熱伝導を抑制することができる。   In the semiconductor device 10, the lead terminal 3b2 is arranged on the opposite side of the first temperature region 2a to the second temperature region 2b side. The semiconductor device 10 can suppress heat conduction from the lead terminal 3b2 to the second temperature region 2b side even if heat from the semiconductor element 3 is conducted to the circuit board 2 through the lead terminal 3b2.

本実施形態の半導体装置１０は、放熱板１３とリード端子３ｂ２とを離して形成することにより、半導体素子３で発生した熱が主としてフレーム３ｂへ向かう放熱経路をとることになる。半導体装置１０は、半導体素子３からの熱がリード端子３ｂ２へ伝熱することを抑制することが可能となる。半導体素子３は、半導体チップ３ａをフレーム３ｂ上に搭載する場合、フレーム３ｂとリード端子３ｂ２とが直接接触していない。半導体装置１０は、リード端子３ｂ２を介して、半導体素子３からの熱が回路基板２側に伝熱することを抑制することができる。そのため、半導体装置１０は、半導体素子３の発熱によってリード端子３ｂ２を介して回路基板２側が高温になることを抑制することが可能となる。   In the semiconductor device 10 of this embodiment, the heat radiation plate 13 and the lead terminal 3b2 are formed apart from each other, so that the heat generated in the semiconductor element 3 mainly takes a heat radiation path toward the frame 3b. The semiconductor device 10 can suppress the heat from the semiconductor element 3 from being transferred to the lead terminal 3b2. In the semiconductor element 3, when the semiconductor chip 3a is mounted on the frame 3b, the frame 3b and the lead terminal 3b2 are not in direct contact. The semiconductor device 10 can suppress heat from the semiconductor element 3 from being transferred to the circuit board 2 side via the lead terminal 3b2. Therefore, the semiconductor device 10 can suppress the temperature of the circuit board 2 side from becoming high through the lead terminals 3b2 due to the heat generated by the semiconductor element 3.

また、半導体装置１０は、半導体素子３に対向して、回路基板２の第１の温度領域２ａを配置することが好ましい。これにより、半導体装置１０は、回路基板１の第１の温度領域２ａと比較して、第２の温度領域２ｂが半導体素子３からの熱の影響を受けることを抑制することが可能となる。   In the semiconductor device 10, the first temperature region 2 a of the circuit board 2 is preferably disposed so as to face the semiconductor element 3. As a result, the semiconductor device 10 can suppress the second temperature region 2 b from being affected by the heat from the semiconductor element 3 as compared with the first temperature region 2 a of the circuit board 1.

本実施形態の半導体装置１０は、半導体素子３の駆動時の発熱で回路基板２全体が一定の高温度となり、耐熱温度の低い電子部品１に悪影響が生ずることを抑制することができる。言い換えれば、本実施形態の半導体装置１０は、耐熱温度の低い電子部品１に合わせて半導体装置１０の駆動限界の温度が決まり、半導体素子３への投入電力が制限されることを抑制し、より高出力化することが可能となる。   The semiconductor device 10 according to the present embodiment can suppress an adverse effect on the electronic component 1 having a low heat-resistant temperature due to the heat generated when the semiconductor element 3 is driven and the entire circuit board 2 becomes a constant high temperature. In other words, the semiconductor device 10 of the present embodiment suppresses the limit of the input power to the semiconductor element 3 by determining the temperature of the driving limit of the semiconductor device 10 according to the electronic component 1 having a low heat-resistant temperature, and more High output can be achieved.

また、本実施形態の半導体装置１０は、電子部品１を第１の温度領域２ａと第２の温度領域２ｂとに分けて実装することに加え、第１の温度領域２ａから第２の温度領域２ｂにかけて、耐熱温度の順に電子部品１を配置することが、より好ましい。すなわち、複数個の電子部品１は、第１の温度領域２ａおよび第２の温度領域２ｂそれぞれにおいて、第１の温度領域２ａから第２の温度領域２ｂにかけて、電子部品１の耐熱温度がより高い耐熱温度の電子部品１からより低い耐熱温度の電子部品１の順に配置する。   Further, in the semiconductor device 10 of the present embodiment, in addition to mounting the electronic component 1 in the first temperature region 2a and the second temperature region 2b, the first temperature region 2a to the second temperature region are mounted. It is more preferable to arrange the electronic component 1 in the order of the heat-resistant temperature over 2b. That is, the plurality of electronic components 1 have a higher heat-resistant temperature of the electronic component 1 from the first temperature region 2a to the second temperature region 2b in each of the first temperature region 2a and the second temperature region 2b. The electronic component 1 having a heat resistant temperature is arranged in the order of the electronic component 1 having a lower heat resistant temperature.

電子部品１は、図３において、最も耐熱温度が高い電子部品１を１Ａとし、最も耐熱温度の低い電子部品１を１Ｅとしている。本実施形態の半導体装置１０は、電子部品１を最も耐熱温度が高い電子部品１Ａから最も耐熱温度の低い電子部品１Ｅの順としている。すなわち、本実施形態の半導体装置１０は、「１Ａ＞１Ｂ＞１Ｃ＞１Ｄ＞１Ｅ」の耐熱温度の順に複数個の電子部品１を配置すればよい。なお、本実施形態の半導体装置１０は、回路基板２の一表面２ａａ上の電子部品１が第１の温度領域２ａおよび第２の温度領域２ｂそれぞれにおいて、各電子部品１それぞれの耐熱温度の順に並ぶように配置してもよい。また、半導体装置１０は、第１の温度領域２ａおよび第２の温度領域２ｂに関わらず、全体として、耐熱温度毎に電子部品１が順に並ぶよう配置するものでもよい。したがって、本実施形態の半導体装置１０は、電子部品１の配置を、必ずしも「１Ａ＞１Ｂ＞１Ｃ＞１Ｄ＞１Ｅ」の順に配置するものだけに限られない。半導体装置１０は、たとえば、電子部品１の配置を「１Ａ＞１Ｂ＞１Ｃ＞１Ｅ＞１Ｄ」のように、全体として順々に並んで配置するものでもよい。   In FIG. 3, the electronic component 1 has the highest heat-resistant temperature 1A as 1A and the lowest heat-resistant electronic component 1 as 1E. In the semiconductor device 10 of the present embodiment, the electronic components 1 are arranged in the order from the electronic component 1A having the highest heat resistant temperature to the electronic component 1E having the lowest heat resistant temperature. That is, in the semiconductor device 10 of this embodiment, a plurality of electronic components 1 may be arranged in the order of the heat resistance temperature of “1A> 1B> 1C> 1D> 1E”. In the semiconductor device 10 of this embodiment, the electronic component 1 on the one surface 2aa of the circuit board 2 is in the first temperature region 2a and the second temperature region 2b in the order of the heat-resistant temperature of each electronic component 1. They may be arranged side by side. Further, the semiconductor device 10 may be arranged so that the electronic components 1 are arranged in order for each heat-resistant temperature as a whole regardless of the first temperature region 2a and the second temperature region 2b. Therefore, the semiconductor device 10 according to the present embodiment is not limited to the arrangement of the electronic components 1 in the order of “1A> 1B> 1C> 1D> 1E”. In the semiconductor device 10, for example, the electronic components 1 may be arranged side by side as a whole, such as “1A> 1B> 1C> 1E> 1D”.

以下、半導体装置１０に用いられる各構成について詳述する。   Hereinafter, each configuration used in the semiconductor device 10 will be described in detail.

電子部品１は、半導体素子３の駆動の制御のために用いるものである。電子部品１は、半導体素子３が実装された実装基体４とは別体に形成された回路基板２に実装している。電子部品１は、半導体装置１０として、ソリッドステートリレーを構成する場合、たとえば、ダイオード、抵抗、コンデンサ、トランジスタ、バリスタ、発光ダイオード、フォトダイオードやフォトカプラなどを用いることができる。電子部品１は、ダイオード、抵抗、コンデンサ、トランジスタ、バリスタ、発光ダイオード、フォトダイオードやフォトカプラだけに限られず、ＩＣやＬＳＩなどであってもよい。   The electronic component 1 is used for controlling the driving of the semiconductor element 3. The electronic component 1 is mounted on a circuit board 2 formed separately from the mounting substrate 4 on which the semiconductor element 3 is mounted. When the electronic component 1 constitutes a solid state relay as the semiconductor device 10, for example, a diode, a resistor, a capacitor, a transistor, a varistor, a light emitting diode, a photodiode, a photocoupler, or the like can be used. The electronic component 1 is not limited to a diode, a resistor, a capacitor, a transistor, a varistor, a light emitting diode, a photodiode, or a photocoupler, and may be an IC or LSI.

回路基板２は、複数個の電子部品１を少なくとも一表面２ａａ側に実装可能なものである。回路基板２は、電子部品１の実装する領域を、複数個の電子部品１のうち、電子部品１の一部を実装する第１の温度領域２ａと、第１の温度領域２ａに実装された電子部品１よりも耐熱温度が低い電子部品１を実装する第２の温度領域２ｂとに分けている。回路基板２は、たとえば、回路基板２の厚み方向に貫通する貫通孔部２ｃを、第１の温度領域２ａと第２の温度領域２ｂとの間に備えることにより、第１の温度領域２ａと第２の温度領域２ｂとを分けることができる。貫通孔部２ｃは、平面視において、円形、矩形や楕円形に形成することができる。   The circuit board 2 can mount a plurality of electronic components 1 on at least one surface 2aa side. The circuit board 2 is mounted on the first temperature region 2a and the first temperature region 2a in which the electronic component 1 is mounted in the first temperature region 2a in which a part of the electronic component 1 is mounted. The electronic device 1 is divided into a second temperature region 2b on which the electronic component 1 having a heat resistant temperature lower than that of the electronic component 1 is mounted. The circuit board 2 includes, for example, a through-hole portion 2c penetrating in the thickness direction of the circuit board 2 between the first temperature region 2a and the second temperature region 2b, thereby allowing the first temperature region 2a and The second temperature region 2b can be separated. The through-hole portion 2c can be formed in a circular shape, a rectangular shape, or an elliptical shape in plan view.

回路基板２は、ガラスエポキシ基板を用いることができる。回路基板２は、ガラスエポキシ基板だけに限られず、セラミック基板やフレキシブル基板を利用してもよい。回路基板２は、単層基板だけに限られず多層基板を用いて形成してもよい。回路基板２は、一表面２ａａおよび他表面２ａｂ側に回路パターンの配線２ｄを備えていることが好ましい。回路基板２は、一表面２ａａおよび他表面２ａｂ側の回路パターンを利用して、各電子部品１を電気的に接続させて半導体素子３の駆動を制御する上記制御回路部を構成することができる。回路基板２は、他表面２ａｂ側の回路パターンを利用して、半導体素子３からの熱が回路基板２側で吸収されることを抑制する金属膜７を構成することもできる。   As the circuit board 2, a glass epoxy board can be used. The circuit board 2 is not limited to a glass epoxy board but may be a ceramic board or a flexible board. The circuit board 2 is not limited to a single layer substrate, and may be formed using a multilayer substrate. The circuit board 2 preferably includes circuit pattern wiring 2d on one surface 2aa and the other surface 2ab. The circuit board 2 can constitute the control circuit unit that controls the driving of the semiconductor element 3 by electrically connecting the electronic components 1 using the circuit pattern on the one surface 2aa and the other surface 2ab side. . The circuit board 2 can also form a metal film 7 that suppresses heat from the semiconductor element 3 being absorbed on the circuit board 2 side by using a circuit pattern on the other surface 2ab side.

半導体素子３は、電子部品１により駆動が制御され、各種の機能を果たすことが可能なものである。半導体素子３は、たとえば、パワーＭＯＳＦＥＴを用いることができる。半導体素子３は、パワーＭＯＳＦＥＴだけに限られない。半導体素子３は、パワートランジスタ、サイリスタやトライアックなどであってもよい。半導体素子３は、半導体チップ３ａを封止部３ｄで被覆したものでもよいし、半導体チップ３ａ単体であってもよい。半導体チップ３ａは、たとえば、シリコンのバンドギャップよりも大きなワイドバンドギャップの材料である窒化物半導体や炭化珪素半導体を用いたものを好適に用いることができる。また、半導体素子３は、シリコンパワーデバイスを用いてもよい。窒化物半導体や炭化珪素半導体を用いた半導体チップ３ａは、比較的大きな電力での動作を行うことが可能である。半導体チップ３ａは、たとえば、動作温度が１２５℃〜２００℃となる高温での動作が可能である。   The semiconductor element 3 is driven by the electronic component 1 and can perform various functions. As the semiconductor element 3, for example, a power MOSFET can be used. The semiconductor element 3 is not limited to a power MOSFET. The semiconductor element 3 may be a power transistor, a thyristor, a triac, or the like. The semiconductor element 3 may be a semiconductor chip 3a covered with a sealing portion 3d, or may be a single semiconductor chip 3a. As the semiconductor chip 3a, for example, a semiconductor chip using a nitride semiconductor or a silicon carbide semiconductor which is a material having a wide band gap larger than that of silicon can be preferably used. The semiconductor element 3 may be a silicon power device. The semiconductor chip 3a using a nitride semiconductor or a silicon carbide semiconductor can operate with relatively large power. The semiconductor chip 3a can operate at a high temperature, for example, an operating temperature of 125 ° C. to 200 ° C.

半導体素子３は、放熱部３ｂ３とリード端子３ｂ１とを備えたフレーム３ｂにおいて、半導体チップ３ａをフレーム３ｂに実装している。また、半導体素子３は、封止部３ｄにより半導体チップ３ａの全体を覆っている。半導体素子３は、封止部３ｄにより半導体チップ３ａの全体を完全に覆う場合だけでなく、封止部３ｄの一部から半導体チップ３ａが露出していてもよい。   The semiconductor element 3 has a semiconductor chip 3a mounted on the frame 3b in a frame 3b having a heat radiating portion 3b3 and a lead terminal 3b1. In addition, the semiconductor element 3 covers the entire semiconductor chip 3a with a sealing portion 3d. In the semiconductor element 3, the semiconductor chip 3 a may be exposed not only from the case where the entire semiconductor chip 3 a is completely covered by the sealing portion 3 d, but also from a part of the sealing portion 3 d.

半導体素子３は、半導体チップ３ａの電極パッド（図示していない）とリード端子３ｂ１とを、金やアルミニウムなどの金属ワイヤ３ｃにより電気的に接続することができる。半導体装置１０は、接続材として金属ワイヤ３ｃだけに限られず、金属ワイヤ３ｃの代わりに金、アルミニウム、銅などの材料からなるリボンやクランプ材を用いても良い。   The semiconductor element 3 can electrically connect an electrode pad (not shown) of the semiconductor chip 3a and the lead terminal 3b1 by a metal wire 3c such as gold or aluminum. The semiconductor device 10 is not limited to the metal wire 3c as a connecting material, and a ribbon or a clamp material made of a material such as gold, aluminum, or copper may be used instead of the metal wire 3c.

実装基体４は、半導体素子３を実装可能なものである。実装基体４は、たとえば、半導体素子３よりも大きな矩形平板状に形成することができる。実装基体４は、たとえば、銅製の金属板により構成することができる。実装基体４は、実装基体４の材料として、銅だけでなく、アルミニウム、鉄やステンレスなどの金属材料を好適に利用することができる。   The mounting substrate 4 can mount the semiconductor element 3. The mounting substrate 4 can be formed, for example, in a rectangular flat plate shape larger than the semiconductor element 3. The mounting substrate 4 can be constituted by, for example, a copper metal plate. The mounting substrate 4 can suitably use not only copper but also a metal material such as aluminum, iron, and stainless steel as the material of the mounting substrate 4.

被覆樹脂部５は、回路基板２と実装基体４との間であって実装基体４上で半導体素子３の少なくとも一部を覆うものである。被覆樹脂部５は、半導体素子３を少なくとも一部を覆うことにより、半導体素子３で生じた熱を実装基体４側に熱伝導させ半導体素子３の昇温を抑制することが可能となる。被覆樹脂部５は、回路基板２の第２の温度領域２ｂにおける他表面２ａｂの金属膜７の一部と接触していてもよいが、金属膜７と全く接触していない方がより好ましい。被覆樹脂部５は、回路基板２側との間の空隙１０ａを介して、半導体素子３の少なくとも一部を覆うことにより、半導体素子３で生じた熱を回路基板２側に熱伝導させることを抑制することが可能となる。本実施形態の半導体装置１０では、被覆樹脂部５は、第２の温度領域２ｂにおける他表面２ａｂ側の金属膜７との間に空隙１０ａを形成しており、被覆樹脂部５と金属膜７とが直接接触しないように配置している。被覆樹脂部５は、被覆樹脂部５の表面が平板状の回路基板２における他表面２ａｂと略平行となるように構成することができる。被覆樹脂部５は、被覆樹脂部５の表面が平板状の回路基板２における他表面２ａｂと平行とするものだけに限られない。被覆樹脂部５は、半導体装置１０の厚み方向において、半導体素子３に向かって窪むように凹状に形成することにより、半導体素子３と回路基板２との空隙１０ａの距離を大きくすることが可能となる。半導体装置１０は、半導体装置１０の厚み方向において、半導体素子３に向かって窪むように凹状に形成することにより、半導体素子３で生じた熱が回路基板２側に熱伝導することを抑制することが可能となる。なお、被覆樹脂部５は、半導体素子３を覆うことにより、半導体素子３を外部から機械的に保護することも可能となる。被覆樹脂部５は、被覆樹脂部５の材料として、たとえば、シリコーンゲルを用いることができる。被覆樹脂部５は、被覆樹脂部５中に熱伝導性フィラを含有させてもよい。熱伝導性フィラは、熱伝導性フィラの材料として、たとえば、窒化アルミニウムや酸化マグネシウムを用いることができる。   The covering resin portion 5 is between the circuit board 2 and the mounting base 4 and covers at least a part of the semiconductor element 3 on the mounting base 4. The covering resin portion 5 covers at least a part of the semiconductor element 3, whereby the heat generated in the semiconductor element 3 is thermally conducted to the mounting base 4 side and the temperature rise of the semiconductor element 3 can be suppressed. The coating resin portion 5 may be in contact with a part of the metal film 7 on the other surface 2ab in the second temperature region 2b of the circuit board 2, but is preferably not in contact with the metal film 7 at all. The covering resin part 5 covers at least a part of the semiconductor element 3 via the gap 10a between the circuit board 2 side and conducts heat generated in the semiconductor element 3 to the circuit board 2 side. It becomes possible to suppress. In the semiconductor device 10 of the present embodiment, the coating resin portion 5 forms a gap 10a between the metal film 7 on the other surface 2ab side in the second temperature region 2b, and the coating resin portion 5 and the metal film 7 are formed. Are arranged so that they do not come into direct contact with each other. The coating resin portion 5 can be configured such that the surface of the coating resin portion 5 is substantially parallel to the other surface 2ab of the flat circuit board 2. The coating resin portion 5 is not limited to one in which the surface of the coating resin portion 5 is parallel to the other surface 2ab of the flat circuit board 2. The covering resin portion 5 is formed in a concave shape so as to be recessed toward the semiconductor element 3 in the thickness direction of the semiconductor device 10, thereby increasing the distance of the gap 10 a between the semiconductor element 3 and the circuit board 2. . The semiconductor device 10 is formed in a concave shape so as to be recessed toward the semiconductor element 3 in the thickness direction of the semiconductor device 10, thereby suppressing heat generated in the semiconductor element 3 from being conducted to the circuit board 2 side. It becomes possible. The covering resin portion 5 can also mechanically protect the semiconductor element 3 from the outside by covering the semiconductor element 3. For example, silicone gel can be used as the material of the coating resin portion 5 in the coating resin portion 5. The coating resin portion 5 may contain a thermally conductive filler in the coating resin portion 5. In the thermally conductive filler, for example, aluminum nitride or magnesium oxide can be used as the material of the thermally conductive filler.

樹脂被膜６は、回路基板２の第１の温度領域２ａにおける他表面２ａｂ側に備えていることが好ましい。樹脂被膜６は、ガラスエポキシ基板のソルダレジストを利用して形成することができる。樹脂被膜６は、樹脂被膜６の材料として、たとえば、（メタ）アクリレート基を有する樹脂とラジカル重合開始剤からなる感光性樹脂とエポキシ樹脂との混合物を用いることができる。   The resin coating 6 is preferably provided on the other surface 2ab side in the first temperature region 2a of the circuit board 2. The resin film 6 can be formed using a solder resist of a glass epoxy substrate. As the resin film 6, for example, a mixture of a resin having a (meth) acrylate group and a photosensitive resin composed of a radical polymerization initiator and an epoxy resin can be used as the material of the resin film 6.

金属膜７は、回路基板２の他表面２ａｂ側に形成している。金属膜７は、回路基板２にガラスエポキシ基板やセラミック基板を利用する場合、回路基板２の他表面２ａｂ側に形成する導体パターンなどを利用して形成することができる。金属膜７は、半田やその他金属により、めっき処理が施され表面が金属光沢を有していることとが好ましい。   The metal film 7 is formed on the other surface 2ab side of the circuit board 2. When a glass epoxy substrate or a ceramic substrate is used for the circuit board 2, the metal film 7 can be formed using a conductor pattern formed on the other surface 2 ab side of the circuit board 2. The metal film 7 is preferably plated with solder or other metal and has a metallic luster on the surface.

筐体１１は、半導体素子３が実装された実装基体４や電子部品１が実装された回路基板２を内部に収納可能なものである。筐体１１は、たとえば、樹脂により角筒状に形成する筐体本体部１１ａと、筐体本体部１１ａにおける一方の開口を塞ぐ平板状の金属板からなる放熱基体１２とにより有底角筒状に形成することができる。なお、筐体１１は、筐体１１の形状を角筒状に形成する場合だけに限られず、円筒形など種々の形状に形成することができる。半導体装置１０は、放熱シート１３を介して、実装基体４を筐体１１の放熱基体１２上に配置している。半導体装置１０は、半導体素子３の駆動に伴う発熱を、銅などの金属放熱板からなる実装基体４、放熱シート１３および筐体１１の放熱基体１２を介して外部に放熱することが可能となる。筐体１１は、放熱基体１２とは反対側に、回路基板２と電気的に接続させる端子１４として、入力の端子１４ａや出力の端子１４ｂを設けている。また、筐体１１は、筐体本体部１１ａにおける他方の開口を塞ぐ平板状の金属板からなる蓋体１６を備えている。   The housing 11 can accommodate the mounting substrate 4 on which the semiconductor element 3 is mounted and the circuit board 2 on which the electronic component 1 is mounted. The housing 11 has a bottomed rectangular tube shape, for example, by a housing main body portion 11a formed in a rectangular tube shape with a resin and a heat radiating base 12 made of a flat metal plate that closes one opening in the housing main body portion 11a. Can be formed. The housing 11 is not limited to the case 11 formed in a rectangular tube shape, and can be formed in various shapes such as a cylindrical shape. In the semiconductor device 10, the mounting substrate 4 is disposed on the heat dissipation base 12 of the housing 11 via the heat dissipation sheet 13. The semiconductor device 10 can radiate heat generated by driving the semiconductor element 3 to the outside through the mounting base 4 made of a metal heat radiating plate such as copper, the heat radiating sheet 13, and the heat radiating base 12 of the housing 11. . The casing 11 is provided with an input terminal 14 a and an output terminal 14 b as terminals 14 to be electrically connected to the circuit board 2 on the side opposite to the heat dissipation base 12. Moreover, the housing | casing 11 is provided with the cover body 16 which consists of a flat metal plate which plugs up the other opening in the housing | casing main-body part 11a.

（実施形態２）
図４に示す本実施形態の半導体装置１０は、図１に示す実施形態１と回路基板２の一表面２ａａ側に封止樹脂部８を備える点が主として相違する。なお、実施形態１と同様の構成には、同一の符号を付して説明は省略する。 (Embodiment 2)
The semiconductor device 10 of the present embodiment shown in FIG. 4 is mainly different from the first embodiment shown in FIG. 1 in that the sealing resin portion 8 is provided on the one surface 2aa side of the circuit board 2. In addition, the same code | symbol is attached | subjected to the structure similar to Embodiment 1, and description is abbreviate | omitted.

本実施形態の半導体装置１０では、図４に示すように、回路基板２は、樹脂被膜６と比較して放熱性が高く電子部品１を封止する封止樹脂部８を一表面２ａａ側に有している。   In the semiconductor device 10 of the present embodiment, as shown in FIG. 4, the circuit board 2 has a sealing resin portion 8 that seals the electronic component 1 with higher heat dissipation than the resin coating 6 on the one surface 2 aa side. Have.

封止樹脂部８は、たとえば、ＪＣＲ（ジャンクションコーティングレジン）である高放熱エポキシ樹脂、シリコーン樹脂やポリイミド樹脂を用いることが可能となる。封止樹脂部８は、熱伝導性を高めるために熱伝導性フィラを含有させてもよい。熱伝導性フィラは、熱伝導性フィラの材料として、たとえば、窒化アルミニウムや酸化マグネシウムを用いることができる。   The sealing resin portion 8 can be made of, for example, a high heat dissipation epoxy resin, silicone resin, or polyimide resin that is JCR (junction coating resin). The sealing resin portion 8 may contain a thermally conductive filler in order to increase the thermal conductivity. In the thermally conductive filler, for example, aluminum nitride or magnesium oxide can be used as the material of the thermally conductive filler.

これにより、本実施形態の半導体装置１０は、更に高出力化が可能となる。   Thereby, the semiconductor device 10 of this embodiment can further increase the output.

１ 電子部品
２ 回路基板
２ａ 第１の温度領域
２ｂ 第２の温度領域
２ａａ 一表面
２ａｂ 他表面
３ 半導体素子
４ 実装基体
５ 被覆樹脂部
６ 樹脂被膜
７ 金属膜
８ 封止樹脂部
１０ 半導体装置
１０ａ 空隙 DESCRIPTION OF SYMBOLS 1 Electronic component 2 Circuit board 2a 1st temperature range 2b 2nd temperature range 2aa One surface 2ab Other surface 3 Semiconductor element 4 Mounting base | substrate 5 Covering resin part 6 Resin coating 7 Metal film 8 Sealing resin part 10 Semiconductor device 10a Space | gap

Claims (4)

一表面側に複数個の電子部品を実装した回路基板と、前記回路基板の前記電子部品により駆動が制御され前記電子部品の駆動時における発熱量よりも駆動時の発熱量が大きい半導体素子を実装した実装基体と、前記回路基板の他表面側に対向して配置された前記実装基体上の前記半導体素子の少なくとも一部を覆う被覆樹脂部とを備えた半導体装置であって、
前記回路基板は、前記電子部品を実装する領域を、複数個の前記電子部品のうち、前記電子部品の一部を実装する第１の温度領域と、該第１の温度領域に実装された前記電子部品よりも耐熱温度が低い前記電子部品を実装する第２の温度領域とに分けて備えており、
前記第１の温度領域の前記他表面側に樹脂被膜を有し、
前記第２の温度領域における前記他表面側にあって前記被覆樹脂部との間の空隙に露出する金属膜を有することを特徴とする半導体装置。 A circuit board on which a plurality of electronic components are mounted on one surface side, and a semiconductor element in which driving is controlled by the electronic components of the circuit board and the amount of heat generated during driving is larger than the amount of heat generated during driving of the electronic components is mounted A mounting base and a covering resin portion covering at least a part of the semiconductor element on the mounting base disposed to face the other surface side of the circuit board,
The circuit board has a region where the electronic component is mounted, a first temperature region where a part of the electronic component is mounted among the plurality of electronic components, and the first temperature region where the electronic component is mounted. It is divided into a second temperature region for mounting the electronic component, which has a lower heat resistance temperature than the electronic component,
Having a resin coating on the other surface side of the first temperature region;
A semiconductor device comprising a metal film on the other surface side in the second temperature region and exposed in a gap between the coating resin portion. 前記金属膜は、前記金属膜の表面が金属光沢を有することを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a surface of the metal film has a metallic luster. 複数個の前記電子部品は、前記第１の温度領域および前記第２の温度領域それぞれにおいて、前記第１の温度領域から前記第２の温度領域にかけて、前記電子部品の耐熱温度がより高い耐熱温度の電子部品からより低い耐熱温度の電子部品の順に配置していることを特徴とする請求項１または請求項２に記載の半導体装置。   In the plurality of electronic components, each of the first temperature region and the second temperature region has a heat resistant temperature in which the heat resistant temperature of the electronic component is higher from the first temperature region to the second temperature region. The semiconductor device according to claim 1, wherein the electronic devices are arranged in the order of electronic components having lower heat-resistant temperatures. 前記回路基板は、前記樹脂被膜と比較して放熱性が高く前記電子部品を封止する封止樹脂部を前記一表面側に有していることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体装置。   4. The circuit board according to claim 1, wherein the circuit board has a sealing resin portion on the one surface side that has higher heat dissipation than the resin coating and seals the electronic component. The semiconductor device according to any one of the above.
JP2013014307A 2013-01-29 2013-01-29 Semiconductor device Pending JP2014146688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013014307A JP2014146688A (en) 2013-01-29 2013-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013014307A JP2014146688A (en) 2013-01-29 2013-01-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2014146688A true JP2014146688A (en) 2014-08-14

Family

ID=51426701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013014307A Pending JP2014146688A (en) 2013-01-29 2013-01-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2014146688A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028020A (en) * 2015-07-17 2017-02-02 Tdk株式会社 Converter device and converter device manufacturing method
US10510489B2 (en) 2016-03-18 2019-12-17 Murata Manufacturing Co., Ltd. Mounting structure and multilayer capacitor built-in substrate
JP2021082625A (en) * 2019-11-14 2021-05-27 株式会社デンソー Electronic control device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028020A (en) * 2015-07-17 2017-02-02 Tdk株式会社 Converter device and converter device manufacturing method
US10510489B2 (en) 2016-03-18 2019-12-17 Murata Manufacturing Co., Ltd. Mounting structure and multilayer capacitor built-in substrate
JP2021082625A (en) * 2019-11-14 2021-05-27 株式会社デンソー Electronic control device
JP7283358B2 (en) 2019-11-14 2023-05-30 株式会社デンソー electronic controller

Similar Documents

Publication Publication Date Title
US7872869B2 (en) Electronic chip module
JP5948668B2 (en) Semiconductor device and manufacturing method thereof
US9673156B2 (en) Package structure
JP2008277817A (en) Heat dissipation module and method for fabricating the same
JP2008118067A (en) Power module and motor-integrated controlling device
CN107046009B (en) Semiconductor device with a plurality of semiconductor chips
JP2007305702A (en) Semiconductor device and its manufacturing method
JP5285224B2 (en) Circuit equipment
KR101946467B1 (en) Heat radiation structure of semiconductor device
JP2019054069A (en) Semiconductor device
JP2016181536A (en) Power semiconductor device
JP4367376B2 (en) Power semiconductor device
JP6031642B2 (en) Power module and manufacturing method thereof
JP2014146688A (en) Semiconductor device
WO2020070254A1 (en) Surface mounted heat buffer
JP5039388B2 (en) Circuit equipment
CN111048480B (en) Power electronic module
JP6060053B2 (en) Power semiconductor device
KR101474067B1 (en) Termoconductive module
JP6587182B2 (en) Power supply device and switching hub provided with the same
WO2023090102A1 (en) Mounting board and electrical equipment having mounting board installed thereon
JP2017069352A (en) Semiconductor device
CN113053838A (en) Bidirectional heat dissipation packaging structure
JP2023087808A (en) Mounting substrate and electric device mounted with mounting substrate
CN115910947A (en) Semiconductor module