JP2014143396A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014143396A
JP2014143396A JP2013235228A JP2013235228A JP2014143396A JP 2014143396 A JP2014143396 A JP 2014143396A JP 2013235228 A JP2013235228 A JP 2013235228A JP 2013235228 A JP2013235228 A JP 2013235228A JP 2014143396 A JP2014143396 A JP 2014143396A
Authority
JP
Japan
Prior art keywords
external electrode
semiconductor element
external
pair
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013235228A
Other languages
English (en)
Other versions
JP2014143396A5 (ja
JP6291800B2 (ja
Inventor
Yuta Oka
祐太 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2013235228A priority Critical patent/JP6291800B2/ja
Priority to US14/140,352 priority patent/US9768228B2/en
Priority to CN201310728085.0A priority patent/CN103904206B/zh
Publication of JP2014143396A publication Critical patent/JP2014143396A/ja
Publication of JP2014143396A5 publication Critical patent/JP2014143396A5/ja
Application granted granted Critical
Publication of JP6291800B2 publication Critical patent/JP6291800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】複数の半導体素子の外部電極へのボンディングワイヤの電気絶縁性を確保して、特性低下を抑制できる半導体装置およびその製造方法を提供する。
【解決手段】基板1と、基板上の実装領域に配列された、複数の第1の半導体素子2および少なくとも1つの第2の半導体素子3と、基板上に形成され、第1の半導体素子に給電する正負1対の第1の外部電極4,5と、実装領域の周囲に形成された反射性部材からなる枠体と、第2の半導体素子と接続する正負1対の第2の外部電極6,7とからなり、実装領域の周縁部に沿って第1の外部電極は1対の第2の外部電極の少なくとも一方または第2の外部電極に接続する配線より外側に位置し、第1の半導体素子の電極と第1の外部電極とを接続するボンディングワイヤ9は、1対の第2の外部電極の一方または第2の外部電極に接続する配線との間に枠体の一部を介在させつつ、配線を跨いで接続されている。
【選択図】図1

Description

本発明は、複数の半導体素子を実装した半導体装置およびその製造方法に関する。
近年、様々な電子部品が提案され、また実用化されており、これらに求められる性能も高くなっている。例えば、発光ダイオード(LED:Light Emitting Diode)をはじめとする発光装置も同様で、一般照明分野、車載照明分野等で求められる性能は日増しに高まっており、更なる高出力(高輝度)化、高信頼性が要求されている。さらに、これらの特性を満たしつつ、低価格で供給することも要求されている。
例えば、平板形状の基板の実装領域に複数の発光素子を実装し、発光素子の電極を外部電極にボンディングワイヤ等により電気的に接続し、発光素子やボンディングワイヤを覆うように実装領域を透光性樹脂で封止したCOB(Chip on Board)構造が知られている。
例えば、特許文献1には、複数の青色発光LED素子と複数の赤色発光LED素子とを蛍光体を含有する透光性樹脂で封止した発光装置が記載されている。これらの青色発光LED素子と赤色発光LED素子は、電気的に直列に接続されて複数の直列回路を形成し、各直列回路の両端のLED素子の電極が、ボンディングワイヤにより1対の外部電極に電気的に接続されている。
特開2011−216868号公報
特許文献1の発光装置では、青色発光LED素子(以下、青色発光素子という。)と赤色発光LED素子(以下、赤色発光素子という。)は電気的に直列に接続されているので、青色発光素子と赤色発光素子とを1つの制御系で点灯制御が可能であるので、制御系を簡素化できる。しかしながら、さらに良好な演色性を達成するためには、青色発光素子と赤色発光素子の点灯を別々に制御することにより、青色発光素子と赤色発光素子の輝度を別々に制御することが望まれている。しかしながら、青色発光素子と赤色発光素子を別々に制御するために別々の制御系が必要となり、外部電極もさらに必要となり、また発光素子から外部電極へのボンディングワイヤの数も増加して過密化する。かかるボンディンワイヤの過密化により、青色発光素子と赤色発光素子のボンディングワイヤが接触して絶縁性が低下する場合がある。また、上記外部配線が発光素子からの光を吸収する材料から構成されている場合、光出力が低下する虞がある。
特に、裏面電極を有する複数の発光素子や保護素子を基板に実装する場合、その実装領域に、それらの半導体素子の裏面電極に接続する配線を設ける必要がある。そのため、それらの半導体素子を実装領域の中央に設けようとすると、実装領域の中央部の配線のパターンが複雑化し、さらに半導体素子上面の電極と接続するボンディングワイヤが接触して絶縁性が低下する虞がある。また、半導体素子の上面に複数のボンディングパット部を有する半導体素子とする場合、ボンディングワイヤの数が増えるので、さらにボンディングワイヤが接触して絶縁性が低下する可能性が高くなる。
本発明は、前記問題点に鑑みてなされたものであり、複数の半導体素子の外部電極へのボンディングワイヤの電気絶縁性を確保して、特性低下を抑制できる半導体装置およびその製造方法を提供することを目的とした。
前記課題を解決するために、本発明の半導体装置は、基板と、前記基板上の実装領域に配列された複数の第1の半導体素子および第2の半導体素子と、前記基板上に形成され、前記半導体素子に給電する外部電極と、前記実装領域の周囲に形成された反射性部材からなる枠体と、を備える半導体装置であって、前記外部電極は、前記第1の半導体素子と接続する正負1対の第1の外部電極と、前記第2の半導体素子と接続する正負1対の第2の外部電極とからなり、前記実装領域の周縁部に沿って第1の外部電極が、1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線より外側に位置するように形成されており、第1の半導体素子の電極と第1の外部電極とを電気的に接続するボンディングワイヤは1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線を跨いで接続されており、そのボンディングワイヤと、1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線との間に前記枠体の一部が介在されていることを特徴とする。
また、本発明の別の半導体装置は、基板と、前記基板上の実装領域に配列された複数の第1の半導体素子および第2の半導体素子と、前記基板上に形成され、前記半導体素子に給電する外部電極と、前記実装領域の周縁部に形成された反射性部材からなる枠体と、を備える半導体装置であって、前記外部電極は、前記第1の半導体素子と接続する正負1対の第1の外部電極と、前記第2の半導体素子と接続する正負1対の第2の外部電極とからなり、前記第1の外部電極および第2の外部電極は、それぞれ、外部電極と接続する端子部と、それらの端子部から前記実装領域の周縁部に沿って延伸する延伸部とからなり、さらに、前記第1の外部電極の延伸部に沿って延伸する複数の配線が前記基板上に形成されており、前記第1の外部電極および第2の外部電極の延伸部および前記複数の配線は、前記枠体に覆われていることを特徴とする。
また、本発明の半導体装置の製造方法は、表面に実装領域と、正負1対の第1の外部電極および正負1対の第2の外部電極を形成した基板を用意する工程であって、前記実装領域の周縁部に沿って第1の外部電極が1対の第2の外部電極の少なくとも一方または第2の外部電極に接続する配線より外側に位置するように形成されている該工程と、前記実装領域に、少なくとも1つの第1の半導体素子および少なくとも1つの第2の半導体素子を実装する工程と、前記1対の第2の外部電極の少なくとも一方または第2の外部電極に接続する配線を跨いで、前記第1の半導体素子の素子電極と前記第1の外部電極とをボンディングワイヤで電気的に接続する工程と、
前記実装領域の周囲に、前記ボンディングワイヤと、1対の第2の外部電極の少なくとも一方または第2の外部電極に接続する配線との間に枠体の一部が介在するように該枠体を形成する工程と、を含むことを特徴とする。
本発明によれば、ボンディングワイヤの電気絶縁性を確保して、半導体装置の特性低下を抑制することが可能となる。
本発明の実施形態に係る半導体装置の構成を示す上面図であり、枠体と封止部材を形成する前の状態を示している。 本発明の実施形態に係る半導体装置の構成を示す上面図であり、封止部材を形成する前の状態を示している。 本発明の実施形態に係る半導体装置の別の構成を示す上面図であり、枠体と封止部材を形成する前の状態を示している。 本発明の実施形態に係る半導体装置の全体構成を示す上面図である。 図2のX−X線断面図である。
以下、本発明の実施形態に係る半導体装置および半導体装置の製造方法について、図面を参照しながら説明する。
(半導体装置)
本発明の実施形態に係る半導体装置の1例として、半導体素子に発光素子を用いた発光装置100について、図1〜図5を参照しながら詳細に説明する。なお、図1の上面図は枠体を形成する前の状態を示し、図2の上面図は枠体を形成した後の状態を示している。
発光装置100は、図1および図2に示すように、基板1と、基板1上の実装領域1aに配列された、複数の第1の発光素子2および複数の第2の発光素子3と、基板1上に形成され、第1の発光素子2に給電する1対の第1の外部電極4,5と第2の発光素子3に給電する1対の第2の外部電極6,7と、実装領域1aの周囲に形成された反射性部材からなる枠体10を備えている。8a,8b,8cは1対の第2の外部電極の中継配線であって、複数の発光素子3を電気的に中継して接続する。12はアノードマークであり、第1の外部電極4と第2の外部電極6が正極であり、第1の外部電極5と第2の外部電極7が負極である。さらに、ここでは、第1の外部電極4に保護素子13を設け、基板1上にサーミスター(温度センサ)14を設けた例を示している。
第1の外部電極4は、端子部4aと、該端子部4aから実装領域1aの周縁部に沿って延伸する延伸部4bとからなり、第1の外部電極5は、端子部5aと、該端子部5aから実装領域1aの周縁部に沿って延伸する延伸部5bとからなる。また、第2の外部電極6は、端子部6aと、該端子部6aから実装領域1aの周縁部に沿って延伸する延伸部6bとからなり、第2の外部電極7は、端子部7aと、該端子部7aから実装領域1aの周縁部に沿って延伸する延伸部7bとからなる。また、中継配線8a,8b,8cは、延伸部4bと延伸部5bに沿って延伸するように形成されている。延伸部4b,5b,6b,7bと中継配線8a,8b,8cは枠体10により覆われている。
(基板)
基板1は、発光素子2,3や保護素子13等の半導体素子を実装するためのものである。基板1の形状は、複数の半導体素子を実装できるものであれば特に限定されず、例えば、矩形形状、円形状、楕円形状等を用いることができる。また、基板1のサイズは特に限定されず、半導体素子の数等、目的および用途に応じて適宜選択することができる。
基板1の材料としては、絶縁性材料を用いることが好ましく、かつ、発光素子から放出される光や外光等が透過しにくい材料を用いることが好ましい。また、ある程度の強度を有する材料を用いることが好ましい。具体的には、セラミックス(Al、AlN等)、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、BTレジン(bismaleimide triazine resin)、ポリフタルアミド(PPA)等の樹脂を挙げることができる。また、基板には、アルミニウム等の熱伝導性に優れた金属材料をベースにし、その表面に絶縁層を積層した複合基板を用いることもできる。
(実装領域)
実装領域1aは、複数の発光素子2,3を配置するための領域である。実装領域1aは、図1に示すように、矩形の一点鎖線で囲まれた内側の領域であり、基板1の中央の領域に区画されている。なお、一点鎖線とその外側の点線に囲まれた領域には後述の枠体10が配置される。実装領域1aのサイズや形状は特に限定されず、発光素子の数や配列間隔等、目的および用途に応じて適宜選択することができる。
実装領域1aの表面に所定パターンの金属膜(不図示)を形成し、その金属膜上に複数の発光素子を配置してもよい。実装領域1aの表面に金属膜を形成することにより、発光素子から基板1の実装領域1a側に向う光も金属膜によって反射することができるので、出射光のロスを軽減させて、発光装置の光の取り出し効率を向上させることができる。なお、基板にアルミナ等の反射率の高い材料を用いる場合には、金属膜は設ける必要はない。
金属膜は、電解めっきで形成することができる。金属膜の材料としては、めっきができるものであれば特に限定されないが、例えば、Au(金)を用いることができる。Auは光を吸収しやすい特性を備えているが、例えばAuめっきの表面にTiO膜をさらに形成することで、光反射率を高めることができる。なお、金属膜は、発光素子の発光に対する反射率が、後述の外部電極を構成する金属材料よりも高い材料で構成することが好ましい。例えば、外部電極にAuを用い、金属膜にAgを用いることが好ましい。AgはAuよりも光反射率が高いため、光の取り出し効率を向上させることができる。なお、実装領域1a上に形成する金属膜の厚さは特に限定されず、目的および用途に応じて適宜選択することができる。
(半導体素子)
半導体素子としては、発光素子や、発光素子を制御するためのトランジスタや、保護素子等を挙げることができる。図1の第1の半導体素子2および第2の半導体素子3は、電圧を印加することで自発光する発光素子である。この発光素子2,3は、図1に示すように、基板1の実装領域1aに複数配置されている。なお、図1では、4個の発光素子2を用いた例を示したが、発光素子2の個数は1個以上であれば特に限定されない。
本発明で用いる発光素子は、少なくとも極性の異なる裏面電極と上面電極を有した素子(図1の発光素子3)と、フェイスアップ実装に対応して1対の素子電極(p電極とn電極)が同じ面に形成された素子(図1の発光素子2)を含む。あるいは、すべての素子が1対の素子電極(p電極とn電極)が同じ面に形成された素子であってもよい。裏面電極は、基板の実装領域の金属膜(配線)に導電性接合部材(例えば、導電性接着剤や半田ペースト)を介して接合させる。また、フェイスアップ実装の場合、接着剤を用いてその裏面を実装領域に接合させる。
発光素子としては、発光ダイオードを用いるのが好ましく、用途に応じて任意の波長のものを選択することができる。例えば、青色(波長430nm〜490nmの光)、緑色(波長490nm〜570nmの光)の発光素子としては、ZnSe、窒化物系半導体(InAlGa1−X−YN、0≦X、0≦Y、X+Y≦1)、GaP等を用いることができる。また、赤色(波長620nm〜750nmの光)の発光素子としては、GaAlAs、AlInGaP等を用いることが好ましい。
また、後記するように、封止部材に蛍光体を導入する場合は、その蛍光物質を効率良く励起できる短波長の発光が可能な窒化物半導体(InAlGa1−X−YN、0≦X、0≦Y、X+Y≦1)を用いることが好ましい。ただし、発光素子の成分組成や発光色、サイズ等は上記に限定されず、目的に応じて適宜選択することができる。また、発光素子2は、可視光領域の光だけではなく、紫外線や赤外線を出力する素子で構成することもできる。
発光色の異なる発光素子2,3を、実装領域1a上にマトリックス状に配置することができる。発光素子3は、実装領域の内縁部に配置することができる。例えば、図1に示すように、矩形状の実装領域1aの四隅に4個配置することが好ましい。後述の第2の外部電極との接続距離を短くすることができるからである。また、発光素子2は、実装領域1aの内縁部の発光素子3を配置したスペースを除いた残余のスペースに行列配置することができる。図1では、複数の発光素子2は7列に配置され、両端の2列には5個、中間の5列には6個、合わせて40個が列方向に配置された例を示している。ここで、複数の発光素子2は、その第3行および第4行を列方向に半ピッチずらして配置することで、効率的に40個の発光素子2が実装領域に配置されている。
図1では、四隅の発光素子3は、裏面電極と上部電極を有しており、裏面電極がn電極、上部電極がp電極に相当し、p電極から2本のボンディングワイヤが引き出されている。2本のボンディングワイヤが引き出されているのは、電極の面積が大きい発光素子において、電流が発光素子全体に行き渡り易くするためであり、発光素子が比較的小さく、電極の面積が小さい発光素子の場合は、ボンディングワイヤの数は1本でもよい。実装領域の四隅にそれぞれ配置された四つの発光素子3は、第2の外部電極7、中継配線8a,8b,8cおよび第2の外部電極6を介して直列に中継接続されている。また、発光素子2は、実装領域にフェイスアップ実装されており、複数の発光素子2を直列接続した複数列の素子群を、第1の外部電極に並列接続することができる。例えば、図1に示すように、10個の発光素子2を直列接続した4列の素子群を、第1の外部電極4に並列接続することができる。ここで、直列接続とは、隣り合う発光素子2におけるp電極とn電極とがボンディングワイヤによって電気的に接続された状態を意味している。また、並列接続とは、直列接続された複数列の素子群の各列の一端の発光素子2のp電極を第1の外部電極の一方に電気的に接続し、各列の他端の発光素子2のn電極を第1の外部電極の他方に電気的に接続することを意味している。
ここで、直列接続された発光素子2の4列の素子群は、その発光素子2の個数が各列で同一であることが好ましい。発光素子2は、列単位で並列に第1の外部電極に接続されて、共通の電圧を印加されるので、列毎に発光素子2の個数が異なると、列によって発光素子2の1個当たりに印加される電圧に差が生じて発光量に一様にならず、発光面に輝度の面内バラツキが生じるからである。
発光素子2,3は、発光色の異なる発光素子であれば特に限定されず、例えば、発光素子2には青色発光素子を用い、発光素子3に赤色発光素子を用いることができる。また、発光素子2には赤色発光素子を用い、発光素子3に青色発光素子を用いてもよい。
(外部電極)
外部電極は、正極と負極を構成する導電性部材であり、基板上の複数の発光素子や保護素子等の電子部品と、外部電源とを電気的に接続し、これらの電子部品に対して外部電源から給電するためのものである。外部電極として用いる導電性部材は、接続する電子部品の構造、配置および数等の条件により円形状、矩形状、楕円状、帯状、線状等の種々の形状をとることができる。
本発明では、第1の発光素子に給電する正負1対の第1の外部電極と、第2の発光素子に給電する正負1対の第2の外部電極を用い、該1対の第1の外部電極を、実装領域の周縁部に沿って、1対の第2の外部電極の少なくとも一方または1対の第2の外部電極に電気的に接続する配線より外側に位置するように形成する。第1の外部電極は、周縁部に沿って形成されていればよく、その形状は特に限定されない。第2の外部電極は、1対の第2の外部電極自身の少なくとも一方が実装領域に沿って第1の外部電極の内側に位置するように、あるいは1対の第2の外部電極に電気的に接続する配線より外側に位置するように形成される。ここで、1対の第2の外部電極に電気的に接続する配線とは、第2の外部電極とは別体であって、正負の第2の外部電極を電気的に接続する導電性部材を意味し、例えば中継配線を用いることができる。
図1に、第1の発光素子に給電する正負1対の第1の外部電極4,5と、第2の発光素子に給電する正負1対の第2の外部電極6,7を用いた例を示す。第1の外部電極4は正極である。また、第1の外部電極5は負極である。また、第2の外部電極6は正極である。また、第2の外部電極7は負極である。さらに、第2の外部電極は、複数の発光素子3を中継接続する中継配線8a,8b,8cを有している。実装領域の周縁部に沿って第1の外部電極が第2の外部電極の中継配線8a,8b,8cより外側に位置するように形成されている。さらに詳しくは第1の外部電極4の延伸部4bと第1の外部電極5の延伸部5bが、中継配線8a,8b,8cより外側に形成されている。第1の発光素子の端子電極と延伸部4b、5bを接続するボンディングワイヤは中継配線8a,8b,8cを跨いで接続されている。これにより実装領域1aのスペースを確保しながら、配線の配置が複雑化することを抑制できる。
図1では、実装領域が矩形形状の場合を示しており、紙面右側の第2の外部電極6,7側の第1辺から時計回りに、第2辺、第3辺、および第4辺を有している。第2の外部電極および中継配線は、該矩形形状の四辺周縁に、各辺に平行となるように、第2の外部電極6,7および中継配線8a,8b,8cが配置されている。具体的には、第1辺に平行な第2の外部電極7、第2辺に平行な中継配線8a、第3辺に平行な中継配線8b、第4辺に平行な中継配線8c、および第1辺に平行な第2の外部電極6が形成され、第2の外部電極7と第2の外部電極6とが離間して隣り合うように配置されている。
一方、第1の外部電極4は、L字部分を有し、該L字部分は角部を含む第3辺および第4辺の周縁であって、中継配線8b,8cの外側に位置するように形成されている。また、第1の外部電極5は、L字部分を有し、該L字部分は、角部を含む第2辺および第3辺の周縁であって、中継配線8a,8bの外側に位置するように形成されている。また、第1の外部電極4の一端と、第1の外部電極5の一端とは、図1の実装領域1aの周囲に沿って、具体的には第3辺の周縁で、離間して隣り合うように形成されている。この第1の外部電極4の一端と、第1の外部電極5の一端とに保護素子13を電気的に接続させることにより、正負両電極間の電圧がツェナー電圧以上となることを防止することができ、過大な電圧が印加されることによる発光素子の素子破壊や性能劣化の発生を適切に防止することができる。
実装領域の四隅には、第2の発光素子がそれぞれ1個ずつ配置されており、第1辺と第2辺が形成する隅部に配置された発光素子は第2の外部電極7と電気的に接続され、その上部電極はボンディングワイヤ9により中継配線8aに電気的に接続されている。第2辺と第3辺の形成する隅部に配置された発光素子は中継配線8aに電気的に接続され、その上部電極はボンディングワイヤ9により中継配線8bに電気的に接続されている。第3辺と第4辺の形成する隅部に配置された発光素子は中継配線8bに電気的に接続され、その上部電極はボンディングワイヤ9により中継配線8cに電気的に接続されている。第4辺と第1辺の形成する隅部に配置された発光素子は中継配線8cに電気的に接続され、その上部電極はボンディングワイヤ9により第2の外部電極6に電気的に接続されている。
他方、複数の発光素子2を直列接続した複数列の素子群は、各列の同方向の一端の発光素子の端子電極は、第2の外部電極の中継配線8aを跨いで第1の外部電極5にボンディングワイヤ9で電気的に接続され、各列の他端の発光素子の端子電極は、第2の外部電極の中継配線8cを跨いで第1の外部電極4にボンディングワイヤ9で電気的に接続されている。
外部電極には、Auを用いることが好ましい。これは、後述するように、ボンディングワイヤの材料としてAuを用いた場合に、同素材であるボンディングワイヤを強固に接合することができるためである。
外部電極の形成方法としては、無電解めっきで形成する。外部電極の厚さは特に限定されず、ボンディングワイヤの数等、目的および用途に応じて適宜選択することができる。
ここで、発光素子2の電極と第1の外部電極とを電気的に接続するボンディングワイヤと、その下に配置された第2の外部電極の中継配線との間に、後述の枠体の一部が介在しているので、ボンディングワイヤと配線との絶縁を良好に行うことができる。また、外部電極を、前述のように発光素子からの光の一部を吸収しやすいAuで形成した場合であっても、発光素子から出射された光が配線には到達せずに枠体によって反射される。それにより、出射光のロスを軽減することができ、発光装置の光の取り出し効率を向上させることができる。
さらに、発光素子2の電極のボンディングワイヤと第2の外部電極の中継配線との間に、枠体の一部を介在させることにより、中継配線を塵芥、水分、外力等から保護することができる。
なお、図1では、発光素子3が上部電極と裏面電極を有し、該裏面電極を第2の外部電極の中継配線と電気的に接続した例を示したが、発光素子2が上部電極と裏面電極を有してもよい。この場合、実装領域に第1の外部電極の中継配線を複数設け、その複数の中継配線に各発光素子2の裏面電極を電気的に接続させる。隣接する発光素子2の上部電極と中継配線をボンディングワイヤで接続し、直列接続した発光素子群の列を形成する。列の一端の発光素子2の上部電極を第1の外部電極の一方の中継配線に電気的に接続し、列の他端の発光素子2の中継配線を第1の外部電極の他方の中継配線に電気的に接続することができる。
また、図1では、第2の外部電極と中継配線を用いた例を示したが、第2の外部電極のみを用いてもよい。この場合、第2の外部電極として、実装領域に沿って形成された形状、例えば、第1の外部電極で用いたL字部分を有する導電性部材を用いることができる。この場合、発光素子3として、フェイスアップ実装に対応して1対の素子電極(p電極とn電極)が同じ面に形成された少なくとも1個の素子を、ボンディングワイヤにより、正負の第2の外部電極に直列に接続することができる。
また、図3に示すように、前記第1の外部電極の延伸部が、前記複数の配線の内側に形成されており、前記第2の半導体素子の電極と前記複数の配線とを接続するボンディングワイヤが、前記第1の外部電極の延伸部を跨いで接続されてもよい。
(保護素子)
保護素子13は、複数の発光素子2を、過大な電圧印加による素子破壊や性能劣化から保護するための素子である。保護素子は、図1に示すように、第1の外部電極4の一端に配置されているが、第1の外部電極5の一端部に配置されてもよい。また、発光素子3を保護するために、第2の外部電極にも保護素子を設けてもよい。
保護素子は、具体的には、規定電圧以上の電圧が印加されると通電状態になるツェナーダイオード(Zener Diode)で構成される。保護素子は、発光素子2と同様にp電極とn電極とを有する半導体素子であり、発光素子2のp電極とn電極に対して逆並列となるように、ボンディングワイヤによって負極4の配線と電気的に接続される。
これにより、第1の外部電極(第2の外部電極)の正極と負極との間に過大な電圧が印加されてその電圧がツェナーダイオードのツェナー電圧を超えたとしても、発光素子の正負両電極間がツェナー電圧に保持され、このツェナー電圧以上になることがない。従って、保護素子を備えることによって、正負両電極間の電圧がツェナー電圧以上となることを防止することができ、過大な電圧が印加されることによる発光素子の素子破壊や性能劣化の発生を適切に防止することができる。
保護素子を、図2に示すように、枠体によって覆うことにより、保護素子と、保護素子に接続されるボンディングワイヤを、塵芥、水分、外力等から保護することができる。なお、保護素子のサイズは特に限定されず、目的および用途に応じて適宜選択することができる。
(その他の電子部品)
必要に応じて、基板上に発光素子、保護素子以外の電子部品を配置することもできる。例えば、図1では、サーミスター(温度センサ)14を配置した例を示している。サーミスター(温度センサ)は、半導体素子の温度変化を測定するために基板上に配置される電子部品であり、半導体素子にできるだけ近い位置であり、かつ、半導体素子の実装の妨げにならないような位置、例えば、図1に示されるように、枠体10の外側に配置されることが好ましい。
(枠体)
枠体10は、実装領域1aの周縁を囲んで実装領域を区画するとともに、発光素子から出射された光を反射させるためのものであり、光反射性部材からなる。枠体10の一部は、発光素子2の電極と第1の外部電極とを電気的に接続するボンディングワイヤと第2の外部電極の中継配線との間に介在されている。ボンディングワイヤと第2の外部電極の中継配線との間に枠体の一部が介在するとともに、第1の外部電極および第2の外部電極の中継配線のすべておよび保護素子を覆うように形成されることが好ましい。これにより、中継配線およびボンディングワイヤが、枠体を構成する絶縁材料によって絶縁されるだけでなく、中継配線およびボンディングワイヤを、光を吸収しやすいAuで形成した場合であっても、発光素子から出射した光が中継配線およびボンディングワイヤには到達せずに枠体によって反射される。従って、出射光のロスを軽減することができ、発光装置の光の取り出し効率を向上させることができる。さらに、配線や保護素子等の部材を塵芥、水分、外力等から保護することができる。なお、枠体は、後述の封止部材を実装領域に充填する際、発光素子やボンディングワイヤを完全に埋没させて露出しないような高さとする必要がある。
枠体は、図2に示すように、基板1上に形成された実装領域1aを囲うように、すなわち実装領域1aの周縁に沿って、四角枠状に形成することができる。このように実装領域1aの周囲を囲うように枠体を形成することで、実装領域1aの周囲に向う光も枠体によって反射することができる。従って、出射光のロスを軽減することができ、発光装置の光の取り出し効率を向上させることができる。
図5は、図2のX−X線に沿った模式断面図である。枠体10は、第1の発光素子2と第1の外部電極4とを接続するボンディングワイヤ9と、中間配線8cとの間に、枠体の一部が介在するように形成されている。枠体1が介在しているので、ボンディングワイヤ9と中間配線8cとが直接接触することはない。
また、枠体は、封止部材の樹脂の流動防止および光反射の機能だけでなく、導電配線とボンディングワイヤとの絶縁機能も有しているので、導電配線とボンディングワイヤとの絶縁に別の部材を用いる必要がないので、発光装置の構成が簡略化できるとともに、製造が容易となる効果も有する。
枠体の材料としては、絶縁材料を用いる。また、ある程度の強度を確保するために、例えば熱硬化性樹脂、熱可塑性樹脂等を用いることができる。より具体的には、フェノール樹脂、エポキシ樹脂、BTレジンや、PPAやシリコーン樹脂などが挙げられる。また、これらの母体となる樹脂に、発光素子からの光を吸収しにくく、かつ母体となる樹脂に対する屈折率差の大きい反射部材(例えばTiO,Al,ZrO,MgO)等の粉末を分散することで、効率よく光を反射させることができる。なお、枠体のサイズは特に限定されず、目的および用途に応じて適宜選択することができる。
(封止部材)
封止部材11は、基板上に配置された発光素子およびボンディングワイヤを、塵芥、水分、外力等から保護するための部材であり、必要に応じて省略することもできる。封止部材11は、図4に示すように、基板1上において、枠体10の内側、すなわち図2に示す枠体10で囲った実装領域1a内に樹脂を充填することで形成される。
封止部材11の材料としては、発光素子からの光を透過可能な透光性を有するものが好ましい。具体的な材料としては、シリコーン樹脂、エポキシ樹脂、ユリア樹脂等を挙げることができる。また、このような材料に加えて、所望に応じて着色剤、光拡散剤、フィラー、蛍光部材等を含有させることもできる。
なお、封止部材11は、単一の部材で形成することもできるし、あるいは、2層以上の複数の層として形成することもできる。また、封止部材11の充填量は、枠体で囲った実装領域内に配置される発光素子およびボンディングワイヤ等が被覆される量であればよい。また、封止部材11にレンズ機能をもたせる場合は、封止部材11の表面を盛り上がらせて砲弾型形状や凸レンズ形状としてもよい。
また、封止部材に代えて、枠体の周囲にドーム状の被覆部材を、本形態の基板上あるいは外部の支持体(図示せず。)に配置することにより、基板上に配置された発光素子およびボンディングワイヤを、塵芥、水分、外力等から保護することもできる。ドーム状の被覆部材の材料には、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、フッ素系エラストマー、ガラス、ホットメルト系材料、変性シリコーン、および有機無機ハイブリッド樹脂から選択される1種以上を用いることができる。さらに、ガラスには、ソーダガラス、シリカガラス、ホウケイ酸塩ガラス、オキシナイトライドガラス、カルコゲナイドガラスから選択された少なくとも1種の材料を含む材料を用いることができる。また、ドーム状の被覆部材を、本形態の基板あるいは外部の支持体に接着するための材料には、ロー材(例えば、金とスズ、銅と金、または銅と銀の合金等)、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、フッ素系エラストマー、ガラス、ホットメルト系材料、変性シリコーン、および有機無機ハイブリッド樹脂から選択される1種以上を用いることができる。あるいは、ドーム状の被覆部材の材料に低融点ガラスを用いる場合には、基板あるいは支持体に接触する部分を溶着することにより固定することもできる。
(蛍光体)
封止部材11中に、波長変換部材として発光素子からの光の少なくとも一部を吸収して異なる波長を有する光を発する蛍光部材を含有させることもできる。蛍光部材としては、発光素子からの光をより長波長に変換させるものが好ましい。また、蛍光部材は1種の蛍光物質等を単層で形成してもよいし、2種以上の蛍光物質等が混合されたものを単層として形成してもよい。あるいは、1種の蛍光物質等を含有する単層を2層以上積層させてもよいし、2種以上の蛍光物質等がそれぞれ混合された単層を2層以上積層させてもよい。蛍光部材の具体的な材料としては、例えば、イットリウム、アルミニウムおよびガーネットを混合したYAG系蛍光体、Eu,Ce等のランタノイド系元素で主に賦活される、窒化物系蛍光体、酸窒化物系蛍光体を用いることができる。
また、蛍光体を発光素子から離間して配置することもできる。蛍光体が熱源となる発光素子から離間して配置されることにより、特に熱に弱い蛍光体の熱劣化を抑制できるので、半導体装置の信頼性を向上させることが可能となる。例えば、上記のドーム状の被覆部材の内壁に蛍光体層を形成することができる。また、ドーム状の被覆部材の内壁に蛍光体層を形成するのに加えて、本形態の封止部材にも蛍光体を配置させ、両部材に配置された蛍光体からの混色光を出力させることもできる。
青色発光素子と好適に組み合わせて白色系の混色光を発光させることができる代表的な蛍光体としては、例えば、イットリウム・アルミニウム・ガーネット系蛍光体(YAG系蛍光体)を挙げることができる。白色に発光可能な発光装置とする場合、蛍光体層に含まれる蛍光体の濃度を白色となるように調整する。蛍光体の濃度は、例えば、5〜50%程度である。
また、発光素子に青色発光素子を用い、蛍光体にYAG系蛍光体と、赤色成分の多い窒化物系蛍光体とを用いることにより、アンバー色を発光させることもできる。アンバー色とは、JIS規格Z8110における黄色のうちの長波長領域と黄赤の短波長領域とからなる領域や、安全色彩のJIS規格Z9101による黄色の領域と黄赤の短波長領域に挟まれた領域の色度範囲が該当し、例えば、ドミナント波長で言えば、580nm〜600nmの範囲に位置する領域をいう。
YAG系蛍光体は、YとAlを含むガーネット構造の総称であり、希土類元素から選択された少なくとも一種の元素で付活された蛍光体であり、発光素子から発光される青色光で励起されて発光する。YAG系蛍光体としては、例えば、(Re1−xSm(Al1−yGa12:Ce(0≦x<1、0≦y≦1、但し、Reは、Y、Gd、Laからなる群から選択される少なくとも一種の元素である。)等を挙げることができる。
また、窒化物系蛍光体は、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Luからなる群から選ばれる少なくとも1種以上の希土類元素により賦活される、Be、Mg、Ca、Sr、Ba、Znからなる群から選ばれる少なくとも1種以上の第II族元素と、C、Si、Ge、Sn、Ti、Zr、Hfからなる群から選ばれる少なくとも1種以上の第IV族元素と、Nと、を含む蛍光体である。この窒化物蛍光体の組成中に、Oが含まれていてもよい。
窒化物系蛍光体の具体例としては、一般式、L((2/3)X+(4/3)Y):R若しくはL((2/3)X+(4/3)Y−(2/3)Z):R(Lは、Be、Mg、Ca、Sr、Ba、Znからなる群から選ばれる少なくとも1種以上の第II族元素である。Mは、C、Si、Ge、Sn、Ti、Zr、Hfからなる群から選ばれる少なくとも1種以上の第IV族元素である。Rは、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Luからなる群から選ばれる少なくとも1種以上の希土類元素である。X、Y、Zは、0.5≦X≦3、1.5≦Y≦8、0<Z≦3である。)で表されるものを挙げることができる。
(ボンディングワイヤ)
ボンディングワイヤは、発光素子間のみならず、発光素子や保護素子等の電子部品と、第1の外部電極および第2の外部電極とを電気的に接続するための導電性の配線である。ボンディングワイヤの材料としては、Au、Cu(銅)、Pt(白金)、Al(アルミニウム)等の金属、および、それらの合金を用いたものが挙げられるが、特に、熱伝導率等に優れたAuを用いるのが好ましい。なお、ボンディングワイヤの径は特に限定されず、目的および用途に応じて適宜選択することができる。
ここで、発光素子2の電極と第1の外部電極とを電気的に接続するボンディングワイヤと第2の外部電極との間に、枠体の一部が介在しているので、ボンディングワイヤを構成する材料として光を吸収しやすいAuを用いた場合であっても、発光素子から出射された光はボンディングワイヤには吸収されずに枠体によって反射される。したがって、出射光のロスを軽減することができ、発光装置の光の取り出し効率を向上させることができる。なお、発光装置から取り出される光とは、図3に示されるように、枠体10に囲まれた封止部材11の表面(発光面20)から取り出される光である。
(発光装置の動作)
以上説明した発光装置によれば、発光装置を駆動した時に、発光素子からあらゆる方向に進む光のうち、上方に進む光は発光装置の上方の外部に取り出される。また、下方や横方向等に進む光は、基板の実装領域における底面や側面で反射して、発光装置の上方に取り出されることになる。この時、実装領域の周囲には光を反射する枠体が形成されているため、この部位による光の吸収が抑制されるとともに、枠体により光が反射される。これにより、発光素子からの光が効率良く取り出される。
(半導体装置の製造方法)
次に、本発明の実施形態に係る半導体装置の製造方法の一例について、図面を参照しながら説明する。なお、基板1を用いた例について説明するが、基板1が面方向に集合した集合基板の状態で製造し、最後に、1個ずつ基板1を切断、分離する方法を用いることもできる。
本発明の半導体装置の製造方法は、少なくとも以下の工程を含む。すなわち、表面に実装領域と、正負1対の第1の外部電極および正負1対の第2の外部電極を形成した基板を用意する工程であって、前記実装領域の周縁部に沿って第1の外部電極が1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線より外側に位置するように形成されている該工程と、前記実装領域に、複数の第1の半導体素子および少なくとも1つの第2の半導体素子を実装する工程と、前記1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線を跨いで、前記第1の半導体素子の素子電極と前記第1の外部電極とをボンディングワイヤで電気的に接続する工程と、前記実装領域の周囲に、前記ボンディングワイヤと、1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線との間に枠体の一部が介在するように該枠体を形成する工程と、を含む。
以下、図1を用いて本発明の製造方法を説明するが、図1は、1対の第2の外部電極に電気的に接続する配線に中継配線を用いた例であり、本発明の製造方法はそれに限定されるものではない。
<基板を用意する工程>
本工程は、基板1の表面に実装領域1aと、1対の第1の外部電極4,5および1対の第2の外部電極6,7を形成した基板を用意する工程である。無電解めっきにより、第1の外部電極および第2の外部電極を形成する。ここで、第1の外部電極を、実装領域の周縁部に沿って1対の第2の外部電極に電気的に接続する配線としての中継配線より外側に位置するように形成する。
<半導体素子実装工程>
本工程では、基板1の実装領域1aに、所定の間隔およびパターンで、半導体素子として、発光素子2,3を配列させて搭載する。この時、発光素子2の底面を接合部材で実装領域1aに接合する。また、発光素子3の裏面電極を導電性接合部材で第2の外部電極7および中継配線8a,8b,8c上に接合する。また、保護素子13を第1の外部電極4上の所定位置に搭載する。接合部材によっては、すべての発光素子2,3および保護素子を搭載した後、基板1を加熱して接合部材を硬化する、あるいは溶融して接着固定することができる。ここで、接合部材は、実装領域1aと発光素子2,3との間に介在するように設ければよいため、実装領域1aのうち、発光素子2,3を載置する領域に設けてもよく、発光素子2,3側に設けてもよい。あるいは、その両方に設けてもよい。
<ワイヤボンディング工程>
本工程では、実装工程の後、1対の第1の外部電極4,5と、発光素子2の上部の端子電極とを、ボンディングワイヤで電気的に接続する。同様に、1対の第2の外部電極6,7と、発光素子3の上部の端子電極とを、ボンディングワイヤで電気的に接続する。ボンディングワイヤの接続方法は、特に限定されるものではなく、通常用いられる方法で行えばよい。
<枠体形成工程>
本工程は、ワイヤボンディング工程の後、発光素子2の電極と第1の外部電極の中継配線とを電気的に接続するボンディングワイヤと第2の外部電極の中継配線との間に枠体10の一部が介在するように、実装領域1aの周縁に枠体10を形成する。枠体10の形成は、例えば、固定された基板1の上側において、基板1に対して上下方向あるいは水平方向などに移動(可動)させることができる樹脂吐出装置を用いて行うことができる。すなわち、樹脂が充填された樹脂吐出装置をその先端のノズルから液体樹脂を吐出しながら移動させることで、発光素子の近傍に光反射樹脂を形成していく。樹脂吐出装置の移動速度は、用いる樹脂の粘度や温度等に応じて適宜調整することができる。形成された複数の光反射樹脂がそれぞれ略同じ幅となるようにするには、少なくとも樹脂を吐出中は一定の速度で移動させるのが好ましい。移動中に樹脂の吐出を一時中断する場合などは、その間の移動速度は変更することもできる。樹脂の吐出量についても、一定とするのが好ましい。さらに、樹脂吐出装置の移動速度と樹脂の吐出量ともに、一定とするのが好ましい。吐出量の調整は、吐出時にかかる圧力等を一定にするなどにより調整することができる。
<封止部材充填工程>
本工程は、枠体10の内側に、発光素子2,3と、ボンディングワイヤを覆うように封止部材11を充填する工程である。すなわち、発光素子、保護素子、およびボンディングワイヤ等を覆う封止部材11を、基板1上に形成された枠体10の内側に溶融樹脂を注入し、その後加熱や光照射等によって硬化することで形成する。
以上、本発明の実施形態について説明したが、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更することができる。すなわち、前記の発光装置の形態は、本発明の技術思想を具体化するための発光装置を例示するものであって、本発明は、発光装置を前記の形態に限定するものではない。
1 基板
2 第1の半導体素子
3 第2の半導体素子
4,5 正負一対の第1の外部電極
4a,5a 第1の外部電極の端子部
4b,5b 第1の外部電極の延伸部
6,7 正負一対の第2の外部電極
6a,7a 第2の外部電極の端子部
6b,7b 第2の外部電極の延伸部
8a,8b,8c 中継配線
9 ボンディングワイヤ
10 枠体
11 封止部材
12 アノードマーク
13 保護素子
14 サーミスター(温度センサ)
20 発光面
100 発光装置

Claims (17)

  1. 基板と、前記基板上の実装領域に配列された複数の第1の半導体素子および第2の半導体素子と、前記基板上に形成され、前記半導体素子に給電する外部電極と、前記実装領域の周縁部に形成された反射性部材からなる枠体と、を備える半導体装置であって、
    前記外部電極は、前記第1の半導体素子と接続する正負1対の第1の外部電極と、前記第2の半導体素子と接続する正負1対の第2の外部電極とからなり、
    前記実装領域の周縁部に沿って第1の外部電極が、1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線より外側に位置するように形成されており、
    第1の半導体素子の電極と第1の外部電極とを電気的に接続するボンディングワイヤは、1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線を跨いで接続されており、そのボンディングワイヤと、1対の第2の外部電極の少なくとも一方または第2の外部電極に電気的に接続する配線との間に前記枠体の一部が介在されていることを特徴とする半導体装置。
  2. 第2の外部電極に電気的に接続する配線は、前記第2の半導体素子に接続する少なくとも1つの中継配線を有する請求項1に記載の半導体装置。
  3. 前記実装領域が矩形形状を有し、前記第2の半導体素子が、前記実装領域の四隅に実装され、前記第1の半導体素子が、前記実装領域の残余のスペースに配置されている請求項1または2に記載の半導体装置。
  4. 前記第1の半導体素子が、実装面の反対側に正負一対の電極を有する半導体素子であり、前記第2の半導体素子が、実装面側に正負いずれかの電極を有する半導体素子である請求項1から3のいずれか一項に記載の半導体装置。
  5. 前記枠体の内側に充填され、前記第1の半導体素子および第2の半導体素子を覆う封止部材を有する請求項1から4のいずれか一項に記載の半導体装置。
  6. 基板と、前記基板上の実装領域に配列された複数の第1の半導体素子および第2の半導体素子と、前記基板上に形成され、前記半導体素子に給電する外部電極と、前記実装領域の周縁部に形成された反射性部材からなる枠体と、を備える半導体装置であって、
    前記外部電極は、前記第1の半導体素子と接続する正負1対の第1の外部電極と、前記第2の半導体素子と接続する正負1対の第2の外部電極とからなり、
    前記第1の外部電極および第2の外部電極は、それぞれ、外部電極と接続する端子部と、それらの端子部から前記実装領域の周縁部に沿って延伸する延伸部とからなり、
    さらに、前記第1の外部電極の延伸部に沿って延伸する複数の配線が前記基板上に形成されており、
    前記第1の外部電極および第2の外部電極の延伸部および前記複数の配線は、前記枠体に覆われていることを特徴とする半導体装置。
  7. 前記第1の外部電極の延伸部は、前記複数の配線の外側に形成されており、前記第1の半導体素子の電極と前記第1の外部電極の延伸部とを接続するボンディングワイヤが、前記複数の配線を跨いで接続されている請求項6に記載の半導体装置。
  8. 前記ワイヤと、前記複数の配線との間に前記枠体の一部が介在されている請求項7に記載の半導体装置。
  9. 第2の外部電極に電気的に接続する配線は、前記第2の半導体素子に接続する少なくとも1つの中継配線を有する請求項6から8のいずれか一項に記載の半導体装置。
  10. 前記実装領域が矩形形状を有し、前記第2の半導体素子が、前記実装領域の四隅に実装され、前記第1の半導体素子が、前記実装領域の残余のスペースに配置されている請求項6から9のいずれか一項に記載の半導体装置。
  11. 前記第1の半導体素子が、実装面の反対側に正負一対の電極を有する半導体素子であり、前記第2の半導体素子が、実装面側に正負いずれかの電極を有する半導体素子である請求項6から10のいずれか一項に記載の半導体装置。
  12. 前記枠体の内側に充填され、前記第1の半導体素子および第2の半導体素子を覆う封止部材を有する請求項6から11のいずれか一項に記載の半導体装置。
  13. 前記第1の外部電極の延伸部が、前記複数の配線の内側に形成されており、前記第2の半導体素子の電極と前記複数の配線とを接続するボンディングワイヤが、前記第1の外部電極の延伸部を跨いで接続されている請求項6から12のいずれか一項に記載の半導体装置。
  14. 前記半導体素子から離間して配置された蛍光体を備える請求項6から13のいずれか一項に記載の半導体装置。
  15. 温度センサが前記基板上に搭載されている請求項6から14のいずれか一項に記載の半導体装置。
  16. 前記封止部材に蛍光体を含む請求項12に記載の半導体装置。
  17. 請求項1から16のいずれか一項に記載の半導体装置の製造方法であって、
    表面に実装領域と、正負1対の第1の外部電極および正負1対の第2の外部電極を形成した基板を用意する工程であって、前記実装領域の周縁部に沿って第1の外部電極が1対の第2の外部電極の少なくとも一方または第2の外部電極に接続する配線より外側に位置するように形成されている該工程と、
    前記実装領域に、複数の第1の半導体素子および少なくとも1つの第2の半導体素子を実装する工程と、
    前記1対の第2の外部電極の少なくとも一方または第2の外部電極に接続する配線を跨いで、前記第1の半導体素子の素子電極と前記第1の外部電極とをボンディングワイヤで電気的に接続する工程と、
    前記実装領域の周囲に、前記ボンディングワイヤと、1対の第2の外部電極の少なくとも一方または第2の外部電極に接続する配線との間に枠体の一部が介在するように該枠体を形成する工程と、を含む半導体装置の製造方法。
JP2013235228A 2012-12-26 2013-11-13 半導体装置およびその製造方法 Active JP6291800B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013235228A JP6291800B2 (ja) 2012-12-26 2013-11-13 半導体装置およびその製造方法
US14/140,352 US9768228B2 (en) 2012-12-26 2013-12-24 Semiconductor device and method for manufacturing the same
CN201310728085.0A CN103904206B (zh) 2012-12-26 2013-12-25 半导体装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012283270 2012-12-26
JP2012283270 2012-12-26
JP2013235228A JP6291800B2 (ja) 2012-12-26 2013-11-13 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2014143396A true JP2014143396A (ja) 2014-08-07
JP2014143396A5 JP2014143396A5 (ja) 2016-12-15
JP6291800B2 JP6291800B2 (ja) 2018-03-14

Family

ID=50973708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013235228A Active JP6291800B2 (ja) 2012-12-26 2013-11-13 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9768228B2 (ja)
JP (1) JP6291800B2 (ja)
CN (1) CN103904206B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174120A (ja) * 2015-03-18 2016-09-29 日亜化学工業株式会社 発光装置
JP2017063073A (ja) * 2015-09-24 2017-03-30 東芝ライテック株式会社 発光装置、および照明装置
WO2018061889A1 (ja) * 2016-09-28 2018-04-05 シチズン電子株式会社 発光装置
JP2019145820A (ja) * 2019-04-10 2019-08-29 日亜化学工業株式会社 発光装置
US10763410B2 (en) 2016-06-15 2020-09-01 Nichia Corporation Light emitting device
JP2020141149A (ja) * 2017-07-04 2020-09-03 日亜化学工業株式会社 発光装置
JP2021010015A (ja) * 2020-09-26 2021-01-28 日亜化学工業株式会社 発光装置
JP2022079733A (ja) * 2018-07-20 2022-05-26 日亜化学工業株式会社 発光装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6916450B2 (ja) * 2019-04-01 2021-08-11 日亜化学工業株式会社 発光装置及びその製造方法
US10561029B1 (en) * 2019-04-10 2020-02-11 Innolux Corporation Electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121902A1 (en) * 2006-09-07 2008-05-29 Gelcore Llc Small footprint high power light emitting package with plurality of light emitting diode chips
JP2009521077A (ja) * 2005-12-21 2009-05-28 パーキンエルマー エルコス ゲーエムベーハー 照明装置、照明制御装置および照明システム
JP2012142430A (ja) * 2010-12-28 2012-07-26 Nichia Chem Ind Ltd 発光装置の製造方法及び発光装置
WO2012165007A1 (ja) * 2011-05-27 2012-12-06 シャープ株式会社 発光装置、照明装置および発光装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479660B2 (en) * 2005-10-21 2009-01-20 Perkinelmer Elcos Gmbh Multichip on-board LED illumination device
US7655957B2 (en) 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
US8049237B2 (en) * 2007-12-28 2011-11-01 Nichia Corporation Light emitting device
JP5349811B2 (ja) * 2008-02-06 2013-11-20 シャープ株式会社 半導体発光装置
US7893445B2 (en) * 2009-11-09 2011-02-22 Cree, Inc. Solid state emitter package including red and blue emitters
JP5623062B2 (ja) * 2009-11-13 2014-11-12 シャープ株式会社 発光装置およびその製造方法
US8820950B2 (en) 2010-03-12 2014-09-02 Toshiba Lighting & Technology Corporation Light emitting device and illumination apparatus
JP2011216868A (ja) 2010-03-16 2011-10-27 Toshiba Lighting & Technology Corp 発光装置及び照明装置
WO2012042962A1 (ja) * 2010-09-30 2012-04-05 日亜化学工業株式会社 発光装置および発光装置の製造方法
JP5573602B2 (ja) 2010-10-29 2014-08-20 日亜化学工業株式会社 発光装置
WO2013015058A1 (ja) * 2011-07-25 2013-01-31 日亜化学工業株式会社 発光装置
JP2013179197A (ja) 2012-02-28 2013-09-09 Sharp Corp 発光装置および、その製造方法
KR20140108756A (ko) * 2013-02-27 2014-09-15 서울반도체 주식회사 발광 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521077A (ja) * 2005-12-21 2009-05-28 パーキンエルマー エルコス ゲーエムベーハー 照明装置、照明制御装置および照明システム
US20080121902A1 (en) * 2006-09-07 2008-05-29 Gelcore Llc Small footprint high power light emitting package with plurality of light emitting diode chips
JP2012142430A (ja) * 2010-12-28 2012-07-26 Nichia Chem Ind Ltd 発光装置の製造方法及び発光装置
WO2012165007A1 (ja) * 2011-05-27 2012-12-06 シャープ株式会社 発光装置、照明装置および発光装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893038B2 (en) 2015-03-18 2018-02-13 Nichia Corporation Light-emitting device having first and second wiring patterns
JP2016174120A (ja) * 2015-03-18 2016-09-29 日亜化学工業株式会社 発光装置
JP2017063073A (ja) * 2015-09-24 2017-03-30 東芝ライテック株式会社 発光装置、および照明装置
US10763410B2 (en) 2016-06-15 2020-09-01 Nichia Corporation Light emitting device
WO2018061889A1 (ja) * 2016-09-28 2018-04-05 シチズン電子株式会社 発光装置
JP2020141149A (ja) * 2017-07-04 2020-09-03 日亜化学工業株式会社 発光装置
JP7208536B2 (ja) 2017-07-04 2023-01-19 日亜化学工業株式会社 発光装置
JP2022079733A (ja) * 2018-07-20 2022-05-26 日亜化学工業株式会社 発光装置
US11929454B2 (en) 2018-07-20 2024-03-12 Nichia Corporation Light emitting device including electronic components and pin holes
US11935991B2 (en) 2018-07-20 2024-03-19 Nichia Corporation Light emitting device including electronic components and pin holes
JP2019145820A (ja) * 2019-04-10 2019-08-29 日亜化学工業株式会社 発光装置
JP2021010015A (ja) * 2020-09-26 2021-01-28 日亜化学工業株式会社 発光装置
JP7041375B2 (ja) 2020-09-26 2022-03-24 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
CN103904206B (zh) 2018-02-23
CN103904206A (zh) 2014-07-02
US9768228B2 (en) 2017-09-19
JP6291800B2 (ja) 2018-03-14
US20140175595A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
US10707188B2 (en) Light emitting device
JP6291800B2 (ja) 半導体装置およびその製造方法
JP5842813B2 (ja) 発光装置および発光装置の製造方法
EP3226312B1 (en) Light emitting device
JP6149487B2 (ja) 発光装置の製造方法および発光装置
WO2011129203A1 (ja) 発光装置
JP5598323B2 (ja) 発光装置および発光装置の製造方法
JP5740976B2 (ja) 発光装置および発光装置の製造方法
JP6107415B2 (ja) 発光装置
US20180040791A1 (en) Light emitting device
JP2012142430A (ja) 発光装置の製造方法及び発光装置
JP5724573B2 (ja) 発光装置
JP2016174120A (ja) 発光装置
JP5703663B2 (ja) 発光装置および発光装置の製造方法
JP2020145482A (ja) 発光装置
KR20130051712A (ko) 발광 소자 패키지 및 이를 포함하는 조명 시스템

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6291800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250