JP2014143359A - Wiring board and electronic device - Google Patents
Wiring board and electronic device Download PDFInfo
- Publication number
- JP2014143359A JP2014143359A JP2013012246A JP2013012246A JP2014143359A JP 2014143359 A JP2014143359 A JP 2014143359A JP 2013012246 A JP2013012246 A JP 2013012246A JP 2013012246 A JP2013012246 A JP 2013012246A JP 2014143359 A JP2014143359 A JP 2014143359A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- conductor
- wiring
- wiring board
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、電子部品を搭載するための配線基板および電子装置に関するものである。 The present invention relates to a wiring board and an electronic device for mounting electronic components.
従来、半導体素子または水晶振動子等の電子部品を搭載するための配線基板は、例えばセラミックス等の電気絶縁材料から成る絶縁基板と、絶縁基体の表面および内部に設けられており、メタライズ等の金属材料から成る導体とを有している。導体は電子部品を搭載するための搭載部または、電子部品に電気的に接続される配線部として用いられる。 2. Description of the Related Art Conventionally, wiring boards for mounting electronic components such as semiconductor elements or crystal resonators are provided on an insulating substrate made of an electrically insulating material such as ceramics, and on the surface and inside of an insulating base, and are made of metal such as metallization. And a conductor made of a material. The conductor is used as a mounting portion for mounting an electronic component or a wiring portion that is electrically connected to the electronic component.
このような配線基板は、表面に設けられた導体に電解めっき層を被着するためのめっき用配線が設けられている場合がある(例えば、特許文献1を参照。)。 Such a wiring board may be provided with a wiring for plating for depositing an electrolytic plating layer on a conductor provided on the surface (see, for example, Patent Document 1).
しかしながら、電解めっき法によって導体に設けられるめっき層は、厚みにばらつきが生じる可能性がある。これは、例えば導体の任意の2点のそれぞれとめっき用配線との間の距離に差があることから、この2点のそれぞれとめっき用配線との間の電気抵抗値に差が生じるので、この2点におけるめっき層の厚みに差が生じるためである。 However, the plating layer provided on the conductor by the electrolytic plating method may vary in thickness. This is because, for example, there is a difference in the distance between each of any two points of the conductor and the wiring for plating, and thus a difference occurs in the electrical resistance value between each of these two points and the wiring for plating. This is because a difference occurs in the thickness of the plating layer at these two points.
めっき層の厚みばらつきを低減するために、平面視において、めっき用配線の幅を大きくして電流値を大きくすることが考えられるが、このような場合にはめっき用配線以外の他の配線がめっき用配線を大きく避ける必要がある。このことから、配線を配置するための自由度が低下するという問題があった。 In order to reduce the thickness variation of the plating layer, it is conceivable to increase the current value by increasing the width of the plating wiring in plan view. It is necessary to largely avoid wiring for plating. For this reason, there is a problem in that the degree of freedom for arranging the wiring is lowered.
本発明の一つの態様による配線基板は、絶縁基体と、絶縁基体の表面に設けられた導体と、絶縁基体の表面または内部に設けられており、導体に接続された複数のめっき用配線とを有している。複数のめっき用配線は、導体が3つ以上に等分割された複数の仮想領域に対して同じ本数のめっき用配線が接続されるように、導体に接続されている。 A wiring board according to one aspect of the present invention includes an insulating base, a conductor provided on the surface of the insulating base, and a plurality of plating wirings provided on or in the surface of the insulating base and connected to the conductor. Have. The plurality of plating wirings are connected to the conductors so that the same number of plating wirings are connected to a plurality of virtual regions equally divided into three or more conductors.
本発明の他の態様による電子装置は、上記構成の配線基板と、配線基板に搭載された電子部品とを有している。 An electronic device according to another aspect of the present invention includes a wiring board having the above configuration and an electronic component mounted on the wiring board.
本発明の一つの態様による配線基板は、複数のめっき用配線が、導体が3つ以上に等分割された複数の仮想領域に対して同じ本数のめっき用配線が接続されるように、導体に接続されていることによって、導体の任意の2点において、めっき用配線との間の距離の差を低減できるので、めっき層の厚みにばらつきが生じることを低減できる。 The wiring board according to one aspect of the present invention is such that a plurality of plating wirings are connected to conductors so that the same number of plating wirings are connected to a plurality of virtual regions in which the conductors are equally divided into three or more. By being connected, the difference in distance from the wiring for plating can be reduced at any two points of the conductor, so that variations in the thickness of the plating layer can be reduced.
本発明の他の態様による電子装置は、上記構成の配線基板と、配線基板に搭載された電子部品とを有していることから、電子部品と配線基板との接続信頼性を向上できる。 Since the electronic device according to another aspect of the present invention has the wiring board having the above-described configuration and the electronic component mounted on the wiring board, the connection reliability between the electronic component and the wiring board can be improved.
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。 Several exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
(第1の実施形態)
本発明の第1の実施形態における電子装置は、図1−図4に示された例のように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、例えば電子部品モジュールを構成する回路基板上に実装される。
(First embodiment)
The electronic device according to the first embodiment of the present invention includes a wiring board 1 and an electronic component 2 provided on the upper surface of the wiring board 1 as in the example shown in FIGS. The electronic device is mounted on a circuit board that constitutes an electronic component module, for example.
配線基板1は、絶縁基体11と、絶縁基体11の表面に設けられた導体12と、絶縁基体11の表面または内部に設けられており、導体12に接続された複数のめっき用配線13とを有している。図1−図3において、電子装置は仮想のxyz空間におけるxy平面に実装されている。図3において、上方向とは、仮想のz軸の正方向のことをいう。
The wiring board 1 includes an insulating base 11, a
絶縁基体11は、複数の絶縁層111からなり、電子部品2の搭載領域を含む上面を有して
おり、平面視において矩形の板状の形状を有している。絶縁基体11は、電子部品2を支持するための支持体として機能し、上面中央部の搭載領域上に電子部品2が低融点ろう材または導電性樹脂等の接合剤を介して接着され固定される。
The insulating substrate 11 includes a plurality of insulating layers 111, has an upper surface including a mounting area for the electronic component 2, and has a rectangular plate shape in plan view. The insulating substrate 11 functions as a support for supporting the electronic component 2, and the electronic component 2 is bonded and fixed to the mounting area in the center of the upper surface via a bonding agent such as a low melting point brazing material or a conductive resin. The
絶縁基体11の材料は、例えばセラミックスまたは樹脂等の絶縁体である。絶縁基体11の材料がセラミックスである場合は、材料として例えば酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体およびガラスセラミックス質焼結体等を用いることができる。また、絶縁基体11の材料が樹脂である場合は、材料として例えばエポキシ樹脂,ポリイミド樹脂,アクリル樹脂,フェノール樹脂,ポリエステル樹脂、および四フッ化エチレン樹脂を始めとするフッ素系樹脂またはガラスエポキシ樹脂等を用いることができる。 The material of the insulating base 11 is an insulator such as ceramics or resin. When the material of the insulating substrate 11 is ceramic, for example, an aluminum oxide sintered body (alumina ceramic), an aluminum nitride sintered body, a mullite sintered body, a glass ceramic sintered body, or the like may be used. it can. Further, when the material of the insulating substrate 11 is a resin, as the material, for example, an epoxy resin, a polyimide resin, an acrylic resin, a phenol resin, a polyester resin, a fluororesin such as a tetrafluoroethylene resin, or a glass epoxy resin, etc. Can be used.
絶縁基体11の材料が酸化アルミニウム質焼結体である場合には、まず例えばアルミナ(Al2O3),シリカ(SiO2),カルシア(CaO)およびマグネシア(MgO)等の原料粉末に適当な有機溶剤および溶媒を添加混合して泥漿物を作製する。この泥沼物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを必要に応じて複数枚積層して生成形体を形成し、この生成形体を高温(約1500〜1800℃)で焼成することによって絶縁基体11が製作される。 When the material of the insulating substrate 11 is an aluminum oxide sintered body, it is suitable for a raw material powder such as alumina (Al 2 O 3 ), silica (SiO 2 ), calcia (CaO) and magnesia (MgO). An organic solvent and a solvent are added and mixed to produce a slurry. A ceramic green sheet is produced by forming this quagmire into a sheet by employing a conventionally known doctor blade method or calendar roll method. Next, the ceramic green sheet is appropriately punched, and a plurality of ceramic green sheets are laminated as necessary to form a generated shape, and the generated shape is fired at a high temperature (about 1500 to 1800 ° C.). Thus, the insulating base 11 is manufactured.
絶縁基体11の材料が樹脂である場合は、例えば所定の配線基板の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等によって絶縁基体11が製作される。また、例えば、絶縁基体11がガラスエポキシ樹脂である場合は、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって絶縁基体11が製作される。 When the material of the insulating base 11 is a resin, the insulating base 11 is manufactured by a transfer molding method, an injection molding method, or the like using a mold that can be molded into a predetermined wiring board shape, for example. For example, when the insulating base 11 is a glass epoxy resin, the base made of glass fiber is impregnated with an epoxy resin precursor, and the epoxy resin precursor is thermally cured at a predetermined temperature to thereby insulate the insulating base 11. Is produced.
導体12は、絶縁基体11の表面および内部に設けられている。導体12は、絶縁基体11の内
部から絶縁基体11の表面に導出されている。導体12は、電子部品2を搭載するための搭載部121と、電子部品2と外部の回路基板とを電気的に接続するための配線部122とを含んでいる。絶縁基体11の表面または内部に設けられた配線部122は、絶縁基体11の表面または
内部に設けられた配線導体と、絶縁基体11を構成する絶縁層111を貫通して上下に位置す
る配線導体同士を電気的に接続する貫通配線導体とを含んでいる。
The
複数のめっき用配線13は、導体12のうち搭載部121とめっき用電源とを電気的に接続す
るためのものであり、絶縁基体11の表面および内部に設けられている。複数のめっき用配線13のうち、絶縁基体11の上面に設けられた第1めっき用配線131は搭載部121に接続されている。複数のめっき用配線13のうち、絶縁基体11の内部に設けられた第2めっき用配線132は第1めっき用配線131に接続されているとともに、絶縁基体11の側面から露出している。
The plurality of plating wires 13 are for electrically connecting the
複数のめっき用配線13は、導体12が3つ以上に等分割された複数の仮想領域に対して同じ本数ずつ接続されていればよい。本実施形態においては、搭載部121が4つに等分割さ
れた複数の仮想領域121aに同じ本数ずつ接続されている。すなわち、本実施形態におい
ては、4つの仮想領域121aのそれぞれに複数のめっき用配線13のうちの1本がそれぞれ
接続されている。
The plurality of plating wirings 13 may be connected to the plurality of virtual regions in which the
4つの仮想領域121aは、それぞれ図1に示された例のように、搭載部121の中心を通りx軸方向に伸びる仮想直線であるB−B線および、搭載部121の中心を通りy軸方向に伸
びる仮想直線であるC−C線によって分割された搭載部121の一部である。
As shown in the example shown in FIG. 1, each of the four virtual regions 121a includes a BB line that is a virtual straight line that passes through the center of the
複数のめっき用配線13は、仮想直線であるB−B線またはC−C線を基準に線対称に配置されており、仮想直線であるB−B線またはC−C線を基準に線対称な位置で、搭載部121に接続されている。
The plurality of wirings 13 for plating are arranged symmetrically with respect to the BB line or CC line that is a virtual straight line, and symmetrical with respect to the BB line or CC line that is a virtual straight line. At this position, it is connected to the
また、第2のめっき用配線132は、図2に示された例のように、それぞれ同じ幅である
と、搭載部121に設けられるめっき層の厚みにばらつきが生じることを低減するのに有効
である。
Further, if the second plating wiring 132 has the same width as in the example shown in FIG. 2, it is effective in reducing variation in the thickness of the plating layer provided on the
導体12およびめっき用配線13の材料は、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)または銅(Cu)等の金属材料を用いることができる。導体12およびめっき用配線13は以下のようにして作製できる。例えば、絶縁基体11が酸化アルミニウム質焼結体から成る場合であれば、まずW,MoまたはMn等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得た導体ペーストを作製する。次に、作製した導体ペーストを絶縁基体11となるセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布する。その後、絶縁基体11となるセラミックグリーンシートと同時に焼成することによって、導体12およびめっき用配線13が絶縁基体11の所定位置に被着形成される。導体12が貫通配線導体である場合は、金型やパンチングによる打ち抜き加工やレーザー加工によってグリーンシートに貫通孔を形成して、この貫通孔に印刷法によって導体12用の導体ペーストを充填しておくことによって形成される。
The material of the
導体12およびめっき用配線13の露出する表面には、電解めっき法によってめっき層が被着される。めっき層は、ニッケル,銅,金または銀等の耐食性や接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5〜5μm程度のニッケルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜10μm程度のニッケルめっき層と0.1〜
1μm程度の銀めっき層とが、順次被着される。これによって、導体12およびめっき用配線13が腐食することを低減できる。また、導体12と電子部品2との固着、導体12とボンディングワイヤ等の接続部材3との接合または、導体12と外部の回路基板の配線との接合を
強固にできる。また、搭載部121上では、ニッケルめっき層上に、厚さ10〜80μm程度の
銅めっき層が被着されることによって、電子部品2の放熱性を向上できる。
A plating layer is deposited on the exposed surfaces of the
A silver plating layer of about 1 μm is sequentially deposited. This can reduce the corrosion of the
なお、搭載部121上のめっき層が電解めっき法によって被着され、配線部122上のめっき層が無電解めっき法によって被着されていてもよい。例えば、導体12の表面に厚さ0.5〜
5μm程度のニッケルめっき層と0.1〜3μm程度の金めっき層を無電解めっき法により
被着させた後、搭載部121表面に、0.1〜4μm程度の銀めっき層を電解めっき法により被着させるということを行っても構わない。例えば、電子部品2が発光素子である場合には、搭載部121の表面に銀めっき層を設けて、配線部122の表面に金めっき層を設けることによって、発光素子から搭載部121の方に放出された光を効率よく反射できるとともに、配
線部122によって外部の回路基板に良好に接合できる。また、搭載部121と配線部122とに
異なるめっき層を被着させることができる。また、例えば、配線部122に接続されるめっ
き用配線を設ける必要が無いので、複数のめっき用配線13の絶縁基体11の側面からの露出部を少なくできる。
The plating layer on the mounting
After a nickel plating layer of about 5 μm and a gold plating layer of about 0.1 to 3 μm are deposited by an electroless plating method, a silver plating layer of about 0.1 to 4 μm is deposited on the surface of the mounting
配線基板1に搭載される電子部品2は、ICチップやLSIチップ等の半導体素子,発光素子,水晶振動子や圧電振動子等の圧電素子および各種センサ等である。例えば電子部品2がワイヤボンディング型の半導体素子である場合には、半導体素子は、接合部材によって搭載部121の電子部品搭載領域に固定された後、ボンディングワイヤ等の接続部材3
を介して半導体素子の電極と配線部122とが電気的に接続されることによって配線基板1
に搭載される。また、例えば電子部品2がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材3を介して、半導体素子の電極と導体12とが電気的および機械的に接続されることによって配線基板1に搭載される。また、配線基板1には、複数の電子部品2を搭載されており、必要に応じて、抵抗素子や容量素子等の小型の電子部品を搭載しても良い。また、電子部品2は必要に応じて、樹脂やガラス等からなる封止材4、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
The electronic component 2 mounted on the wiring board 1 is a semiconductor element such as an IC chip or an LSI chip, a light emitting element, a piezoelectric element such as a crystal vibrator or a piezoelectric vibrator, and various sensors. For example, when the electronic component 2 is a wire bonding type semiconductor element, the semiconductor element is fixed to the electronic component mounting region of the mounting
The electrode of the semiconductor element and the wiring part 122 are electrically connected via the wiring board 1.
Mounted on. For example, when the electronic component 2 is a flip chip type semiconductor element, the semiconductor element is a semiconductor via a connecting member 3 such as a solder bump, a gold bump, or a conductive resin (anisotropic conductive resin, etc.). The electrode of the element and the
配線基板1は、図4に示された例のように、多数個取り配線基板を用いて製作されている。多数個取り配線基板は、複数の配線基板領域141と複数の配線基板領141の周囲に設けられた周囲領域142とを有する母基板14と、母基板14の表面に設けられた導体12と、母基
板14の表面および内部に設けられており、導体12に接続された複数のめっき用配線13とを有している。複数の配線基板領域141のそれぞれにおいて、複数のめっき用配線13は、搭
載部121が3つ以上に等分割された複数の仮想領域121aに対して同じ本数のめっき用配線13が接続されるように、搭載部121に接続されている。複数のめっき用配線13は、枠状の
めっき用導体15と切り欠き部143に設けられためっき用端子16に電気的に接続されている
。
The wiring board 1 is manufactured by using a multi-piece wiring board as in the example shown in FIG. The multi-piece wiring board includes a mother board 14 having a plurality of wiring board areas 141 and a
多数個取り配線基板の状態で導体12の表面にめっき層が被着された後、多数個取り配線基板が個々に分割されることによって複数の配線基板1を作製できる。多数個取り配線基板を分割する方法としては、複数の配線基板領域141の縁に分割溝を形成しておき、この
分割溝を撓折して分割する方法を用いることができる。分割溝は、母基板14用の生成形体にカッター刃を押し当てたり、スライシング装置によって生成形体の厚みより小さく切込んだり、母基板14にスライシング装置によって母基板14の厚みより小さく切込むことによって形成できる。また、スライシング法によって配線基板領域141の縁を切断する方法を
用いてもよい。
After the plating layer is deposited on the surface of the
本実施形態の配線基板1は、絶縁基体11と、絶縁基体11の表面に設けられた導体12と、絶縁基体11の表面または内部に設けられており、導体12に接続された複数のめっき用配線13とを有しており、複数のめっき用配線13は、導体12が3つ以上に等分割された複数の仮
想領域121aに対して同じ本数のめっき用配線13が接続されるように、導体12に接続され
ている。このような構成であることから、導体12の任意の2点において、複数のめっき用配線13との間の距離の差を低減できるので、導体12に設けられるめっき層の厚みにばらつきが生じることを低減できる。
The wiring board 1 of this embodiment includes an insulating base 11, a
特に、複数の電子部品2が搭載されるような面積の大きな搭載部121において、搭載部121の表面のめっき層に厚みのばらつきが生じることを低減するのに有効である。例えば、電子部品2が発光素子である場合には、搭載部121の表面のめっき層の厚みばらつきによ
って反射率にばらつきが生じることを低減できる。
In particular, in the mounting
本実施形態の配線基板1は、上記構成において、複数のめっき用配線13は、導体12の中心を通る仮想直線を基準に線対称に配置されているので、導体12の一部において複数のめっき用配線13からの距離が長くなることをさらに低減できるので、導体12に設けられるめっき層の厚みにばらつきが生じることを低減するのに有効である。
In the wiring board 1 of the present embodiment, in the above configuration, the plurality of plating wirings 13 are arranged symmetrically with respect to an imaginary straight line passing through the center of the
また、図2に示された例のように、第2のめっき用配線132同士は、平行に配置されて
いると、搭載部121に設けられるめっき層の厚みにばらつきが生じることを低減するのに
より有効である。
Further, as in the example shown in FIG. 2, when the second plating wirings 132 are arranged in parallel, the variation in the thickness of the plating layer provided on the mounting
本実施形態の電子装置によれば、上記構成の配線基板1と、配線基板1に搭載された電子部品2とを有していることから、電子部品2と配線基板1との接続信頼性を向上できる。 According to the electronic device of the present embodiment, since the wiring board 1 having the above configuration and the electronic component 2 mounted on the wiring board 1 are included, the connection reliability between the electronic component 2 and the wiring board 1 is improved. It can be improved.
(第2の実施形態)
次に、本発明の第2の実施形態による電子装置について、図5を参照しつつ説明する。
(Second Embodiment)
Next, an electronic device according to a second embodiment of the present invention will be described with reference to FIG.
本実施形態における電子装置において、上記した第1の実施形態の電子装置と異なる点は、図5に示された例のように、導体12を構成する搭載部121における複数のめっき用配
線13との接続部が等間隔に配置されている点である。このような場合には、導体12の各部位と複数のめっき用配線13との間の距離のばらつきがさらに低減できるので、導体12に設けられるめっき層の厚みにばらつきが生じることをさらに低減するのに有効である。
The electronic device according to the present embodiment differs from the electronic device according to the first embodiment described above in that, as in the example shown in FIG. The connection parts are arranged at equal intervals. In such a case, the variation in distance between each part of the
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、複数の仮想領域121aは4つに限らず、3つ以上であればいくつであってもよ
い。
The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the number of the plurality of virtual areas 121a is not limited to four, and may be any number as long as there are three or more.
また、複数のめっき用配線13は複数の仮想領域121aのそれぞれに複数本ずつ同じ本数
のめっき用配線13が設けられていてもよい。
The plurality of plating wires 13 may be provided with the same number of plating wires 13 in each of the plurality of virtual regions 121a.
また、めっき用配線13は、絶縁基体11の上面から絶縁基体11の側面にわたって設けられていてもよい。 The plating wiring 13 may be provided from the upper surface of the insulating base 11 to the side surface of the insulating base 11.
また、配線部122の露出する表面に、電解めっき法によってめっき層を被着する場合に
は、配線部122に対してもめっき用配線13が接続される。
In addition, when a plating layer is deposited on the exposed surface of the wiring part 122 by an electrolytic plating method, the plating wiring 13 is also connected to the wiring part 122.
また、搭載部121は、四角形状やその他の多角形状であってもよい。平面視において搭
載部121が四角形状の場合は、搭載部121のそれぞれの角部にめっき用配線13を接続しておくとよい。
Further, the mounting
また、絶縁基体11の側面に溝が設けられており、溝の内面に導体の被着された、いわゆ
るキャスタレーション導体を有していてもよい。
Further, a groove may be provided on the side surface of the insulating base 11, and a so-called castellation conductor having a conductor attached to the inner surface of the groove may be provided.
また、配線基板1は、上面に電子部品2が収納されるキャビティを有していても良い。電子部品2が発光素子の場合には、キャビティの内周面に反射層を有していてもよい。 Further, the wiring board 1 may have a cavity in which the electronic component 2 is accommodated on the upper surface. When the electronic component 2 is a light emitting element, it may have a reflective layer on the inner peripheral surface of the cavity.
1・・・・配線基板
11・・・・絶縁基体
111・・・絶縁層
12・・・・導体
121 ・・・搭載部
122 ・・・配線部
121a ・・仮想領域
13・・・・めっき用配線
131 ・・・第1めっき用配線
132 ・・・第2めっき用配線
14・・・・母基板
141 ・・・配線基板領域
142 ・・・周囲領域
143 ・・・切り欠き部
15・・・・枠状のめっき用導体
16・・・・めっき用端子
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
1 ... Wiring board
11 ... Insulating substrate
111 ・ ・ ・ Insulating layer
12 ... Conductor
121 ・ ・ ・ Mounting part
122 ・ ・ ・ Wiring section
121a ..Virtual area
13 .... Plating wiring
131 ・ ・ ・ Wiring for first plating
132 ... Wiring for second plating
14 ... Mother substrate
141 ・ ・ ・ Wiring board area
142 ... Surrounding area
143 ... notch
15 ... Frame conductor for plating
16 .... Plating terminal 2 ... Electronic component 3 ... Connecting member 4 ... Sealing material
Claims (4)
該絶縁基体の表面に設けられた導体と、
前記絶縁基体の前記表面または内部に設けられており、前記導体に接続された複数のめっき用配線とを備えており、
該複数のめっき用配線は、前記導体が3つ以上に等分割された複数の仮想領域に対して同じ本数のめっき用配線が接続されるように、前記導体に接続されていることを特徴とする配線基板。 An insulating substrate;
A conductor provided on the surface of the insulating substrate;
Provided on the surface or inside of the insulating base, and comprising a plurality of wirings for plating connected to the conductor;
The plurality of plating wires are connected to the conductor so that the same number of plating wires are connected to a plurality of virtual regions in which the conductor is equally divided into three or more. Wiring board to be used.
前記配線基板に搭載された電子部品とを備えていることを特徴とする電子装置。 The wiring board according to claim 1;
An electronic device comprising: an electronic component mounted on the wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012246A JP6001464B2 (en) | 2013-01-25 | 2013-01-25 | Wiring board and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012246A JP6001464B2 (en) | 2013-01-25 | 2013-01-25 | Wiring board and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014143359A true JP2014143359A (en) | 2014-08-07 |
JP6001464B2 JP6001464B2 (en) | 2016-10-05 |
Family
ID=51424420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013012246A Active JP6001464B2 (en) | 2013-01-25 | 2013-01-25 | Wiring board and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6001464B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60133667U (en) * | 1984-02-15 | 1985-09-06 | 松下電器産業株式会社 | wiring board |
JPH09331146A (en) * | 1996-06-12 | 1997-12-22 | Saitama Nippon Denki Kk | General-purpose surface mounting component land |
US20020058354A1 (en) * | 2000-11-14 | 2002-05-16 | Siliconware Precision Industries | Layout method for thin and fine ball grid array package substrate with palting bus |
JP2005136105A (en) * | 2003-10-29 | 2005-05-26 | Kyocera Corp | Multiple-pattern wiring board |
-
2013
- 2013-01-25 JP JP2013012246A patent/JP6001464B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60133667U (en) * | 1984-02-15 | 1985-09-06 | 松下電器産業株式会社 | wiring board |
JPH09331146A (en) * | 1996-06-12 | 1997-12-22 | Saitama Nippon Denki Kk | General-purpose surface mounting component land |
US20020058354A1 (en) * | 2000-11-14 | 2002-05-16 | Siliconware Precision Industries | Layout method for thin and fine ball grid array package substrate with palting bus |
JP2005136105A (en) * | 2003-10-29 | 2005-05-26 | Kyocera Corp | Multiple-pattern wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP6001464B2 (en) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140834B2 (en) | Wiring board and electronic device | |
JP6133901B2 (en) | Wiring board, electronic device and light emitting device | |
JP6767204B2 (en) | Boards for mounting electronic components, electronic devices and electronic modules | |
JP6626735B2 (en) | Electronic component mounting board, electronic device and electronic module | |
JP2023091083A (en) | Substrate for mounting electronic element, electronic device, and electronic module | |
JP6068157B2 (en) | Multi-wiring board | |
JP5855822B2 (en) | Multiple wiring board | |
JP6336898B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP6780996B2 (en) | Wiring boards, electronics and electronic modules | |
JP6258677B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP2013207204A (en) | Wiring mother board | |
JP6121860B2 (en) | Wiring board and electronic device | |
JP5956185B2 (en) | Multiple wiring board | |
JP6001464B2 (en) | Wiring board and electronic device | |
JP2017063093A (en) | Wiring board, electronic device, and electronic module | |
JP2013182909A (en) | Multi-piece substrate for mounting electronic component | |
JP2015146383A (en) | Wiring board, electronic device, and electronic module | |
JP6140831B2 (en) | Light emitting element mounting package and light emitting device | |
JP6193702B2 (en) | Multiple wiring board | |
JP6301645B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP6282959B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP6595308B2 (en) | Electronic component mounting substrate, electronic device and electronic module | |
JP2014045012A (en) | Multi-piece wiring board | |
JP6633381B2 (en) | Electronic component mounting board, electronic device and electronic module | |
JP6258768B2 (en) | Wiring board and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6001464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |