JP2014130929A - Lead frame manufacturing method, semiconductor device manufacturing method, lead frame and semiconductor device - Google Patents

Lead frame manufacturing method, semiconductor device manufacturing method, lead frame and semiconductor device Download PDF

Info

Publication number
JP2014130929A
JP2014130929A JP2012288176A JP2012288176A JP2014130929A JP 2014130929 A JP2014130929 A JP 2014130929A JP 2012288176 A JP2012288176 A JP 2012288176A JP 2012288176 A JP2012288176 A JP 2012288176A JP 2014130929 A JP2014130929 A JP 2014130929A
Authority
JP
Japan
Prior art keywords
lead frame
die pad
lead
electrical connection
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012288176A
Other languages
Japanese (ja)
Other versions
JP6056472B2 (en
Inventor
Chikao Ikenaga
永 知加雄 池
Hitoaki Matsumori
森 仁 明 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012288176A priority Critical patent/JP6056472B2/en
Publication of JP2014130929A publication Critical patent/JP2014130929A/en
Application granted granted Critical
Publication of JP6056472B2 publication Critical patent/JP6056472B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame manufacturing method which prevents an Ag formation part which is formed by coating an Ag nanopaste on a lead frame base material, from peeling from the lead frame base material.SOLUTION: A lead frame manufacturing method comprises: preparing a copper-alloy lead frame base material 31; etching the lead frame base material 31 to form a die pad 11 on which a semiconductor element 21 is to be mounted and a lead part 12 provided around the die pad 11; forming electric connection regions 15 at predetermined positions on the die pad 11 or the lead part 12; subsequently forming copper strike layers 19 composed of pure copper on the electric connection regions 15, respectively; subsequently coating an Ag nanopaste 16a to the copper strike layers 19 on the electric connection regions 15 by using an ink jet method; and subsequently burning the coated Ag nanopaste 16a to form Ag formation parts 16.

Description

本発明は、リードフレームの製造方法、半導体装置の製造方法、リードフレーム、および半導体装置に関する。   The present invention relates to a lead frame manufacturing method, a semiconductor device manufacturing method, a lead frame, and a semiconductor device.

半導体素子とリードフレームとを結線するボンディングワイヤをリードフレームに対して良好に接続するために、リードフレームのインナーリードに貴金属めっきを施すことが行われている（例えば特許文献１参照）。このようにリードフレームに貴金属めっきを施す場合、従来はリードフレームの全面に対してＡｕめっきを施すことが行われていた。しかしながら、リードフレームの製造コストを下げる必要があることから、リードフレームの一部にＡｕめっき（部分Ａｕめっきという）を施すようになり、その後、リードフレームの一部に、Ａｕめっきに代えてＡｇめっき（部分Ａｇめっきという）を施すことへと移り変わってきている。   In order to satisfactorily connect a bonding wire connecting the semiconductor element and the lead frame to the lead frame, noble metal plating is performed on the inner lead of the lead frame (see, for example, Patent Document 1). As described above, when precious metal plating is applied to the lead frame, Au plating is conventionally applied to the entire surface of the lead frame. However, since it is necessary to reduce the manufacturing cost of the lead frame, a part of the lead frame is subjected to Au plating (referred to as partial Au plating), and thereafter, a part of the lead frame is replaced with Ag instead of Au plating. There is a shift to applying plating (referred to as partial Ag plating).

一方、半導体パッケージを小型化ないし薄型化するという要求により、ＱＦＮ等のパッケージが開発されており、リードフレームに施される部分Ａｇめっきに対する要求は厳しくなってきている。   On the other hand, a package such as QFN has been developed due to a demand for miniaturization or thinning of a semiconductor package, and a demand for partial Ag plating applied to a lead frame has become severe.

従来、リードフレームに治具を配置することにより、リードフレームの所定位置にＡｇめっきを施すことが行われている（治具めっき法）。しかしながら、近年、側面や裏面へＡｇめっきを付着させないことや、部分Ａｇめっきの加工精度を向上することが要求されてきている。このような要求に応えるため、治具めっき法に代え、製版めっき法が用いられるようになってきている。具体的には、エッチングによりリードフレームを所定の形状とした後、リードフレーム全体にフォトレジストを塗布し、写真製版法を用いてリードフレームの所定位置に選択的にＡｇめっきを施すことが行われている。   Conventionally, Ag plating is performed on a predetermined position of a lead frame by arranging a jig on the lead frame (jig plating method). However, in recent years, it has been required to prevent Ag plating from adhering to the side surface and the back surface and to improve the processing accuracy of partial Ag plating. In order to meet such a demand, a plate making plating method is used instead of the jig plating method. Specifically, after a lead frame is formed into a predetermined shape by etching, a photoresist is applied to the entire lead frame, and Ag plating is selectively applied to a predetermined position of the lead frame using a photoengraving method. ing.

しかしながら、一般に、治具めっき法を用いる場合であっても、製版めっき法を用いる場合であっても、あらかじめ治具を作製したり（治具めっき法の場合）、フォトマスクを作製したりする（製版めっき法の場合）等、準備のコストがかかる上に、準備のために長い時間が必要になるという問題があった。   However, in general, whether a jig plating method is used or a plate making plating method is used, a jig is prepared in advance (in the case of a jig plating method), or a photomask is manufactured. In addition to the cost of preparation, such as (in the case of plate making plating method), there is a problem that a long time is required for preparation.

特開２００１−７７２８９号公報JP 2001-77289 A

これに対し、本発明者らは、準備のコストや時間を節約するため、Ａｇめっきに代えて、ナノメートル（ｎｍ）オーダーのＡｇ粒子により構成された、いわゆるＡｇナノペーストをリードフレームに対してインクジェット印刷することによりＡｇ形成部を設けることを検討している。   On the other hand, in order to save preparation costs and time, the present inventors replaced so-called Ag nanopaste composed of Ag particles of nanometer (nm) order with respect to the lead frame instead of Ag plating. We are investigating the provision of an Ag forming part by inkjet printing.

一般的に、リードフレームは銅合金製となっているが、Ａｇナノペーストをインクジェット印刷してＡｇ形成部を設ける場合、銅合金製のリードフレームとＡｇ形成部との密着性があまり高くないため、リードフレームからＡｇ形成部が剥離してしまうことも考えられる。   Generally, the lead frame is made of a copper alloy, but when an Ag nanopaste is provided by inkjet printing, the adhesion between the copper alloy lead frame and the Ag formation portion is not so high. It is also conceivable that the Ag forming portion is peeled off from the lead frame.

本発明はこのような点を考慮してなされたものであり、リードフレーム上にＡｇナノペーストをインクジェット印刷することによりＡｇ形成部を形成するとともに、このＡｇ形成部がリードフレームから剥離することがないリードフレームの製造方法、半導体装置の製造方法、リードフレーム、および半導体装置を提供することを目的とする。   The present invention has been made in consideration of such points, and an Ag forming portion is formed by ink jet printing of Ag nanopaste on a lead frame, and the Ag forming portion may be peeled off from the lead frame. An object is to provide a lead frame manufacturing method, a semiconductor device manufacturing method, a lead frame, and a semiconductor device.

本発明は、半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備えたリードフレームの製造方法において、銅合金製リードフレーム基材を準備する工程と、リードフレーム基材をエッチング加工することにより、リードフレーム基材にダイパッドおよびリード部を形成するとともに、ダイパッドまたはリード部のうち所定位置に電気接続領域を形成する工程と、リードフレーム基材の電気接続領域に純銅からなる銅ストライク層を形成する工程と、電気接続領域上の銅ストライク層に、インクジェット法を用いてＡｇナノペーストを塗布する工程と、銅ストライク層上のＡｇナノペーストを焼成することによりＡｇ形成部を設ける工程とを備えたことを特徴とするリードフレームの製造方法である。   The present invention relates to a method of manufacturing a lead frame including a die pad on which a semiconductor element is mounted and a lead portion provided around the die pad, a step of preparing a lead frame base material made of copper alloy, Etching is used to form a die pad and a lead portion on the lead frame base material, and to form an electrical connection region at a predetermined position in the die pad or the lead portion, and the electrical connection region of the lead frame base material is made of pure copper A step of forming a copper strike layer, a step of applying an Ag nano paste to the copper strike layer on the electrical connection region using an inkjet method, and an Ag forming portion by firing the Ag nano paste on the copper strike layer And a step of providing the lead frame.

本発明は、銅ストライク層は純銅を用いた部分銅めっきにより形成されることを特徴とするリードフレームの製造方法である。   The present invention is the method for producing a lead frame, wherein the copper strike layer is formed by partial copper plating using pure copper.

本発明は、電気接続領域上の銅ストライク層上にＡｇナノペーストを塗布する工程の前に、電気接続領域の周縁に沿ってＡｇナノペーストの流出を防止するレジスト層を形成することを特徴とするリードフレームの製造方法である。   The present invention is characterized in that, before the step of applying the Ag nano paste on the copper strike layer on the electrical connection region, a resist layer for preventing the outflow of the Ag nano paste is formed along the periphery of the electrical connection region. A method for manufacturing a lead frame.

本発明は、レジスト層は、Ａｇナノペーストを焼成する前に除去されることを特徴とするリードフレームの製造方法である。   The present invention is the method for manufacturing a lead frame, wherein the resist layer is removed before firing the Ag nanopaste.

本発明は、半導体装置の製造方法において、上記記載のリードフレームの製造方法によりリードフレームを製造する工程と、リードフレームのダイパッド上に半導体素子を搭載する工程と、半導体素子とリードフレームのＡｇ形成部とを接続部により電気的に接続する工程と、ダイパッドと、リード部と、半導体素子と、接続部とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。   The present invention relates to a method of manufacturing a semiconductor device, a step of manufacturing a lead frame by the above-described method of manufacturing a lead frame, a step of mounting a semiconductor element on a die pad of the lead frame, and Ag formation of the semiconductor element and the lead frame. Manufacturing a semiconductor device, comprising: a step of electrically connecting a connection portion with a connection portion; a step of sealing a die pad, a lead portion, a semiconductor element, and the connection portion with a sealing resin; Is the method.

本発明は、リードフレームにおいて、半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備え、ダイパッドまたはリード部のうち所定位置に電気接続領域が設けられ、電気接続領域上に純銅からなる銅ストライク層を介してＡｇ形成部が設けられ、Ａｇ形成部は銅ストライク層上に、インクジェット法を用いてＡｇナノペーストを塗布し、このＡｇナノペーストを焼成することにより得られることを特徴とするリードフレームである。   The present invention includes a lead frame including a die pad on which a semiconductor element is mounted and a lead portion provided around the die pad, wherein an electrical connection region is provided at a predetermined position of the die pad or the lead portion, and the electrical connection region is provided on the electrical connection region. An Ag forming part is provided via a copper strike layer made of pure copper, and the Ag forming part is obtained by applying an Ag nano paste on the copper strike layer using an ink jet method and firing the Ag nano paste. Is a lead frame characterized by

本発明は、半導体装置において、上記記載のリードフレームの製造方法により製造されたリードフレームと、リードフレームのダイパッド上に搭載された半導体素子と、半導体素子とリードフレームのＡｇ形成部とを電気的に接続する接続部と、ダイパッドと、リード部と、半導体素子と、接続部とを封止する封止樹脂と備えたことを特徴とする半導体装置である。   According to the present invention, in a semiconductor device, a lead frame manufactured by the above-described lead frame manufacturing method, a semiconductor element mounted on a die pad of the lead frame, and a semiconductor element and an Ag forming portion of the lead frame are electrically connected. And a sealing resin for sealing the connection portion, the die pad, the lead portion, the semiconductor element, and the connection portion.

本発明によれば、銅合金製リードフレーム基材の電気接続領域に純銅からなるストライク層を形成し、このストライク層上に、インクジェット法を用いてＡｇナノペーストを塗布して焼成することにより、Ａｇ形成部を設ける。リードフレーム基材とＡｇ形成部との間に純銅からなるストライク層が形成されているため、リードフレーム基材とＡｇ形成部との密着性を向上させることができる。   According to the present invention, a strike layer made of pure copper is formed in an electrical connection region of a copper alloy lead frame base material, and an Ag nano paste is applied onto the strike layer using an ink jet method and fired. An Ag forming part is provided. Since the strike layer made of pure copper is formed between the lead frame base material and the Ag forming portion, the adhesion between the lead frame base material and the Ag forming portion can be improved.

図１は、リードフレームを示す平面図。FIG. 1 is a plan view showing a lead frame. 図２（ａ）は、リードフレームを示す断面図（図１のII−II線断面図）、図２（ｂ）は図２（ａ）の部分拡大図。2A is a cross-sectional view showing the lead frame (a cross-sectional view taken along the line II-II in FIG. 1), and FIG. 2B is a partially enlarged view of FIG. 2A. 図３は、本発明の一実施の形態による半導体装置を示す平面図。FIG. 3 is a plan view showing a semiconductor device according to an embodiment of the present invention. 図４は、本発明の一実施の形態による半導体装置を示す断面図（図３のIV−IV線断面図）。4 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention (a cross-sectional view taken along line IV-IV in FIG. 3). 図５（ａ）〜（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。5A to 5E are cross-sectional views showing a method for manufacturing a lead frame according to an embodiment of the present invention. 図６（ａ）〜（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。6A to 6E are cross-sectional views showing a method for manufacturing a lead frame according to an embodiment of the present invention. 図７は、インクジェット装置を示す概略斜視図。FIG. 7 is a schematic perspective view showing the ink jet apparatus. 図８は、本発明の一実施の形態によるリードフレームを示す部分拡大平面図。FIG. 8 is a partially enlarged plan view showing a lead frame according to one embodiment of the present invention. 図９（ａ）〜（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。9A to 9E are cross-sectional views illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図１０は、リードフレームの一変形例を示す部分拡大平面図。FIG. 10 is a partially enlarged plan view showing a modification of the lead frame. 図１１は、リードフレームの他の変形例を示す部分拡大平面図。FIG. 11 is a partially enlarged plan view showing another modification of the lead frame.

以下、本発明の一実施の形態について、図１乃至図８を参照して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

リードフレームの構成
まず、図１および図２により、リードフレームの概略について説明する。図１および図２は、リードフレームを示す図である。 Construction of the lead frame initially, to FIG. 1 and FIG. 2, the outline of the lead frame. 1 and 2 are views showing a lead frame.

図１および図２に示すように、リードフレーム１０は、銅合金製となっており、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２とを備えている。   As shown in FIGS. 1 and 2, the lead frame 10 is made of a copper alloy and is provided around a die pad 11 having a planar rectangular shape on which a semiconductor element 21 (described later) is mounted, and around the die pad 11. And a plurality of elongate leads 12 for connecting an external circuit (not shown).

このうちリード部１２の周囲には、ダイパッド１１とリード部１２とを支持する外枠１３が設けられている。さらに、ダイパッド１１の四隅には吊りリード１４が連結されており、ダイパッド１１は、４本の吊りリード１４を介して外枠１３に連結支持されている。   Among these, an outer frame 13 that supports the die pad 11 and the lead portion 12 is provided around the lead portion 12. Further, suspension leads 14 are coupled to the four corners of the die pad 11, and the die pad 11 is coupled and supported to the outer frame 13 via the four suspension leads 14.

隣接するリード部１２同士は、互いに空間を介して離間している。また、各リード部１２は、ダイパッド１１とも空間を介して離間している。さらに、各リード部１２は、その裏面が半導体装置２０（後述）から外方に露出するようになっており、この裏面は、外部回路（図示せず）に電気的に接続されるアウターリード部１７を構成している。   Adjacent lead portions 12 are separated from each other via a space. Each lead portion 12 is also separated from the die pad 11 through a space. Further, the back surface of each lead portion 12 is exposed to the outside from the semiconductor device 20 (described later), and this back surface is an outer lead portion that is electrically connected to an external circuit (not shown). 17 is constituted.

また、各リード部１２は、それぞれ外枠１３側に位置する外側端部１２ａと、ダイパッド１１側に位置する内側端部１２ｂとを有している。各リード部１２の内側端部１２ｂには、電気接続領域１５（インナーリード部）が設けられている。この場合、電気接続領域１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。   Each lead portion 12 has an outer end portion 12a located on the outer frame 13 side and an inner end portion 12b located on the die pad 11 side. An electrical connection region 15 (inner lead portion) is provided at the inner end portion 12 b of each lead portion 12. In this case, the electrical connection region 15 is a region electrically connected to the semiconductor element 21 via the bonding wire 22 as will be described later.

各リード部１２に形成された電気接続領域１５上には、純銅（銅成分が９９．９％以上）からなるストライク層１９（図２（ａ）（ｂ）参照）を介してＡｇ形成部１６が設けられている。このＡｇ形成部１６は、後述するように、インクジェット法を用いてＡｇナノペースト１６ａを塗布および焼成することによって形成されたものである。   On the electrical connection region 15 formed in each lead portion 12, an Ag formation portion 16 is interposed via a strike layer 19 (see FIGS. 2A and 2B) made of pure copper (copper component is 99.9% or more). Is provided. As will be described later, the Ag forming portion 16 is formed by applying and baking Ag nanopaste 16a using an ink jet method.

Ａｇ形成部１６は、ボンディングワイヤ２２をリード部１２に対して良好に接続するためのものである。このＡｇ形成部１６は、Ａｇ（銀）のナノ粒子が焼成され再結晶化したＡｇを含んでいる。Ａｇ（銀）のナノ粒子は、例えば３ｎｍ〜１００ｎｍの径を有していても良い。なお、Ａｇ形成部１６の厚みは、例えば１μｍ〜１０μｍとしても良い。   The Ag forming portion 16 is for connecting the bonding wire 22 to the lead portion 12 satisfactorily. The Ag forming portion 16 contains Ag obtained by firing and recrystallizing Ag (silver) nanoparticles. The Ag (silver) nanoparticles may have a diameter of 3 nm to 100 nm, for example. In addition, the thickness of the Ag formation part 16 is good also as 1 micrometer-10 micrometers, for example.

なお、図１において、Ａｇ形成部１６を斜線で示している。また、図１において、便宜上、複数の電気接続領域１５のうち、一部の電気接続領域１５にはＡｇ形成部１６を設けていないが、実際には全ての電気接続領域１５上にＡｇ形成部１６が設けられている
また、各Ａｇ形成部１６は、各電気接続領域１５の全域に設けられていても良く、各電気接続領域１５のうちの一部にのみ設けても良い。 In FIG. 1, the Ag forming portion 16 is indicated by hatching. In FIG. 1, for convenience, some of the electrical connection regions 15 are not provided with the Ag forming portions 16 in some of the electrical connection regions 15, but in reality, the Ag forming portions are formed on all the electrical connection regions 15. In addition, each Ag forming portion 16 may be provided in the entire region of each electrical connection region 15 or may be provided only in a part of each electrical connection region 15.

以上説明したリードフレーム１０は、全体として銅、銅合金から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることができる。   The lead frame 10 described above is composed of copper or a copper alloy as a whole. The lead frame 10 can have a thickness of 0.05 mm to 0.5 mm, although it depends on the configuration of the semiconductor device 20 to be manufactured.

なお、図１において、便宜上１つのダイパッド１１のみを示しているが、実際は、１つのリードフレーム１０に複数のダイパッド１１が面付けされた状態で製造される。また、図１において、領域Ｓ（仮想線）は、リードフレーム１０のうち１つの半導体装置２０に対応する領域を示している。   In FIG. 1, only one die pad 11 is shown for convenience, but in actuality, a single lead frame 10 is manufactured with a plurality of die pads 11 attached thereto. In FIG. 1, a region S (virtual line) indicates a region corresponding to one semiconductor device 20 in the lead frame 10.

半導体装置の構成
次に、図３および図４により、半導体装置について説明する。図３および図４は、半導体装置（ＱＦＮタイプ）を示す概略断面図である。 Configuration of Semiconductor Device Next, the semiconductor device will be described with reference to FIGS. 3 and 4 are schematic cross-sectional views showing a semiconductor device (QFN type).

図３および図４に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部）２２とを備えている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。   As shown in FIGS. 3 and 4, the semiconductor device (semiconductor package) 20 includes a die pad 11, a plurality of lead portions 12 arranged around the die pad 11, a semiconductor element 21 mounted on the die pad 11, A plurality of bonding wires (connection portions) 22 for electrically connecting the lead portion 12 and the semiconductor element 21 are provided. The die pad 11, the lead portion 12, the semiconductor element 21, and the bonding wire 22 are resin-sealed with a sealing resin 23.

このうちダイパッド１１およびリード部１２は、上述したリードフレーム１０から作製されたものである。このダイパッド１１およびリード部１２の構成は、上述した図１および図２に示すものと同様であり、ここでは詳細な説明を省略する。   Among these, the die pad 11 and the lead part 12 are produced from the lead frame 10 described above. The configurations of the die pad 11 and the lead portion 12 are the same as those shown in FIGS. 1 and 2 described above, and detailed description thereof is omitted here.

また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の端子部２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。   Further, as the semiconductor element 21, various semiconductor elements generally used in the past can be used, and are not particularly limited. For example, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode, or the like is used. it can. The semiconductor element 21 has a plurality of terminal portions 21a to which bonding wires 22 are attached. The semiconductor element 21 is fixed to the surface of the die pad 11 with an adhesive 24 such as a die bonding paste.

各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端がＡｇ形成部１６を介して各リード部１２の電気接続領域１５に接続されている。   Each bonding wire 22 is made of a material having good conductivity such as gold. Each bonding wire 22 has one end connected to the terminal portion 21 a of the semiconductor element 21 and the other end connected to the electrical connection region 15 of each lead portion 12 via the Ag forming portion 16.

封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、１００μｍ〜１５００μｍ程度とすることができる。なお、図３において、ダイパッド１１およびリード部１２の表面側に設けられた封止樹脂２３の表示を省略している。   As the sealing resin 23, a thermosetting resin such as a silicone resin or an epoxy resin, or a thermoplastic resin such as a PPS resin can be used. The total thickness of the sealing resin 23 can be about 100 μm to 1500 μm. In FIG. 3, the display of the sealing resin 23 provided on the surface side of the die pad 11 and the lead portion 12 is omitted.

リードフレームの製造方法
次に、図１および図２に示すリードフレーム１０の製造方法について、図５（ａ）−（ｅ）、図６（ａ）−（ｄ）、図７および図８を用いて説明する。 Manufacturing Method of Lead Frame Next, with respect to the manufacturing method of the lead frame 10 shown in FIGS. 1 and 2, FIGS. 5 (a)-(e), FIGS. 6 (a)-(d), FIGS. 7 and 8 are used. I will explain.

まず図５（ａ）に示すように、平板状の金属基板（リードフレーム基材）３１を準備する。このリードフレーム基材３１としては、銅、銅合金の金属からなる基板を使用することができる。なおリードフレーム基材３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 5A, a flat metal substrate (lead frame base material) 31 is prepared. As the lead frame base 31, a substrate made of copper or a copper alloy metal can be used. In addition, it is preferable to use what the lead frame base material 31 performed the degreasing | defatting etc. on both surfaces, and performed the washing process.

次に、リードフレーム基材３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図５（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。   Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the lead frame base material 31, respectively, and dried (FIG. 5B). As the photosensitive resists 32a and 33a, conventionally known resists can be used.

続いて、このリードフレーム基材３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図５（ｃ））。   Subsequently, the lead frame base material 31 is exposed through a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 5C). ).

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図５（ｄ））。これにより、ダイパッド１１および複数のリード部１２の外形が形成される。腐蝕液は、使用するリードフレーム基材３１の材質に応じて適宜選択することができ、例えば、リードフレーム基材３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、リードフレーム基材３１の両面からスプレーエッチングにて行うことができる。なお、このとき各リード部１２の内側端部１２ｂに、それぞれ電気接続領域１５が形成される。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the metal substrate 31 is etched with an etching solution (FIG. 5D). Thereby, the outer shape of the die pad 11 and the plurality of lead portions 12 is formed. The corrosive liquid can be appropriately selected according to the material of the lead frame base material 31 to be used. For example, when copper is used as the lead frame base material 31, a ferric chloride aqueous solution is usually used and the lead frame base material is used. It can carry out by spray etching from both surfaces of the material 31. At this time, electrical connection regions 15 are formed at the inner end portions 12b of the lead portions 12, respectively.

次いで、エッチング用レジスト層３２、３３を剥離して除去することにより、ダイパッド１１およびリード部１２の外形形状が規定され、リード部１２の所定位置（内側端部１２ｂ）に電気接続領域１５が形成される（図５（ｅ））。   Next, by peeling off and removing the etching resist layers 32 and 33, the outer shapes of the die pad 11 and the lead portion 12 are defined, and the electrical connection region 15 is formed at a predetermined position (inner end portion 12b) of the lead portion 12. (FIG. 5E).

次に図６（ａ）に示すように、リードフレーム基材３１の電気接続領域１５上に、純銅の部分めっきを施して、純銅製の銅ストライク層１９を形成する。   Next, as shown in FIG. 6A, pure copper partial plating is performed on the electrical connection region 15 of the lead frame base material 31 to form a copper strike layer 19 made of pure copper.

次に、このリードフレーム基材３１の電気接続領域１５の周縁に沿って、後述するＡｇナノペースト１６ａの流出を防止するレジスト層３５を形成する。   Next, a resist layer 35 is formed along the periphery of the electrical connection region 15 of the lead frame base 31 to prevent the outflow of Ag nano paste 16a described later.

この場合、例えば図７に示すインクジェット装置６０を用い、リードフレーム基材３１の電気接続領域１５の周縁の一部に沿ってレジスト材を塗布し、硬化させる。これにより、電気接続領域１５の周縁の一部に沿って、レジスト層３５が形成される（図６（ｂ））。塗布される際、レジスト材の温度は例えば７０℃〜１５０℃の範囲とすることができる。   In this case, for example, using an inkjet device 60 shown in FIG. 7, a resist material is applied and cured along a part of the periphery of the electrical connection region 15 of the lead frame base 31. Thereby, the resist layer 35 is formed along a part of the periphery of the electrical connection region 15 (FIG. 6B). When applied, the temperature of the resist material can be in the range of 70 ° C. to 150 ° C., for example.

なお、レジスト材は、ホットメルトタイプのレジストを含むことが好ましい。また、ホットメルトタイプのレジストは、例えばエチレン酢酸ビニル（ＥＶＡ）等のオレフィン系の熱可塑樹脂を含むことが好ましい。レジスト材としてホットメルトタイプのレジスト、とりわけオレフィン系の熱可塑樹脂を用いた場合、印刷後冷水により簡単に剥離し、剥離後のレジストは溶解することなく、ろ過することで回収し再利用でき、コストダウンできるという効果が得られる。   The resist material preferably includes a hot melt type resist. The hot melt type resist preferably contains an olefinic thermoplastic resin such as ethylene vinyl acetate (EVA). When using a hot-melt type resist as the resist material, especially an olefin-based thermoplastic resin, it is easily peeled off with cold water after printing, and the resist after peeling can be recovered and reused by filtration without dissolving, The effect that the cost can be reduced is obtained.

次に、インクジェット装置６０（図７）を用いて、リード部１２のうちレジスト層３５によって規定される電気接続領域１５に設けられた銅ストライク層１９上に、インクジェット法によりＡｇナノペースト１６ａを印刷塗布する（図６（ｃ））。   Next, using the inkjet device 60 (FIG. 7), the Ag nano paste 16a is printed by the inkjet method on the copper strike layer 19 provided in the electrical connection region 15 defined by the resist layer 35 in the lead portion 12. Apply (FIG. 6C).

なお、Ａｇナノペースト１６ａとしては、例えばＡｇ（銀）のナノ粒子と該粒子を覆うアクリル樹脂系分散剤と溶剤（例えば、テトラデカン、または、水およびエチレングリコール）とを混合したものを用いることができる。   As the Ag nanopaste 16a, for example, a mixture of Ag (silver) nanoparticles, an acrylic resin-based dispersant covering the particles, and a solvent (for example, tetradecane, water, or ethylene glycol) is used. it can.

このようにして、リード部１２の電気接続領域１５の周縁に沿って、Ａｇナノペースト１６ａの流出を防止するレジスト層３５が形成され、レジスト層３５によって規定される電気接続領域１５上の銅ストライク層１９に、インクジェット法を用いてＡｇナノペースト１６ａが塗布されたリードフレーム基材３１が得られる（図６（ｃ）および図８）。   In this way, a resist layer 35 for preventing the outflow of the Ag nano paste 16a is formed along the periphery of the electrical connection region 15 of the lead portion 12, and the copper strike on the electrical connection region 15 defined by the resist layer 35 is formed. The lead frame base material 31 in which the Ag nanopaste 16a is applied to the layer 19 using the ink jet method is obtained (FIG. 6C and FIG. 8).

図８に示すように、リードフレーム基材３１において、レジスト層３５は各リード部１２の長手方向に対して横切るように設けられている。このレジスト層３５は、それぞれダイパッド１１の各辺に対して平行に配置されている。また、レジスト層３５は、電気接続領域１５のうちダイパッド１１の反対側に位置する周縁のみに設けられている。   As shown in FIG. 8, in the lead frame base material 31, the resist layer 35 is provided so as to cross the longitudinal direction of each lead portion 12. The resist layer 35 is disposed in parallel to each side of the die pad 11. Further, the resist layer 35 is provided only on the peripheral edge located on the opposite side of the die pad 11 in the electrical connection region 15.

このレジスト層３５の幅は、例えば３０μｍ〜３００μｍとしても良い。また、レジスト層３５の厚みは、例えば０．３μｍ〜１０μｍとしても良い。なお、Ａｇナノペースト１６ａの流出を確実に防止するため、レジスト層３５の厚みをＡｇナノペースト１６ａの塗布厚より厚くすることが好ましい。   The width of the resist layer 35 may be, for example, 30 μm to 300 μm. Moreover, the thickness of the resist layer 35 is good also as 0.3 micrometer-10 micrometers, for example. In order to prevent the outflow of the Ag nanopaste 16a with certainty, the thickness of the resist layer 35 is preferably made thicker than the coating thickness of the Ag nanopaste 16a.

ところで、一般にＡｇナノペースト１６ａとしては粘度の低いものが用いられる。このため、Ａｇナノペースト１６ａを電気接続領域１５上の銅ストライク層１９に塗布した後、Ａｇナノペースト１６ａがリード部１２上を流れ、電気接続領域１５の外側まで濡れ拡がることが考えられる。   By the way, generally, a low viscosity is used as the Ag nano paste 16a. For this reason, it is conceivable that after the Ag nano paste 16a is applied to the copper strike layer 19 on the electrical connection region 15, the Ag nano paste 16a flows on the lead portion 12 and spreads to the outside of the electrical connection region 15.

これに対して本実施の形態によれば、電気接続領域１５の周縁に沿って、Ａｇナノペースト１６ａの流出を防止するレジスト層３５が形成されている。これにより、塗布されたＡｇナノペースト１６ａは、レジスト層３５の側壁でその流れを止められる。したがって、Ａｇナノペースト１６ａが電気接続領域１５の周囲に濡れ拡がるおそれがない。なお、電気接続領域１５のうちレジスト層３５が設けられていない周縁においては、Ａｇナノペースト１６ａのもつ表面張力により、Ａｇナノペースト１６ａが電気接続領域１５の外方へ流出しない。   On the other hand, according to the present embodiment, the resist layer 35 that prevents the outflow of the Ag nano paste 16 a is formed along the periphery of the electrical connection region 15. Thereby, the flow of the applied Ag nano paste 16 a is stopped at the side wall of the resist layer 35. Therefore, there is no possibility that the Ag nano paste 16a spreads around the electrical connection region 15. Note that the Ag nano paste 16 a does not flow out of the electrical connection region 15 due to the surface tension of the Ag nano paste 16 a at the periphery of the electrical connection region 15 where the resist layer 35 is not provided.

次に、図７により、インクジェット装置６０を用いて、リードフレーム基材３１に対してレジスト材およびＡｇナノペースト１６ａを塗布する際の具体的作用について更に説明する。   Next, with reference to FIG. 7, a specific operation when the resist material and the Ag nano paste 16 a are applied to the lead frame base material 31 using the inkjet device 60 will be further described.

図７において、インクジェット装置６０は、筐体６１と、筐体６１内に配置され、リードフレーム基材３１が載置されるテーブル６２と、テーブル６２を回転させる回転軸６３と、テーブル６２および回転軸６３を一体となって直線移動させるテーブルスキャン部６４とを有している。また、リードフレーム基材３１上方には、リードフレーム基材３１に対してＡｇナノペースト１６ａおよびレジスト材をそれぞれ塗布するインクジェットヘッド（塗布ヘッド）６５、６６が設けられている。さらに、インクジェットヘッド６５、６６は、ヘッドキャリッジユニット６８によって保持されている。このヘッドキャリッジユニット６８は、搬送ユニット６９によって直線移動可能となっている。また、筐体６１外方には、インクジェット装置６０を制御する制御装置７０と、Ａｇナノペースト１６ａを収容するとともにインクジェットヘッド６５に対してＡｇナノペースト１６ａを供給するインク供給ユニット７１と、レジスト材を収容するとともにインクジェットヘッド６６に対してレジスト材を供給するレジスト材供給ユニット７２とが配置されている。   In FIG. 7, an inkjet apparatus 60 includes a casing 61, a table 62 that is disposed in the casing 61 and on which the lead frame base material 31 is placed, a rotating shaft 63 that rotates the table 62, a table 62, and a rotation It has a table scanning unit 64 that moves the shaft 63 in a straight line. In addition, inkjet heads (application heads) 65 and 66 for applying the Ag nano paste 16a and the resist material to the lead frame base material 31 are provided above the lead frame base material 31, respectively. Further, the inkjet heads 65 and 66 are held by a head carriage unit 68. The head carriage unit 68 can be moved linearly by the transport unit 69. Further, outside the housing 61, a control device 70 that controls the ink jet device 60, an ink supply unit 71 that houses the Ag nano paste 16a and supplies the Ag nano paste 16a to the ink jet head 65, and a resist material And a resist material supply unit 72 for supplying a resist material to the inkjet head 66 is disposed.

この場合、まずリードフレーム基材３１をインクジェット装置６０のテーブル６２上に載置する。その際、テーブル６２は、例えば、３５℃〜６０℃に加熱されていてもよい。   In this case, the lead frame base material 31 is first placed on the table 62 of the inkjet device 60. In that case, the table 62 may be heated at 35 to 60 degreeC, for example.

その後、テーブルスキャン部６４によりテーブル６２およびリードフレーム基材３１が移動するとともに、リードフレーム基材３１上方のインクジェットヘッド６６からレジスト材（インク）が吐出され、これによりリードフレーム基材３１の各電気接続領域１５の周縁に沿ってそれぞれレジスト材が塗布される。このレジスト材は、リードフレーム基材３１上で自然冷却して固化し、レジスト層３５を形成する。 Thereafter, the table 62 and the lead frame base material 31 are moved by the table scanning unit 64, and a resist material (ink) is discharged from the ink jet head 66 above the lead frame base material 31. A resist material is applied along the periphery of the connection region 15. This resist material is naturally cooled and solidified on the lead frame base material 31 to form a resist layer 35.

次に、リードフレーム基材３１上方のインクジェットヘッド６５からＡｇナノペースト１６ａ（インク）が吐出され、これによりリードフレーム基材３１の各電気接続領域１５上に設けられた銅ストライク層１９に対してそれぞれＡｇナノペースト１６ａが塗布される。   Next, Ag nano paste 16a (ink) is ejected from the inkjet head 65 above the lead frame base material 31, and thereby the copper strike layer 19 provided on each electrical connection region 15 of the lead frame base material 31 is discharged. In each case, Ag nano paste 16a is applied.

なお、インクジェット装置６０の制御装置７０には、予め各電気接続領域１５の形状に合わせて、レジスト材およびＡｇナノペースト１６ａを塗布するようプログラム設定がなされている。そして制御装置７０がテーブルスキャン部６４およびインクジェットヘッド６６、６５を制御することにより、リードフレーム基材３１の各電気接続領域１５の位置および形状に合わせて、レジスト材およびＡｇナノペースト１６ａが塗布されるようになっている。   The control device 70 of the inkjet device 60 is programmed in advance to apply a resist material and Ag nano paste 16a in accordance with the shape of each electrical connection region 15. Then, the control device 70 controls the table scanning unit 64 and the inkjet heads 66 and 65 to apply the resist material and the Ag nano paste 16a in accordance with the position and shape of each electrical connection region 15 of the lead frame base material 31. It has become so.

このように、レジスト材およびＡｇナノペースト１６ａは、一のインクジェット装置６０の異なるインクジェットヘッド６６、６５から塗布される。これにより、レジスト材およびＡｇナノペースト１６ａを塗布する作業を効率良く行うことができる。また、レジスト材を塗布した後、リードフレーム基材３１をインクジェット装置６０内で位置決めする必要がないので、Ａｇナノペースト１６ａの位置がレジスト層３５に対してずれてしまうおそれがない。   As described above, the resist material and the Ag nano paste 16a are applied from different inkjet heads 66 and 65 of one inkjet apparatus 60. Thereby, the operation | work which apply | coats a resist material and Ag nanopaste 16a can be performed efficiently. Further, since it is not necessary to position the lead frame base material 31 in the ink jet device 60 after applying the resist material, there is no possibility that the position of the Ag nano paste 16a is shifted from the resist layer 35.

このようにして電気接続領域１５に設けられた銅ストライク層１９上にＡｇナノペースト１６ａが塗布された後、リードフレーム基材３１上のレジスト層３５を除去する（図６（ｄ））。この場合、レジスト層３５を例えば水酸化ナトリウム等の強アルカリ水溶液によって剥離しても良く、または、０℃〜１０℃程度の冷水によって剥離しても良い。なお、このときＡｇナノペースト１６ａ中の溶剤は予め加熱されたテーブル６２によってその一部が既に除去されており、Ａｇ粒子がある程度固化しているので、レジスト層３５を剥離する際にＡｇナノペースト１６ａも一緒に剥離されてしまうおそれはない。   After the Ag nano paste 16a is applied on the copper strike layer 19 provided in the electrical connection region 15 in this way, the resist layer 35 on the lead frame base material 31 is removed (FIG. 6D). In this case, the resist layer 35 may be peeled off with a strong alkaline aqueous solution such as sodium hydroxide, or may be peeled off with cold water of about 0 ° C. to 10 ° C. At this time, a part of the solvent in the Ag nano paste 16a has already been removed by the pre-heated table 62, and the Ag particles are solidified to some extent. Therefore, when the resist layer 35 is peeled off, the Ag nano paste is removed. There is no possibility that 16a will be peeled off together.

その後、リードフレーム基材３１は、例えばプラズマ装置に移動され、このプラズマ装置内で焼成される。これにより、Ａｇナノペースト１６ａ中の溶剤が揮発除去し、かつＡｇ粒子が固化することにより、電気接続領域１５に銅ストライク層１９を介してＡｇ形成部１６が形成される。具体的には、プラズマ装置内でＡｇナノペースト１６ａを例えば、ヘリウム／３％水素混合ガス中で、５０℃〜１００℃の温度に加熱し、５００〜１０００Ｗの出力で４分間処理してもよい。または、オーブン内で、窒素／３％水素混合ガス中、Ａｇナノペースト１６ａを室温から３００℃まで１０分で昇温し、その後３００℃で３０分保持し、その後前記混合ガスフローによる冷却を５分行うように処理することにより、Ａｇナノペースト１６ａを焼成しても良い。   Thereafter, the lead frame base material 31 is moved to, for example, a plasma apparatus and baked in the plasma apparatus. As a result, the solvent in the Ag nanopaste 16 a is volatilized and removed, and the Ag particles are solidified, whereby the Ag forming portion 16 is formed in the electrical connection region 15 via the copper strike layer 19. Specifically, the Ag nano paste 16a may be heated to a temperature of 50 ° C. to 100 ° C., for example, in a mixed gas of helium / 3% hydrogen in a plasma apparatus, and may be treated at an output of 500 to 1000 W for 4 minutes. . Alternatively, in the oven, the Ag nanopaste 16a is heated from room temperature to 300 ° C. in 10 minutes in a nitrogen / 3% hydrogen mixed gas in 10 minutes, and then held at 300 ° C. for 30 minutes, and then cooled by the mixed gas flow. The Ag nano paste 16a may be baked by performing the treatment so as to be divided.

このようにして、図１および図２に示すリードフレーム１０が得られる（図６（ｄ））。   In this way, the lead frame 10 shown in FIGS. 1 and 2 is obtained (FIG. 6D).

この場合、銅合金製のリードフレーム基材３１とＡｇ形成部１６との間に純銅からなる銅ストライク層１９が介在されている。   In this case, a copper strike layer 19 made of pure copper is interposed between the lead frame base material 31 made of copper alloy and the Ag forming portion 16.

一般に銅合金は銅と、銅以外の金属、例えば鉄、亜鉛、クロムとの合金からなり、銅合金製のリードフレーム基材３１はＡｇ粒子を焼成してなるＡｇ形成部１６との密着性があまり高くない。   In general, a copper alloy is made of an alloy of copper and a metal other than copper, such as iron, zinc, and chromium, and the lead frame base material 31 made of copper alloy has an adhesive property with an Ag forming portion 16 formed by firing Ag particles. Not very expensive.

本発明においては、リードフレーム基材３１とＡｇ形成部１６との間に純銅からなる銅ストライク層１９が介在されており、純銅とＡｇとの密着性はきわめて高いため、Ａｇ形成部１６を銅ストライク層１９上に高い密着性をもって形成することができる。また銅合金製のリードフレーム基材３１と純銅製の銅ストライク層１９との間の密着性も良好なため、結局リードフレーム基材３１上に高い密着性をもってＡｇ形成部１６を設けることができ、使用中にリードフレーム基材３１からＡｇ形成部１６が剥離することはない。   In the present invention, since the copper strike layer 19 made of pure copper is interposed between the lead frame base material 31 and the Ag forming portion 16 and the adhesion between pure copper and Ag is extremely high, the Ag forming portion 16 is made of copper. It can be formed on the strike layer 19 with high adhesion. Moreover, since the adhesion between the lead frame base material 31 made of copper alloy and the copper strike layer 19 made of pure copper is good, the Ag forming portion 16 can be provided on the lead frame base material 31 with high adhesion after all. The Ag forming part 16 does not peel from the lead frame base material 31 during use.

半導体装置の製造方法
次に、図３および図４に示す半導体装置２０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。 Manufacturing Method of Semiconductor Device Next, a manufacturing method of the semiconductor device 20 shown in FIGS. 3 and 4 will be described with reference to FIGS.

まず図５（ａ）−（ｅ）および図６（ａ）−（ｄ）に示す方法により、リードフレーム１０を作製する（図９（ａ））。   First, the lead frame 10 is manufactured by the method shown in FIGS. 5A to 5E and FIGS. 6A to 6D (FIG. 9A).

次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。   Next, the semiconductor element 21 is mounted on the die pad 11 of the lead frame 10. In this case, the semiconductor element 21 is placed and fixed on the die pad 11 using, for example, an adhesive 24 such as a die bonding paste (die attaching step) (FIG. 9B).

次に、半導体素子２１の各端子部２１ａと、各リード部１２の電気接続領域１５上に銅ストライク層１９を介して設けられたＡｇ形成部１６とを、ボンディングワイヤ２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。この場合、電気接続領域１５上に銅ストライク層１９を介してＡｇ形成部１６が設けられていることにより、ボンディングワイヤ２２をリード部１２に対して強固に接続することができる。   Next, each terminal portion 21 a of the semiconductor element 21 and the Ag forming portion 16 provided on the electrical connection region 15 of each lead portion 12 via the copper strike layer 19 are electrically connected to each other by a bonding wire 22. (Wire bonding process) (FIG. 9C). In this case, since the Ag forming portion 16 is provided on the electrical connection region 15 via the copper strike layer 19, the bonding wire 22 can be firmly connected to the lead portion 12.

次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図９（ｄ））。これにより、リードフレーム１０、半導体素子２１、およびボンディングワイヤ２２を封止する。   Next, the sealing resin 23 is formed by injection molding or transfer molding of a thermosetting resin or a thermoplastic resin to the lead frame 10 (FIG. 9D). As a result, the lead frame 10, the semiconductor element 21, and the bonding wire 22 are sealed.

次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体素子２１毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体素子２１間のリードフレーム１０および封止樹脂２３を切断しても良い。   Next, the lead frame 10 is separated for each semiconductor element 21 by dicing the sealing resin 23 between the semiconductor elements 21. At this time, the lead frame 10 and the sealing resin 23 between the semiconductor elements 21 may be cut while rotating a blade (not shown) made of, for example, a diamond grindstone.

このようにして、図３および図４に示す半導体装置２０が得られる（図９（ｅ））。   In this way, the semiconductor device 20 shown in FIGS. 3 and 4 is obtained (FIG. 9E).

このように本実施の形態によれば、インクジェット法を用いてＡｇナノペースト１６ａを電気接続領域１５に対し、銅ストライク層１９を介して塗布および焼成することにより、Ａｇ形成部１６を形成している。このことにより、めっき法を用いる場合と比較して、予め治具を作製したり（治具めっき法の場合）、フォトマスクを作製したりする（製版めっき法の場合）必要がない。   As described above, according to the present embodiment, the Ag forming portion 16 is formed by applying and baking the Ag nano paste 16a to the electrical connection region 15 through the copper strike layer 19 using the ink jet method. Yes. This eliminates the need to prepare a jig in advance (in the case of a jig plating method) or a photomask (in the case of a plate making plating method) as compared with the case of using a plating method.

このため、リードフレーム１０の製造コストを低減するとともに、製造に必要な準備時間を短縮することができる。 For this reason, while reducing the manufacturing cost of the lead frame 10, the preparation time required for manufacture can be shortened.

また、上述したように、電気接続領域１５の周囲にＡｇナノペースト１６ａの流出を防止するレジスト層３５が形成されているので、Ａｇナノペースト１６ａがリードフレーム１０上で濡れ拡がる不具合を防止することができる。このことにより、リードフレーム１０と封止樹脂２３との密着性が悪化し、吸湿信頼性が低下することを防止することができる。さらに、Ａｇナノペースト１６ａがリードフレーム１０の裏面へ濡れ拡がることにより、半導体装置２０をボードに実装した後、Ａｇのデンドライトが発生する不具合を防止することができる。   Further, as described above, since the resist layer 35 that prevents the outflow of the Ag nano paste 16a is formed around the electrical connection region 15, the problem that the Ag nano paste 16a wets and spreads on the lead frame 10 is prevented. Can do. Thereby, it is possible to prevent the adhesion between the lead frame 10 and the sealing resin 23 from being deteriorated and the moisture absorption reliability from being lowered. Furthermore, the Ag nanopaste 16a wets and spreads on the back surface of the lead frame 10, so that a problem that Ag dendrite occurs after the semiconductor device 20 is mounted on the board can be prevented.

さらにまた、銅合金製のリードフレーム基材３１とＡｇ形成部１６との間に純銅からなる銅ストライク層１９が介在され、Ａｇ形成部１６と銅ストライク層１９との密着性およびリードフレーム基材３１と銅ストライク層１９との密着性が高いため、結局リードフレーム基材３１上にＡｇ形成部１６を高い密着性をもって形成することができる。   Furthermore, a copper strike layer 19 made of pure copper is interposed between the lead frame base material 31 made of copper alloy and the Ag forming portion 16, and the adhesion between the Ag forming portion 16 and the copper strike layer 19 and the lead frame base material. 31 and the copper strike layer 19 have high adhesiveness, the Ag forming portion 16 can be formed with high adhesiveness on the lead frame base material 31 after all.

変形例
次に、図１０および図１１を参照して本発明の各種変形例について説明する。図１０および図１１は、本発明の各種変形例を示す図である。図１０および図１１に示す形態は、レジスト層３５の構成が異なるものであり、他の構成は上述した実施の形態と略同一である。図１０および図１１において、図１乃至図９に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。 Modified Examples Next, various modified examples of the present invention will be described with reference to FIGS. 10 and 11 are diagrams showing various modifications of the present invention. 10 and 11 are different in the configuration of the resist layer 35, and other configurations are substantially the same as those in the above-described embodiment. 10 and 11, the same parts as those in the embodiment shown in FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description thereof will be omitted.

図１０は、本発明の一の変形例を示す部分拡大平面図であり、上述した図８に対応する図である。   FIG. 10 is a partially enlarged plan view showing a modification of the present invention, and corresponds to FIG. 8 described above.

図１０に示すリードフレーム１０Ａにおいて、各リード部１２の内側端部１２ｂには、電気接続領域１５が設けられている。この場合、Ａｇナノペースト１６ａの流出を防止するレジスト層３５は、電気接続領域１５の周縁全体にわたって設けられている。すなわち、レジスト層３５を形成する工程（図６（ａ））において、リードフレーム基材３０の電気接続領域１５の周縁の全体に沿ってレジスト材を塗布し、硬化させる。このような構成により、Ａｇナノペースト１６ａがリード部１２の裏面へ濡れ拡がる不具合をより確実に防止することができる。   In the lead frame 10 </ b> A shown in FIG. 10, an electrical connection region 15 is provided at the inner end portion 12 b of each lead portion 12. In this case, the resist layer 35 that prevents the outflow of the Ag nano paste 16 a is provided over the entire periphery of the electrical connection region 15. That is, in the step of forming the resist layer 35 (FIG. 6A), a resist material is applied and cured along the entire periphery of the electrical connection region 15 of the lead frame base material 30. With such a configuration, it is possible to more reliably prevent a problem that the Ag nano paste 16a wets and spreads on the back surface of the lead portion 12.

図１１は、本発明の他の変形例を示す部分拡大平面図であり、上述した図８に対応する図である。   FIG. 11 is a partially enlarged plan view showing another modified example of the present invention, and corresponds to FIG. 8 described above.

図１１に示すリードフレーム１０Ｂにおいて、ダイパッド１１のうち吊りリード１４近傍の４箇所に、それぞれ電気接続領域１５Ａが設けられている。各電気接続領域１５Ａは、ボンディングワイヤ２２を介して半導体素子２１の端子部２１ａに電気的に接続される領域である。   In the lead frame 10 </ b> B shown in FIG. 11, electrical connection regions 15 </ b> A are provided at four locations in the vicinity of the suspension lead 14 in the die pad 11. Each electrical connection region 15 </ b> A is a region electrically connected to the terminal portion 21 a of the semiconductor element 21 through the bonding wire 22.

この場合、Ａｇナノペースト１６ａの流出を防止するレジスト層３５は、ダイパッド１１の電気接続領域１５Ａの周縁全体にわたって設けられている。すなわち、レジスト層３５を形成する工程（図６（ａ））において、リードフレーム基材３０の電気接続領域１５Ａの周縁全体に沿ってレジスト材を塗布し、硬化させる。これにより、Ａｇナノペースト１６ａがダイパッド１１上で濡れ拡がることを防止することができる。また、レジスト層３５は、電気接続領域１５Ａの周縁全体にわたって設けられているので、Ａｇナノペースト１６ａがダイパッド１１表面の各方向へ濡れ拡がる不具合を確実に防止することができる。   In this case, the resist layer 35 for preventing the outflow of the Ag nano paste 16a is provided over the entire periphery of the electrical connection region 15A of the die pad 11. That is, in the step of forming the resist layer 35 (FIG. 6A), a resist material is applied and cured along the entire periphery of the electrical connection region 15A of the lead frame substrate 30. Thereby, it is possible to prevent the Ag nanopaste 16a from spreading on the die pad 11. In addition, since the resist layer 35 is provided over the entire periphery of the electrical connection region 15A, it is possible to reliably prevent a problem that the Ag nano paste 16a wets and spreads in each direction on the surface of the die pad 11.

上記実施の形態に開示されている複数の構成要素を必要に応じて適宜組み合わせることも可能である。あるいは、上記実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。   A plurality of constituent elements disclosed in the above-described embodiment can be appropriately combined as necessary. Or you may delete a some component from all the components shown by the said embodiment.

１０、１０Ａ、１０Ｂ リードフレーム
１１ ダイパッド
１２ リード部
１３ 外枠
１４ 吊りリード
１５ 電気接続領域
１６ Ａｇ形成部
１６ａ Ａｇナノペースト
１７ アウターリード部
１９ 銅ストライク層
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂
２４ 接着剤
３５ レジスト層
６０ インクジェット装置
６５、６６ インクジェットヘッド 10, 10A, 10B Lead frame 11 Die pad 12 Lead part 13 Outer frame 14 Hanging lead 15 Electrical connection region 16 Ag forming part 16a Ag nano paste 17 Outer lead part 19 Copper strike layer 20 Semiconductor device 21 Semiconductor element 22 Bonding wire 23 Sealing Resin 24 Adhesive 35 Resist layer 60 Inkjet device 65, 66 Inkjet head

Claims (7)

半導体素子が搭載されるダイパッドと、ダイパッド周囲に設けられたリード部とを備えたリードフレームの製造方法において、
銅合金製リードフレーム基材を準備する工程と、
リードフレーム基材をエッチング加工することにより、リードフレーム基材にダイパッドおよびリード部を形成するとともに、ダイパッドまたはリード部のうち所定位置に電気接続領域を形成する工程と、
リードフレーム基材の電気接続領域に純銅からなる銅ストライク層を形成する工程と、
電気接続領域上の銅ストライク層に、インクジェット法を用いてＡｇナノペーストを塗布する工程と、
銅ストライク層上のＡｇナノペーストを焼成することによりＡｇ形成部を設ける工程とを備えたことを特徴とするリードフレームの製造方法。 In a method for manufacturing a lead frame comprising a die pad on which a semiconductor element is mounted and a lead portion provided around the die pad,
Preparing a copper alloy lead frame substrate;
Etching the lead frame substrate to form a die pad and a lead portion on the lead frame substrate, and forming an electrical connection region at a predetermined position of the die pad or the lead portion; and
Forming a copper strike layer made of pure copper in the electrical connection region of the lead frame substrate;
Applying an Ag nano paste to the copper strike layer on the electrical connection region using an inkjet method;
And a step of providing an Ag forming part by firing Ag nanopaste on the copper strike layer. 銅ストライク層は純銅を用いた部分銅めっきにより形成されることを特徴とする請求項１記載のリードフレームの製造方法。   The lead frame manufacturing method according to claim 1, wherein the copper strike layer is formed by partial copper plating using pure copper. 電気接続領域上の銅ストライク層上にＡｇナノペーストを塗布する工程の前に、電気接続領域の周縁に沿ってＡｇナノペーストの流出を防止するレジスト層を形成することを特徴とする請求項１又は２記載のリードフレームの製造方法。   The resist layer for preventing the outflow of the Ag nano paste is formed along the periphery of the electrical connection region before the step of applying the Ag nano paste on the copper strike layer on the electrical connection region. Or the manufacturing method of the lead frame of 2. レジスト層は、Ａｇナノペーストを焼成する前に除去されることを特徴とする請求項４記載のリードフレームの製造方法。   5. The method of manufacturing a lead frame according to claim 4, wherein the resist layer is removed before firing the Ag nanopaste. 半導体装置の製造方法において、
請求項１乃至４のいずれか記載のリードフレームの製造方法によりリードフレームを製造する工程と、
リードフレームのダイパッド上に半導体素子を搭載する工程と、
半導体素子とリードフレームのＡｇ形成部とを接続部により電気的に接続する工程と、
ダイパッドと、リード部と、半導体素子と、接続部とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device,
A step of producing a lead frame by the method of producing a lead frame according to claim 1;
Mounting a semiconductor element on the die pad of the lead frame;
Electrically connecting the semiconductor element and the Ag forming portion of the lead frame by a connecting portion;
A method of manufacturing a semiconductor device, comprising: sealing a die pad, a lead portion, a semiconductor element, and a connection portion with a sealing resin. リードフレームにおいて、
半導体素子が搭載されるダイパッドと、
ダイパッド周囲に設けられたリード部とを備え、
ダイパッドまたはリード部のうち所定位置に電気接続領域が設けられ、
電気接続領域上に純銅からなる銅ストライク層を介してＡｇ形成部が設けられ、
Ａｇ形成部は銅ストライク層上に、インクジェット法を用いてＡｇナノペーストを塗布し、このＡｇナノペーストを焼成することにより得られることを特徴とするリードフレーム。 In the lead frame,
A die pad on which a semiconductor element is mounted;
A lead portion provided around the die pad,
An electrical connection region is provided at a predetermined position in the die pad or the lead portion,
An Ag forming portion is provided on the electrical connection region via a copper strike layer made of pure copper,
A lead frame characterized in that the Ag forming portion is obtained by applying an Ag nano paste on a copper strike layer using an ink jet method and firing the Ag nano paste. 半導体装置において、
請求項１乃至４のいずれか記載のリードフレームの製造方法により製造されたリードフレームと、
リードフレームのダイパッド上に搭載された半導体素子と、
半導体素子とリードフレームのＡｇ形成部とを電気的に接続する接続部と、
ダイパッドと、リード部と、半導体素子と、接続部とを封止する封止樹脂と備えたことを特徴とする半導体装置。 In semiconductor devices,
A lead frame manufactured by the method for manufacturing a lead frame according to any one of claims 1 to 4,
A semiconductor element mounted on the die pad of the lead frame;
A connecting portion for electrically connecting the semiconductor element and the Ag forming portion of the lead frame;
A semiconductor device comprising: a die pad, a lead portion, a semiconductor element, and a sealing resin for sealing the connection portion.
JP2012288176A 2012-12-28 2012-12-28 Lead frame manufacturing method, semiconductor device manufacturing method, lead frame, and semiconductor device Active JP6056472B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012288176A JP6056472B2 (en) 2012-12-28 2012-12-28 Lead frame manufacturing method, semiconductor device manufacturing method, lead frame, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012288176A JP6056472B2 (en) 2012-12-28 2012-12-28 Lead frame manufacturing method, semiconductor device manufacturing method, lead frame, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2014130929A true JP2014130929A (en) 2014-07-10
JP6056472B2 JP6056472B2 (en) 2017-01-11

Family

ID=51409077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012288176A Active JP6056472B2 (en) 2012-12-28 2012-12-28 Lead frame manufacturing method, semiconductor device manufacturing method, lead frame, and semiconductor device

Country Status (1)

Country Link
JP (1) JP6056472B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302872A (en) * 1994-05-02 1995-11-14 Toppan Printing Co Ltd Lead frame for semiconductor device, and manufacture of lead frame for semiconductor lead frame
JP2001077289A (en) * 1999-09-01 2001-03-23 Dainippon Printing Co Ltd Lead frame and manufacture thereof
JP2006245389A (en) * 2005-03-04 2006-09-14 Mitsui High Tec Inc Method for manufacturing lead frame
JP2006260954A (en) * 2005-03-17 2006-09-28 Casio Comput Co Ltd Cabling, its patterning method, display and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302872A (en) * 1994-05-02 1995-11-14 Toppan Printing Co Ltd Lead frame for semiconductor device, and manufacture of lead frame for semiconductor lead frame
JP2001077289A (en) * 1999-09-01 2001-03-23 Dainippon Printing Co Ltd Lead frame and manufacture thereof
JP2006245389A (en) * 2005-03-04 2006-09-14 Mitsui High Tec Inc Method for manufacturing lead frame
JP2006260954A (en) * 2005-03-17 2006-09-28 Casio Comput Co Ltd Cabling, its patterning method, display and its manufacturing method

Also Published As

Publication number Publication date
JP6056472B2 (en) 2017-01-11

Similar Documents

Publication Publication Date Title
JP5113346B2 (en) Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof
US9362138B2 (en) IC package and method for manufacturing the same
CN102265394B (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
CN105655259B (en) The manufacturing method of lead frame
CN102339809B (en) QFN (quad flat non-lead) package with multiple circles of pins and manufacturing method thereof
JP4397653B2 (en) Adhesive sheet for semiconductor device manufacturing
JP2022120854A (en) Substrate for semiconductor device and semiconductor device
TWI403234B (en) Installation substrate and method for manufacturing thin illumination device using the same
JP6056400B2 (en) Lead frame manufacturing method, semiconductor device manufacturing method, lead frame base material, and semiconductor device
JP6056472B2 (en) Lead frame manufacturing method, semiconductor device manufacturing method, lead frame, and semiconductor device
US20170040244A1 (en) Method of producing integrated circuits and corresponding circuit
JP2006191143A (en) Semiconductor device
JP5954871B2 (en) Manufacturing method of semiconductor device, semiconductor element mounting substrate used therefor, and manufacturing method thereof
US9281264B2 (en) Electronic packaging substrate with etching indentation as die attachment anchor and method of manufacturing the same
JP6626639B2 (en) Method of manufacturing substrate for semiconductor device
JP2017055024A (en) Semiconductor element mounting substrate, semiconductor device, and manufacturing methods thereof
JP2014099534A (en) Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP2014130925A (en) Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP2004193187A (en) Manufacturing method of modular component
JP2019114738A (en) Method of manufacturing lead frame, lead frame, lead frame with resin, and semiconductor device
JP3954753B2 (en) TAB tape manufacturing method and TAB tape solder resist coating apparatus therefor
JP2001237337A (en) Plastic package and method of manufacturing the same
JP2002110884A (en) Lead frame laminate
JP4068729B2 (en) Resin-sealed semiconductor device and circuit member used therefor
JP2020004991A (en) Substrate for semiconductor device and method of manufacturing the same, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02