JP2014127765A

JP2014127765A - 周波数逓倍回路

Info

Publication number: JP2014127765A
Application number: JP2012281426A
Authority: JP
Inventors: Yasuo Kitayama; 康夫北山
Original assignee: Nihon Dempa Kogyo Co Ltd
Current assignee: Nihon Dempa Kogyo Co Ltd
Priority date: 2012-12-25
Filing date: 2012-12-25
Publication date: 2014-07-07

Abstract

【課題】エミッタ接地型のトランジスタを用いた周波数逓倍回路において、バンドパスフィルタの回路規模が小さくて済むかあるいはバンドパスフィルタを不要にすることができる周波数逓倍回路を提供すること。
【解決手段】トランジスタの利得は、(コレクタ側のインピーダンス)/(エミッタ側のインピーダンス）となるのでコレクタ側の同調回路としてＳＡＷ共振子を用い、その反共振点を逓倍出力となる高周波信号の周波数に設定する。またこの例に代えてあるいはこの例とともにトランジスタのエミッタ側に不要な高周波信号である高調波対して並列共振を起こす並列共振回路を設ける。この場合には、不要波に対するトランジスタの利得が最少になる。
【選択図】図１

Description

本発明は、高周波信号の周波数を逓倍する周波数逓倍回路に関する

周波数逓倍回路は、例えば周波数シンセサイザの出力側を複数に分岐して各分岐路から互いに異なる複数の周波数が取り出せるシステムなどに利用されている。周波数逓倍回路としては、例えば図８に示すエミッタ接地トランジスタを用いた構成が知られている。１はエミッタが接地されたトランジスタであり、トランジスタ１のベースには、周波数逓倍回路の入力端２１が入力の直流成分をカットするためのコンデンサ３１を介して接続されている。またトランジスタ１のベースには、電源部Ｖｃｃの電源電圧＋Ｖｃｃ（電圧の大きさは便宜上電源部と同じ符号を用いている）がバイアス抵抗４１、４２により分圧されて供給されるようになっている。

トランジスタ１のコレクタは、同調回路(共振回路)４を介して電源部Ｖｃｃに接続されている。３２は、電源電圧のリップルを取り除くためのコンデンサである。同調回路４は、インダクタＬ０とコンデンサＣ０との並列回路であり、並列共振を起こす周波数が当該周波数逓倍回路で得ようとする目的周波数に設定されている。例えば入力端２１に周波数がＦ１である高周波信号が入力され、当該周波数逓倍回路にて３逓倍の周波数Ｆ３を得ようとする場合には、前記並列共振を起こす周波数がＦ３となるように同調回路４の回路定数が設定される。エミッタが接地されたトランジスタの利得は、
利得＝(コレクタ側のインピーダンス)/(エミッタ側のインピーダンス）…（１）で表される。このため、入力端２１に入力された高周波信号に含まれる周波数Ｆ１の３倍高調波の周波数Ｆ３にて並列共振が起こるように設定することで、コレクタ側のインピーダンスが最大になり、周波数Ｆ３にて最大の利得が得られることになる。

トランジスタ１のコレクタには、結合用のコンデンサ３３を介してバンドパスフィルタ（ＢＰＦ）１０が接続されており、バンドパスフィルタ１０としては、チップコンデンサ及びチップインダクタからなるフィルタ回路、あるいはＳＡＷ（弾性表面波）フィルタなどが用いられる。図３における実線（Ｂ）は、同調回路４における周波数と減衰量との関係を示しており、Ｆ３を最大値とする山形パターンがなだらかである。このためトランジスタ１のコレクタからは、目的とする周波数Ｆ３以外のＦ１、Ｆ２、Ｆ４、Ｆ５などの周波数の高周波がスプリアスとして発生し、不要波の減衰が小さい。
図９（ａ）〜（ｃ）は、図８に示す入力端２１、コレクタ側の出力ライン上のＰ１、及び出力端２２における周波数と電力強度との関係を示している。この結果からわかるように、Ｐ１においては不要波の電力強度が大きい。従ってバンドパスフィルタ１０により不要波の減衰量を大きくするためにバンドパスフィルタ１０の次数が大きくなり、回路規模が大きくなるという問題がある。

特許文献１には、エミッタ接地トランジスタ増幅回路のコレクタにＬＣ並列共振回路からなる同調回路が接続された構成が記載されており、上記の問題がある。また特許文献２には、同調回路としてＳＡＷフィルタを用いている回路が記載されているが、本発明とは目的及び適用箇所が異なる。

特開２００７−１８９２８３号公報特開平９−２８４２４３号公報

本発明はこのような事情の下になされたものであり、その目的は、バンドパスフィルタの回路規模が小さくて済むかあるいはバンドパスフィルタを不要にすることができる周波数逓倍回路を提供することにある。

本発明の周波数逓倍回路は、逓倍すべき高周波信号が入力される入力端と、
逓倍された高周波信号が出力される出力端と、
前記入力端にベースが接続されると共に前記出力端にコレクタが接続され、エミッタが接地された増幅用のＮＰＮ型トランジスタと、
電源部と前記トランジスタのコレクタとの間に介在し、反共振点が目的とする出力信号の周波数に設定された弾性波共振子と、を備えたことを特徴とする。

他の発明の周波数逓倍回路は、逓倍すべき高周波信号が入力される入力端と、
逓倍された高周波信号が出力される出力端と、
前記入力端にベースが接続されると共に前記出力端にコレクタが接続され、エミッタが接地された増幅用のＮＰＮ型トランジスタと、
電源部と前記トランジスタのコレクタとの間に介在し、反共振点が目的とする出力信号の周波数に設定された同調回路と、
前記トランジスタのエミッタとアースとの間に設けられ、反共振点が目的とする出力信号の周波数以外の周波数であって、逓倍すべき高周波信号の高調波の周波数に設定された同調回路と、を備えたことを特徴とする。

本発明は、ベース接地型のトランジスタを用いた周波数逓倍回路において、コレクタ側の同調回路としてＳＡＷ共振子を用いている。ＳＡＷ共振子における周波数と減衰量との関係を示す特性パターンは、例えば図４に示すように急峻であるため、高調波スプリアスの発生を抑えることができる。このためバンドパスフィルタが小規模に収まるかあるいは不要になる。

また他の発明は、ベース接地型のトランジスタを用いた周波数逓倍回路において、トランジスタのエミッタ側に、不要波の利得を小さくするために不要波の周波数に反共振点を設定した同調回路を設けている。従って同様の効果が得られる。

本発明の周波数逓倍回路の第１の実施形態を示す回路図である。ＳＡＷ共振子の一例を示す回路図である。ＳＡＷ共振子における周波数と減衰量との関係を示す特性図である。第１の実施形態に係る周波数逓倍回路の入力端及び出力端の各々における周波数と電力強度との関係を示す特性図である。本発明の周波数逓倍回路の第２の実施形態を示す回路図である。本発明の周波数逓倍回路の第３の実施形態を示す回路図である。本発明の周波数逓倍回路の第３の実施形態を示す回路図である。従来の周波数逓倍回路示す回路図である。図８の回路における各部の周波数と電力強度との関係を示す特性図である。

[第１の実施形態]
本発明の第１の実施形態にかかる周波数逓倍回路は図１に示され、既述の従来例である図８に示す回路との差異は、トランジスタ１のコレクタと電源部Ｖｃｃとの間に接続した同調回路が弾性表面波(ＳＡＷ)共振子４０により構成されていることにある。
ＳＡＷ共振子４０は、例えば図２に示すように、圧電基板である例えば水晶基板上においてＩＤＴ電極(くし型電極)５をバスバー５ａ、５ｂ間に設けて構成した電極部を２つ横に並べ、一方を入力側電極部５１、他方を出力側電極部５２とし、その両側に反射電極５３、５４を配置して構成されている。反射電極５３、５４は各々バスバー５ｃ、５ｄ間に電極５０を設けて構成されている。図２において、入力端Ｐｉ、出力端Ｐｏは各々図１と対応している。

ＳＡＷ共振子４０は共振点と反共振点とを有し、反共振点が目的とする出力信号の周波数に設定されている。一例を挙げると、周波数逓倍回路の入力端２１に周波数Ｆ１の高周波信号が入力され、周波数Ｆ１の３倍波である周波数Ｆ３を出力端２２から取り出そうとする場合には、前記反共振点が周波数Ｆ３（Ｆ１×３）となるように、ＳＡＷ共振子４０が構成される。周波数Ｆ１としては、例えば数十ＭＨｚ〜数百ＭＨｚである。

入力端２１に前段側の回路から周波数Ｆ１の高周波信号が入力されると、この高周波信号に含まれるｎ（ｎは２以上の整数）倍の高調波のうち、３倍波に対しては、ＳＡＷ共振子４０のインピーダンスが最大になる。トランジスタ１の利得は既述の（１）式で表されるから、トランジスタ１における周波数と減衰量との関係については、図３の実線（Ａ）で示されるように通過特性のパターンのピークがＦ３になる。そしてＳＡＷ共振子４０は、通過特性パターンの山形形状が急峻であることから、周波数がＦ３の両側に離れるに連れて電力が急激に減衰する。

このため入力端２１に、図４（ａ）に示すスペクトルを有する高周波信号が入力されると、出力端２２からは図４（ｂ）に示す高周波信号が出力される。図４は、本実施の形態の理解を容易にするための模式的な図であり、入力側の高周波信号には、Ｆ１以外の周波数の信号が含まれている。また（ａ）、（ｂ）の縦軸のスケールは異なっている。

ここでＳＡＷ共振子４０の反共振点がＦ３に設定するとは、例えば実際の設計において前記反共振点Ｆ３をＦ３に設定する努力を行った結果の状態を指すものであり、周波数の数字が末端の数まで一致しているといった理論的な状態を指すものではない。従って反共振点がＦ３に設定されている状態は、当業者からみて、本発明の効果が得られる、現実的な状態を指すものである。
またＳＡＷ共振子４０の構成は、図２に限られるものではなく、縦結合型ＳＡＷ共振子などを用いてもよい。本発明の効果との関係から言えば、後段のバンドパスフィルタを設ける場合に、コレクタ側の同調回路であるＳＡＷ共振子４０とバンドパスフィルタとを合わせた回路規模が、同調回路として図６のようにＬＣ共振回路を用いた場合よりも小さくなっていることが必要である。なお、同調回路として用いられる共振子は、ＳＡＷに限られるものではなく、圧電基板の表面から内部に潜ったところを走る弾性波であってもよい。即ち、ＳＡＷ共振子を含めた上位概念として弾性波共振子を用いることが特徴であるということができる。

上述の実施形態によれば、ベース接地型のトランジスタを用いた周波数逓倍回路において、コレクタ側の同調回路としてＳＡＷ共振子４０を用いているので、既述のようにトランジスタ１の出力において高調波スプリアスの発生を抑えることができる。このため、図８に示したような後段側のバンドパスフィルタが不要になる。またバンドパスフィルタを設けたとしても、その回路規模を小さく抑えることができる。そしてインダクタやコンデンサの定数は部品のばらつきがあることから、図８の構成ではインダクタＬ０及びコンデンサＣ０の定数の組み合わせ作業を含む調整作業が煩雑であったが、ＳＡＷ共振子４０を用いる場合には、設計も含めて作業が容易になる。

[第２の実施形態]
第１の実施形態は、必要な周波数（例えばＦ３）の高周波信号の利得を大きくする技術であるが、第２の実施形態は、不要な周波数の高周波信号（例えばＦ３以外の高調波）の利得を小さくする技術である。
図５は、第２の実施形態を示しており、第１の実施形態と異なるところは、トランジスタ１のコレクタ側の同調回路として、ＳＡＷ共振子の代わりに図８に示すＬＣ共振回路を用いていること、トランジスタ１のエミッタ側に不要波にて並列共振を起こすＬＣ共振回路が接続されていること、にある。

この例においても周波数逓倍回路が入力側の高周波信号の周波数Ｆ１の３倍波を得ようとする回路であるとすると、同調回路４は、３倍波Ｆ３の周波数にて並列共振を起こすようにインダクタＬ１、コンデンサＣ１の定数が決められている。またトランジスタ１のエミッタとアースとの間には、例えば４つの同調回路６１、６２、６４、６５が接続されている。これら同調回路に関する末尾の数字は、入力端２１に入力される周波数Ｆ１に対するｎ次高調波の「ｎ」に対応させている。従って例えば同調回路６１は、反共振点(並列共振周波数)が周波数Ｆ１となるように、インダクタＬ１、コンデンサＣ１の回路定数が設定されたＬＣ並列共振回路ということになる。

従って周波数Ｆ１の高周波信号の高調波であって、３倍波を除く２倍波Ｆ１、４倍波Ｆ４、５倍波Ｆ５の高調波に対しては、各高調波に対応する同調回路が並列共振を起こし(反共振点となり)、トランジスタ１のエミッタ側のインピーダンスが最大になる。トランジスタ１の利得は既述の（１）式で表され、その分母が最大になることから、これら不要波（高調波Ｆ１、Ｆ２、Ｆ４、Ｆ５）の利得が最少になり、結果として不要な高調波のスプリアスを低減できることになる。従って第２の実施形態においても、後段側のバンドパスフィルタが不要になるか、バンドパスフィルタを用いたとしても回路規模を小さく抑えることができる効果がある。

また本発明は、第１の実施形態と第２の実施形態とを組み合わせた構成、例えば図５の回路において、同調回路４としてＳＡＷ共振子４０を設けるようにしてもよく、この場合には、より一層不要な高調波のスプリアスを抑えることができ、高性能な周波数逓倍回路を得ることができる。なお、本発明において逓倍波は、３倍波に限られるものではない。

[第３の実施形態]
本発明の第３の実施形態は、第２の実施形態と同様に、不要な周波数の高周波信号（例えばＦ３以外の高調波）の利得を小さくする技術である。図６は第３の実施形態を示しており、第２の実施形態がエミッタ接地型のトランジスタ回路として構成しているのに対し、第３の実施形態は、ベース接地型のトランジスタ回路として構成している。図６では、４つの同調回路６１、６２、６４、６５を互いに並列に接続した並列回路の一端側がトランジスタ１のエミッタに接続される点は第２の実施形態と同じであるが、当該並列回路の他端側が抵抗４３を介して接地されている。そして逓倍回路の入力端２１は、前記並列回路と抵抗４３との間にコンデンサ３１を介して接続Sされている。
この実施形態においても、第２の実施形態と同様の効果が得られる。また同調回路４としてＳＡＷ共振子４０を設けるようにしてもよい。

[第４の実施形態]
本発明の第４の実施形態は、第１の実施形態は、必要な周波数（例えばＦ３）の高周波信号の利得を大きくする技術である。図７は第４の実施形態を示しており、第１の実施形態がエミッタ接地型のトランジスタ回路として構成しているのに対し、第３の実施形態は、ベース接地型のトランジスタ回路として構成している。この実施形態においても、第１の実施形態と同様の効果が得られる。

１トランジスタ
２１入力端
２２出力端
４、４０同調回路
４１入力側電極部
４２出力側電極部
４３、４４反射器
Ｖｃｃ電源部
６１、６２、６４、６５同調回路

Claims

逓倍すべき高周波信号が入力される入力端と、
逓倍された高周波信号が出力される出力端と、
前記入力端にベースまたはエミッタが接続されると共に前記出力端にコレクタが接続された増幅用のＮＰＮ型トランジスタと、
電源部と前記トランジスタのコレクタとの間に介在し、反共振点が目的とする出力信号の周波数に設定された弾性波共振子と、を備えたことを特徴とする周波数逓倍回路。
逓倍すべき高周波信号が入力される入力端と、
逓倍された高周波信号が出力される出力端と、
前記入力端にベースまたはエミッタが接続されると共に前記出力端にコレクタが接続された増幅用のＮＰＮ型トランジスタと、
電源部と前記トランジスタのコレクタとの間に介在し、反共振点が目的とする出力信号の周波数に設定された同調回路と、
前記トランジスタのエミッタとアースとの間に設けられ、反共振点が目的とする出力信号の周波数以外の周波数であって、逓倍すべき高周波信号の高調波の周波数に設定された同調回路と、を備えたことを特徴とする周波数逓倍回路。