JP2014119354A

JP2014119354A - 電流検出回路

Info

Publication number: JP2014119354A
Application number: JP2012274961A
Authority: JP
Inventors: Hiroaki Michioka; 宏暁道岡; Shigeji Yamashita; 茂治山下
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2012-12-17
Filing date: 2012-12-17
Publication date: 2014-06-30
Anticipated expiration: 2032-12-17
Also published as: JP5839497B2

Abstract

【課題】検出対象電流のデューティー比が大きい場合でも、正確な電流検出が可能なカレントトランスを使用した電流検出回路及びそれを備える力率改善回路と並列運転の電源装置を実現することを目的とする。
【解決手段】カレントトランスの巻線の両端にその両端が接続された抵抗と、抵抗の一端にその一端が接続されたコンデンサと、コンデンサの他端と抵抗の他端とに接続されたＦＥＴとを備えるカレントトランスを使用した電流検出回路とし、好ましくはＦＥＴのゲートには、検出対象電流のパルス駆動信号の反転信号が入力され、ＦＥＴのソースはコンデンサの他端に接続され、ＦＥＴのドレインは抵抗の他端に接続されるものとする。
【選択図】図１

Description

本発明は、パルス幅に依存することなく、より正確な電流値を検出する電流検出回路及びそれを備える力率改善回路と並列運転の電源装置に関する。

下記特許文献１には、インバータの出力電流実効値を検出する場合に、その検出態様を変更することで、出力周波数の違いに拘らず１つの換算式を用いて、かつ出力電圧の変化があっても精度よく検出できるようにする発明が提案されている。

この文献による提案では、インバータの出力電流の実効値を、インバータ出力電圧により補正した換算式を用いて算出するように、インバータの出力電流を検出する電流検出手段と、この電流検出手段により検出された出力電流に基づいて、インバータの出力電圧で補正する予め設定された換算式により出力電流実効値を算出する出力電流実効値算出手段とを備えたインバータの出力電流実効値を検出する装置とすることが記載されている。

さらに具体的には、出力電流実効値算出手段において、電流検出手段により検出されたインバータの出力電流に基づき、そのインバータの出力電圧で補正する換算式により出力電流実効値が算出されることで、インバータの出力周波数に応じて場合分けした複数の換算式を使用せずとも済み、その場合分けのロジックは不要となる。

また、インバータの出力電圧で補正する換算式を用いて出力電流実効値が算出されるので、その出力電流実効値はインバータの出力電圧に応じて補正されたものとなり、その出力電圧が変化しても高精度で出力電流実効値を検出することができることが開示されている。

特許文献１の発明によれば、インバータの出力電流を検出し、その検出された出力電流からインバータの出力電圧で補正する換算式を用いて出力電流実効値を算出するようにしたことにより、インバータの出力周波数に応じて場合分けした複数の換算式を使用することなく、しかもインバータの出力電圧が変化しても高精度で、インバータの出力電流実効値を検出することができることが示されている。

特開平１０−０３８９２９号公報

従来のカレントトランスを使用した電流検出回路では、メインスイッチングのオン幅が広い場合すなわちデューティー比が大きい場合に、電流値が本来検出するべき電流値より低減された値が検出される。さらには、電流検出回路が備える順方向ダイオードにより、当該ダイオードの順方向電圧（Ｖ_Ｆ）だけ零点が低電圧側にオフセットされて検出される。

特に、力率改善回路においては、高力率とするためにブースト回路のオン・オフのデューティー比を大きくする傾向が顕著であり、このようなデューティー比の大きな電流をより正確に検出可能な電流検出回路が期待されている。

本発明は、上述した問題点に鑑み為された発明であって、検出対象電流のデューティー比が大きい場合でも、正確な電流検出が可能なカレントトランスを使用した電流検出回路及びそれを備える力率改善回路と並列運転の電源装置を実現することを目的とする。

本発明のカレントトランスを使用した電流検出回路は、カレントトランスの巻線の両端にその両端が接続された抵抗と、抵抗の一端にその一端が接続されたコンデンサと、コンデンサの他端と抵抗の他端とに接続されたＦＥＴとを備えることを特徴とする。

また、本発明の力率改善回路は、ブースト回路のパルス駆動を司るスイッチング素子の電流を測定するように、上述のカレントトランスを使用した電流検出回路を備えることを特徴とする。

また、本発明の電源回路は、並列接続された二つの同一の電源回路の出力電流を合算して出力する電源回路において、二つの電源回路の一次側のトランス巻線電流を各々測定する上述の電流検出回路を備えることを特徴とする。

検出対象電流のデューティー比が大きい場合でも、正確な電流検出が可能なカレントトランスを使用した電流検出回路及びそれを備える力率改善回路と並列運転の電源装置を実現できる。

第一の実施形態にかかる電流検出回路を含むスイッチング電源装置の構成概要を説明する概念図である。スイッチング電源装置の各部位の電圧と、スイッチング素子（Ｑ_１）及びスイッチング素子（Ｑ_２）のスイッチング動作と、の関係を説明するタイムチャート図であり、（ａ）が出力抵抗（Ｒ_０）の両端電圧（Ｖ_０）を説明するチャート図であり、（ｂ）がコンデンサ（Ｃ）の両端電圧（Ｖｃ）を説明するチャート図であり、（ｃ）がスイッチング素子（Ｑ_１）のゲートに入力されるパルス駆動信号（Ｐ_１）を説明するチャート図であり、（ｄ）がスイッチング素子（Ｑ_２）のゲートに入力されるパルス駆動信号（Ｐ_２）を説明するチャート図であり、（ｅ）が電流検出回路の出力電圧（Ｖ）を説明するタイムチャート図である。従来の電流検出回路の構成概要及びその応用回路例を説明する図であり、（ａ）がパルス電流（Ｉ_ｉｎ）をカレントトランスを利用して検出する電流検出回路の構成概要を説明し、（ｂ）が電流検出回路を利用した応用回路例の構成概要を説明する図である。従来の電流検出回路の動作特性の概要を説明するタイムチャート図であり、（ａ）がデューティー比が比較的小さい場合の従来の電流検出回路の動作特性の概要を説明するタイムチャート図であり、（ｂ）がデューティー比が比較的大きい場合の従来の電流検出回路の動作特性の概要を説明するタイムチャート図である。（ａ）は従来の整流ダイオードによる出力電圧値の順方向電圧（Ｖ_Ｆ）オフセット降下を説明する検出電流（Ｉ_ｉｎ）−出力電圧（Ｖ）相関図であり、（ｂ）は実施形態にかかる整流ダイオードによる出力電圧値の順方向電圧（Ｖ_Ｆ）オフセット降下が存在しない検出電流（Ｉ_ｉｎ）−出力電圧（Ｖ）相関関係を説明する図である。（ａ）は第二の実施形態にかかる電流検出回路を備えた力率改善回路の構成概要を説明する図であり、（ｂ）は、本実施形態にかかる力率改善回路のブースト回路への入力電圧に対する入力電流を説明する図であり、（ｃ）は、従来の不図示の力率改善回路のブースト回路への入力電圧に対する入力電流を説明する図である。（ａ）は第三の実施形態にかかる電流検出回路を備えた電源回路の構成概要を説明する図であり、（ｂ）は不図示の従来の電源回路の出力電流Ｉ_Ａ及び出力電流Ｉ_Ｂとメインスイッチング素子のオン時間（Ｔ）との関係を示す図であり、（ｃ）は第三の実施形態にかかる電流検出回路を備えた電源回路の出力電流Ｉ_Ａが出力電流Ｉ_Ｂとメインスイッチング素子のオン時間（Ｔ）との関係を示す図である。従来のカレントトランスを備える電流検出回路の電圧特性シミュレーションに用いた回路の構成概念図である。従来のカレントトランスを備える電流検出回路の電圧特性シミュレーションに用いた回路の計算結果を説明する図であり、（ａ）がメインスイッチング素子のデューティー比（Ｄ）が、０．４の場合の計算結果を説明し、（ｂ）がメインスイッチング素子のデューティー比（Ｄ）が、０．８の場合の計算結果を説明する図である。本実施形態のカレントトランスを備える電流検出回路の電圧特性シミュレーションに用いた回路の構成概念図である。本実施形態のカレントトランスを備える電流検出回路の電圧特性シミュレーションに用いた回路の計算結果を説明する図であり、（ａ）がメインスイッチング素子のデューティー比（Ｄ）が、０．４の場合の計算結果を説明し、（ｂ）がメインスイッチング素子のデューティー比（Ｄ）が、０．８の場合の計算結果を説明する図である。

実施形態では、片励磁方式に関するカレントトランスを使用した電流検出回路において、フライバック整流に同期整流回路を使用してオフセットや測定値のずれを解消することができる回路を提案する。

実施形態で示す電流検出回路は、典型的にはスイッチング動作電源装置に適用することで、精度の高い電流検出が可能となり、検出された精度の高い電流に基づいた電源制御が可能となる。

このため、本実施形態においては、同期整流素子とコンデンサ（Ｃ）を電流検出回路に追加し、フライバック整流に同期整流動作を遂行することで、嵩上げされた正確な電圧値をパルスで出力し、検出するべき本来の電流値とのずれとオフセットとを解消する。

（第一の実施形態）
図１は、第一の実施形態にかかる電流検出回路１１００を含むスイッチング電源装置１０００の構成概要を説明する概念図である。図１においては、スイッチング電源装置１０００の構成それ自体は、本願発明と関係する部位を除き極めて簡易に省略して記載している。

図１に示すように、スイッチング電源装置１０００は、トランス１３００の一次側巻線に流れる電流をパルス駆動するスイッチング素子（Ｑ_１）１２００を備える。また、スイッチング電源装置１０００は、トランス１３００の二次側巻線に直列接続及び並列接続された整流ダイオード１４００，１５００を備える。

また、スイッチング電源装置１０００は、出力する電気エネルギーを一時的に蓄える機能を有するインダクタ１６００と、出力波形を整える機能を有する平滑コンデンサ１７００とを備える。また、スイッチング電源装置１０００は、平滑コンデンサ１７００と並列接続になるように、出力端子間に負荷１８００が接続される。

第一の実施形態の電流検出回路１１００は、典型的にはスイッチング電源装置１０００の一次側巻線電流（Ｉ_ｉｎ）を測定する位置に、スイッチング素子（Ｑ_１）１２００と直列に配置されたカレントトランス１１４０を備える。

カレントトランス１１４０の二次側巻線の両端は、出力抵抗（Ｒ_０）１１３０の両端に接続される。また、出力抵抗（Ｒ_０）１１３０の一端はコンデンサ（Ｃ）１１２０に接続される。

また、電流検出回路１１００は、出力抵抗（Ｒ_０）１１３０の他端とコンデンサ（Ｃ）１１２０の他端との間に接続されたスイッチング素子（Ｑ_２）１１１０を備える。また、スイッチング素子（Ｑ_２）１１１０は、ＭＯＳＦＥＴ等の各種ＦＥＴで構成してもよい。

また、図１から理解できるように、スイッチング素子（Ｑ_２）１１１０のドレインが出力抵抗（Ｒ_０）１１３０の他端に接続され、スイッチング素子（Ｑ_２）１１１０のソースがコンデンサ（Ｃ）１１２０の他端に接続される。

また、出力抵抗（Ｒ_０）１１３０の他端とコンデンサ（Ｃ）１１２０の他端とは、電流検出回路１１００の出力端子となる。図１においては、電流検出回路１１００の出力端の接続先は特に示していない。しかし、電流検出回路１１００の出力は、スイッチング電源装置１０００の各種駆動制御のために用いることができ、例えばスイッチング素子（Ｑ_１）１２００の各種駆動制御に利用することも可能である。

図１において、スイッチング電源装置１０００は、スイッチング素子（Ｑ_１）１２００のオン・オフのパルス駆動により、トランス１３００の二次側に出力電力をコンバートするコンバーターとして動作する。

また、スイッチング素子（Ｑ_１）１２００のゲートに入力されるパルス駆動信号（Ｐ_１）の反転信号である反転パルス駆動信号（Ｐ_２）を、電流検出回路１１００のスイッチング素子（Ｑ_２）１１１０のゲートに入力するものとする。

すなわち、パルス駆動信号（Ｐ_１）でパルス駆動されるスイッチング素子（Ｑ_１）１２００がスイッチング電源装置１０００のメインスイッチングＦＥＴであり、パルス駆動信号（Ｐ_２）でパルス駆動されるスイッチング素子（Ｑ_２）１１１０が電流検出回路１１００の電流検出回路ＦＥＴであるということもできる。

上述の構成により、電流検出回路１１００の出力電圧（Ｖ）は、スイッチング素子（Ｑ_２）１１１０のオフ期間において、出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）とコンデンサ（Ｃ）１１２０の両端電圧（Ｖｃ）との和となるので、パルス幅に拘わらず検出値のずれを生じることがない。

また、電流検出回路１１００は、順方向の整流ダイオードを備えないので、順方向の微小なオフセットの影響を受けることがない。このため、極めて正確な電流を検出することが可能となる。

なお、図１においては、スイッチング電源装置１０００のトランス１３００の一次側巻線を流れる一次側巻線電流を（Ｉ_ｉｎ）とし、カレントトランス１１４０の二次側巻線を流れる二次側巻線電流を（Ｉ_０）とし、出力抵抗（Ｒ_０）１１３０の両端電圧を（Ｖ_０）とし、コンデンサ（Ｃ）１１２０の両端電圧を（Ｖｃ）として図中に示している。また、理解を容易にするためにスイッチング素子（Ｑ_２）１１１０の寄生ダイオードを図中にスイッチング素子（Ｑ_２）１１１０の右横に小さく示した。

図２は、スイッチング電源装置１０００の各部位の電圧と、スイッチング素子（Ｑ_１）１２００及びスイッチング素子（Ｑ_２）１１１０のスイッチング動作と、の関係を説明するタイムチャート図である。

図２（ａ）が出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）を説明するチャート図であり、図２（ｂ）がコンデンサ（Ｃ）１１２０の両端電圧（Ｖｃ）を説明するチャート図である。

また、図２（ｃ）がスイッチング素子（Ｑ_１）１２００のゲートに入力されるパルス駆動信号（Ｐ_１）を説明するチャート図であり、図２（ｄ）がスイッチング素子（Ｑ_２）１１１０のゲートに入力されるパルス駆動信号（Ｐ_２）を説明するチャート図である。また、図２（ｅ）が電流検出回路１１００の出力電圧（Ｖ）を説明するチャート図である。

図２（ａ）において、出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）は、図２（ａ）にハッチング部（Ａ）で示す面積であるオン期間の電圧・時間積がハッチング部（Ｂ）で示すオフ期間の面積である電圧・時間積と同一、すなわち（面積Ａ）＝（面積Ｂ）となるように動作する。

換言すれば、（面積Ａ）＝（面積Ｂ）となる位置に零バーが位置するように平均値で動作するものであり、（面積Ａ）＝（面積Ｂ）となるように図２（ａ）零バーの位置が上下に移動するといえる。零バーの位置が上下に移動すると、出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）の正電圧側のピーク値は、変動することとなる。

また、図２（ａ）に示すオン期間の正電圧値とオフ期間の負電圧値（Ｖ_Ｂ）との差、すなわち出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）ピークｔｏピーク値（Ｖ_ＡＢ）が、コンデンサ（Ｃ）１１２０の両端電圧（Ｖｃ）の値に対応する。また、図２（ａ）から理解できるように、出力抵抗（Ｒ_０）１１３０の正電圧値は、（（Ｖ_０）−負電圧（Ｖ_Ｂ））であり、見かけ上「負電圧（Ｖ_Ｂ）」だけ嵩下げされた値となる。

図２（ｂ）において、コンデンサ（Ｃ）１１２０の両端電圧（Ｖｃ）は、スイッチング素子（Ｑ_１）１２００やスイッチング素子（Ｑ_２）１１１０のオン・オフに拘わらず、（Ｖｃ）で略一定である。また、コンデンサ（Ｃ）１１２０の両端電圧（Ｖｃ）は、出力抵抗（Ｒ_０）１１３０の負電圧（Ｖ_Ｂ）に等しい。

また、図２（ｃ）において、スイッチング素子（Ｑ_１）１２００のゲートに入力されるパルス駆動信号（Ｐ_１）は、オン期間とオフ期間とが交互に繰り返されるが、デューティー比がやや大きいものとして、すなわちオン期間がオフ期間より長いものとして説明している。

また、図２（ｄ）から理解できるように、スイッチング素子（Ｑ_２）１１１０のゲートに入力されるパルス駆動信号（Ｐ_２）は、オン期間とオフ期間とが交互に繰り返されるが、デューティー比がやや小さいものとして、すなわちオン期間がオフ期間より短いものとして説明している。ここで、スイッチング素子（Ｑ_２）１１１０のゲートに入力されるパルス駆動信号（Ｐ_２）は、スイッチング素子（Ｑ_１）１２００のゲートに入力されるパルス駆動信号（Ｐ_１）の反転信号である。

また、図２（ｅ）に示すように、電流検出回路１１００の出力電圧（Ｖ）は、スイッチング素子（Ｑ_１）１２００のゲートに入力されるパルス駆動信号（Ｐ_１）のオン期間において、出力電圧Ｖ_１（≒Ｖ_ＡＢ）でパルス出力される。また、電流検出回路１１００の出力電圧（Ｖ）は、スイッチング素子（Ｑ_１）１２００のゲートに入力されるパルス駆動信号（Ｐ_１）のオフ期間においては、零である。

図２から理解できるように、電流検出回路１１００の出力電圧（Ｖ）は、パルスの出力電圧Ｖ_１（≒Ｖ_ＡＢ）であり、すなわち出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）にコンデンサ（Ｃ）１１２０の両端電圧（Ｖｃ）が加算された電圧値が出力電圧Ｖ_１（≒Ｖ_ＡＢ）として出力されるものとなる。

換言すれば、図２（ａ）に示す負電圧（Ｖ_Ｂ）に相当するコンデンサ（Ｃ）１１２０の両端電圧（Ｖｃ）が加算されて、出力抵抗（Ｒ_０）１１３０のピークｔｏピークの両端電圧（Ｖ_ＡＢ）が、パルス状のプラス電圧として出力される。

これにより、図１には不図示の整流ダイオードによる順方向の電圧降下（図２（ｅ）においては（Ｖ_Ｆ）だけ嵩下げされた破線で示した）の影響を受けることはなく、電流検出回路１１００は正確な電流検知を遂行可能となる。

仮に、スイッチング素子（Ｑ_２）１１１０のゲートに入力されるパルス駆動信号（Ｐ_２）がないと仮定した場合には、図２（ｅ）に示す実線の出力電圧（Ｖ）は、図２（ｅ）に破線で示すように順方向電圧（Ｖ_Ｆ）だけ全体的に（Ｖ_Ｆ）だけ嵩下げされるものとなる。

また、電流検出回路１１００の出力電圧（Ｖ）は、上述のように出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）にコンデンサ（Ｃ）１１２０の両端電圧（Ｖｃ）が加算された電圧値が出力電圧Ｖ_１（≒Ｖ_ＡＢ）として出力される。

従って、カレントトランス１１４０の二次側巻線の線間容量の影響等に起因するリセット時間の不足を考慮する必要はなく、デューティー比を最大限にまで大きくした場合でも、零点の上方移動による電流検出値の見かけ上の低下を招来することはない。

より具体的には、スイッチング素子（Ｑ_１）１２００のゲートにパルス駆動信号（Ｐ_１）が入力されると、トランス１３００の一次側巻線に一次電流（Ｉ_ｉｎ）が流れる。

この一次電流（Ｉ_ｉｎ）は、カレントトランス１１４０の一次側巻線にも流れることとなるので、カレントトランス１１４０の二次側巻線に起電力を生じ、カレントトランス１１４０の二次側巻線にその両端を接続された出力抵抗（Ｒ_０）１１３０に励磁電流（Ｉ_０）が流れる。

また、励磁電流（Ｉ_０）により出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）は、図２（ａ）に示すように（Ｉ_０・Ｒ_０）となる（Ｖ_０＝Ｉ_０・Ｒ_０）。本実施形態においては、パルス駆動信号（Ｐ_１）のオフ期間において出力抵抗（Ｒ_０）１１３０に発生した負電圧（Ｖ_Ｂ）に相当する負電圧（Ｖｃ）を、パルス駆動信号（Ｐ_２）をオンとすることでコンデンサ（Ｃ）１１２０に充電する。

また、コンデンサ（Ｃ）１１２０に充電された当該負電圧（Ｖｃ）を、パルス駆動信号（Ｐ_１）のオン期間において、出力抵抗（Ｒ_０）１１３０の両端電圧（Ｖ_０）に加算して、電流検出回路１１００の出力電圧（Ｖ_１＝Ｖ_ＡＢ）として出力する。これにより、本実施形態においては、図２（ａ）に示す零バーが上に移動した状態ではなく、図２（ｅ）に示すように一定となるので、電流検出が不安定となることはない。

なお、高速応答性が必要とされる場合にはコンデンサ（Ｃ）１１２０の容量を比較的小さくし、高速応答性が必要とされない場合にはコンデンサ（Ｃ）１１２０の容量を比較的大きくしてもよい。

ここで、比較のために従来の電流検出回路及びその応用例について図３を用いて簡単に説明する。図３は、従来の電流検出回路３０００の構成概要及びその応用回路例３１００を説明する図であり、図３（ａ）がパルス電流（Ｉ_ｉｎ）をカレントトランス３０４０を利用して検出する電流検出回路３０００の構成概要を説明し、図３（ｂ）が電流検出回路３０００を利用した応用回路例３１００の構成概要を説明する図である。

図３（ａ）において、カレントトランス（ＣＴ）３０４０は一次側巻線：二次側巻線が１：Ｎで構成されて、カレントトランス（ＣＴ）３０４０の一次側巻線３０４３に流れるパルス電流（Ｉ_ｉｎ）を検出する。

カレントトランス（ＣＴ）３０４０の二次側巻線３０４２には励磁電流（Ｉ_０）が流れ、励磁電流（Ｉ_０）＝（パルス電流（Ｉ_ｉｎ）／Ｎ）である。また、電流検出回路３０００は、カレントトランス（ＣＴ）３０４０の二次側巻線３０４２にその両端が接続された抵抗（Ｒ）３０１０と、アノードが二次側巻線３０４２の一端及び抵抗（Ｒ）３０１０の一端に接続されカソードが出力端子に接続された整流ダイオード３０２０を備える。

図３（ａ）においては、整流ダイオード３０２０の順方向降下電圧を（Ｖ_Ｆ）として示している。また、電流検出回路３０００は、整流ダイオード３０２０のカソードにその一端が接続され、他端が二次側巻線３０４２の他端及び抵抗（Ｒ）３０１０の他端に接続された出力抵抗（Ｒ_０）３０３０を備える。ここで、出力抵抗（Ｒ_０）３０３０は、抵抗（Ｒ）３０１０に比べて十分に小さいものとする。

出力抵抗（Ｒ_０）３０３０の一端は電流検出回路３０００の出力端子の高電圧側であり出力抵抗（Ｒ_０）３０３０の他端は電流検出回路３０００の出力端子の低電圧側である。

図３（ａ）に示すように、従来の電流検出回路３０００は、パルス電流（Ｉ_ｉｎ）をカレントトランス３０４０で検出する場合に、パルス電流（Ｉ_ｉｎ）のオフ期間においてカレントトランス３０４０をリセットする。

すなわち、カレントトランス３０４０の二次側巻線３０４２はインダクタンス（Ｌ）を有しているので、パルス電流（Ｉ_ｉｎ）がオフとなった後も所定の期間は電気エネルギーが残存し磁場も残存する。このため、カレントトランス３０４０を残存磁場が零とする初期状態にリセットするためには、ある程度の所定時間が必要となる。

また、図３（ｂ）に示すように、従来の電流検出回路３０００を用いた応用回路例３１００では、スイッチング素子３１５０とトランス３１６０の一次側巻線とが直列に接続されて、両者の間にカレントトランス３１４０の一次側巻線３１４３が配置される。

また、図３（ｂ）において、トランス３１６０の二次側巻線の一端には整流ダイオ−ド３１７０が接続され、整流ダイオ−ド３１７０のカソードにはインダクタ３１８０の一端が接続され、インダクタ３１８０の他端には負荷３１９９が接続される。

また、負荷３１９９の両端に並列接続された平滑コンデンサ３１９０と、整流ダイオ−ド３１７０のカソードにそのカソードが接続され、そのアノードがトランス３１６０の二次側巻線の他端に接続されるダイオード３１７１とを備える。

また、図３（ｂ）において、カレントトランス（ＣＴ）３１４０は一次側巻線：二次側巻線が１：Ｎで構成されて、カレントトランス（ＣＴ）３１４０の一次側巻線３１４３に流れるパルス電流（Ｉ_ｉｎ）を検出する。

カレントトランス（ＣＴ）３１４０の二次側巻線３１４２には励磁電流（Ｉ_０）が流れ、励磁電流（Ｉ_０）＝（パルス電流（Ｉ_ｉｎ）／Ｎ）である。また、カレントトランス（ＣＴ）３１４０の二次側巻線３１４２にその両端が接続された抵抗（Ｒ）３１１０と、アノードが二次側巻線３１４２の一端及び抵抗（Ｒ）３１１０の一端に接続されカソードが出力端子に接続された整流ダイオード３１２０を備える。

図３（ｂ）においては、整流ダイオード３１２０の順方向降下電圧を（Ｖ_Ｆ）とする。また、整流ダイオード３１２０のカソードにその一端が接続され、他端が二次側巻線３１４２の他端及び抵抗（Ｒ）３１１０の他端に接続された出力抵抗（Ｒ_０）３１３０を備える。ここで、出力抵抗（Ｒ_０）３１３０は、抵抗（Ｒ）３１１０に比べて十分に小さいものとする。

出力抵抗（Ｒ_０）３１３０の一端は電流検出回路の出力端子の高電圧側であり出力抵抗（Ｒ_０）３１３０の他端は電流検出回路の出力端子の低電圧側である。

次に、図３で説明した従来の電流検出回路３０００の動作特性について図４を用いて説明する。図４は、従来の電流検出回路３０００の動作特性の概要を説明するタイムチャート図である。図４（ａ）がデューティー比が比較的小さい場合の従来の電流検出回路３０００の動作特性の概要を説明するタイムチャート図である。

また、図４（ｂ）がデューティー比が比較的大きい場合の従来の電流検出回路３０００の動作特性の概要を説明するタイムチャート図である。図４において、横軸は時間であり、縦軸はカレントトランス３０４０の二次側巻線３０４２の高圧側端の起電圧を示す。

図４（ａ）から理解できるように、期間（Ｔ_１）における起電圧と時間（Ｔ_１）との積が面積Ａとなる。また、期間（１−Ｔ_１）におけるマイナス側の起電圧と時間（１−Ｔ_１）との積が面積Ｂとなる。

また、図４（ａ）に示すように、起電圧がマイナス側である期間（１−Ｔ_１）におけるマイナス側のピーク値は、カレントトランス３０４０の二次側巻線３０４２の励磁電流を（Ｉ_Ｌ）とすれば、（Ｉ_Ｌ）・Ｒとなる。

また、図４（ａ）における零バーは、面積Ａと面積Ｂとが等しくなる位置で決定される。すなわち、面積Ａと面積Ｂとが等しくなるように動作して決定された零バーの位置を基準として、正電圧側の面積Ａのパルスの正電圧ピーク値に対応する値が、出力電圧値として検出される。このため、面積Ａと面積Ｂとが等しくなるように零バーが上方に移動すれば、検出される電圧値は見かけ上小さいものとなる。

図４（ａ）においてはデューティー比が比較的小さいことから、リセット期間となる期間（１−Ｔ_１）が比較的長い。このため、カレントトランス３０４０をリセットするだけの必要時間が確保されて、次に正電圧側の起電圧が生じる時点（期間（１−Ｔ_１）の終了時点であり、期間（Ｔ_１）の開始時点）において、リセットが完了した位置が零バーの位置に戻っていることが理解できる。

一方、順方向の整流ダイオード３０２０の順方向降下電圧（Ｖ_Ｆ）の影響は、図４（ａ）に示す起電圧全体に亘ってオフセット降下電圧として反映されることとなる。従って、正電圧側の出力電圧としては、（Ｖ_Ｆ）だけ全体的に低減され、図４（ａ）に実線で示す出力電圧（Ｖ）が出力されることとなる。

この場合に、整流ダイオード３０２０の順方向降下電圧（Ｖ_Ｆ）のオフセットの影響を受けない図４（ａ）に破線で示した（（Ｖ）＋（Ｖ_Ｆ））の正側の電圧が、検出されることが本来望ましいものといえる。

また、図４（ｂ）に説明するように、比較的デューティー比が大きな期間（Ｔ_２）における起電圧と時間（Ｔ_２）との積が面積Ａ’となる。また、期間（１−Ｔ_２）におけるマイナス側の起電圧と時間（１−Ｔ_２）との積が面積Ｂ’となる。

また、起電圧がマイナス側である期間（１−Ｔ_２）におけるマイナス側のピーク値は、カレントトランス３０４０の二次側巻線３０４２の励磁電流を（Ｉ_Ｌ）とすれば、（Ｉ_Ｌ）・Ｒとなる。

また、図４（ｂ）における零バーは、面積Ａ’と面積Ｂ’とが等しくなる位置で決定される。すなわち、面積Ａ’と面積Ｂ’とが等しくなるように動作して決定された零バーの位置を基準として、正電圧側の面積Ａ’のパルスの正電圧ピーク値に対応する値が、出力電圧値として検出される。

図４（ｂ）においてはデューティー比が比較的大きいことから、面積Ａ’が比較的大きいのに対し、リセット期間となる期間（１−Ｔ_２）が比較的短い。このため、カレントトランス３０４０をリセットするだけの必要時間が確保されず、次に正電圧側の起電圧が生じる時点（期間（１−Ｔ_２）の終了時点であり、期間（Ｔ_２）の開始時点）において、リセットが未完了となり零バーの位置に戻りきれていないことが理解できる。

つまり、デューティー比が比較的大きく検出電流のパルス幅が広い場合には、カレントトランスの巻線容量（カレントトランスの巻線の線間容量等）に起因する残存磁場等のリセットが完全には遂行できなくなり、零バーがずれて検出レベルが変化する。

すなわち、比較的大きい面積Ａ’に相当する面積Ｂ’を、比較的短い期間（１−Ｔ_２）において生成しなければいけないことから、面積Ａ’と面積Ｂ’とのバランスをとるために零バーの位置が上方にシフトされることとなる。このため、零バーの上方シフト量に相当する電圧値が、本来検出するべき出力値から低減されて出力されることとなり、見かけ上の検出値としてはシフト量相当分だけ低減された出力となる。

一方、順方向の整流ダイオード３０２０の順方向降下電圧（Ｖ_Ｆ）の影響は、図４（ｂ）に示す起電圧全体に亘ってオフセット降下電圧として反映されることとなる。従って、正電圧側の出力電圧としては、（Ｖ_Ｆ）だけ低減され、図４（ｂ）に実線で示す出力電圧（Ｖ）が出力されることとなる。

この場合に、整流ダイオード３０２０の順方向降下電圧（Ｖ_Ｆ）のオフセットの影響を受けない図４（ｂ）に破線で示した（（Ｖ）＋（Ｖ_Ｆ））の正側の電圧が、検出されることが本来望ましいものといえる。

上述したように、従来の電流検出回路においては、整流ダイオードによるオフセット電圧降下分が出力電圧に反映されているとともに、デューティー比が大きな場合には見かけ上の出力電圧値がさらに小さく出力されることとなっていた。本実施形態においては、このような低減された出力電圧値となることを回避し、極めて正確な電流検出を可能とする。

図５（ａ）は従来の整流ダイオードによる出力電圧値の順方向電圧（Ｖ_Ｆ）オフセット降下を説明する検出電流（Ｉ_ｉｎ）−出力電圧（Ｖ）相関図であり、図５（ｂ）は実施形態にかかる整流ダイオードによる出力電圧値の順方向電圧（Ｖ_Ｆ）オフセット降下が存在しない検出電流（Ｉ_ｉｎ）−出力電圧（Ｖ）相関関係を説明する図である。

図５（ａ）から理解できるように、従来の電流検出回路においては、検出対象となる電流（Ｉ_ｉｎ）が、整流ダイオードの順方向電圧（Ｖ_Ｆ）に対応する値を超えるまでは、電流検出をすることができない。また、出力電圧（Ｖ）には、常に、整流ダイオードの順方向電圧（Ｖ_Ｆ）に相当するオフセットがマイナス分として反映される。

すなわち、図５（ａ）に示す従来の電流検出は、整流ダイオードの順方向電圧（Ｖ_Ｆ）を超えるまでは電流が検出されず、整流ダイオードの順方向電圧（Ｖ_Ｆ）を超えてから、電流増大分に比例して出力電圧が増大する。

一方、図５（ｂ）から理解できるように、本実施形態の電流検出回路においては、検出対象となる電流（Ｉ_ｉｎ）が、整流ダイオードの順方向電圧（Ｖ_Ｆ）に対応する値を超える以前の微小領域においても、電流検出をすることができる。

また、検出された出力電圧（Ｖ）には、整流ダイオードの順方向電圧（Ｖ_Ｆ）に相当するオフセットがマイナス分として反映されていない。このため、本実施形態の電流検出回路においては、微小な電流であっても極めて精緻な電流検出を遂行できるものとなる。

（第二の実施形態）
図６（ａ）は、第二の実施形態にかかる電流検出回路６１００を備えた力率改善回路６０００の構成概要を説明する図である。力率改善回路６０００は、電源制御部６２００を備え、ブースト回路のメインスイッチング素子６３００のスイッチング制御を行う。

力率改善回路６０００は、交流電源の電力を整流した後、ブースト回路で昇圧動作を遂行して出力する。電流検出回路６１００の構成及び動作は、第一の実施形態で説明した電流検出回路１１００と同一であるのでここでは説明を省略する。

図６（ａ）において、電源制御部６２００は、乗算器（Ｍ）や電流アンプ、コンパレータ（ＰＷＭ）、電圧エラーアンプ（誤差増幅器）等を含む。図６（ａ）に示すように、入力検出回路の出力と電圧エラーアンプの出力とは乗算器で掛け合わされ、電流検出回路６１００の出力と共に電流アンプに入力された後、コンパレータにおいて三角波と比較されてＰＷＭ信号に変換される。また、ブースト回路のスイッチング素子６３００は、当該ＰＷＭ信号で駆動される。

また、力率改善回路６０００のブースト回路は、スイッチング素子６０３０とインダクタ（Ｌ１）と整流ダイオード（Ｄ１）と平滑コンデンサ（Ｃ１）とを備え、いわゆるＤＣ−ＤＣコンバーターの機能を有する。また、ブースト回路の高圧側出力端Ｖ_０＋と低圧側出力端Ｖ_０−との間には、不図示の負荷が接続される。

また、力率を改善するためには、入力電圧の波形に近似した波形を有する入力電流とすることが好ましい。入力電圧の波形に近似した波形を有する入力電流とするためには、入力電圧の正弦波が零点である時点から電流を流すことが好ましい。また、電源制御部６２００は、メインスイッチング素子６３００のデューティー比を可能な限り「１」に近づけて、ブースト回路における昇圧を増大させる制御を遂行する。

ブースト回路のメインスイッチング素子６３００を駆動するＰＷＭ信号は、上述したように、デューティー比が極めて１に近い大きな値に制御されて駆動されることが少なくない。すなわち、力率改善回路６０００の電源制御部６２００は、高力率を得るためにメインスイッチング素子６３００のデューティー比を大きくして、そのスイッチング動作を制御する。

第二の実施形態の力率改善回路６０００は、メインスイッチング素子６３００に直列に配置されたカレントトランスを備える電流検出回路６１００により、極めて微小な検出電流にも緻密に対応することができるので、入力電圧の正弦波が略零点である時点から電流を検出することが可能となる。このため、電源制御部６２００は検出された微小電流に基づいて、より精緻なスイッチング制御を遂行可能となる。

このように、第二の実施形態の力率改善回路６０００は、デューティー比を最大限にまで大きく広げることが可能であることに加え、電流検出も略零点から可能となる。図６（ｂ）は、本実施形態にかかる力率改善回路６０００のブースト回路への入力電圧に対する入力電流を説明する図であり、図６（ｃ）は、従来の不図示の力率改善回路のブースト回路への入力電圧に対する入力電流を説明する図である。

図６（ｂ）から理解できるように、本実施形態の力率改善回路６０００においては、入力電圧に対する入力電流の波形が実質的に同一であり、時間軸（横軸）に対しても各波の開始時点及びピーク位置が互いに一致している。

一方、図６（ｃ）から理解できるように、従来の不図示の力率改善回路においては、入力電圧に対する入力電流の波形が実質的に同一ではなく、時間軸（横軸）に対しても各波の開始時点が入力電圧と入力電流との間で一致していない。

すなわち、従来の不図示の力率改善回路においては、正弦波の入力電圧に対して、その零点近傍の入力電流が欠落した波形となっている。このため、入力電流全体としてもスムースさが欠けてトレンチが観察され、零点近傍で一定の欠落期間により力率が低下していることが理解できる。

（第三の実施形態）
図７（ａ）は、第三の実施形態にかかる電流検出回路７５００（１），７５００（２）を備えた電源回路７０００の構成概要を説明する図である。電源回路７０００は、二つの同一の絶縁型電源回路Ａ，Ｂが並列出力となるように接続されて構成されている。

また、電源回路７０００は、絶縁型電源回路Ａの出力電流Ｉ_Ａと絶縁型電源回路Ｂの出力電流Ｉ_Ｂとが等しくなるように調整するための電流バランス線７１００を備える。電流バランス線７１００の一端は絶縁型電源回路Ａの電源制御部７２００（１）に接続され、電流バランス線７１００の他端は絶縁型電源回路Ｂの電源制御部７２００（２）に接続される。

電源制御部７２００（１），７２００（２）は、各々二つの電流アンプとＰＷＭとして機能するコンパレータとを備えるがその構成の詳細な説明は省略する。電源制御部７２００（１）は、絶縁型電源回路Ａの出力電圧のフィードバック入力及び電流バランス線７１００からの入力を受けて、出力電流Ｉ_Ａが出力電流Ｉ_Ｂと等しくなるようにメインスイッチング素子７３００（１）のオン・オフ駆動を遂行する。

また、電源制御部７２００（２）は、絶縁型電源回路Ｂの出力電圧のフィードバック入力及び電流バランス線７１００からの入力を受けて、出力電流Ｉ_Ｂが出力電流Ｉ_Ａと等しくなるようにメインスイッチング素子７３００（２）のオン・オフ駆動を遂行する。

また、第三の実施形態の電流検出回路７５００（１）は、その一次側巻線が、メイントランスの一次側巻線とメインスイッチング素子７３００（１）との間に直列に接続されるカレントトランスを備える。また、電流検出回路７５００（１）のカレントトランスの二次側巻線は出力抵抗Ｒ_０と並列に接続される。

また、第三の実施形態の電流検出回路７５００（１）は、メインスイッチング素子７３００（１）の駆動信号の反転信号によりスイッチング駆動される電流検出回路スイッチング素子７４００（１）を備える。出力抵抗Ｒ_０の一端はコンデンサを介して接地され、出力抵抗Ｒ_０の他端は電流検出回路スイッチング素子７４００（１）のドレインに接続される。

また、電流検出回路スイッチング素子７４００（１）のソースは接地され、出力抵抗Ｒ_０の他端及び電流検出回路スイッチング素子７４００（１）のドレインは、電源制御部７２００（１）にフィードバック入力される。電流検出回路７５００（１）それ自体の構成及び動作は、第一の実施形態と第二の実施形態とで既に説明した電流検出回路の構成及び動作と同じであるのでここでは説明を省略する。

また、第三の実施形態の電流検出回路７５００（２）は、その一次側巻線が、メイントランスの一次側巻線とメインスイッチング素子７３００（２）との間に直列に接続されるカレントトランスを備える。また、電流検出回路７５００（２）のカレントトランスの二次側巻線は出力抵抗Ｒ_０と並列に接続される。

また、第三の実施形態の電流検出回路７５００（２）は、メインスイッチング素子７３００（２）の駆動信号の反転信号によりスイッチング駆動される電流検出回路スイッチング素子７４００（２）を備える。出力抵抗Ｒ_０の一端はコンデンサを介して接地され、出力抵抗Ｒ_０の他端は電流検出回路スイッチング素子７４００（２）のドレインに接続される。

また、電流検出回路スイッチング素子７４００（２）のソースは接地され、出力抵抗Ｒ_０の他端及び電流検出回路スイッチング素子７４００（２）のドレインは、電源制御部７２００（２）にフィードバック入力される。電流検出回路７５００（２）それ自体の構成及び動作は、第一の実施形態と第二の実施形態とで既に説明した電流検出回路の構成及び動作と同じであるのでここでは説明を省略する。

また、図７（ｂ）は不図示の従来の並列運転の電源回路の出力電流Ｉ_Ａ及び出力電流Ｉ_Ｂとメインスイッチング素子のオン時間（Ｔ）との関係を示す図であり、図７（ｃ）は第三の実施形態にかかる電流検出回路７５００（１），７５００（２）を備えた並列運転の電源回路７０００の出力電流Ｉ_Ａが出力電流Ｉ_Ｂとメインスイッチング素子のオン時間（Ｔ）との関係を示す図である。

図７（ｂ）から理解できるように、従来の並列運転の電源回路においては、微小電流領域において、出力電流Ｉ_Ａと出力電流Ｉ_Ｂとが同一とならない出力電流となっていた。すなわち従来の電流検出回路は、整流ダイオードを備え、整流ダイオードの順方向下降電圧がオフセットとして存在するため、負荷電流が微小電流である場合においていわば不感領域が存在し、その電源制御部が出力電流Ｉ_Ｂと出力電流Ｉ_Ａとを同一に制御しきれない領域があった。

一方、図７（ｃ）に示す第三の実施形態の電源回路７０００の電流特性においては、電流検出回路７５００（１），７５００（２）が整流ダイオードを備えず、整流ダイオードの順方向下降電圧がオフセットとして存在しない。このため、負荷電流が微小電流である場合おいても電流を正確に検出し、電源制御部７２００（１）と電源制御部７２００（２）とが出力電流Ｉ_Ａと出力電流Ｉ_Ｂとを微小電流領域においても正確に同一に制御することが可能となる。

なお、図７（ｂ），（ｃ）に示すように従来の並列運転の電源回路において出力電流Ｉ_Ａと出力電流Ｉ_Ｂとの合算値は、出力電流Ｉ_Ｂが零の期間において、並列運転の電源回路７０００の出力電流Ｉ_Ａまたは出力電流Ｉ_Ｂと、実質的に同一の出力電流となる。

（シミュレーションによる確認）
図８は、従来のカレントトランス８３００を備える電流検出回路８５００の電圧特性シミュレーションに用いた回路８０００の構成概念図である。図８においては、シミュレーション用の回路概念を示すために、模式化された回路構成を簡略化して示している。

図８から理解できるように、カレントトランス８３００を備える従来の電流検出回路８５００の電圧特性シミュレーションに用いた回路８０００は、カレントトランス８３００の一次側巻線：二次側巻線の比が１：１５０と設定した。

また、カレントトランス８３００の一次側巻線に直列に挿入されたメインスイッチング素子８２００のデューティー比（Ｄ）が、０．４の場合と、より広げられた０．８の場合と、について計算を遂行した。

また、カレントトランス８３００の一次側巻線に流れる電流をＩ_ｉｎとし、カレントトランス８３００の二次側巻線の励起電圧をＶ_１とし、順方向に設けられた整流ダイオード８１４２の順方向降下電圧を０．６Ｖとし、負荷としての抵抗を１０オームとした。また、シミュレーションでは、図８に示すようにカレントトランス８３００の二次側巻線のインダクタンスを設定している。また、負荷としての抵抗端の電圧をＶ_２とした。

図９は、従来のカレントトランスを備える電流検出回路８５００の電圧特性シミュレーションに用いた回路８０００の計算結果を説明する図であり、（ａ）がメインスイッチング素子８２００のデューティー比（Ｄ）が、０．４の場合の計算結果を説明し、（ｂ）がメインスイッチング素子８２００のデューティー比（Ｄ）が、０．８の場合の計算結果を説明する図である。

デューティー比（Ｄ）が、０．４の場合には図９（ａ）に示すように、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）に対応して、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）が生じる。また、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間は、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）が負側に大きく触れて、当該負側のピーク値は、（Ｉ_Ｌ・Ｒ）である。

また、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が流れる期間（Ｔ_１）と、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間（１−Ｔ_１）とにおいて、各々ハッチングで示した面積が等しくなるように、零バーの位置が決定される。

また、図９（ａ）から理解できるように、負荷としての抵抗端の電圧（Ｖ_２）は、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）の正側の電圧に対応して正側の電圧が生じる。一方、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）が負側の場合には、負荷としての抵抗端の電圧（Ｖ_２）は、零となる。

また、デューティー比（Ｄ）が、０．８の場合には図９（ｂ）に示すように、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）に対応して、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）が生じる。また、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間は、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）が負側に小さく触れて、当該負側のピーク値は、（Ｉ_Ｌ・Ｒ）である。

また、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が流れる期間（Ｔ_２）と、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間（１−Ｔ_２）とにおいて、各々ハッチングで示した面積が等しくなるように、零バーの位置が決定される。

図９（ｂ）においては、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が流れる期間（Ｔ_２）が、カレントトランス８３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間（１−Ｔ_２）よりも十分に大きいので、零バーの位置が図９（ａ）に示す場合よりも紙面上方に嵩上げされている。この結果、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）が見かけ上、小さくなる。

また、図９（ｂ）から理解できるように、負荷としての抵抗端の電圧（Ｖ_２）は、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）の正側の電圧に対応して正側の電圧が生じる。一方、カレントトランス８３００の二次側巻線の励起電圧（Ｖ_１）が負側の場合には、負荷としての抵抗端の電圧（Ｖ_２）は、零となる。

また、図１０は、本実施形態のカレントトランス９３００を備える電流検出回路９５００の電圧特性シミュレーションに用いた回路９０００の構成概念図である。図１０においては、シミュレーション用の回路概念を示すために、模式化された回路構成を簡略化して示している。

図１０において、本実施形態のカレントトランスを備える電流検出回路９５００の電圧特性シミュレーションに用いた回路９０００は、カレントトランス９３００の一次側巻線：二次側巻線の比を従来と同様に、１：１５０と設定した。

また、カレントトランス９３００の一次側巻線に直列に挿入されたメインスイッチング素子９２００のデューティー比（Ｄ）を従来と同様に、０．４の場合と、より広げられた０．８の場合とについて計算を遂行した。

また、カレントトランス９３００の一次側巻線に流れる電流をＩ_ｉｎとし、カレントトランス９３００の二次側巻線の励起電圧を出力抵抗（Ｒ_４（１０オーム））の電圧とし、負荷としての抵抗（Ｒ_６）を１０オームとした。また、シミュレーションでは、図１０に示すようにカレントトランス９３００の二次側巻線のインダクタンスを設定している。また、負荷としての抵抗端の電圧を抵抗（Ｒ_６（１０オーム））の電圧とした。

なお、図１０に説明するように、電流検出回路９５００には、出力抵抗（Ｒ_４）と直列にコンデンサ（Ｃ_２）が備えられる。コンデンサ（Ｃ_２）は、従来では図９（ｂ）に示すように見かけ上嵩下げされる二次側巻線の励起電圧（Ｖ_１）を補償する機能を有する。

図１１は、本実施形態のカレントトランス９３００を備える電流検出回路９５００の電圧特性シミュレーションに用いた回路９０００の計算結果を説明する図であり、（ａ）がメインスイッチング素子９２００のデューティー比（Ｄ）が、０．４の場合の計算結果を説明し、（ｂ）がメインスイッチング素子９２００のデューティー比（Ｄ）が、０．８の場合の計算結果を説明する図である。

デューティー比（Ｄ）が、０．４の場合には図１１（ａ）に示すように、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）に対応して、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）が生じる。また、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間は、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）が負側に小さな一定値となる。

また、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が流れる期間（Ｔ_１）と、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間（１−Ｔ_１）とにおいて、各々ハッチングで示した面積が等しくなるように、零バーの位置が決定される。

また、図１１（ａ）から理解できるように、負荷としての抵抗（Ｒ_６）端の電圧は、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）の正側の電圧に対応して正側の電圧が生じる。一方、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）が負側の場合には、負荷としての抵抗（Ｒ_６）端の電圧は、零となる。なお、コンデンサ（Ｃ_２）の電圧は、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零となる瞬間に弱冠の下振れが観察されるものの、大凡一定であることが理解できる。

また、デューティー比（Ｄ）が、０．８の場合には図１１（ｂ）に示すように、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）に対応して、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）が生じる。また、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間は、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）が負側にやや大きな一定値となる。

また、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が流れる期間（Ｔ_２）と、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間（１−Ｔ_２）とにおいて、各々ハッチングで示した面積が等しくなるように、零バーの位置が決定される。

図１１（ｂ）においては、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が流れる期間（Ｔ_２）が、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零の期間（１−Ｔ_２）よりも十分に大きいので、零バーの位置が図１１（ａ）に示す場合よりも紙面上方に嵩上げされている。この結果、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）が見かけ上、小さくなる。

また、図１１（ｂ）から理解できるように、負荷としての抵抗（Ｒ_６）端の電圧は、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）の正側の電圧に対応して正側の電圧が生じる。

本実施形態においては、見かけ上嵩下げされるカレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）を補償する機能を有するコンデンサ（Ｃ_２）を備えるので、負荷としての抵抗（Ｒ_６）端の電圧はオフセット降下電圧もなく、かつデューティー比の増大に依存して低減されることもない。

すなわち、図１１（ｂ）に示すカレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）の正負電圧間ピークｔｏピークの値が、負荷としての抵抗（Ｒ_６）端の正側の電圧値として、出力されることとなる。

一方、カレントトランス９３００の二次側巻線の励起電圧（出力抵抗（Ｒ_４）の電圧）が負側の場合には、負荷としての抵抗端（Ｒ_６）の電圧は、零となる。なお、コンデンサ（Ｃ_２）の電圧は、カレントトランス９３００の一次側巻線に流れる電流（Ｉ_ｉｎ）が零となる瞬間に弱冠の下振れが観察されるものの、大凡一定であることが理解できる。

上述の各実施形態で例示した電流検出回路１１００を含むスイッチング電源装置１０００等は、各実施形態での説明に限定されるものではなく、各実施形態で説明する技術思想の範囲内かつ自明な範囲内で、適宜その構成や動作及び動作方法等を変更することができる。

また、説明の便宜上各実施形態ごとに個別に説明しているが、各実施形態の構成を適宜組み合わせて適用し、またその動作も自明な範囲内で適宜組み合わせてアレンジしてもよい。

本発明のスイッチング電源装置は、絶縁型ＤＣ−ＤＣコンバーターを含む各種の電源装置として広く適用できる。

１０００・・スイッチング電源装置、１１００・・電流検出回路、１１１０・・スイッチング素子（Ｑ_２）、１１２０・・コンデンサ（Ｃ）、１１３０・・出力抵抗（Ｒ_０）、１１４０・・カレントトランス、１２００・・スイッチング素子（Ｑ_１）、１３００・・トランス、１４００・・整流ダイオード、１５００・・整流ダイオード、１６００・・インダクタ、１７００・・平滑コンデンサ、１８００・・負荷。

Claims

カレントトランスの巻線の両端にその両端が接続された抵抗と、
前記抵抗の一端にその一端が接続されたコンデンサと、
前記コンデンサの他端と前記抵抗の他端とに接続されたＦＥＴとを備える
ことを特徴とするカレントトランスを使用した電流検出回路。
請求項１に記載の電流検出回路において、
前記ＦＥＴのゲートには、検出対象電流のパルス駆動信号の反転信号が入力され、
前記ＦＥＴのソースは前記コンデンサの他端に接続され、
前記ＦＥＴのドレインは前記抵抗の他端に接続される
ことを特徴とするカレントトランスを使用した電流検出回路。
請求項３に記載の電流検出回路において、
前記ＦＥＴのソース−ドレイン間の電圧が、検出電圧として出力される
ことを特徴とするカレントトランスを使用した電流検出回路。
請求項１乃至請求項３のいずれか一項に記載の電流検出回路において、
前記抵抗の両端電圧と前記コンデンサの両端電圧とが加算された電圧が、検出電圧として出力される
ことを特徴とするカレントトランスを使用した電流検出回路。
ブースト回路のパルス駆動を司るスイッチング素子の電流を測定するように、請求項１乃至請求項４のいずれか一項に記載の電流検出回路を備える
ことを特徴とする力率改善回路。
並列接続された二つの同一の電源回路の出力電流を合算して出力する並列運転の電源回路において、
前記二つの電源回路の一次側のトランス巻線電流を各々測定する請求項１乃至請求項４のいずれか一項に記載の電流検出回路を備える
ことを特徴とする並列運転の電源回路。