JP2014116764A - Audio signal transmission device - Google Patents
Audio signal transmission device Download PDFInfo
- Publication number
- JP2014116764A JP2014116764A JP2012268947A JP2012268947A JP2014116764A JP 2014116764 A JP2014116764 A JP 2014116764A JP 2012268947 A JP2012268947 A JP 2012268947A JP 2012268947 A JP2012268947 A JP 2012268947A JP 2014116764 A JP2014116764 A JP 2014116764A
- Authority
- JP
- Japan
- Prior art keywords
- audio signal
- data
- level
- signal
- array data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、オーディオデータをワード単位で交互にシリアルに配列してなる配列データと、前記配列データのワードデータを識別するためのワードクロックと、前記配列データのビットデータを識別するためのビットクロックとで構成されるデジタルオーディオ信号を伝送するオーディオ信号伝送装置に関する。 The present invention relates to array data obtained by serially arranging audio data in word units alternately, a word clock for identifying the word data of the array data, and a bit clock for identifying the bit data of the array data The audio signal transmission apparatus which transmits the digital audio signal comprised by these.
オーディオ装置において、デジタルオーディオ信号をデジタルインターフェースからＤＡＣ（デジタル−アナログ変換器）に伝送する際のフォーマットとして、Ｉ２Ｓといったシリアルデータフォーマットが存在する。 In an audio apparatus, there is a serial data format such as I2S as a format for transmitting a digital audio signal from a digital interface to a DAC (digital-analog converter).
図４は、Ｉ２Ｓのデジタルオーディオ信号を示す図である。Ｉ２Ｓのデジタルオーディオ信号は、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータとを混合したオーディオデータＤＡＴＡ（以下、ＤＡＴＡ信号という。）と、このＤＡＴＡ信号のワードデータを識別するためのワードクロックＬＲＣＫ（以下、ＬＲＣＫ信号という。）と、オーディオデータＤＡＴＡのビットデータを識別するためのビットクロックＢＣＬＫ（以下、ＢＣＬＫ信号という。）とで構成されている。 FIG. 4 is a diagram illustrating an I2S digital audio signal. The I2S digital audio signal includes audio data DATA (hereinafter referred to as a DATA signal) obtained by mixing L-channel audio data and R-channel audio data, and a word clock LRCK (for identifying word data of the DATA signal). Hereinafter, the signal is composed of an LRCK signal) and a bit clock BCLK (hereinafter referred to as a BCLK signal) for identifying bit data of the audio data DATA.
より具体的には、ＤＡＴＡ信号は、同一のサンプリング位置のＬチャンネルのデータＤＬｉとＲチャンネルのデータＤＲｉとをペアにし、各ペアをサンプリング順に配列したシリアルのデータ（ＤＬ１／ＤＲ１、ＤＬ２／ＤＲ２、…ＤＬｍ／ＤＲｍ）である。なお、データＤＬｉ、ＤＲｉは、それぞれｎビットデータで構成され、このｎビットデータが１ワードデータに相当する。 More specifically, the DATA signal includes serial data (DL1 / DR1, DL2 / DR2,...) In which L channel data DLi and R channel data DRi at the same sampling position are paired and each pair is arranged in sampling order. ... DLm / DRm). The data DLi and DRi are each composed of n-bit data, and this n-bit data corresponds to 1-word data.
ＬＲＣＫ信号は、ＤＡＴＡ信号の１ワードデータＤＬｉ／ＤＲｉを１周期とするクロックであり、図４では、ＬＲＣＫ信号のハイレベルの期間がＤＡＴＡ信号のＬチャンネルのワードデータＤＬｉに同期し、ＬＲＣＫ信号のローレベルの期間がＤＡＴＡ信号のＲチャンネルのワードデータＤＲｉに同期している。ＢＣＬＫ信号は、ＤＡＴＡ信号のビットデータに同期したクロックである。 The LRCK signal is a clock in which one word data DLi / DRi of the DATA signal is one cycle. In FIG. 4, the high level period of the LRCK signal is synchronized with the L channel word data DLi of the DATA signal, and the LRCK signal The low level period is synchronized with the word data DRi of the R channel of the DATA signal. The BCLK signal is a clock synchronized with the bit data of the DATA signal.
ここで、デジタルインターフェースとＤＡＣとの間を絶縁することを考える。通常は高速フォトカプラ等の素子が使用される。しかしながら、フォトカプラは、特殊なデバイスであり入手性に難があり、高価である。そこで、安価な絶縁素子として、パルストランスを使用することが考えられる。ＬＲＣＫ信号や、ＢＣＬＫ信号は、オフセットを有する交流信号と見なすことができるので、パルストランスによって絶縁することが可能である。しかしながら、ＤＡＴＡ信号は、例えば、オーディオ信号が無音である場合、各ビットデータが全て０になってしまうので、交流信号ではなく、直流信号となってしまう。その結果、ＤＡＴＡ信号については、パルストランスで絶縁することができない場合がある。 Here, consider insulation between the digital interface and the DAC. Usually, an element such as a high-speed photocoupler is used. However, the photocoupler is a special device, difficult to obtain, and expensive. Therefore, it is conceivable to use a pulse transformer as an inexpensive insulating element. Since the LRCK signal and the BCLK signal can be regarded as AC signals having an offset, they can be insulated by a pulse transformer. However, for example, when the audio signal is silent, all the bit data becomes 0, so that the DATA signal is not an AC signal but a DC signal. As a result, the DATA signal may not be insulated with a pulse transformer.
本発明は上記従来の課題を解決するためになされたものであり、その目的は、オーディオデータをワード単位で交互にシリアルに配列してなる配列データと、前記配列データのワードデータを識別するためのワードクロックと、前記配列データのビットデータを識別するためのビットクロックとで構成されるデジタルオーディオ信号をパルストランスによって絶縁することができるオーディオ信号伝送装置を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to identify array data obtained by alternately arranging audio data serially in units of words and word data of the array data. It is an object of the present invention to provide an audio signal transmission apparatus capable of insulating a digital audio signal composed of a word clock and a bit clock for identifying bit data of the array data by a pulse transformer.
本発明の好ましい実施形態によるオーディオ信号伝送装置は、オーディオデータをワード単位で交互にシリアルに配列してなる配列データと、前記配列データのビットデータを識別するためのビットクロックと、を少なくとも含んで構成される第１のデジタルオーディオ信号が入力される入力手段と、前記第１のデジタルオーディオ信号の前記配列データから、前記配列データが一方のレベルの場合に、前記ビットクロックの一方のレベルの期間に前記配列データの他方のレベルおよび一方のレベルを順番に含み、かつ、前記ビットクロックの他方のレベルの期間に前記配列データの一方のレベルおよび他方のレベルを順番に含み、さらに、前記配列データが他方のレベルの場合に、前記ビットクロックの一方のレベルの期間に前記配列データの一方のレベルおよび他方のレベルを順番に含み、かつ、前記ビットクロックの他方のレベルの期間に前記配列データの他方のレベルおよび一方のレベルを順番に含む配列データを少なくとも含む第２のオーディオ信号を生成する変調手段と、前記変調手段からの前記第２のオーディオ信号を後段回路に供給するパルストランスと、を備える。 An audio signal transmission apparatus according to a preferred embodiment of the present invention includes at least array data in which audio data is alternately and serially arranged in word units, and a bit clock for identifying bit data of the array data. A period of one level of the bit clock when the arrangement data is one level from the arrangement means for inputting the configured first digital audio signal and the arrangement data of the first digital audio signal Including the other level and one level of the array data in order, and sequentially including the one level and the other level of the array data in a period of the other level of the bit clock. In the other level, the array data is output during one level of the bit clock. And a second audio signal including at least array data that sequentially includes the other level and the one level of the array data in a period of the other level of the bit clock. And a pulse transformer for supplying the second audio signal from the modulation means to a subsequent circuit.
第２のオーディオ信号は、第１のデジタルオーディオ信号の配列データが一方のレベルの場合に、ビットクロックの一方のレベルの期間に配列データの他方のレベルおよび一方のレベルを順番に含み、かつ、ビットクロックの他方のレベルの期間に配列データの一方のレベルおよび他方のレベルを順番に含む。また、第１のデジタルオーディオ信号の配列データが他方のレベルの場合に、ビットクロックの一方のレベルの期間に配列データの一方のレベルおよび他方のレベルを順番に含み、かつ、ビットクロックの他方のレベルの期間に配列データの他方のレベルおよび一方のレベルを順番に含む。なお、上記の通り、ビットクロックは、第１のデジタルオーディオ信号の配列データを識別するために、１つの配列データの間に少なくとも、一方のレベルの期間と、他方のレベルの期間と、を含むことになる。 The second audio signal includes the other level and one level of the sequence data in order during one level of the bit clock when the sequence data of the first digital audio signal is one level, and One level and the other level of the array data are sequentially included in the period of the other level of the bit clock. In addition, when the arrangement data of the first digital audio signal is at the other level, one level of the arrangement data and the other level are sequentially included in the period of one level of the bit clock, and the other of the bit clocks The period of the level includes the other level and one level of the array data in order. As described above, the bit clock includes at least one level period and the other level period between one array data in order to identify the array data of the first digital audio signal. It will be.
ここで、オーディオ信号が無音（振幅値が０）である場合に、第１のオーディオデータは、「００００００００・・・」と「０」が続き、直流信号となってしまう。しかし、第２のオーディオ信号は、例えば、第１のオーディオデータが「０」であれば、ビットクロックが「０」の期間に「１」および「０」を順番に含み、かつ、その次のビットクロックが「１」の期間に「０」および「１」を順番に含むように変調される。同様に、第２のオーディオ信号は、第１のオーディオデータが「１」であれば、ビットクロックが「０」の期間に「０」および「１」を順番に含み、かつ、ビットクロックが「１」の期間に「１」および「０」を順番に含むように変調される。 Here, when the audio signal is silent (amplitude value is 0), the first audio data continues with “00000000...” And “0” and becomes a DC signal. However, for example, if the first audio data is “0”, the second audio signal includes “1” and “0” in order during the period in which the bit clock is “0”, and the next The bit clock is modulated so as to include “0” and “1” in order during the period of “1”. Similarly, if the first audio data is “1”, the second audio signal includes “0” and “1” in order during the period when the bit clock is “0”, and the bit clock is “ Modulation is performed so that “1” and “0” are included in order in the period of “1”.
その結果、オーディオ信号が無音（振幅値が０）である場合に、第１のオーディオデータが「００００００００・・・」と「０」が続いても、第２のオーディオ信号では、ビットクロックが「０」と「１」とを繰り返す間に、「１」および「０」が順番に含まれ、かつ、「０」および「１」が順番に含まれることになる。第１のオーディオデータが「１１１１１１・・・」と「１」が続いても、同様である。従って、第２のオーディオ信号は交流信号と見なすことが可能となり、第２のオーディオ信号を、パルストランスを使用して絶縁することができる。 As a result, when the audio signal is silent (the amplitude value is 0), even if the first audio data continues with “00000000...” And “0”, the bit clock of the second audio signal is “ While repeating “0” and “1”, “1” and “0” are included in order, and “0” and “1” are included in order. Even if the first audio data continues with “111111...” And “1”, the same applies. Therefore, the second audio signal can be regarded as an AC signal, and the second audio signal can be isolated using a pulse transformer.
本発明の好ましい実施形態によるオーディオ信号伝送装置は、変調手段が、ビットクロックを逓倍して４倍ビットクロックを生成する逓倍手段を含み、４倍ビットクロックにしたがって、配列データの一方のレベルから他方のレベルへ順番に切り換えて、あるいは、配列データの他方のレベルから一方のレベルへ順番に切り換えて、配列データを少なくとも含む第２のオーディオ信号を生成する。 In an audio signal transmission apparatus according to a preferred embodiment of the present invention, the modulation means includes multiplication means for multiplying the bit clock to generate a quadruple bit clock, and from one level of the array data to the other according to the quadruple bit clock. The second audio signal including at least the array data is generated by sequentially switching to the other level or sequentially switching from the other level of the array data to the one level.
変調手段の逓倍手段は、ビットクロックを逓倍して４倍ビットクロックを生成するので、第２のオーディオ信号は、第１のオーディオ信号の期間に、４倍ビットクロックに基づく少なくとも「１００１」または「０１１０」というオーディオデータを含むことになる。 The multiplication means of the modulation means multiplies the bit clock to generate a quadruple bit clock, so that the second audio signal is at least “1001” or “based on the quadruple bit clock during the first audio signal period. The audio data “0110” is included.
上記の通り、オーディオ信号が無音（振幅値が０）である場合に、第１のオーディオデータは、「００００００００・・・」と「０」が続き、直流信号となってしまう。しかし、第２のオーディオ信号は、第１のオーディオデータ「０」に対応して必ず「１００１」というオーディオデータとなるので、その結果、第２のオーディオ信号は交流信号と見なすことが可能となる。第１のオーディオデータが「１１１１１１・・・」と「１」が続いても、同様である。従って、第２のオーディオ信号を、パルストランスを使用して絶縁することができる。 As described above, when the audio signal is silent (the amplitude value is 0), the first audio data continues with “00000000...” And “0” and becomes a DC signal. However, since the second audio signal is always audio data “1001” corresponding to the first audio data “0”, the second audio signal can be regarded as an AC signal. . Even if the first audio data continues with “111111...” And “1”, the same applies. Therefore, the second audio signal can be isolated using a pulse transformer.
好ましい実施形態においては、オーディオ信号伝送装置は、前記パルストランスから供給される前記第２のオーディオ信号から、前記第１のデジタルオーディオ信号の配列データと一致する配列データを生成する復調手段をさらに備える。 In a preferred embodiment, the audio signal transmission device further includes demodulation means for generating array data matching the array data of the first digital audio signal from the second audio signal supplied from the pulse transformer. .
したがって、パルストランスを通した後の第２のオーディオ信号から、元の第１のデジタルオーディオ信号の配列データと一致する配列データを生成して、後段に供給することができる。 Therefore, array data that matches the array data of the original first digital audio signal can be generated from the second audio signal after passing through the pulse transformer, and supplied to the subsequent stage.
好ましい実施形態においては、オーディオ信号伝送装置は、前記復調手段が、前記第２のオーディオ信号および前記ビットクロックから第１のデジタルオーディオ信号の前記配列データと一致する配列データを生成するフリップフロップ回路手段を含む。 In a preferred embodiment, in the audio signal transmission apparatus, the demodulating means generates flip-flop circuit means for generating array data matching the array data of the first digital audio signal from the second audio signal and the bit clock. including.
この場合、復調手段のフリップフロップ回路が、変調された第２のオーディオ信号とビットクロックから第１のオーディオ信号に変換する（復調する）ので、復調手段がビットクロックをさらに逓倍する逓倍回路を備える必要が無い。 In this case, since the flip-flop circuit of the demodulating means converts (demodulates) the modulated second audio signal and bit clock into the first audio signal, the demodulating means further includes a multiplication circuit for further multiplying the bit clock. There is no need.
本発明は上記構成を有することにより、オーディオデータの配列データと、配列データのビットデータを識別するためのビットクロックのみを用いてデジタルオーディオ信号をパルストランスによって絶縁することができるオーディオ信号伝送装置を提供することができる。 According to the present invention, an audio signal transmission apparatus capable of insulating a digital audio signal by a pulse transformer using only the bit data for identifying the array data of the audio data and the bit data of the array data by having the above configuration. Can be provided.
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態によるオーディオ信号伝送装置１を示すブロック図である。
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings. However, the present invention is not limited to these embodiments. FIG. 1 is a block diagram showing an audio
オーディオ信号伝送装置１には、Ｉ２Ｓといったシリアルデータフォーマットの第１のデジタルオーディオ信号が入力される。
The audio
図４は、Ｉ２Ｓのデジタルオーディオ信号を示す図である。Ｉ２Ｓのデジタルオーディオ信号は、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータとを混合したオーディオデータＤＡＴＡ（以下、ＤＡＴＡ信号という。）と、このＤＡＴＡ信号のワードデータを識別するためのワードクロックＬＲＣＫ（以下、ＬＲＣＫ信号という。）と、オーディオデータＤＡＴＡのビットデータを識別するためのビットクロックＢＣＬＫ（以下、ＢＣＬＫ信号という。）とで構成されている。 FIG. 4 is a diagram illustrating an I2S digital audio signal. The I2S digital audio signal includes audio data DATA (hereinafter referred to as a DATA signal) obtained by mixing L-channel audio data and R-channel audio data, and a word clock LRCK (for identifying word data of the DATA signal). Hereinafter, the signal is composed of an LRCK signal) and a bit clock BCLK (hereinafter referred to as a BCLK signal) for identifying bit data of the audio data DATA.
より具体的には、ＤＡＴＡ信号は、同一のサンプリング位置のＬチャンネルのデータＤＬｉとＲチャンネルのデータＤＲｉとをペアにし、各ペアをサンプリング順に配列したシリアルのデータ（ＤＬ１／ＤＲ１、ＤＬ２／ＤＲ２、…ＤＬｍ／ＤＲｍ）である。なお、データＤＬｉ、ＤＲｉは、それぞれｎビットデータで構成され、このｎビットデータが１ワードデータに相当する。 More specifically, the DATA signal includes serial data (DL1 / DR1, DL2 / DR2,...) In which L channel data DLi and R channel data DRi at the same sampling position are paired and each pair is arranged in sampling order. ... DLm / DRm). The data DLi and DRi are each composed of n-bit data, and this n-bit data corresponds to 1-word data.
ＬＲＣＫ信号は、ＤＡＴＡ信号の１ワードデータＤＬｉ／ＤＲｉを１周期とするクロックであり、図４では、ＬＲＣＫ信号のハイレベルの期間がＤＡＴＡ信号のＬチャンネルのワードデータＤＬｉに同期し、ＬＲＣＫ信号のローレベルの期間がＤＡＴＡ信号のＲチャンネルのワードデータＤＲｉに同期している。ＢＣＬＫ信号は、ＤＡＴＡ信号のビットデータに同期したクロックである。 The LRCK signal is a clock in which one word data DLi / DRi of the DATA signal is one cycle. In FIG. 4, the high level period of the LRCK signal is synchronized with the L channel word data DLi of the DATA signal, and the LRCK signal The low level period is synchronized with the word data DRi of the R channel of the DATA signal. The BCLK signal is a clock synchronized with the bit data of the DATA signal.
図１に示すように、オーディオ信号伝送装置１は、変調部２と、パルストランス３と、復調部４と、ＤＡＣ５とを概略備えている。復調部４およびＤＡＣ５は後段回路を構成する。
As shown in FIG. 1, the audio
変調部２は、第１のデジタルオーディオ信号のＤＡＴＡ信号、ＢＣＬＫ信号、ＬＲＣＫ信号が供給される。変調部２は、ＢＣＬＫ信号を逓倍してビットクロックの４倍の周波数の４倍ＢＣＬＫ信号を生成する（図示しない）逓倍回路を含む。変調部２は、第１のデジタルオーディオ信号のＤＡＴＡ信号から、ＢＣＬＫ信号および４倍ＢＣＬＫ信号を使用して、変調された第２のオーディオ信号ＤＡＴＡ’を生成する。
The
図２は、第１のオーディオ信号ＤＡＴＡと、第２のオーディオ信号ＤＡＴＡ’とを示す模式図である。図２（ａ）および図２（ｂ）は、ＢＣＬＫ信号に１周期に対応する第１のオーディオ信号ＤＡＴＡが、それぞれ「０」と「１」の場合である。第１のオーディオ信号ＤＡＴＡは、ＢＣＬＫ信号の立ち上がりにおいて、それぞれ「０」と「１」の値になっている。また、図２の例では、ＢＣＬＫ信号の１周期の間に４周期を含む４倍ＢＣＬＫ信号を、点線で記載している。したがって、変調部２は、４倍ＢＣＬＫ信号に基づいて、第１のオーディオ信号ＤＡＴＡから第２のオーディオ信号ＤＡＴＡ’を生成することができる。
FIG. 2 is a schematic diagram showing the first audio signal DATA and the second audio signal DATA ′. FIGS. 2A and 2B show the cases where the first audio signal DATA corresponding to one period of the BCLK signal is “0” and “1”, respectively. The first audio signal DATA has values of “0” and “1”, respectively, at the rising edge of the BCLK signal. In the example of FIG. 2, a quadruple BCLK signal including four cycles in one cycle of the BCLK signal is indicated by a dotted line. Therefore, the
第２のオーディオ信号ＤＡＴＡ’は、第１のデジタルオーディオ信号ＤＡＴＡが一方のレベル「０」の場合には、図２（ａ）に示すように、ＢＣＬＫ信号の一方のレベル「０」の期間に第１のデジタルオーディオ信号ＤＡＴＡの他方のレベル「１」および一方のレベル「０」を順番に含み、かつ、ＢＣＬＫ信号の他方のレベル「１」の期間に第１のデジタルオーディオ信号ＤＡＴＡの一方のレベル「０」および他方のレベル「１」を順番に含むように変調される。すなわち、第１のデジタルオーディオ信号ＤＡＴＡが、「００・・・」である場合、ＬチャンネルのデータＤＬｉの補数は、「１００１１００１・・・・・・」となる。 When the first digital audio signal DATA is one level “0”, the second audio signal DATA ′ is in the period of one level “0” of the BCLK signal as shown in FIG. The other level “1” and one level “0” of the first digital audio signal DATA are sequentially included, and one of the first digital audio signals DATA is included in the period of the other level “1” of the BCLK signal. It is modulated to include level “0” and the other level “1” in order. That is, when the first digital audio signal DATA is “00...”, The complement of the L-channel data DLi is “10011001.
また、第２のオーディオ信号ＤＡＴＡ’は、第１のデジタルオーディオ信号ＤＡＴＡが他方のレベル「１」の場合には、図２（ｂ）に示すように、ＢＣＬＫ信号の他方のレベル「１」の期間に第１のデジタルオーディオ信号ＤＡＴＡの一方のレベル「０」および他方のレベル「１」を順番に含み、かつ、ＢＣＬＫ信号の一方のレベル「０」の期間に第１のデジタルオーディオ信号ＤＡＴＡの他方のレベル「１」および一方のレベル「０」を順番に含むように変調される。すなわち、第１のデジタルオーディオ信号ＤＡＴＡが、「１１・・・」である場合、ＬチャンネルのデータＤＬｉの補数は、「０１１００１１０・・・・・・」となる。 Further, when the first digital audio signal DATA is at the other level “1”, the second audio signal DATA ′ has the other level “1” of the BCLK signal as shown in FIG. The period includes one level “0” of the first digital audio signal DATA and the other level “1” in order, and the period of one level “0” of the BCLK signal includes the first digital audio signal DATA. The other level “1” and one level “0” are modulated in order. That is, when the first digital audio signal DATA is “11...”, The complement of the L-channel data DLi is “01100110.
パルストランス３は、絶縁素子である。パルストランス３は、第１のデジタルオーディオ信号のうちのＬＲＣＫ信号およびＢＣＬＫ信号が供給され、ＬＲＣＫ信号およびＢＣＬＫ信号を後段回路である復調部４およびＤＡＣ５に供給する。また、パルストランス３は、変調部２から、第２のオーディオ信号ＤＡＴＡ’が供給され、第２のオーディオ信号ＤＡＴＡ’を後段回路である復調部４に供給する。
The
復調部４は、パルストランス３から、第２のオーディオ信号ＤＡＴＡ’が供給される。復調部４は、また、パルストランス３から、ＢＣＬＫ信号やＬＲＣＫ信号が供給される。復調部４は、供給された２のオーディオ信号ＤＡＴＡ’から、ＢＣＬＫ信号を使用して、図２および図４に示す第１のデジタルオーディオ信号のうちのＤＡＴＡ信号を生成する。生成した第１のデジタルオーディオ信号のＤＡＴＡ信号が、ＤＡＣ５に供給される。
The
図３は、復調部４が含むＤフリップフロップ回路を説明する図である。より具体的には、図３（ａ）に示すＤフリップフロップ回路は、第２のオーディオ信号ＤＡＴＡ’およびＢＣＬＫ信号を使用して、第１のオーディオ信号ＤＡＴＡと一致するオーディオ信号ＤＡＴＡを出力する。なお、図３（ｂ）は、Ｄフリップフロップ回路の特性表である。Ｄフリップフロップ回路は、ＢＣＬＫ信号の立ち上がりエッジで第２のオーディオ信号ＤＡＴＡ’の値が、図示する端子Ｑへの出力として保持される。したがって、図２および図３から明らかなように、復調部４は、第２のオーディオ信号ＤＡＴＡ’およびＢＣＬＫ信号を使用して、第１のオーディオ信号ＤＡＴＡと一致するオーディオ信号ＤＡＴＡを出力することができる。
FIG. 3 is a diagram for explaining a D flip-flop circuit included in the
復調部４がＤフリップフロップ回路を含む場合には、復調部４がＢＣＬＫ信号をさらに逓倍する逓倍回路を備える必要が無いという利点がある。もちろん、Ｄフリップフロップ回路は、他の論理回路の組み合わせで構成しても良い。復調部４は、パルストランス３から供給される第２のオーディオ信号ＤＡＴＡ’を、第１のオーディオ信号ＤＡＴＡと一致するオーディオ信号ＤＡＴＡを出力するものであれば、他の構成によってもよい。
When the
ＤＡＣ５は、パルストランス３から、第１のデジタルオーディオ信号のうちのＬＲＣＫ信号およびＢＣＬＫ信号が供給される。ＤＡＣ５は、復調部４から、第１のデジタルオーディオ信号ＤＡＴＡに一致するデジタルオーディオ信号が供給される。ＤＡＣ５は、供給された第１のデジタルオーディオ信号ＤＡＴＡを、ＬＲＣＫ信号およびＢＣＬＫ信号を使用してアナログオーディオ信号（Ｌチャンネルのアナログオーディオ信号およびＲチャンネルのアナログオーディオ信号）に変換し、さらに後段（例えば、増幅回路など）に供給する。
The
オーディオ信号伝送装置１の作用効果を説明する。
上記の通り、第２のオーディオ信号ＤＡＴＡ’は、例えば、第１のオーディオ信号ＤＡＴＡが「０」であれば、ＢＣＬＫ信号が「０」の期間に「１」および「０」を順番に含み、かつ、その次のＢＣＬＫ信号が「１」の期間に「０」および「１」を順番に含むように変調される。同様に、第２のオーディオ信号ＤＡＴＡ’は、第１のオーディオ信号ＤＡＴＡが「１」であれば、ＢＣＬＫ信号が「０」の期間に「０」および「１」を順番に含み、かつ、ＢＣＬＫ信号が「１」の期間に「１」および「０」を順番に含むように変調される。
The effects of the audio
As described above, for example, if the first audio signal DATA is “0”, the second audio signal DATA ′ includes “1” and “0” in order during the period when the BCLK signal is “0”. Further, the next BCLK signal is modulated so as to include “0” and “1” in order during the period of “1”. Similarly, if the first audio signal DATA is “1”, the second audio signal DATA ′ includes “0” and “1” in order during the period when the BCLK signal is “0”, and BCLK The signal is modulated to include “1” and “0” in order during the “1” period.
ここで、オーディオ信号が無音（振幅値が０）である場合に、第１のオーディオ信号ＤＡＴＡは、「００００００００・・・」と「０」が続き、直流信号となってしまう。しかし、変調部２で変調された第２のオーディオ信号ＤＡＴＡ’は、ＢＣＬＫ信号が「０」と「１」とを繰り返す間に、「１」および「０」が順番に含まれ、かつ、「０」および「１」が順番に含まれることになる。第１のオーディオ信号ＤＡＴＡが「１１１１１１・・・」と「１」が続いても、同様である。従って、第２のオーディオ信号ＤＡＴＡ’は交流信号と見なすことが可能となり、第２のオーディオ信号ＤＡＴＡ’を、パルストランス３を使用して絶縁することができる。
Here, when the audio signal is silent (amplitude value is 0), the first audio signal DATA continues with “00000000...” And “0” and becomes a DC signal. However, the second audio signal DATA ′ modulated by the
なお、上記各実施形態において、、第１のオーディオ信号ＤＡＴＡのＬチャンネルは、ブルーレイディスク等に採用される、フロントＬチャンネル、サラウンドＬチャンネル、サラウンドバックＬチャンネル、フロントハイＬチャンネル、フロントワイドＬチャンネル等の意味を包含する。同様に、Ｒチャンネルは、ブルーレイディスク等に採用される、フロントＲチャンネル、サラウンドＲチャンネル、サラウンドバックＲチャンネル、フロントハイＲチャンネル、フロントワイドＲチャンネル等の意味を包含する。もちろん、第１のオーディオ信号ＤＡＴＡは、モノラル音声に対応するモノラル信号のデータ、あるいは、サラウンド音声に対応するセンターチャンネル信号のデータ、またはサブウーファチャンネル信号のデータであってもよい。 In each of the above embodiments, the L channel of the first audio signal DATA is a front L channel, a surround L channel, a surround back L channel, a front high L channel, a front wide L channel, which is adopted for a Blu-ray disc or the like. Etc. are included. Similarly, the R channel includes the meanings of a front R channel, a surround R channel, a surround back R channel, a front high R channel, a front wide R channel, and the like that are employed in a Blu-ray disc or the like. Of course, the first audio signal DATA may be monaural signal data corresponding to monaural sound, center channel signal data corresponding to surround sound, or subwoofer channel signal data.
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。 As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to these embodiment.
本発明は、オーディオ装置におけるデジタルオーディオ信号伝送装置に好適に採用され得る。 The present invention can be suitably employed in a digital audio signal transmission device in an audio device.
１ オーディオ信号伝送装置
２ 変調部
３ パルストランス
４ 復調部
５ ＤＡＣ
DESCRIPTION OF
Claims (4)
前記第１のデジタルオーディオ信号の前記配列データから、
前記配列データが一方のレベルの場合に、前記ビットクロックの一方のレベルの期間に前記配列データの他方のレベルおよび一方のレベルを順番に含み、かつ、前記ビットクロックの他方のレベルの期間に前記配列データの前記一方のレベルおよび前記他方のレベルを順番に含み、さらに、
前記配列データが前記他方のレベルの場合に、前記ビットクロックの前記一方のレベルの期間に前記配列データの前記一方のレベルおよび前記他方のレベルを順番に含み、かつ、前記ビットクロックの前記他方のレベルの期間に前記配列データの前記他方のレベルおよび前記一方のレベルを順番に含む前記配列データを少なくとも含む第２のオーディオ信号を生成する変調手段と、
前記変調手段からの前記第２のオーディオ信号を後段回路に供給するパルストランスと、
を備える、オーディオ信号伝送装置。 A first digital audio signal configured to include at least array data obtained by serially arranging audio data in word units and a bit clock for identifying bit data of the array data is input. Input means;
From the array data of the first digital audio signal,
When the array data is at one level, the other level and one level of the array data are sequentially included in the period of one level of the bit clock, and the other period of the bit clock is the period of the other level. Sequentially including the one level and the other level of sequence data;
When the array data is at the other level, the one level and the other level of the array data are sequentially included in the period of the one level of the bit clock, and the other of the bit clocks Modulation means for generating a second audio signal including at least the array data including the other level and the one level in order during a level period;
A pulse transformer for supplying the second audio signal from the modulation means to a subsequent circuit;
An audio signal transmission device comprising:
請求項１に記載のオーディオ信号伝送装置。 The modulating means includes a multiplying means for multiplying the bit clock to generate a quadruple bit clock, and sequentially switching from the one level of the array data to the other level according to the quadruple bit clock. Alternatively, the second audio signal including at least the array data is generated by sequentially switching from the other level of the array data to the one level.
The audio signal transmission device according to claim 1.
請求項１または２に記載のオーディオ信号伝送装置。 Demodulating means for generating array data matching the array data of the first digital audio signal from the second audio signal supplied from the pulse transformer;
The audio signal transmission apparatus according to claim 1 or 2.
請求項３に記載のオーディオ信号伝送装置。
The demodulating means includes flip-flop circuit means for generating array data matching the array data of the first digital audio signal from the second audio signal and the bit clock;
The audio signal transmission device according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268947A JP2014116764A (en) | 2012-12-10 | 2012-12-10 | Audio signal transmission device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012268947A JP2014116764A (en) | 2012-12-10 | 2012-12-10 | Audio signal transmission device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014116764A true JP2014116764A (en) | 2014-06-26 |
Family
ID=51172355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012268947A Pending JP2014116764A (en) | 2012-12-10 | 2012-12-10 | Audio signal transmission device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014116764A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63300626A (en) * | 1987-05-30 | 1988-12-07 | Fuji Electric Co Ltd | Pulse signal isolating circuit |
| JPH08273303A (en) * | 1995-03-27 | 1996-10-18 | Akita Pref Gov | Information recording-reproucing system, and data recording-reproducing device utilizing the system |
| JP2003006869A (en) * | 2001-06-19 | 2003-01-10 | Sony Corp | Optical signal recording/reproducing device, record compensating method and reproduction processing method |
| JP2009200535A (en) * | 2006-06-08 | 2009-09-03 | Mitsubishi Electric Corp | Serial data transmission device |
| JP2009303099A (en) * | 2008-06-17 | 2009-12-24 | Onkyo Corp | D/a converter |
-
2012
- 2012-12-10 JP JP2012268947A patent/JP2014116764A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63300626A (en) * | 1987-05-30 | 1988-12-07 | Fuji Electric Co Ltd | Pulse signal isolating circuit |
| JPH08273303A (en) * | 1995-03-27 | 1996-10-18 | Akita Pref Gov | Information recording-reproucing system, and data recording-reproducing device utilizing the system |
| JP2003006869A (en) * | 2001-06-19 | 2003-01-10 | Sony Corp | Optical signal recording/reproducing device, record compensating method and reproduction processing method |
| JP2009200535A (en) * | 2006-06-08 | 2009-09-03 | Mitsubishi Electric Corp | Serial data transmission device |
| JP2009303099A (en) * | 2008-06-17 | 2009-12-24 | Onkyo Corp | D/a converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105679345B (en) | Audio processing method and electronic equipment | |
| KR100838439B1 (en) | Transmission signal producing apparatus | |
| CN101005272A (en) | Multi-channel digital amplifier, signal processing method thereof, and audio reproducing system having the same | |
| JP2007195079A (en) | Reproducing circuit | |
| JP2013026925A (en) | Audio signal transmission device | |
| JP2014116764A (en) | Audio signal transmission device | |
| JP2017050675A (en) | Music reproduction device | |
| JP4770877B2 (en) | DA converter | |
| JP6043129B2 (en) | Serial data receiving circuit and receiving method, audio signal processing circuit, electronic device, and audio system | |
| US10965307B2 (en) | Signal processing apparatus, signal processing method, and program | |
| Leis | Communication systems principles using MATLAB | |
| JP2016092675A (en) | Pwm modulation device and audio signal output device | |
| US10979271B2 (en) | Method for waveform bandwidth compression | |
| JP3770219B2 (en) | DA converter | |
| JP5644579B2 (en) | Audio mixing apparatus and method, and electronic apparatus | |
| US8064615B2 (en) | Audio signal processing apparatus | |
| JP7449288B2 (en) | analog signal generator | |
| JP2017188782A (en) | Audio signal processing circuit, electronic equipment using the same | |
| JP3562127B2 (en) | Pulse width modulation circuit | |
| TW439371B (en) | Time division method for simultaneously playing multi-channel voices | |
| JP2005079877A (en) | Digital audio output circuit | |
| JP2003173612A (en) | Volume controller | |
| JP2019213126A (en) | Signal processing device and multiple sound emitting device | |
| JP5764966B2 (en) | Audio mixing apparatus and method, and electronic apparatus | |
| JP2017060023A (en) | Balanced signal transmission circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161206 |