JP2014110365A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体装置の特性を向上する。
【解決手段】リッジ構造部を有する半導体装置の製造方法において、「高速変調動作に必要な厚い絶縁膜を、リッジ構造部（メサ構造部）を形成する前に形成し、その後、リッジ構造部を形成する」という半導体装置の製造方法を採用する。これにより、ＣＶＤ法によって電極パッドＰＤの下層に厚い絶縁膜を形成しても、この絶縁膜を形成する工程よりも後の工程で形成するリッジ構造部には、厚い絶縁膜で覆われることにより生じるリッジ構造部の近傍に加わる応力を回避できる。この結果、リッジ構造部に応力が加わることに起因する活性層の特性劣化を効果的に防止することができる。
【選択図】図１１

Description

本発明は、半導体装置およびその製造方法に関し、例えば、半導体レーザや光変調器に代表される光半導体素子を含む半導体装置およびその製造技術に適用して有効な技術に関する。

特開平４−１５９７８４号公報（特許文献１）には、中央円部と周縁部が溝によって分離されおり、中央円部に発光素子が形成されているとともに、周縁部に電極が形成されている構造が記載されている。この構造では、周縁部に形成されている電極の下層に絶縁膜が形成されており、この絶縁膜と同層の絶縁膜が中央円部に形成されている発光素子上にも形成されている。

特開平８−３１６５７９号公報（特許文献２）には、リッジ構造部（メサ構造部とも呼ばれる）を備える光変調器が記載されている。この光変調器では、リッジ構造部の側面を埋め込むように、スピンオングラスからなる絶縁膜が形成され、この絶縁膜上に電極パッドが形成されている。

特開２００４−１２８３６０号公報（特許文献３）には、基板上に半導体メサ部が形成され、この半導体メサ部の側面および上面を覆うように、例えば、ポリイミド樹脂やビスベンゾシクロブテンからなる樹脂体が形成されている。そして、この樹脂体上に、半導体メサ部と電気的に接続される電極が形成されている。

特開平９−４５９５４号公報（特許文献４）には、半導体基板の平坦な表面領域からなるボンディング領域において、素子容量を低減させるために、半導体基板上に絶縁膜を形成し、この絶縁膜上に電極を設ける技術が記載されている。

特開平４−１５９７８４号公報 特開平８−３１６５７９号公報 特開２００４−１２８３６０号公報 特開平９−４５９５４号公報

例えば、半導体レーザや光変調器に代表される光半導体素子において高速変調動作をさせる場合、光半導体素子と電気的に接続される電極パッド（引き出し電極）と半導体基板の間に生じる寄生容量を低減することが大変重要である。このため、通常、電極パッドと半導体基板との間、すなわち、電極パッドの下層に、例えば、１μｍ以上の厚い絶縁膜を形成することが行なわれている。

ここで、高速変調動作させる光半導体素子の素子構造としては、例えば、幅および高さが２μｍ程度の細いリッジ構造部（メサ構造部）を有するものが代表的である。このような構造の光半導体素子では、例えば、リッジ構造部を形成した後、半導体基板の表面全体に上述した厚い絶縁膜を形成することが考えられる。ところが、この場合、リッジ構造部を覆うように厚い絶縁膜が形成されることになり、例えば、厚い絶縁膜を成膜する過程における昇降温でリッジ構造部に応力が加わってしまうことになる。この結果、リッジ構造部を有する光半導体素子の特性に影響を与えるおそれがあることを本発明者は新たに見出した。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態における半導体装置の製造方法によれば、リッジ構造部を形成する前に、パッド下地用絶縁膜を形成するものである。そして、一実施の形態における半導体装置において、リッジ構造部の上面および側面に形成されている絶縁膜の膜厚は、電極パッドの下方に形成されているパッド下地用絶縁膜の膜厚よりも薄く形成されている。

一実施の形態によれば、半導体装置の特性を向上することができる。

関連技術における半導体装置の模式的な構成を示す斜視図である。 関連技術における半導体装置の製造工程を示す断面図である。 図２に続く半導体装置の製造工程を示す断面図である。 図３に続く半導体装置の製造工程を示す断面図である。 図４に続く半導体装置の製造工程を示す断面図である。 図５に続く半導体装置の製造工程を示す断面図である。 図６に続く半導体装置の製造工程を示す断面図である。 表面保護膜を厚く形成する構成例を示す断面図である。 活性層の光学活性の劣化を検証するための測定構成を示す模式図である。 図９に示す測定構成における検証結果を示すグラフである。 基本形態における半導体装置の製造方法の流れを説明するフローチャートである。 基本形態における半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 図１６に続く半導体装置の製造工程を示す断面図である。 基本形態において、図９に示す測定構成における検証結果を示すグラフである。 実施の形態１における半導体レーザの概略構成を示す斜視図である。 実施の形態１における半導体レーザの製造工程を示す断面図である。 実施の形態１における半導体レーザの製造工程を示す断面図である。 図２１に続く半導体レーザの製造工程を示す断面図である。 図２２に続く半導体レーザの製造工程を示す断面図である。 図２３に続く半導体レーザの製造工程を示す断面図である。 図２４に続く半導体レーザの製造工程を示す断面図である。 図２５に続く半導体レーザの製造工程を示す断面図である。 図２６に続く半導体レーザの製造工程を示す断面図である。 図２７に続く半導体レーザの製造工程を示す断面図である。 図２８に続く半導体レーザの製造工程を示す断面図である。 図２９に続く半導体レーザの製造工程を示す断面図である。 図３０に続く半導体レーザの製造工程を示す断面図である。 図３１に続く半導体レーザの製造工程を示す断面図である。 実施の形態２における光変調器の概略構成を示す斜視図である。 （Ａ）は、電圧を印加していない状態を示す活性層のバンド図であり、（Ｂ）は、電圧を印加した状態の活性層のバンド図である。 半導体レーザを直接変調させる構成を示す回路図である。 光変調器で変調動作を実現するための構成を示す回路図である。 実施の形態２における光変調器の製造工程を示す断面図である。 実施の形態２における光変調器の製造工程を示す断面図である。 図３８に続く光変調器の製造工程を示す断面図である。 図３９に続く光変調器の製造工程を示す断面図である。 図４０に続く光変調器の製造工程を示す断面図である。 図４１に続く光変調器の製造工程を示す断面図である。 図４２に続く光変調器の製造工程を示す断面図である。 図４３に続く光変調器の製造工程を示す断面図である。 図４４に続く光変調器の製造工程を示す断面図である。 実施の形態３における半導体装置の概略構成を示す斜視図である。 実施の形態３における半導体装置の製造工程を示す断面図である。 図４７に続く半導体装置の製造工程を示す断面図である。 図４８に続く半導体装置の製造工程を示す断面図である。 図４９に続く半導体装置の製造工程を示す断面図である。 実施の形態３における半導体装置の製造工程を示す断面図である。 図５１に続く半導体装置の製造工程を示す断面図である。 図５２に続く半導体装置の製造工程を示す断面図である。 図５３に続く半導体装置の製造工程を示す断面図である。 図５４に続く半導体装置の製造工程を示す断面図である。 図５５に続く半導体装置の製造工程を示す断面図である。 図５６に続く半導体装置の製造工程を示す断面図である。 実施の形態３における半導体装置の製造工程を示す断面図である。 実施の形態３における半導体装置の製造工程を示す断面図である。 図５９に続く半導体装置の製造工程を示す断面図である。 図６０に続く半導体装置の製造工程を示す断面図である。 図６１に続く半導体装置の製造工程を示す断面図である。 図６２に続く半導体装置の製造工程を示す断面図である。 図６３に続く半導体装置の製造工程を示す断面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

（基本形態）
以下では、まず、基本形態における半導体装置に関連した関連技術について説明し、その後、この関連技術に存在する改善の余地について説明する。そして、この関連技術に存在する改善の余地に対する工夫を施した基本形態における技術的思想について説明することにする。

＜関連技術の説明＞
図１は、関連技術における半導体装置（光半導体素子）の模式的な構成を示す斜視図である。この関連技術における半導体装置としては、例えば、半導体レーザや電界吸収型光変調器を想定しており、電界吸収型光変調器においては、２０Ｇｂｐｓ以上の高速駆動を想定している。

図１において、関連技術における半導体装置においては、例えば、ｎ型のＩｎＰからなる半導体基板１Ｓ上に活性層ＭＱＷを有している。この活性層ＭＱＷは、多重量子井戸構造をしており、半導体レーザにおいては、発光層として機能する層であり、光変調器においては、変調光学作用をもたらす層として機能する。そして、この平坦な活性層ＭＱＷ上には、例えば、ＩｎＰ層からなるリッジ構造部ＲＧが形成されている。なお、図１に示す関連技術においては、平坦な活性層ＭＱＷ上にリッジ構造部ＲＧが形成されているが、細いリッジ構造部ＲＧの内部に活性層ＭＱＷが含まれる場合もある。

また、関連技術においては、リッジ構造部ＲＧと離間して、活性層ＭＱＷ上に半導体の台地部ＰＥＤが形成されている。具体的には、リッジ構造部ＲＧと台地部ＰＥＤとは、平面視において、リッジ構造部ＲＧと台地部ＰＥＤに挟まれた溝部ＤＵによって分離されている。そして、リッジ構造部ＲＧ、台地部ＰＥＤおよび溝部ＤＵ上にわたって表面保護膜ＰＡＳ（パッシベーション膜）が形成されている。このとき、リッジ構造部ＲＧを覆う表面保護膜ＰＡＳには、開口部ＯＰ１が形成されており、この開口部ＯＰ１からリッジ構造部ＲＧの上面が露出している。そして、開口部ＯＰ１から露出するリッジ構造部ＲＧの上面と電気的に接続するように電極ＥＬが形成されている。一方、溝部ＤＵの内部から台地部ＰＥＤ上にわたって、例えば、ポリイミド樹脂膜やベンゾシクロブテン（ＢＣＢ）などからなる樹脂膜ＲＦが表面保護膜ＰＡＳを介して形成され、この樹脂膜ＲＦ上に接続配線ＷＬおよび電極パッドＰＤが形成されている。すなわち、関連技術においては、リッジ構造部ＲＧ上に形成されている電極ＥＬと、表面保護膜ＰＡＳおよび樹脂膜ＲＦを介した台地部ＰＥＤ上に形成されている電極パッドＰＤが、溝部ＤＵの一部に埋め込まれた樹脂膜ＲＦ上に形成されている接続配線ＷＬによって電気的に接続されている。このことから、関連技術においては、電極パッドＰＤとリッジ構造部ＲＧが接続配線ＷＬおよび電極ＥＬを介して電気的に接続されることになる。これにより、関連技術における半導体装置では、外部から例えば、電極パッドＰＤ→接続配線ＷＬ→電極ＥＬを介してリッジ構造部ＲＧに電流や電圧を供給することができる。

ここで、例えば、半導体レーザを直接変調するように構成された半導体装置や光変調器からなる半導体装置に着目すると、この半導体装置の駆動速度は、電気容量によって決定される。この半導体装置の駆動速度を決定する電気容量は、リッジ構造部ＲＧの近傍に生じる電気容量と、電極パッドＰＤの近傍に生じる電気容量に概ね分けられる。例えば、リッジ構造の近傍に生じる電気容量は、接続配線ＷＬと半導体基板１Ｓとの間の寄生容量によって生じ、電極パッドＰＤの近傍に生じる電気容量は、電極パッドＰＤと半導体基板１Ｓ間との間の寄生容量によって生じる。

半導体装置における高速の変調動作には、上述した電気容量（寄生容量）を低減することが必要である。例えば、リッジ構造部ＲＧに生じる寄生容量を考慮した上で、電極パッドＰＤの近傍における電気容量に関して言えば、２０Ｇｂｐｓの高速変調に対しては、概ね０．１ｐＦ以下、４０Ｇｂｐｓの高速変調に対しては、概ね０．０４ｐＦ以下に抑制する必要がある。このような電気容量からの要求を満たすため、関連技術においては、図１に示すように、電極パッドＰＤおよび接続配線ＷＬの下層にポリイミド樹脂膜やベンゾシクロブテン（ＢＣＢ）からなる樹脂膜ＲＦを形成している。すなわち、寄生容量は、電極間に介在する容量絶縁膜の膜厚が厚くなればなるほど容量値が減少することから、例えば、関連技術においては、電極パッドＰＤの下層、および、接続配線ＷＬの下層に絶縁膜である樹脂膜ＲＦを形成しているのである。つまり、関連技術において、樹脂膜ＲＦは、寄生容量を低減するために挿入されており、この樹脂膜ＲＦの膜厚は、例えば、１．５μｍから３．０μｍ程度である。

関連技術における半導体装置は上記のように構成されており、以下では、特に、寄生容量を低減する機能を有する樹脂膜ＲＦに着目して、関連技術における半導体装置の製造方法について図面を参照しながら説明する。

まず、図２に示すように、半導体基板１Ｓ上に活性層ＭＱＷを形成し、この活性層ＭＱＷ上に半導体層を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、この半導体層をパターニングする。これにより、半導体層からなるリッジ構造部ＲＧと、半導体層からなる台地部ＰＥＤを形成する。このとき、リッジ構造部ＲＧと台地部ＰＥＤは、溝部ＤＵによって離間するように形成される。言い換えれば、平面視において、リッジ構造部ＲＧと台地部ＰＥＤの間に溝部ＤＵが形成され、この溝部ＤＵによって、リッジ構造部ＲＧと台地部ＰＥＤが分離される。

続いて、図３に示すように、溝部ＤＵで分離されたリッジ構造部ＲＧと台地部ＰＥＤを形成した半導体基板１Ｓ上に表面保護膜ＰＡＳ１を形成する。この表面保護膜ＰＡＳ１は、例えば、酸化シリコン膜や窒化シリコン膜から形成され、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用することにより形成することができる。その後、この表面保護膜ＰＡＳ１上に樹脂膜ＲＦを形成する。この樹脂膜ＲＦは、例えば、ポリイミド樹脂やベンゾシクロブテン（ＢＣＢ）などから形成され、例えば、スピン塗布および熱硬化での固化処理によって形成される。すなわち、樹脂膜ＲＦは、スピン塗布法により、表面保護膜ＰＡＳ１上に塗布された後、熱硬化での固化処理によって形成される。

次に、図４に示すように、フォトリソグラフィ技術を使用することにより、樹脂膜ＲＦをパターニングする。樹脂膜ＲＦのパターニングは、台地部ＰＥＤ上および溝部ＤＵを埋め込み、かつ、リッジ構造部ＲＧと接するように実施される。その後、図５に示すように、パターニングした樹脂膜ＲＦ上を含む表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２を形成する。この表面保護膜ＰＡＳ２は、例えば、酸化シリコン膜や窒化シリコン膜から形成され、例えば、ＣＶＤ法により形成することができる。

続いて、図６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、リッジ構造部ＲＧ上に形成されている表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２を貫通する開口部ＯＰ１を形成する。これにより、リッジ構造部ＲＧの上面は、開口部ＯＰ１によって露出することになる。その後、図７に示すように、開口部ＯＰ１を形成した表面保護膜ＰＡＳ２上に、例えば、めっき法を使用することにより、電極パッドＰＤ、接続配線ＷＬおよび電極ＥＬを形成する。具体的に、開口部ＯＰ１を介してリッジ構造部ＲＧの上面と接続する電極ＥＬが形成され、この電極ＥＬと電気的に接続されるように接続配線ＷＬが形成される。そして、この接続配線ＷＬと電気的に接続される電極パッドＰＤが、表面保護膜ＰＡＳ１、樹脂膜ＲＦおよび表面保護膜ＰＡＳ２を介した台地部ＰＥＤ上に形成される。

このように関連技術においては、幅や高さが２μｍ程度のリッジ構造部ＲＧを形成した後、ＣＶＤ法による表面保護膜ＰＡＳ１を形成し、この表面保護膜ＰＡＳ１上に、スピン塗布法および熱硬化での固化処理によって樹脂膜ＲＦを形成する。その後、樹脂膜ＲＦ上にＣＶＤ法による表面保護膜ＰＡＳ２を形成し、最終的に、表面保護膜ＰＡＳ２上に電極ＥＬ、接続配線ＷＬおよび電極パッドＰＤを形成する。以上のようにして、関連技術における半導体装置を製造することができる。

このとき、関連技術における半導体装置では、電極パッドＰＤおよび接続配線ＷＬの下層にポリイミド樹脂膜やベンゾシクロブテン（ＢＣＢ）からなる樹脂膜ＲＦを形成しているため、寄生容量を低減することができる。ここで、関連技術では、寄生容量を低減するために形成される絶縁膜として、スピン塗布法および熱硬化による固化処理によって形成される樹脂膜ＲＦを使用している。この理由は、スピン塗布法および熱硬化による固化処理で形成される樹脂膜ＲＦでは、リッジ構造部ＲＧと台地部ＰＥＤとを分離している溝部ＤＵを容易に埋め込むことができ、樹脂膜の平坦化を実現することができるため、これによるプロセス上の利点を有しているからである。

ところが、本発明者が検討したところ、スピン塗布法および熱硬化での固化処理による樹脂膜ＲＦにおいては、改善の余地が存在することを新たに見出した。以下に、この関連技術の有する改善の余地について説明する。

＜関連技術に存在する改善の余地＞
ポリイミド樹脂やベンゾシクロブテン（ＢＣＢ）に代表されるスピン塗布法および固化処理による樹脂膜ＲＦの成膜方法では、熱硬化処理（キュア）による固化時に樹脂膜ＲＦが大きく収縮するという現象が起きる。したがって、パターン設計においては、樹脂膜ＲＦの収縮を考慮して設計し、収縮量の再現性を確保するようにプロセス管理する必要がある。さらに、大きな問題点としては、樹脂膜ＲＦの収縮の際、半導体構造に応力が加わり、この応力が強い場合には、見た目にも半導体基板が反ってしまう程で、半導体構造に損傷を生じる場合もあることである。このことから、一度に樹脂膜ＲＦを所望の厚さまで塗布することは行われず、薄く樹脂膜ＲＦを塗布する工程を何段かで繰り返すことが行なわれている。つまり、樹脂膜ＲＦでは、固化処理時の収縮に対応して、多重塗りなどの複雑な工程が必要となる。

また、ＣＶＤ法で形成された表面保護膜ＰＡＳ１との密着性が充分ではなく、樹脂膜ＲＦの固化時の収縮により、特に、リッジ構造部ＲＧの側面での表面保護膜ＰＳ１と樹脂膜ＲＦとの剥離が発生しやすく、プロセス上の信頼性を確保することが困難となる。さらには、樹脂膜ＲＦと金属膜（電極パッドＰＤ、接続配線ＷＬ）との密着性はさらに弱く、このため、電極パッドＰＤ上へワイヤを接続する際（ワイヤボンディング工程の際）、電極パッドＰＤの剥離が生じやすい。そこで、樹脂膜ＲＦ上に直接、電極パッドＰＤや接続配線ＷＬを構成する金属膜を形成するのではなく、樹脂膜ＲＦ上に、さらに、例えば、ＣＶＤ法で形成された表面保護膜ＰＡＳ２を形成し、この表面保護膜ＰＡＳ２上に金属膜を形成することも必要となる。したがって、この点においても、プロセス工程が複雑となり、かつ、条件管理が大変になるという事態が生じることになる。

以上のことから、スピン塗布法および熱硬化での固化処理による樹脂膜ＲＦを使用するプロセス工程は、複雑で、プロセス条件も詳細に詰めて管理する必要がある。さらに言えば、スピン塗布法および熱硬化での固化処理による樹脂膜ＲＦを使用する場合には、スピン塗布および固化成膜のための設備の追加と追加の条件設定が必要となり、この要素が製造コストの上昇に繋がっている。このことから、関連技術のように樹脂膜ＲＦを使用する構成においては、さらなる改善の余地が存在することがわかる。

この点に関し、高速変調動作を実現するために寄生容量を低減する観点から、電極パッドＰＤの下層に形成する厚い絶縁膜として、関連技術のように樹脂膜ＲＦを使用するのではなく、例えば、図８に示すように、表面保護膜ＰＡＳ１自体の膜厚を厚くすることが考えられる。図８は、表面保護膜ＰＡＳ１を厚く形成する構成例を示す断面図である。この場合、関連技術のような樹脂膜ＲＦを使用しないため、複雑な工程が不要となるとともに、詳細な条件設定の必要性もなくなる。言い換えれば、スピン塗布法および固化成膜のための設備の追加と追加の条件設定が不要となるため、プロセス工程を簡略化およびコスト低減を図ることができるとともに、実績のあるＣＶＤ法による表面保護膜ＰＡＳ１を使用することにより、半導体装置の信頼性も向上させることができると考えられる。

ところが、本発明者の検討によると、実際には、表面保護膜ＰＡＳ１の厚さを１．５μｍ以上にすると、以下に示す改善の余地が顕在化することが判明した。すなわち、寄生容量を低減するために、表面保護膜ＰＡＳ１の厚さを厚くすると、特に、リッジ構造部ＲＧを覆う表面保護膜ＰＡＳ１の膜厚が厚くなる結果、リッジ構造部ＲＧの下部およびその近傍の活性層ＭＱＷの特性劣化が顕在化することが判明した。具体的に、活性層ＭＱＷの特性劣化は、半導体レーザの場合は、活性層ＭＱＷの光学活性の劣化として顕在化し、光変調器の場合は、活性層ＭＱＷの吸収効率の低下として顕在化する。

このような活性層ＭＱＷの特性劣化が生じる原因としては、半導体材料と、ＣＶＤ法による表面保護膜ＰＡＳ１との熱膨張率の相違に起因すると推察される。すなわち、ＣＶＤ法による表面保護膜ＰＡＳ１の成膜工程での昇降温では、熱膨張率の相違から、例えば、図８の矢印で示すように、リッジ構造部ＲＧ（半導体構造）に応力が加わり、この影響によって、活性層ＭＱＷの特性劣化が生じると推察される。

そして、この影響は、非可逆的であることがわかっている。つまり、ＣＶＤ法によって表面保護膜ＰＡＳ１を成膜した後に、パターニングによって電極パッドＰＤの周辺領域に表面保護膜ＰＡＳ１を残し、かつ、リッジ構造部ＲＧの周囲の表面保護膜ＰＡＳ１を除去しても、一度加わった応力の影響により、活性層ＭＱＷの特性は、劣化したまま回復しないのである。具体的に、この影響を詳細に検証した結果を以下に示す。特に、以下では、活性層ＭＱＷの特性劣化のうち、光学活性の劣化に着目した観点からの検証結果について説明する。

図９は、活性層ＭＱＷの光学活性の劣化を検証するための測定構成を示す模式図である。図９において、例えば、リッジ構造部ＲＧ近傍の活性層ＭＱＷに対して、アルゴンレーザ光ＬＳ（Ａｒレーザ光）を照射し、これによって生じるフォトルミネッセンスＰＬに基づく発光強度を測定することにより、活性層ＭＱＷの光学活性を評価している。すなわち、活性層ＭＱＷにバンドギャップ以上のエネルギーを有するアルゴンレーザ光ＬＳを照射すると、活性層ＭＱＷにおいて、価電子帯から伝導帯に電子が励起される。そして、この励起された電子が価電子帯に遷移する際に発生する光（フォトルミネッセンス光：ＰＬ光）を観測することにより、活性層ＭＱＷの光学活性を評価するものである。例えば、活性層ＭＱＷの光学活性が劣化していない場合には、ＰＬ光の強度が大きくなるが、活性層ＭＱＷの光学活性が劣化している場合には、ＰＬ光の強度が低下する。このことから、ＰＬ光の発光強度を測定することにより、活性層ＭＱＷの光学活性の劣化を評価することができる。

図１０は、図９に示す測定構成における検証結果を示すグラフである。図１０において、横軸は、ＣＶＤ法による成膜条件を示しており、縦軸は、それぞれの成膜条件におけるフォトルミネッセンス強度（ＰＬ強度）を示している。

図１０において、四角印に着目すると、四角印は、成膜および剥離を一回ずつ実施した条件で、それぞれの相違点は、成膜した膜の膜厚である。この四角印を見てわかるように、ＣＶＤ法により形成された膜の膜厚が１．４μｍ以上になると、ＰＬ強度が著しく低下し、活性層ＭＱＷにおける光学活性が劣化していることがわかる。つまり、高速変調動作を実現するために厚い表面保護膜ＰＡＳ１を形成すると、活性層ＭＱＷにおける光学活性が著しく劣化することがわかる。

一方、図１０において、ＣＶＤ法により形成された膜の膜厚が０．７μｍ以下にすると、ＰＬ光の強度低下は軽微であるが、この膜を所望の膜厚にするため、ＣＶＤ法による成膜とパターニングを繰り返すと、累積の影響は無視できなくなることがわかる。具体的に、
×印に着目する。×印は、膜厚を０．７μｍとした状態で、成膜と剥離の回数を増加させる場合に対応しており、成膜と剥離の回数が増加するにつれて、ＰＬ強度が低下していることがわかる。このことは、ＣＶＤ法により形成する膜の膜厚を薄くして、かつ、多数回の成膜および剥離を繰り返して所望の膜厚を実現する場合であっても、活性層ＭＱＷの光学活性の劣化が生じることを意味している。

このように、寄生容量を低減するために、表面保護膜ＰＡＳ１の厚さを厚くすると、特に、リッジ構造部ＲＧを覆う表面保護膜ＰＡＳ１の膜厚が厚くなる結果、リッジ構造部ＲＧの下部およびその近傍の活性層ＭＱＷの特性劣化（光学活性の劣化）が顕在化することが判明した。さらに、活性層ＭＱＷの光学活性の劣化が生じるということ、例えば、光変調器における吸収効率の低下とは関連性が存在するため、活性層ＭＱＷの光学活性が劣化するということは、同時に、吸収効率の低下が存在することを意味している。

以上のことをまとめると以下のようになる。すなわち、半導体レーザや光変調器に代表される光半導体素子を含む半導体装置においては、高速変調動作を実現するために、特に、電極パッドＰＤと半導体基板１Ｓとの間の電気容量（寄生容量）を低減する必要がある。ところが、寄生容量を低減するために、電極パッドＰＤの下層に樹脂膜ＲＦを形成する関連技術においては、スピン塗布法および固化成膜のための設備の追加と追加の条件設定が必要となり、プロセスが複雑化する。

これに対し、表面保護膜ＰＡＳ１自体の膜厚を厚くすることが考えられる。この場合、関連技術のような樹脂膜ＲＦを使用しないため、複雑な工程が不要となるとともに、詳細な条件設定の必要性もなくなる。言い換えれば、スピン塗布法および固化成膜のための設備の追加と追加の条件設定が不要となるため、プロセス工程を簡略化およびコスト低減を図ることができるとともに、実績のあるＣＶＤ法による表面保護膜ＰＡＳ１を使用することにより、半導体装置の信頼性も向上させることができると考えられる。

しかし、表面保護膜ＰＡＳ１自体の膜厚を厚くする方法では、リッジ構造部ＲＧに応力が加わり、リッジ構造部ＲＧの下部や近傍に存在する活性層ＭＱＷの特性劣化を引き起こすという新たな改善の余地が存在するのである。

そこで、以下に示す基本形態では、プロセス工程の簡略化、製造コストの低減および半導体装置の信頼性向上を図る観点から、活性層ＭＱＷの特性劣化を抑制する工夫を施している。以下に、この工夫を施した基本形態について、図面を参照しながら説明する。

＜基本形態の説明＞
基本形態では、リッジ構造部ＲＧを有する半導体装置の製造方法において、上述した改善の余地に対する解決手段として、「高速変調動作に必要な厚い絶縁膜を、リッジ構造部ＲＧ（メサ構造部）を形成する前に形成し、その後、リッジ構造部ＲＧを形成する」という半導体装置の製造方法を採用する点に特徴点がある。

これにより、ＣＶＤ法によって電極パッドＰＤの下層に厚い絶縁膜を形成しても、この絶縁膜を形成する工程よりも後の工程で形成するリッジ構造部ＲＧには、厚い絶縁膜で覆われることによって、リッジ構造部ＲＧの近傍に応力が加わることを防止できる。この結果、基本形態によれば、リッジ構造部ＲＧに応力が加わることに起因する活性層ＭＱＷの特性劣化を効果的に防止することができる。

以下に、この基本形態の詳細について説明することにする。図１１は、基本形態における半導体装置の製造方法の流れを説明するフローチャートである。また、図１２から図１７は、基本形態における半導体装置の製造工程を示す模式的な断面図である。

まず、図１２に示すように、半導体基板１Ｓを用意する（図１１のＳ１０１）。そして、この半導体基板１Ｓ上に活性層ＭＱＷを形成する（図１１のＳ１０２）。この活性層ＭＱＷは、例えば、多重量子井戸構造から形成することができる。活性層ＭＱＷは、光半導体素子が半導体レーザの場合には発光層として機能し、光半導体素子が電界吸収型光変調器の場合には変調光学作用をもたらす層として機能する。続いて、活性層ＭＱＷ上に半導体層ＳＬを形成する（図１１のＳ１０３）。この半導体層ＳＬは、例えば、光半導体素子のクラッド層として機能する層である。

次に、図１３に示すように、半導体層ＳＬ上に絶縁膜ＩＦ１(第１絶縁膜)を形成する（図１１のＳ１０４）。絶縁膜ＩＦ１は、例えば、酸化シリコン膜や窒化シリコン膜から形成され、例えば、ＣＶＤ法により形成することができる。このとき、絶縁膜ＩＦ１の厚さは、半導体装置の寄生容量を低減するため、所望の厚さ（μｍオーダ）で形成される。ここで、絶縁膜ＩＦ１を所望の厚い膜で形成しても、この段階では、リッジ構造部が形成されていないため、リッジ構造部に応力が加わることを防止することができる。つまり、この段階で形成される絶縁膜ＩＦ１は、平坦な半導体層ＳＬ上に形成されるため、平坦な半導体層ＳＬに応力が加わることを防止できる。

続いて、図１４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦ１をパターニングする。これにより、図１４に示すように、半導体層ＳＬ上に、絶縁膜ＩＦ１からなるパッド下地用絶縁膜ＢＰＦを形成することができる（図１１のＳ１０５）。

その後、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、半導体層ＳＬをパターニングする。具体的に、半導体層ＳＬをパターニングすることにより、半導体基板１Ｓの領域Ｒ１にリッジ構造部ＲＧを形成し、半導体基板１Ｓの領域Ｒ２に半導体層の台地部ＰＥＤを形成する（図１１のＳ１０６）。具体的に、リッジ構造部ＲＧが形成される領域Ｒ１と、台地部ＰＥＤが形成される領域Ｒ２とは、半導体層ＳＬをエッチングすることにより形成された溝部ＤＵによって分離される。

これにより、図１５に示すように、領域Ｒ２において、台地部ＰＥＤ上にパッド下地用絶縁膜ＢＰＦが形成されることになる。ここで、基本形態では、パッド下地用絶縁膜ＢＰＦを形成した後に、半導体層ＳＬを加工してリッジ構造部ＲＧを形成している。このため、リッジ構造部ＲＧに厚いパッド下地用絶縁膜ＢＰＦを形成することに起因する応力が加わることを防止することができる。このことから、基本形態によれば、リッジ構造部ＲＧの下層およびその近傍に形成されている活性層ＭＱＷに応力が加わることを防止することができ、これによって、活性層ＭＱＷの特性劣化を効果的に防止することができる。

つまり、基本形態では、リッジ構造部ＲＧの形成前に厚いパッド下地用絶縁膜ＢＰＦを形成するため、そもそも、関連技術のように、リッジ構造部ＲＧを形成した後に厚い絶縁膜を形成することによる課題は生じないのである。この結果、基本形態では、半導体装置の特性向上を図ることができる。

次に、図１６に示すように、リッジ構造部ＲＧおよび台地部ＰＥＤ上に形成されたパッド下地用絶縁膜ＢＰＦを含む半導体基板１Ｓ上に表面保護膜ＰＡＳを形成する（図１１のＳ１０７）。この表面保護膜ＰＡＳは、例えば、酸化シリコン膜や窒化シリコン膜から形成することができ、例えば、ＣＶＤ法により形成することができる。基本形態では、この表面保護膜ＰＡＳ自体の厚さは、薄く形成することができるため、例えば、表面保護膜ＰＡＳがリッジ構造部ＲＧを覆うように形成されても、リッジ構造部ＲＧに加わる応力は問題となることはない。すなわち、表面保護膜ＰＡＳ自体は、厚くないため、リッジ構造部ＲＧを形成した後に表面保護膜ＰＡＳを形成しても、リッジ構造部ＲＧの下部およびその近傍に形成されている活性層ＭＱＷに与える影響は無視できる程度ものものである。この結果、基本形態によれば、リッジ構造部ＲＧを形成した後に表面保護膜ＰＡＳを形成することになっても、活性層ＭＱＷの特性劣化を引き起こすことを防止することができる。その後、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、リッジ構造部ＲＧの上面上に形成されている表面保護膜ＰＡＳに開口部ＯＰ１を形成する（図１１のＳ１０８）。これにより、リッジ構造部ＲＧの上面が、表面保護膜ＰＡＳに設けられた開口部ＯＰ１から露出することになる。

続いて、図１７に示すように、開口部ＯＰ１内を含む表面保護膜ＰＡＳ上に導体膜を形成することにより、導体膜からなる電極パッドＰＤ、接続配線ＷＬおよび電極ＥＬを形成する（図１１のＳ１０９）。これにより、リッジ構造部ＲＧと開口部ＯＰ１を介して電気的に接続される電極ＥＬを領域Ｒ１に形成し、この電極ＥＬと電気的に接続される接続配線ＷＬを溝部ＤＵに形成し、さらに、この溝部ＤＵに形成された接続配線ＷＬと電気的に接続される電極パッドＰＤを領域Ｒ２に形成することができる。このようにして、基本形態における半導体装置を製造することができる。

このとき、基本形態においては、電極パッドＰＤと半導体基板１Ｓの間に厚いパッド下地用絶縁膜ＢＰＦが形成されているため、電極パッドＰＤと半導体基板１Ｓにより形成される寄生容量を低減することができる。この結果、基本形態における半導体装置によれば、高速変調動作を阻害する寄生容量を低減することができるため、高速変調動作の観点から半導体装置の特性を向上させることができる。

特に、基本形態における半導体装置の製造方法では、例えば、図１３に示すように、厚い絶縁膜ＩＦ１は、平坦な半導体層ＳＬ上に形成される。したがって、厚い絶縁膜ＩＦ１と半導体層ＳＬとの熱膨張率の差によって、ＣＶＤ法による昇降温時に半導体層ＳＬに加わる応力は、半導体層ＳＬが平坦な場合である。このため、基本形態では、リッジ構造部ＲＧに強い応力が加わるということを防止できる。この結果、基本形態によれば、リッジ構造部ＲＧの下部およびその近傍に存在する活性層ＭＱＷの特性劣化を防止することができる。このことから、基本形態によれば、リッジ構造部ＲＧの下部およびその近傍に存在する活性層ＭＱＷの特性劣化を防止しながら、電極パッドＰＤの下層にパッド下地用絶縁膜ＢＰＦを形成することができる。このことは、基本形態によれば、電極パッドＰＤと半導体基板１Ｓとの間の寄生容量を低減しながら、活性層ＭＱＷの特性劣化を防止できることを意味している。したがって、基本形態によれば、高速変調動作における半導体装置の特性を向上できるという顕著な効果を得ることができる。

以下に、基本形態における半導体装置の製造方法によれば、リッジ構造部ＲＧの下部およびその近傍における活性層ＭＱＷの光学活性の劣化が防止される検証結果について説明する。図１８は、基本形態において、図９に示す測定構成における検証結果を示すグラフである。図１８において、横軸は、ＣＶＤ法による成膜条件を示しており、縦軸は、それぞれの成膜条件におけるフォトルミネッセンス強度（ＰＬ強度）を示している。

図１８において、パッド下地用絶縁膜ＢＰＦを成膜および剥離する条件において、膜厚に依存せずに一定のＰＬ強度が得られていることがわかる。つまり、パッド下地用絶縁膜ＢＰＦを形成せずに、リッジ構造部ＲＧを形成するためのマスクパターン（絶縁膜）を形成した場合と、パッド下地用絶縁膜ＢＰＦとして０．９μｍの絶縁膜を形成した場合と、パッド下地用絶縁膜ＢＰＦとして１．４μｍの絶縁膜を形成した場合のいずれにおいても、ＰＬ強度がほぼ同様となっている。このことは、基本形態における半導体装置の製造方法で厚いパッド下地用絶縁膜ＢＰＦを形成しても、リッジ構造部ＲＧの下部およびその近傍の活性層ＭＱＷの特性に影響を与えないことがわかる。

以上のことから、基本形態における半導体装置の製造方法によれば、リッジ構造部ＲＧを有する半導体装置において、電極パッドＰＤの下層に高速変調動作に必要な厚いパッド下地用絶縁膜ＢＰＦをＣＶＤ法により形成することができる。この場合、ＣＶＤ法においては、半導体装置の製造工程において、表面保護膜ＰＡＳ（パッシベーション膜）の成膜などに通常使用される工法であり、通常工程で必要とされる以上の条件出しや条件管理は何ら必要とされない。さらに、関連技術で使用される樹脂膜ＲＦのように密着性の問題も生じない。このため、基本形態によれば、関連技術のように、スピン塗布法および固化成膜のための設備の追加と追加の条件設定が不要となるため、プロセス工程を簡略化およびコスト低減を図ることができるとともに、実績のあるＣＶＤ法によるパッド下地用絶縁膜ＢＰＦを使用することにより、半導体装置の信頼性も向上させることができる。

＜基本形態における代表的な効果＞
以上のことをまとめると、基本形態においては、以下に示す代表的な効果を得ることができる。

（１）基本形態では、「高速変調動作に必要な厚い絶縁膜を、リッジ構造部ＲＧ（メサ構造部）を形成する前に形成し、その後、リッジ構造部ＲＧを形成する」という点に特徴点がある。これにより、電極パッドＰＤの下層に厚いパッド下地用絶縁膜ＢＰＦを形成しても、このパッド下地用絶縁膜ＢＰＦを形成する工程よりも後の工程で形成するリッジ構造部ＲＧには、厚いパッド下地用絶縁膜ＢＰＦで覆われることによって、リッジ構造部ＲＧの近傍に応力が加わることを防止できる。この結果、基本形態によれば、リッジ構造部ＲＧに応力が加わることに起因する活性層ＭＱＷの特性劣化を効果的に防止することができる。一方、基本形態では、断面視において、電極パッドＰＤと半導体基板１Ｓの間に厚いパッド下地用絶縁膜ＢＰＦを形成することができる。これにより、基本形態によれば、電極パッドＰＤと半導体基板１Ｓの間に存在する寄生容量を低減することができる。このように基本形態によれば、リッジ構造部ＲＧの下部およびその近傍に存在する活性層ＭＱＷの特性劣化の防止と、電極パッドＰＤと半導体基板１Ｓの間の寄生容量の低減とを両立させることができる結果、半導体装置の特性向上を図ることができる。

（２）また、基本形態では、パッド下地用絶縁膜ＢＰＦをＣＶＤ法により形成することができる。これにより、表面保護膜ＰＡＳ（パッシベーション膜）の形成工程などに通常使用されるＣＶＤ法を使用してパッド下地用絶縁膜ＢＰＦを形成することができる。このような通常使用されるＣＶＤ法でパッド下地用絶縁膜ＢＰＦを形成する場合、通常工程で必要とされる以上の条件出しや条件管理は何ら必要とされない。さらに、関連技術で使用される樹脂膜ＲＦのように密着性の問題も生じない。このため、基本形態によれば、関連技術のように、スピン塗布法および固化成膜のための設備の追加と追加の条件設定が不要となるため、プロセス工程を簡略化およびコスト低減を図ることができるとともに、実績のあるＣＶＤ法によるパッド下地用絶縁膜ＢＰＦを使用することにより、半導体装置の信頼性も向上させることができる。

（実施の形態１）
本実施の形態１では、光半導体素子を含む半導体装置の一例として、半導体レーザを例に挙げて説明する。

＜半導体レーザの構成＞
図１９は、本実施の形態１における半導体レーザの概略構成を示す斜視図である。図１９において、例えば、ｎ型ＩｎＰからなる半導体基板１Ｓ上に活性層ＭＱＷが形成されている。この活性層ＭＱＷは、多重量子井戸構造をしており、半導体レーザにおいては、発光層として機能する層である。そして、この平坦な活性層ＭＱＷ上には、例えば、ＩｎＰ層からなるリッジ構造部ＲＧが形成されている。一方、活性層ＭＱＷの下層の半導体基板1Ｓ内には、不純物濃度の周期的な変調構造であるグレーティング構造が形成されている。なお、図１９に示す本実施の形態１における半導体レーザにおいては、平坦な活性層ＭＱＷ上にリッジ構造部ＲＧが形成されているが、細いリッジ構造部ＲＧの内部に活性層ＭＱＷが含まれる場合もある。

また、本実施の形態１における半導体レーザにおいては、リッジ構造部ＲＧと離間して、活性層ＭＱＷ上に半導体層の台地部ＰＥＤが形成されている。具体的には、リッジ構造部ＲＧと台地部ＰＥＤとは、平面視において、リッジ構造部ＲＧと台地部ＰＥＤに挟まれた溝部ＤＵによって分離されている。そして、リッジ構造部ＲＧ、台地部ＰＥＤおよび溝部ＤＵ上にわたって表面保護膜ＰＡＳ（パッシベーション膜）が形成されている。このとき、リッジ構造部ＲＧを覆う表面保護膜ＰＡＳには、開口部ＯＰ１が形成されており、この開口部ＯＰ１からリッジ構造部ＲＧの上面が露出している。そして、開口部ＯＰ１から露出するリッジ構造部ＲＧの上面と電気的に接続するように電極ＥＬが形成されている。

一方、台地部ＰＥＤと表面保護膜ＰＡＳの間には、パッド下地用絶縁膜ＢＰＦが形成されており、このパッド下地用絶縁膜ＢＰＦを覆うように表面保護膜ＰＡＳが形成されている。そして、表面保護膜ＰＡＳ上に電極パッドＰＤが形成されている。このとき、リッジ構造部ＲＧ上に形成されている電極ＥＬと、台地部ＰＥＤ上にパッド下地用絶縁膜ＢＰＦおよび表面保護膜ＰＡＳを介して配置されている電極パッドＰＤとは、溝部ＤＵに形成された表面保護膜ＰＡＳ上に配置される接続配線ＷＬによって電気的に接続されている。このことから、本実施の形態１における半導体レーザにおいては、電極パッドＰＤとリッジ構造部ＲＧが接続配線ＷＬおよび電極ＥＬを介して電気的に接続されることになる。これにより、本実施の形態１における半導体レーザでは、外部から例えば、電極パッドＰＤ→接続配線ＷＬ→電極ＥＬを介してリッジ構造部ＲＧに電流や電圧を供給することができるように構成されていることになる。

このように本実施の形態１における半導体レーザは、平坦な活性層ＭＱＷ上に、例えば、ＩｎＰからなるリッジ構造部ＲＧが形成された構造を有している。このリッジ構造部ＲＧの下層に形成されている活性層ＭＱＷが半導体レーザの発光層として機能し、例えば、発光層として機能する活性層ＭＱＷの幅は、１０μｍ程度となっている。そして、リッジ構造部ＲＧの周辺部には、溝部ＤＵが形成されており、溝部ＤＵの底部において、活性層ＭＱＷが分断されている。これにより、リッジ構造部ＲＧの下層に形成されている活性層ＭＱＷと、台地部ＰＥＤの下層に形成されている活性層ＭＱＷを電気的に分離することができる。つまり、本実施の形態１における半導体レーザにおいては、リッジ構造部ＲＧの下層に形成されている活性層ＭＱＷが発光層として機能する一方、台地部ＰＥＤの下層に形成されている活性層ＭＱＷは発光層として機能しないのである。

本実施の形態１では、活性層ＭＱＷの下層にグレーティング構造を有しており、これによって、ＤＦＢ（Distributed Feed Back）型の半導体レーザが構成される。このＤＦＢ型の半導体レーザでは、単一モードでの発振が可能であり、例えば、本実施の形態１では、波長（λ）が１．３１μｍでレーザ発振するように構成されている。本実施の形態１における半導体レーザは、直接変調されるように構成されており、例えば、２０Ｇｂｐｓでの高速変調動作を行なうように設計されている。このため、例えば、電極パッドＰＤの形状は、φ＝７０μｍの円形形状をしており、電極パッドＰＤの下層に厚さが１．５μｍのパッド下地用絶縁膜ＢＰＦが設けられている。

ここで、本実施の形態１における半導体レーザでは、図１９に示すように、台地部ＰＥＤ上には、厚いパッド下地用絶縁膜ＢＰＦが形成されている一方、リッジ構造部ＲＧの上面および側面には、厚いパッド下地用絶縁膜ＢＰＦは形成されていない。つまり、リッジ構造部ＲＧにおいては、リッジ構造部ＲＧの上面および側面と、表面保護膜ＰＡＳの間にパッド下地用絶縁膜ＢＰＦが介在していない。言い換えれば、リッジ構造部ＲＧの上面および側面は、表面保護膜ＰＡＳと直接接触するように構成されている。

このとき、台地部ＰＥＤ上に形成されているパッド下地用絶縁膜ＢＰＦの膜厚は、リッジ構造部ＲＧの上面および側面に形成されている表面保護膜ＰＡＳの膜厚よりも充分に厚く形成されている。これにより、本実施の形態１によれば、電極パッドＰＤと半導体基板１Ｓの間に充分に厚いパッド下地用絶縁膜ＢＰＦが介在することになるため、電極パッドＰＤと半導体基板１Ｓとの間の寄生容量を充分に低減することができる。この結果、本実施の形態１における半導体レーザによれば、高速変調動作を実現することができる。

一方、本実施の形態１では、リッジ構造部ＲＧの上面および側面に形成されている表面保護膜ＰＡＳの膜厚は、台地部ＰＥＤ上に形成されているパッド下地用絶縁膜の膜厚よりも薄く形成されている。さらに、本実施の形態１では、リッジ構造部ＲＧの上面および側面に、厚いパッド下地用絶縁膜ＢＰＦが形成されていない。このため、リッジ構造部ＲＧの上面および側面が厚い絶縁膜で覆われないことになり、厚い絶縁膜の成膜工程における昇降温に起因した応力がリッジ構造部ＲＧの近傍の活性層ＭＱＷに加わることを抑制できる。この結果、本実施の形態１によれば、活性層ＭＱＷにおける光学活性の劣化を抑制することができ、リッジ構造部ＲＧの下層近傍に形成されている活性層ＭＱＷを発光層として充分に機能させることができる。

さらに、本実施の形態１では、リッジ構造部ＲＧの上面および側面には、パッド下地用絶縁膜ＢＰＦが形成されておらず、薄い表面保護膜ＰＡＳだけが形成されているため、リッジ構造部ＲＧの上面の表面保護膜ＰＡＳに形成される開口部ＯＰ１のアスペクト比を小さくすることができる。これにより、本実施の形態１における半導体レーザによれば、リッジ構造部ＲＧと電極ＥＬとの接続信頼性を向上させることができる。

また、本実施の形態１では、パッド下地用絶縁膜ＢＰＦと表面保護膜ＰＡＳは、同一の材料から構成することができる。具体的には、例えば、パッド下地用絶縁膜ＢＰＦと表面保護膜ＰＡＳは、ともに酸化シリコン膜や窒化シリコン膜から形成することができる。この場合、本実施の形態１では、リッジ構造部ＲＧの上面および側面に形成されている表面保護膜ＰＡＳの膜厚は、パッド下地用絶縁膜ＢＰＦの膜厚と、パッド下地用絶縁膜ＢＰＦ上に形成された表面保護膜ＰＡＳの膜厚を合わせた膜厚よりも薄いということもできる。ただし、パッド下地用絶縁膜ＢＰＦと表面保護膜ＰＡＳとを異なる材料から構成することもできる。例えば、パッド下地用絶縁膜ＢＰＦを、例えば、ＳｉＯＣ膜に代表される酸化シリコン膜よりも誘電率の低い低誘電率膜から構成することもできる。この場合、電極パッドＰＤと半導体基板１Ｓの間に形成される寄生容量をさらに低減することができる。

なお、本実施の形態１における半導体レーザでは、図１９に示すように、平面視において、パッド下地用絶縁膜ＢＰＦの面積が電極パッドＰＤの面積よりも大きくなっている。言い換えれば、本実施の形態１における半導体レーザでは、平面視において、パッド下地用絶縁膜ＢＰＦが電極パッドＰＤを内包するように形成されている。これにより、本実施の形態１によれば、パッド下地用絶縁膜ＢＰＦ上に電極パッドＰＤを安定して配置することができる。この結果、電極パッドＰＤにワイヤを接続する際の接続信頼性を向上させることができる。さらには、電極パッドＰＤがパッド下地用絶縁膜ＢＰＦに内包されるように形成されるということは、電極パッドＰＤ自体の面積が小さくなることを意味する。このことから、本実施の形態１では、電極パッドＰＤと半導体基板１Ｓとの間の寄生容量を低減することができる。さらに、本実施の形態１では、平面視において、台地部ＰＥＤがパッド下地用絶縁膜ＢＰＦを内包するように形成されている。この結果、パッド下地用絶縁膜ＢＰＦを台地部ＰＥＤ上に安定して配置することができる。

＜半導体レーザの動作＞
本実施の形態１における半導体レーザは、上記のように構成されており、以下に、その動作について簡単に説明する。まず、電極パッドＰＤに正電圧を印加するとともに、半導体基板１Ｓの裏面に形成された裏面電極に負電圧を印加する。この場合、電極パッドＰＤは、接続配線ＷＬを介して電極ＥＬと電気的に接続されていることから、電極ＥＬに正電圧が印加される。これにより、本実施の形態１における半導体レーザでは、電極ＥＬから裏面電極に向かって順方向電流が流れる。これにより、電極ＥＬからリッジ構造部ＲＧを介して活性層ＭＱＷに正孔が注入される。

一方、裏面電極からは、半導体基板１Ｓに電子が注入され、注入された電子は、活性層ＭＱＷに注入される。活性層ＭＱＷでは、注入された正孔と電子によって反転分布が形成され、電子が伝導帯から価電子帯に誘導放出によって遷移することにより、位相の揃った光が発生する。そして、活性層ＭＱＷで発生した光は、活性層ＭＱＷよりも屈折率の低い周囲の半導体層により、活性層ＭＱＷ内に閉じ込められる。そして、活性層ＭＱＷ内に閉じ込められている光は、半導体レーザに形成されているへき開面からなる共振器を往復することにより、さらなる誘導放出によって増幅される。その後、活性層ＭＱＷ内でレーザ光が発振して、半導体装置からレーザ光が射出される。このとき、リッジ構造部ＲＧが形成されていることにより、活性層ＭＱＷで発振するレーザ光の光モード（横モード）が基本モード（０次モード）となる。このようにして、本実施の形態１における半導体レーザが動作することになる。特に、本実施の形態１における半導体レーザにおいては、電極パッドＰＤに印加される電圧と裏面電極に印加される電圧を制御して、周期的に半導体レーザをオン／オフ動作させることにより、本実施の形態１における半導体レーザに対して、直接変調動作を行なわせることができる。

＜半導体レーザの製造方法＞
続いて、本実施の形態１における半導体レーザの製造方法について、図面を参照しながら説明する。図２０は、図１９のＡ−Ａ線で切断した断面図に対応し、図２１〜図３２は、図１９のＢ−Ｂ線で切断した断面図に対応する。

まず、図２０に示すように、例えば、グレーティング構造ＧＴが形成されたｎ型ＩｎＰからなる半導体基板１Ｓを用意する。そして、この半導体基板１Ｓ上にｎ型ＩｎＧａＡｓＰからなるガイド層ＧＤを形成し、このガイド層ＧＤ上に、ｎ型ＩｎＰからなるバッファ層ＢＵＦを形成する。その後、バッファ層ＢＵＦ上に、ＡｌＧａＩｎＡｓＰを含む７層からなる多重量子井戸構造の活性層ＭＱＷを形成し、この活性層ＭＱＷ上に、アンドープのＩｎＰからなるクラッド層ＣＬＤ１を形成する。さらに、クラッド層ＣＬＤ１上に、ＩｎＧａＡｓＰからなるエッチングストッパ層ＥＳを形成し、このエッチングストッパ層ＥＳ上にｐ型ＩｎＰからなるクラッド層ＣＬＤ２を形成する。その後、クラッド層ＣＬＤ２上に、高濃度のｐ型ＩｎＧａＡｓからなるコンタクト層ＣＮＴＬを形成する。これらの層は、例えば、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法を使用することにより形成することができる。活性層ＭＱＷは、波長（λ）が１．３１μｍの光を発光するように設計される。なお、この後の図面においては、図２０に示すダブルヘテロ構造の構成要素の図示を省略し、活性層ＭＱＷと、クラッド層ＣＬＤ２およびコンタクト層ＣＮＴＬを含む半導体層ＳＬを図示することにする。このようにして、図２１に示すように、半導体基板１Ｓ上に活性層ＭＱＷが形成され、この活性層ＭＱＷ上に半導体層ＳＬが形成されることになる。

次に、図２２に示すように、半導体層ＳＬ上に絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、例えば、酸化シリコン膜から形成され、ＣＶＤ法により形成することができる。このとき、絶縁膜ＩＦ１の膜厚は、例えば、０．９μｍである。続いて、図２３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦ１をパターニングする。これにより、絶縁膜ＩＦ１からなるパッド下地用絶縁膜ＢＰＦを形成することができる。

その後、図２４に示すように、パッド下地用絶縁膜ＢＰＦを形成した半導体層ＳＬ上に絶縁膜ＩＦ２を形成する。絶縁膜ＩＦ２は、例えば、酸化シリコン膜から形成され、ＣＶＤ法により形成することができる。このとき、絶縁膜ＩＦ２の膜厚は、例えば、０．３μｍである。そして、図２５に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦ２をパターニングする。絶縁膜ＩＦ２のパターニングは、半導体のリッジ構造部形成領域および台地部形成領域に絶縁膜ＩＦ２が残存するように行われる。

次に、図２６に示すように、パターニングした絶縁膜ＩＦ２をマスクにしたエッチング技術（ドライエッチングおよびウェットエッチング）により、半導体層ＳＬに溝部ＤＵを形成する。具体的には、図２０に示すエッチングストッパ層ＥＳまで半導体層ＳＬをエッチングする。これにより、領域Ｒ１にリッジ構造部ＲＧを形成し、領域Ｒ１と溝部ＤＵを介して離間した領域Ｒ２に台地部ＰＥＤを形成することができる。このとき、台地部ＰＥＤ上にパッド下地用絶縁膜ＢＰＦが配置されることになる。

さらに、図２７に示すように、フォトリソグラフィ技術およびウェットエッチングにより、溝部ＤＵの底部の一部をエッチングして、溝部ＤＵの底部で活性層ＭＱＷを分断する。その後、図２８に示すように、パッド下地用絶縁膜ＢＰＦの周囲にだけ絶縁膜ＩＦ２を残存させる。これにより、リッジ構造部ＲＧ上に形成されている絶縁膜ＩＦ２は除去される。

続いて、図２９に示すように、半導体基板１Ｓの主面（素子形成面）を覆うように、表面保護膜ＰＡＳを形成する。具体的には、リッジ構造部ＲＧの上面および側面を覆うとともに、溝部ＤＵの底面上からパッド下地用絶縁膜ＢＰＦ上に形成された絶縁膜ＩＦ２上にわたって表面保護膜ＰＡＳを形成する。この表面保護膜ＰＡＳは、例えば、酸化シリコン膜から形成され、ＣＶＤ法で形成される。このとき、表面保護膜ＰＡＳの膜厚は、例えば、０．４５μｍである。

その後、図３０に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、リッジ構造部ＲＧの上面に形成されている表面保護膜ＰＡＳに開口部ＯＰ１を形成する。このとき、開口部ＯＰ１の底部からは、リッジ構造部ＲＧの上面が露出することになる。

次に、図３１に示すように、開口部ＯＰ１を形成した表面保護膜ＰＡＳ上に、導体膜ＣＦを形成する。導体膜ＣＦは、例えば、チタン膜（Ｔｉ膜）と、チタン膜上に形成されたプラチナ膜（Ｐｔ膜）と、プラチナ膜上に形成された金膜（Ａｕ膜）と積層膜（Ｔｉ／Ｐｔ／Ａｕ）から構成される。この導体膜ＣＦは、例えば、蒸着法を使用することにより形成される。そして、図３２に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、導体膜ＣＦをパターニングする。この結果、領域Ｒ１に形成されているリッジ構造部ＲＧ上に電極ＥＬが形成され、領域Ｒ２に形成されている表面保護膜ＰＡＳ上に電極パッドＰＤが形成される。また、溝部ＤＵに形成されている表面保護膜ＰＡＳ上に接続配線ＷＬが形成される。この結果、リッジ構造部ＲＧと電極パッドＰＤとは、電極ＥＬおよび接続配線ＷＬで電気的に接続されることになる。

この工程の後、アロイ工程、金めっき工程、半導体基板１Ｓの研磨工程、裏面電極形成工程、へき開工程、コーティング工程、および、ペレタイズ工程を経ることにより、本実施の形態１における半導体レーザを製造することができる。

このようにして製造された本実施の形態１における半導体レーザを動作させたところ、室温で、発光スロープ効率が０．４Ｗ／Ａと良好にレーザ発振し、発光特性に製造プロセス上の影響による劣化は観測されなかった。また、本実施の形態１における半導体レーザを４５Ω抵抗と直列に繋がるマッチング回路に実装して直接変調動作を行なったところ、帯域２０Ｇｂｐｓ以上を確認することができた。

以上のように、本実施の形態１においても、「高速変調動作に必要な厚い絶縁膜を、リッジ構造部ＲＧ（メサ構造部）を形成する前に形成し、その後、リッジ構造部ＲＧを形成する」という基本形態で説明した構成が採用されている。これにより、電極パッドＰＤの下層に厚いパッド下地用絶縁膜ＢＰＦを形成しても、このパッド下地用絶縁膜ＢＰＦを形成する工程よりも後の工程で形成するリッジ構造部ＲＧには、厚いパッド下地用絶縁膜ＢＰＦで覆われることによって、リッジ構造部ＲＧの近傍に応力が加わることを防止できる。この結果、本実施の形態１においても、リッジ構造部ＲＧに応力が加わることに起因する活性層ＭＱＷの特性劣化を効果的に防止することができる。一方、本実施の形態１においても、断面視において、電極パッドＰＤと半導体基板１Ｓの間に厚いパッド下地用絶縁膜ＢＰＦを形成することができる。これにより、本実施の形態１によれば、電極パッドＰＤと半導体基板１Ｓの間に存在する寄生容量を低減することができる。このように本実施の形態１においても、リッジ構造部ＲＧの下部およびその近傍に存在する活性層ＭＱＷの特性劣化の防止と、電極パッドＰＤと半導体基板１Ｓの間の寄生容量の低減とを両立させることができる結果、半導体装置の特性向上を図ることができる。

また、本実施の形態１においても、パッド下地用絶縁膜ＢＰＦをＣＶＤ法により形成することができる。これにより、表面保護膜ＰＡＳ（パッシベーション膜）の形成工程などに通常使用されるＣＶＤ法を使用してパッド下地用絶縁膜ＢＰＦを形成することができる。このような通常使用されるＣＶＤ法でパッド下地用絶縁膜ＢＰＦを形成する場合、通常工程で必要とされる以上の条件出しや条件管理は何ら必要とされない。さらに、関連技術で使用される樹脂膜ＲＦのように密着性の問題も生じない。このため、本実施の形態１においても、関連技術のように、スピン塗布法および固化成膜のための設備の追加と追加の条件設定が不要となるため、プロセス工程を簡略化およびコスト低減を図ることができるとともに、実績のあるＣＶＤ法によるパッド下地用絶縁膜ＢＰＦを使用することにより、半導体装置の信頼性も向上させることができる。

（実施の形態２）
本実施の形態２では、光半導体素子を含む半導体装置の一例として、光変調器を例に挙げて説明する。

＜光変調器の構成＞
図３３は、本実施の形態２における光変調器の概略構成を示す斜視図である。図３３において、例えば、ｎ型ＩｎＰからなる半導体基板１Ｓ上に活性層ＭＱＷが形成されている。この活性層ＭＱＷは、多重量子井戸構造をしており、光変調器においては、変調光学作用をもたらす層として機能する。そして、この平坦な活性層ＭＱＷ上には、例えば、ＩｎＰ層からなるリッジ構造部ＲＧが形成されている。なお、図３３に示す本実施の形態２における光変調器においては、平坦な活性層ＭＱＷ上にリッジ構造部ＲＧが形成されているが、細いリッジ構造部ＲＧの内部に活性層ＭＱＷが含まれる場合もある。

また、本実施の形態２における光変調器においては、リッジ構造部ＲＧと離間して、活性層ＭＱＷ上に台地部ＰＥＤが形成されている。具体的には、リッジ構造部ＲＧと台地部ＰＥＤとは、平面視において、リッジ構造部ＲＧと台地部ＰＥＤに挟まれた溝部ＤＵによって分離されている。そして、リッジ構造部ＲＧ、台地部ＰＥＤおよび溝部ＤＵ上にわたって表面保護膜ＰＡＳ（パッシベーション膜）が形成されている。このとき、リッジ構造部ＲＧを覆う表面保護膜ＰＡＳには、開口部ＯＰ１が形成されており、この開口部ＯＰ１からリッジ構造部ＲＧの上面が露出している。そして、開口部ＯＰ１から露出するリッジ構造部ＲＧの上面と電気的に接続するように電極ＥＬが形成されている。

一方、台地部ＰＥＤと表面保護膜ＰＡＳの間には、パッド下地用絶縁膜ＢＰＦが形成されており、このパッド下地用絶縁膜ＢＰＦを覆うように表面保護膜ＰＡＳが形成されている。そして、表面保護膜ＰＡＳ上に電極パッドＰＤが形成されている。このとき、リッジ構造部ＲＧ上に形成されている電極ＥＬと、台地部ＰＥＤ上にパッド下地用絶縁膜ＢＰＦおよび表面保護膜ＰＡＳを介して配置されている電極パッドＰＤとは、溝部ＤＵに形成された表面保護膜ＰＡＳの上方に配置される中空配線である接続配線ＷＬによって電気的に接続されている。この中空配線構造を本明細書では、エアブリッジ構造と呼ぶこともある。このことから、本実施の形態２における光変調器においては、電極パッドＰＤとリッジ構造部ＲＧが接続配線ＷＬおよび電極ＥＬを介して電気的に接続されることになる。これにより、本実施の形態２における光変調器では、外部から例えば、電極パッドＰＤ→接続配線ＷＬ→電極ＥＬを介してリッジ構造部ＲＧに電圧を供給することができるように構成されていることになる。

このように本実施の形態２における光変調器は、平坦な活性層ＭＱＷ上に、例えば、ＩｎＰからなるリッジ構造部ＲＧが形成された構造を有している。このリッジ構造部ＲＧの下層に形成されている活性層ＭＱＷが光変調器の変調光学作用をもたらす層として機能する。そして、リッジ構造部ＲＧの周辺部には、溝部ＤＵが形成されており、溝部ＤＵの底部において、活性層ＭＱＷが分断されている。これにより、リッジ構造部ＲＧの下層に形成されている活性層ＭＱＷと、台地部ＰＥＤの下層に形成されている活性層ＭＱＷを電気的に分離することができる。つまり、本実施の形態２における光変調器においては、リッジ構造部ＲＧの下層に形成されている活性層ＭＱＷが変調光学作用をもたらす層として機能する一方、台地部ＰＥＤの下層に形成されている活性層ＭＱＷは変調光学作用をもたらす層として機能しないのである。

本実施の形態２における光変調器は、例えば、２５Ｇｂｐｓでの高速変調動作を行なうように設計されている。このため、例えば、電極パッドＰＤの形状は、φ＝５０μｍの円形形状をしており、電極パッドＰＤの下層に厚さが２．１μｍのパッド下地用絶縁膜ＢＰＦが設けられている。

ここで、本実施の形態２における光変調器では、図３３に示すように、台地部ＰＥＤ上には、厚いパッド下地用絶縁膜ＢＰＦが形成されている一方、リッジ構造部ＲＧの上面および側面には、厚いパッド下地用絶縁膜ＢＰＦは形成されていない。つまり、リッジ構造部ＲＧにおいては、リッジ構造部ＲＧの上面および側面と、表面保護膜ＰＡＳの間にパッド下地用絶縁膜ＢＰＦが介在していない。言い換えれば、リッジ構造部ＲＧの上面および側面は、表面保護膜ＰＡＳと直接接触するように構成されている。

このとき、台地部ＰＥＤ上に形成されているパッド下地用絶縁膜ＢＰＦの膜厚は、リッジ構造部ＲＧの上面および側面に形成されている表面保護膜ＰＡＳの膜厚よりも充分に厚く形成されている。これにより、本実施の形態２によれば、電極パッドＰＤと半導体基板１Ｓの間に充分に厚いパッド下地用絶縁膜ＢＰＦが介在することになるため、電極パッドＰＤと半導体基板１Ｓとの間の寄生容量を充分に低減することができる。この結果、本実施の形態２における光変調器によれば、高速変調動作を実現することができる。

さらに、本実施の形態２における光変調器では、電極ＥＬと電極パッドＰＤとを電気的に接続する接続配線ＷＬがエアブリッジ構造となっている。このことから、本実施の形態２によれば、接続配線ＷＬと半導体基板１Ｓとの間の寄生容量も低減するこができる。つまり、本実施の形態２では、電極パッドＰＤと半導体基板１Ｓとの間の寄生容量だけでなく、接続配線ＷＬと半導体基板１Ｓの間の寄生容量も低減することができるため、本実施の形態２における光変調器の性能を向上させることができる。

一方、本実施の形態２では、リッジ構造部ＲＧの上面および側面に形成されている表面保護膜ＰＡＳの膜厚は、台地部ＰＥＤ上に形成されているパッド下地用絶縁膜の膜厚よりも薄く形成されている。さらに、本実施の形態２では、リッジ構造部ＲＧの上面および側面に、厚いパッド下地用絶縁膜ＢＰＦが形成されていない。このため、リッジ構造部ＲＧの上面および側面が厚い絶縁膜で覆われないことになり、厚い絶縁膜の成膜工程における昇降温に起因した応力がリッジ構造部ＲＧの近傍の活性層ＭＱＷに加わることを抑制できる。この結果、本実施の形態２によれば、活性層ＭＱＷにおける吸収効率の低下を抑制することができ、リッジ構造部ＲＧの下層近傍に形成されている活性層ＭＱＷを、変調光学作用をもたらす層として充分に機能させることができる。

さらに、本実施の形態２では、リッジ構造部ＲＧの上面および側面には、パッド下地用絶縁膜ＢＰＦが形成されておらず、薄い表面保護膜ＰＡＳだけが形成されているため、リッジ構造部ＲＧの上面の表面保護膜ＰＡＳに形成される開口部ＯＰ１のアスペクト比を小さくすることができる。これにより、本実施の形態２における光変調器によれば、リッジ構造部ＲＧと電極ＥＬとの接続信頼性を向上させることができる。

また、本実施の形態２でも、パッド下地用絶縁膜ＢＰＦと表面保護膜ＰＡＳは、同一の材料から構成することができる。具体的には、例えば、パッド下地用絶縁膜ＢＰＦと表面保護膜ＰＡＳは、ともに酸化シリコン膜や窒化シリコン膜から形成することができる。この場合、本実施の形態１では、リッジ構造部ＲＧの上面および側面に形成されている表面保護膜ＰＡＳの膜厚は、パッド下地用絶縁膜ＢＰＦの膜厚と、パッド下地用絶縁膜ＢＰＦ上に形成された表面保護膜ＰＡＳの膜厚を合わせた膜厚よりも薄いということもできる。ただし、パッド下地用絶縁膜ＢＰＦと表面保護膜ＰＡＳとを異なる材料から構成することもできる。例えば、パッド下地用絶縁膜ＢＰＦを、例えば、ＳｉＯＣ膜に代表される酸化シリコン膜よりも誘電率の低い低誘電率膜から構成することもできる。この場合、電極パッドＰＤと半導体基板１Ｓの間に形成される寄生容量をさらに低減することができる。

なお、本実施の形態２における光変調器では、図３３に示すように、平面視において、パッド下地用絶縁膜ＢＰＦの面積が電極パッドＰＤの面積よりも大きくなっている。言い換えれば、本実施の形態２における光変調器では、平面視において、パッド下地用絶縁膜ＢＰＦが電極パッドＰＤを内包するように形成されている。これにより、本実施の形態２によれば、パッド下地用絶縁膜ＢＰＦ上に電極パッドＰＤを安定して配置することができる。この結果、電極パッドＰＤにワイヤを接続する際の接続信頼性を向上させることができる。さらには、電極パッドＰＤがパッド下地用絶縁膜ＢＰＦに内包されるように形成されるということは、電極パッドＰＤ自体の面積が小さくなることを意味する。このことから、本実施の形態２では、電極パッドＰＤと半導体基板１Ｓとの間の寄生容量を低減することができる。さらに、本実施の形態２では、平面視において、台地部ＰＥＤがパッド下地用絶縁膜ＢＰＦを内包するように形成されている。この結果、パッド下地用絶縁膜ＢＰＦを台地部ＰＥＤ上に安定して配置することができる。

＜光変調器の動作＞
本実施の形態２における光変調器は、上記のように構成されており、以下に、その動作について簡単に説明する。本実施の形態２における光変調器は、リッジ構造部ＲＧを有する光変調器である。両端面は、反射防止コーティングされており、片方の端面から入射される波長（λ）が１．３１μｍの光を変調し、もう一方の端面から変調光を射出する。特に、本実施の形態２における光変調器は、電圧を印加することにより、入射光を消光する電界吸収型の光変調器である。以下に、この電界吸収型の光変調器の具体的な動作について説明する。

図３４は、電界吸収型の光変調器の動作メカニズムを説明するためのバンド図である。特に、（Ａ）は、電圧を印加していない状態を示す活性層ＭＱＷのバンド図であり、（Ｂ）は、電圧を印加した状態の活性層ＭＱＷのバンド図である。本実施の形態２における光変調器では、活性層ＭＱＷにおいて、変調光学作用が実現される。

図３４（Ａ）は、活性層ＭＱＷを構成する多重量子井戸構造の一部を示すバンド図であり、中央に存在する井戸層が両側に存在する障壁層で挟まれた構造をしている。図３４（Ａ）に示すように、活性層ＭＱＷに電圧を印加しない状態では、井戸層におけるバンドギャップがＥｇ１となっている。このバンドギャップＥｇ１は、活性層ＭＱＷに入射された入射光のエネルギーよりも大きくなっている。したがって、活性層ＭＱＷに電圧を印加しない状態では、入射光は吸収されずに活性層ＭＱＷを透過することになる。つまり、本実施の形態２における光変調器では、活性層ＭＱＷに電圧を印加しない状態では、入射光をそのまま透過させることになる。

一方、図３４（Ｂ）は、活性層ＭＱＷに電圧（逆バイアス）を印加した状態でのバンド図である。図３４（Ｂ）に示すように、活性層ＭＱＷに逆バイアスを印加すると、量子閉じ込めシュタルク効果により、バンドが傾斜してバンドギャップが縮む。この結果、活性層ＭＱＷに電圧を印加した状態では、バンドギャップがＥｇ２（＜Ｅｇ１）となる。このとき、バンドギャップＥｇ２が入射光のエネルギーよりも小さくなるように設定すると、活性層ＭＱＷに電圧を印加した状態では、入射光のエネルギーによって、価電子帯から電子が伝導帯へ励起される。この結果、入射光が吸収されることになる。つまり、本実施の形態２における光変調器では、活性層ＭＱＷに電圧を印加すると、入射光が吸収され、これによって、光変調器からは光が射出されないことなる。

したがって、活性層ＭＱＷに印加する電圧を制御（例えば、オン／オフ制御）することにより、光変調器では、入射光の透過と吸収が繰り返されて変調動作が可能となる。これが、電界吸収型の光変調器における変調動作のメカニズムである。このようにして、本実施の形態２における光変調器によれば、変調動作を実現することができる。

＜光変調器において特に寄生容量の低減が必要な理由＞
例えば、本実施の形態２における光変調器では、電極パッドＰＤがφ＝５０μｍの円形形状をしており、電極パッドＰＤの下層に厚さが２．１μｍのパッド下地用絶縁膜ＢＰＦが設けられている。一方、前記実施の形態１における半導体レーザでは、電極パッドＰＤが、φ＝７０μｍの円形形状をしており、電極パッドＰＤの下層に厚さが１．５μｍのパッド下地用絶縁膜ＢＰＦが設けられている。したがって、本実施の形態２における光変調器の方が、前記実施の形態１における半導体レーザよりも、電極パッドの面積が小さく、かつ、パッド下地用絶縁膜ＢＰＦの膜厚が厚くなっている。このことは、本実施の形態２における光変調器の方が、前記実施の形態１における半導体レーザよりも、電極パッドＰＤと半導体基板１Ｓとの間の寄生容量が低減されていることを意味する。さらに、本実施の形態２における光変調器では、接続配線ＷＬがエアブリッジ構造をしているため、接続配線ＷＬと半導体基板１Ｓとの間の寄生容量も、前記実施の形態１における半導体レーザよりも低減されている。このように本実施の形態２における光変調器では、前記実施の形態１における半導体レーザよりも寄生容量を低減する構成が採用されている。

以下に、この理由について説明する。図３５は、半導体レーザを直接変調させる構成を示す回路図である。図３５において、電気容量Ｃは、半導体レーザに存在する寄生容量を示しており、この電気容量Ｃと並列に接続されている５Ω抵抗は、半導体レーザに電流を流したときの等価抵抗を示している。そして、半導体レーザは、４５Ω抵抗のマッチング抵抗と直列接続されて直接変調が行なわれる。

このとき、半導体レーザと、マッチング抵抗である４５Ω抵抗とを直列接続している理由について説明する。例えば、半導体レーザとマッチング抵抗とを並列接続する場合、半導体レーザの等価抵抗が５Ω抵抗であり、マッチング抵抗が４５Ω抵抗であることから、電流は、ほぼ半導体レーザに流れることになり、マッチング抵抗にはほとんど電流が流れなくなる。このため、マッチング抵抗がマッチング機能を果たさなくなる。したがって、半導体レーザとマッチング抵抗とを直列接続しているのである。この場合、マッチング抵抗にも電流が流れるため、マッチング機能を果たすことができる。そして、図３５に示す回路構成の場合、回路の動作スピードを律速する時定数τ１は、概ね５Ｃで近似できる。すなわち、半導体レーザの場合、高速変調動作を規定する時定数は５Ｃ程度となる。

一方、図３６は、光変調器で変調動作を実現するための構成を示す回路図である。図３６において、電気容量Ｃは、光変調器に存在する寄生容量を示している。また、光変調器では、逆バイアスを印加するため電流が流れない。そして、光変調器は、５０Ω抵抗のマッチング抵抗と並列接続されて変調動作が行なわれる。

このとき、光変調器と、マッチング抵抗である５０Ω抵抗とを並列接続している理由について説明する。例えば、光変調器とマッチング抵抗とを直列接続する場合、光変調器に電流流れないことから、無限大の抵抗とマッチング抵抗が直列接続されるとみなすことができる。この場合、マッチング抵抗にも電流が流れないため、マッチング機能を果たすことができなくなる。したがって、光変調器とマッチング抵抗とを並列接続しているのである。この場合、無限大の抵抗とマッチング抵抗（５０Ω）が並列接続されることになり、マッチング抵抗の方が、抵抗値が低くなることから、マッチング抵抗に電流が流れることになる。このことから、マッチング抵抗において、マッチング機能を果たすことができる。そして、図３６に示す回路構成の場合、回路の動作スピードを律速する時定数τ２は、概ね５０Ｃで近似できる。すなわち、光変調器の場合、高速変調動作を規定する時定数は５０Ｃ程度となる。

以上のことから、半導体レーザの場合の時定数は５Ｃである一方、光変調器の場合の時定数は５０Ｃとなる。このことは、半導体レーザと光変調器の寄生容量が同じであったとすると、光変調器の時定数の方が、半導体レーザの時定数よりも１０倍大きくなってしまうことを意味している。つまり、半導体レーザよりも光変調器の方が寄生容量の影響が大きくなることを意味している。言い換えれば、光変調器の時定数を半導体レーザの時定数と同程度にするためには、光変調器の寄生容量を半導体レーザの寄生容量の１／１０程度にする必要があるのである。このような理由により、光変調器では、半導体レーザよりも寄生容量を低減しているのである。

＜光変調器の製造方法＞
続いて、本実施の形態２における光変調器の製造方法について、図面を参照しながら説明する。図３７は、図３３のＡ−Ａ線で切断した断面図に対応し、図３８〜図４５は、図３３のＢ−Ｂ線で切断した断面図に対応する。

まず、図３７に示すように、例えば、ｎ型ＩｎＰからなる半導体基板１Ｓを用意する。そして、この半導体基板１Ｓ上に、ｎ型ＩｎＰからなるバッファ層ＢＵＦを形成する。その後、バッファ層ＢＵＦ上に、ＩｎＧａＡｓＰを含む１０層からなる多重量子井戸構造の活性層ＭＱＷを形成し、この活性層ＭＱＷ上に、アンドープのＩｎＰからなるクラッド層ＣＬＤ１を形成する。さらに、クラッド層ＣＬＤ１上に、ＩｎＧａＡｓＰからなるエッチングストッパ層ＥＳを形成し、このエッチングストッパ層ＥＳ上にｐ型ＩｎＰからなるクラッド層ＣＬＤ２を形成する。その後、クラッド層ＣＬＤ２上に、高濃度のｐ型ＩｎＧａＡｓからなるコンタクト層ＣＮＴＬを形成する。これらの層は、例えば、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法を使用することにより形成することができる。活性層ＭＱＷは、波長（λ）が１．２６μｍの発光組成を有するように設計される。なお、この後の図面においては、図３７に示すダブルヘテロ構造の構成要素の図示を省略し、活性層ＭＱＷと、クラッド層ＣＬＤ２およびコンタクト層ＣＮＴＬを含む半導体層ＳＬを図示することにする。

図２１から図２９までの工程は、前記実施の形態１と同様である。ただし、本実施の形態２においては、絶縁膜ＩＦ１の膜厚は、１．５μｍであり、表面保護膜ＰＡＳの膜厚は、０．４５μｍである。

次に、図３８に示すように、表面保護膜ＰＡＳ上にレジスト膜ＲＦ１を塗布する。そして、図３９に示すように、フォトリソグラフィ技術を使用することにより、レジスト膜ＲＦ１をパターニングし、このパターニングしたレジスト膜ＲＦ１をマスクにしたエッチング技術により、領域Ｒ１に形成されているリッジ構造部ＲＧの上面を覆う表面保護膜ＰＡＳに開口部ＯＰ１を形成する。このとき、開口部ＯＰ１の底部からリッジ構造部ＲＧの上面が露出することになる。

続いて、図４０に示すように、パターニングしたレジスト膜ＲＦ１上および開口部ＯＰ１の内部に導体膜ＣＦ１を形成する。この導体膜ＣＦ１は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層膜から形成され、蒸着法を使用することにより形成することができる。

その後、図４１に示すように、レジスト膜ＲＦ１を除去した後、アロイ処理を実施する。さらに、図４２に示すように、開口部ＯＰ１を形成した表面保護膜ＰＡＳ上に、レジスト膜ＲＦ２を塗布し、フォトリソグラフィ技術を使用することにより、塗布したレジスト膜ＲＦ２をパターニングする。レジスト膜ＲＦ２のパターニングは、溝部ＤＵにだけレジスト膜ＲＦ２が残存するように行われる。そして、図４３に示すように、再び、半導体基板１Ｓの主面（素子形成面）上に導体膜ＣＦ２を形成する。この導体膜ＣＦ２は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層膜から構成され、例えば、蒸着法を使用することにより形成することができる。

次に、図４４に示すように、リッジ構造部ＲＧの上部に形成されている導体膜ＣＦ２から領域Ｒ２に形成されている導体膜ＣＦ２上にわたって導体膜ＣＦ３を形成する。この導体膜ＣＦ３は、例えば、金膜から形成され、例えば、めっき法により形成することができる。そして、図４５に示すように、導体膜ＣＦ２をパターニングし、その後、溝部ＤＵに埋め込まれたレジスト膜ＲＦ２を除去する。

このようにして、領域Ｒ１に形成されているリッジ構造部ＲＧ上に電極ＥＬが形成され、領域Ｒ２に形成されている表面保護膜ＰＡＳ上に電極パッドＰＤが形成される。また、溝部ＤＵに形成されている表面保護膜ＰＡＳの上方に中空配線である接続配線ＷＬが形成される。この結果、リッジ構造部ＲＧと電極パッドＰＤとは、電極ＥＬおよび接続配線ＷＬで電気的に接続されることになる。このとき、電極パッドＰＤは、導体膜ＣＦ２および導体膜ＣＦ３から形成され、接続配線ＷＬも導体膜ＣＦ２および導体膜ＣＦ３から形成されることになる。一方、電極ＥＬは、導体膜ＣＦ１と導体膜ＣＦ２と導体膜ＣＦ３から形成されることになる。

この工程の後、半導体基板１Ｓの研磨工程、裏面電極形成工程、へき開工程、コーティング工程、および、ペレタイズ工程を経ることにより、本実施の形態２における光変調器を製造することができる。

本実施の形態２における光変調器は、両端面に反射防止コーティングがなされている。この光変調器の片端から波長（λ）が１．３１μｍのＣＷ（Continuous Wave）光を入射した状態で、光変調器に電圧を印加したところ、Ｖｐｐ＝０．０Ｖ〜２．０Ｖの印加で消光比が２５ｄＢという良好な消光特性を得ることができた。すなわち、製造プロセス上の影響により吸収効率が劣化した様子は見られなかった。また、５０Ω抵抗と並列に接続されるマッチング回路に実装して変調動作させたところ、帯域３０Ｇｂｐｓ以上を確認することができた。

以上のように、本実施の形態２においても、「高速変調動作に必要な厚い絶縁膜を、リッジ構造部ＲＧ（メサ構造部）を形成する前に形成し、その後、リッジ構造部ＲＧを形成する」という基本形態で説明した構成が採用されている。これにより、電極パッドＰＤの下層に厚いパッド下地用絶縁膜ＢＰＦを形成しても、このパッド下地用絶縁膜ＢＰＦを形成する工程よりも後の工程で形成するリッジ構造部ＲＧには、厚いパッド下地用絶縁膜ＢＰＦで覆われることによって、リッジ構造部ＲＧの近傍に応力が加わることを防止できる。この結果、本実施の形態２においても、リッジ構造部ＲＧに応力が加わることに起因する活性層ＭＱＷの特性劣化を効果的に防止することができる。一方、本実施の形態２においても、断面視において、電極パッドＰＤと半導体基板１Ｓの間に厚いパッド下地用絶縁膜ＢＰＦを形成することができる。これにより、本実施の形態２によれば、電極パッドＰＤと半導体基板１Ｓの間に存在する寄生容量を低減することができる。さらに、本実施の形態２では、接続配線ＷＬをエアブリッジ構造（中空配線）としているため、接続配線ＷＬと半導体基板１Ｓの間に存在する寄生容量も低減することができる。このように本実施の形態２においても、リッジ構造部ＲＧの下部およびその近傍に存在する活性層ＭＱＷの特性劣化の防止と、電極パッドＰＤと半導体基板１Ｓの間の寄生容量の低減や、接続配線ＷＬと半導体基板１Ｓの間の寄生容量の低減とを両立させることができる結果、半導体装置の特性向上を図ることができる。

また、本実施の形態２においても、パッド下地用絶縁膜ＢＰＦをＣＶＤ法により形成することができる。これにより、表面保護膜ＰＡＳ（パッシベーション膜）の形成工程などに通常使用されるＣＶＤ法を使用してパッド下地用絶縁膜ＢＰＦを形成することができる。このような通常使用されるＣＶＤ法でパッド下地用絶縁膜ＢＰＦを形成する場合、通常工程で必要とされる以上の条件出しや条件管理は何ら必要とされない。さらに、関連技術で使用される樹脂膜ＲＦのように密着性の問題も生じない。このため、本実施の形態２においても、関連技術のように、スピン塗布法および固化成膜のための設備の追加と追加の条件設定が不要となるため、プロセス工程を簡略化およびコスト低減を図ることができるとともに、実績のあるＣＶＤ法によるパッド下地用絶縁膜ＢＰＦを使用することにより、半導体装置の信頼性も向上させることができる。

（実施の形態３）
＜半導体装置の構成＞
本実施の形態３では、半導体レーザと光変調器とを1つの半導体基板上に集積した半導体装置について説明する。図４６は、本実施の形態３における半導体装置の概略構成を示す斜視図である。本実施の形態３における半導体装置は、図４６の奥側に設けられている半導体レーザと、図４６の手前側に設けられている光変調器を半導体基板１Ｓ上に集積した構造をしている。図４６に示すように、奥側に形成されている半導体レーザと、手前側に形成されている光変調器においては、リッジ構造部ＲＧが一続きになるように構成されている。すなわち、本実施の形態３における半導体装置は、半導体レーザで発振出力された波長（λ）が１．３１μｍの連続発振光（ＣＷ光）を光変調器に入力し、この光変調器における消光動作で外部変調する構成をしている。そして、光変調器から変調された光が出力されるようになっている。

ここで、光変調器に着目すると、本実施の形態３における光変調器においては、リッジ構造部ＲＧ上に電極ＥＬ１が形成されており、この電極ＥＬ１は、半導体の台地部ＰＥＤ上にパッド下地用絶縁膜ＢＰＦおよび表面保護膜ＰＡＳを介して形成された電極パッドＰＤ１と、溝部ＤＵの表面保護膜ＰＡＳの上方に形成された接続配線ＷＬ１で電気的に接続されている。このとき、本実施の形態３における光変調器においては、電極パッドＰＤ１の下層に厚いパッド下地用絶縁膜ＢＰＦが形成されている。このため、電極パッドＰＤ１と半導体基板１Ｓとの間の寄生容量を低減することができる。また、本実施の形態３における光変調器においては、接続配線ＷＬ１が中空配線となっておりエアブリッジ構造をしていることから、接続配線ＷＬ１と半導体基板１Ｓとの間の寄生容量も低減することができる。

一方、半導体レーザに着目すると、本実施の形態３における半導体レーザにおいては、リッジ構造部ＲＧ上に電極ＥＬ２が形成されており、この電極ＥＬ２は、台地部ＰＥＤ上に表面保護膜ＰＡＳを介して配置された電極パッドＰＤ２と、溝部ＤＵに形成された接続配線ＷＬ２で電気的に接続されている。このとき、本実施の形態３における半導体レーザにおいては、電極パッドＰＤ２の下層にパッド下地用絶縁膜ＢＰＦが形成されていない。これは、本実施の形態３における半導体レーザでは、直接変調することなく連続発振させる構成を取っているため、寄生容量の影響が顕在化しないからである。つまり、本実施の形態３では、半導体レーザ自体を直接変調するのではなく、半導体レーザで連続発振したレーザ光を隣りの光変調器で外部変調を行なう構成を採用しているため、半導体レーザ自体には、寄生容量の影響が顕在化しないと考えられるからである。このことから、本実施の形態３における半導体レーザでは、接続配線ＷＬ２が中空配線となっていないとともに、電極パッドＰＤ２の大きさ（面積）が、光変調器の電極パッドＰＤ１の大きさ（面積）よりも大きくなっている。このように本実施の形態３における半導体レーザでは、寄生容量の影響を考慮しなくてもよいので、電極パッドＰＤ２の大きさ（面積）を大きくすることができ、これによって、電極パッドＰＤ２における抵抗の低減およびワイヤの接続信頼性を向上させることができる。

＜半導体装置の製造方法＞
本実施の形態３における半導体装置は、上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。図４７〜図５０、図５８は、図４６のＡ−Ａ線で切断した断面図に対応し、図５１〜図５７および図５９〜図６４は、図４６のＢ−Ｂ線で切断した断面図（左図）とＣ−Ｃ線で切断した断面図（右図）の組み合わせに対応する。なお、以下に示す図面においては、光変調器のリッジ構造部形成領域を領域Ｒ１、光変調器の台地部形成領域を領域Ｒ２、半導体レーザのリッジ構造部形成領域を領域Ｒ３、半導体レーザの台地部形成領域を領域Ｒ４と定義する。

まず、図４７に示すように、例えば、領域Ｒ１と領域Ｒ３のうちの領域Ｒ３にだけグレーティング構造ＧＴが形成されたｎ型ＩｎＰからなる半導体基板１Ｓを用意する。そして、この半導体基板１Ｓ上にｎ型ＩｎＧａＡｓＰからなるガイド層ＧＤを形成し、このガイド層ＧＤ上に、ｎ型ＩｎＰからなるバッファ層ＢＵＦを形成する。その後、バッファ層ＢＵＦ上に、ＩｎＧａＡｓＰを含む７層からなる多重量子井戸構造の活性層ＭＱＷ２を形成し、この活性層ＭＱＷ２上に、アンドープのＩｎＰからなるクラッド層ＣＬＤ１を形成する。さらに、クラッド層ＣＬＤ１上に、ＩｎＧａＡｓＰからなるエッチングストッパ層ＥＳを形成する。これらの層は、例えば、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法を使用することにより形成することができる。活性層ＭＱＷ２は、波長（λ）が１．３１μｍの発光組成を有するように設計される。

次に、図４８に示すように、エッチングストッパ層ＥＳ上に酸化シリコン膜ＯＸＦ１を形成する。この酸化シリコン膜ＯＸＦ１は、例えば、ＣＶＤ法を使用することにより形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、酸化シリコン膜ＯＸＦ１をパターニングする。酸化シリコン膜ＯＸＦ１のパターニングは、領域Ｒ３に酸化シリコン膜ＯＸＦ１が残存し、領域Ｒ１の酸化シリコン膜ＯＸＦ１が除去されるように行われる。その後、パターニングした酸化シリコン膜ＯＸＦ１をマスクにしたウェットエッチングにより、領域Ｒ１に形成されているエッチングストッパ層ＥＳ、クラッド層ＣＬＤ１および活性層ＭＱＷ２が除去される。

続いて、図４９に示すように、パターニングした酸化シリコン膜ＯＸＦ１を残存させた状態で、領域Ｒ１にＩｎＧａＡｓＰを含む１０層からなる多重量子井戸構造の活性層ＭＱＷを形成し、この活性層ＭＱＷ上にエッチングストッパ層ＥＳ２を形成する。これらの層は、例えば、ＭＯＶＰＥ法を使用することにより形成することができる。このとき、酸化シリコン膜ＯＸＦ１が存在することにより、領域Ｒ１に選択的に活性層ＭＱＷおよびエッチングストッパ層ＥＳ２が形成される。活性層ＭＱＷは、波長（λ）が１．２６μｍの発光組成を有するように設計される。

その後、図５０に示すように、領域Ｒ１に形成されているエッチングストッパ層ＥＳ２上および領域Ｒ３に形成されているエッチングストッパ層ＥＳ上に、ｐ型ＩｎＰからなるクラッド層ＣＬＤ２を形成する。その後、クラッド層ＣＬＤ２上に、高濃度のｐ型ＩｎＧａＡｓからなるコンタクト層ＣＮＴＬを形成する。これらの層は、例えば、ＭＯＶＰＥ法を使用することにより形成することができる。なお、この後の図面においては、図５０に示すダブルヘテロ構造の構成要素の図示を省略し、活性層ＭＱＷおよび活性層ＭＱＷ２と、クラッド層ＣＬＤ２およびコンタクト層ＣＮＴＬを含む半導体層ＳＬを図示することにする。

次に、図５１に示すように、半導体層ＳＬ上に絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、例えば、酸化シリコン膜から形成され、ＣＶＤ法により形成することができる。このとき、絶縁膜ＩＦ１の膜厚は、例えば、１．５μｍである。続いて、図５２に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦ１をパターニングする。これにより、絶縁膜ＩＦ１からなるパッド下地用絶縁膜ＢＰＦを形成することができる。

その後、図５３に示すように、パッド下地用絶縁膜ＢＰＦを形成した半導体層ＳＬ上に絶縁膜ＩＦ２を形成する。絶縁膜ＩＦ２は、例えば、酸化シリコン膜から形成され、ＣＶＤ法により形成することができる。このとき、絶縁膜ＩＦ２の膜厚は、例えば、０．３μｍである。そして、図５４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦ２をパターニングする。絶縁膜ＩＦ２のパターニングは、半導体のリッジ構造部形成領域および台地部形成領域に絶縁膜ＩＦ２が残存するように行われる。

次に、図５５に示すように、パターニングした絶縁膜ＩＦ２をマスクにしたエッチング技術（ドライエッチングおよびウェットエッチング）により、半導体層ＳＬに溝部ＤＵを形成する。具体的には、図５０に示すエッチングストッパ層ＥＳ２まで半導体層ＳＬをエッチングする。これにより、領域Ｒ１にリッジ構造部ＲＧを形成し、領域Ｒ１と溝部ＤＵを介して離間した領域Ｒ２に台地部ＰＥＤを形成することができる。このとき、台地部ＰＥＤ上にパッド下地用絶縁膜ＢＰＦが配置されることになる。同様に、図５０に示すエッチングストッパ層ＥＳまで半導体層ＳＬをエッチングする。これにより、第３領域Ｒ３にリッジ構造部ＲＧを形成し、第３領域Ｒ３と溝部ＤＵを介して離間した第４領域Ｒ４に台地部ＰＥＤを形成することができる。このとき、台地部ＰＥＤ上にパッド下地用絶縁膜ＢＰＦが配置されることになる。

さらに、図５６に示すように、フォトリソグラフィ技術およびウェットエッチングにより、溝部ＤＵの底部の一部をエッチングして、溝部ＤＵの底部で活性層ＭＱＷおよび活性層ＭＱＷ２を分断する。その後、図５７に示すように、パッド下地用絶縁膜ＢＰＦの周囲にだけ絶縁膜ＩＦ２を残存させる。これにより、リッジ構造部ＲＧ上に形成されている絶縁膜ＩＦ２は除去される。

そして、図５８に示すように、領域Ｒ１と領域Ｒ３との間において、コンタクト層ＣＮＴＬを除去することにより、領域Ｒ１と領域Ｒ３の間に素子分離領域を形成する。

続いて、図５９に示すように、半導体基板１Ｓの主面（素子形成面）を覆うように、表面保護膜ＰＡＳを形成する。具体的には、リッジ構造部ＲＧの上面および側面を覆うとともに、溝部ＤＵの底面上からパッド下地用絶縁膜ＢＰＦ上に形成された絶縁膜ＩＦ２上にわたって表面保護膜ＰＡＳを形成する。この表面保護膜ＰＡＳは、例えば、酸化シリコン膜から形成され、ＣＶＤ法で形成される。このとき、表面保護膜ＰＡＳの膜厚は、例えば、０．４５μｍである。

その後、図６０に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域Ｒ１のリッジ構造部ＲＧの上面に形成されている表面保護膜ＰＡＳに開口部ＯＰ１を形成する。同様に、領域Ｒ３のリッジ構造部ＲＧの上面に形成されている表面保護膜ＰＡＳに開口部ＯＰ２を形成する。このとき、開口部ＯＰ１および開口部ＯＰ２の底部からは、リッジ構造部ＲＧの上面が露出することになる。なお、この開口部ＯＰ１および開口部ＯＰ２は、リッジ構造部ＲＧの上面のうち、素子分離領域に対応する領域には形成されない。そして、開口部ＯＰ１の内部および開口部ＯＰ２の内部に導体膜ＣＦ１を形成する。この導体膜ＣＦ１は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層膜から形成され、蒸着法を使用することにより形成することができる。その後、アロイ処理を実施する。

次に、図６１に示すように、開口部ＯＰ１および開口部ＯＰ２を形成した表面保護膜ＰＡＳ上に、レジスト膜ＲＦ２を塗布し、フォトリソグラフィ技術を使用することにより、塗布したレジスト膜ＲＦ２をパターニングする。レジスト膜ＲＦ２のパターニングは、領域Ｒ１と領域Ｒ２で挟まれた溝部ＤＵにだけレジスト膜ＲＦ２が残存するように行われる。すなわち、第３領域Ｒ３と第４領域Ｒ４で挟まれた溝部ＤＵでは、レジスト膜ＲＦ２が除去される。

そして、図６２に示すように、再び、半導体基板１Ｓの主面（素子形成面）上に導体膜ＣＦ２を形成する。この導体膜ＣＦ２は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層膜から構成され、例えば、蒸着法を使用することにより形成することができる。

次に、図６３に示すように、領域Ｒ１に形成されているリッジ構造部ＲＧの上部に形成されている導体膜ＣＦ２から領域Ｒ２に形成されている導体膜ＣＦ２上にわたって導体膜ＣＦ３を形成する。同様に、領域Ｒ３に形成されているリッジ構造部ＲＧの上部に形成されている導体膜ＣＦ２から領域Ｒ４に形成されている導体膜ＣＦ２上にわたって導体膜ＣＦ３を形成する。この導体膜ＣＦ３は、例えば、金膜から形成され、例えば、めっき法により形成することができる。そして、図６４に示すように、導体膜ＣＦ２をパターニングし、その後、溝部ＤＵに埋め込まれたレジスト膜ＲＦ２を除去する。

このようにして、領域Ｒ１に形成されているリッジ構造部ＲＧ上に電極ＥＬ１が形成され、領域Ｒ２に形成されている表面保護膜ＰＡＳ上に電極パッドＰＤ１が形成される。また、溝部ＤＵに形成されている表面保護膜ＰＡＳの上方に中空配線である接続配線ＷＬ１が形成される。この結果、リッジ構造部ＲＧと電極パッドＰＤ１とは、電極ＥＬ１および接続配線ＷＬ１で電気的に接続されることになる。このとき、電極パッドＰＤ１は、導体膜ＣＦ２および導体膜ＣＦ３から形成され、接続配線ＷＬ１も導体膜ＣＦ２および導体膜ＣＦ３から形成されることになる。一方、電極ＥＬ１は、導体膜ＣＦ１と導体膜ＣＦ２と導体膜ＣＦ３から形成されることになる。

同様に、領域Ｒ３に形成されているリッジ構造部ＲＧ上に電極ＥＬ２が形成され、領域Ｒ４に形成されている表面保護膜ＰＡＳ上に電極パッドＰＤ２が形成される。また、溝部ＤＵに形成されている表面保護膜ＰＡＳと接触するように接続配線ＷＬ２が形成される。この結果、リッジ構造部ＲＧと電極パッドＰＤ２とは、電極ＥＬ２および接続配線ＷＬ２で電気的に接続されることになる。このとき、電極パッドＰＤ２は、導体膜ＣＦ２および導体膜ＣＦ３から形成され、接続配線ＷＬ２も導体膜ＣＦ２および導体膜ＣＦ３から形成されることになる。一方、電極ＥＬ２は、導体膜ＣＦ１と導体膜ＣＦ２と導体膜ＣＦ３から形成されることになる。

この工程の後、半導体基板１Ｓの研磨工程、裏面電極形成工程、へき開工程、コーティング工程、および、ペレタイズ工程を経ることにより、本実施の形態３における半導体装置を製造することができる。

本実施の形態３において、光変調器を電気的に開放した状態で、半導体レーザに電流注入したところ、レーザ発振し、室温で発光スロープ効率０．３Ｗ／Ａ以上を得た。光変調器と半導体レーザとの間の接続部における光学散乱損失および光変調器での光学吸収を考慮すると、これは良好な発光スロープ効率と言え、発光特性に製造プロセス上の影響で劣化した様子は見られなかった。ここで、光変調器に電圧を印加したところ、Ｖｐｐ＝０．０Ｖ〜２．０Ｖの印加で、消光比が２５ｄＢであるという良好な消光特性を得ることができた。また、光変調器を５０Ω抵抗（マッチング抵抗）と並列に繋がるマッチング回路に実装して変調動作させたところ、帯域３０Ｇｂｐｓ以上の変調光出力を得ることができた。

以上のように、本実施の形態３においても、「高速変調動作に必要な厚い絶縁膜を、リッジ構造部ＲＧ（メサ構造部）を形成する前に形成し、その後、リッジ構造部ＲＧを形成する」という基本形態で説明した構成が採用されている。これにより、電極パッドＰＤ１の下層に厚いパッド下地用絶縁膜ＢＰＦを形成しても、このパッド下地用絶縁膜ＢＰＦを形成する工程よりも後の工程で形成するリッジ構造部ＲＧには、厚いパッド下地用絶縁膜ＢＰＦで覆われることによって、リッジ構造部ＲＧの近傍に応力が加わることを防止できる。この結果、本実施の形態３においても、リッジ構造部ＲＧに応力が加わることに起因する活性層ＭＱＷの特性劣化を効果的に防止することができる。一方、本実施の形態３においても、断面視において、電極パッドＰＤ１と半導体基板１Ｓの間に厚いパッド下地用絶縁膜ＢＰＦを形成することができる。これにより、本実施の形態３によれば、電極パッドＰＤ１と半導体基板１Ｓの間に存在する寄生容量を低減することができる。さらに、本実施の形態３では、接続配線ＷＬ１をエアブリッジ構造（中空配線）としているため、接続配線ＷＬ１と半導体基板１Ｓの間に存在する寄生容量も低減することができる。このように本実施の形態３においても、リッジ構造部ＲＧの下部およびその近傍に存在する活性層ＭＱＷの特性劣化の防止と、電極パッドＰＤ１と半導体基板１Ｓの間の寄生容量の低減や、接続配線ＷＬ１と半導体基板１Ｓの間の寄生容量の低減とを両立させることができる結果、半導体装置の特性向上を図ることができる。

また、本実施の形態３においても、パッド下地用絶縁膜ＢＰＦをＣＶＤ法により形成することができる。これにより、表面保護膜ＰＡＳ（パッシベーション膜）の形成工程などに通常使用されるＣＶＤ法を使用してパッド下地用絶縁膜ＢＰＦを形成することができる。このような通常使用されるＣＶＤ法でパッド下地用絶縁膜ＢＰＦを形成する場合、通常工程で必要とされる以上の条件出しや条件管理は何ら必要とされない。さらに、関連技術で使用される樹脂膜ＲＦのように密着性の問題も生じない。このため、本実施の形態３においても、関連技術のように、スピン塗布法および固化成膜のための設備の追加と追加の条件設定が不要となるため、プロセス工程を簡略化およびコスト低減を図ることができるとともに、実績のあるＣＶＤ法によるパッド下地用絶縁膜ＢＰＦを使用することにより、半導体装置の信頼性も向上させることができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態で説明したパッド下地用絶縁膜は、ＣＶＤ法で形成される酸化シリコン膜の他に、ＣＶＤ法で形成される窒化シリコン膜に代表されるその他の膜であってもよい。そして、パッド下地用絶縁膜の膜厚は、前記実施の形態で具体的に示した膜厚に限らず、さらなる寄生容量の低減のために、より厚い膜厚であってもよい。

なお、多重量子井戸構造に関して、前記実施の形態で説明したものに限らず、様々な設計変更が可能である。さらに、電極パッドの構成材料も、前記実施の形態で説明したものに限らず、導電性を有するその他の様々な材料から構成することができる。

１Ｓ 半導体基板
ＢＰＦ パッド下地用絶縁膜
ＢＵＦ バッファ層
Ｃ 電気容量
ＣＦ 導体膜
ＣＦ１ 導体膜
ＣＦ２ 導体膜
ＣＦ３ 導体膜
ＣＬＤ１ クラッド層
ＣＬＤ２ クラッド層
ＣＮＴＬ コンタクト層
ＤＵ 溝部
ＥＬ 電極
ＥＬ１ 電極
ＥＬ２ 電極
ＥＳ エッチングストッパ層
ＥＳ２ エッチングストッパ層
ＧＤ ガイド層
ＧＴ グレーティング構造
ＩＦ１ 絶縁膜
ＩＦ２ 絶縁膜
ＬＳ アルゴンレーザ光
ＭＱＷ 活性層
ＭＱＷ２ 活性層
ＯＰ１ 開口部
ＯＰ２ 開口部
ＯＸＦ１ 酸化シリコン膜
ＰＡＳ 表面保護膜
ＰＡＳ１ 表面保護膜
ＰＡＳ２ 表面保護膜
ＰＤ 電極パッド
ＰＤ１ 電極パッド
ＰＤ２ 電極パッド
ＰＥＤ 台地部
ＰＬ フォトルミネッセンス
ＲＦ 樹脂膜
ＲＦ１ レジスト膜
ＲＦ２ レジスト膜
ＲＧ リッジ構造部
Ｒ１ 領域
Ｒ２ 領域
Ｒ３ 領域
Ｒ４ 領域
ＳＬ 半導体層
ＷＬ 接続配線
ＷＬ１ 接続配線
ＷＬ２ 接続配線

Claims (19)

1. （ａ）半導体基板を用意する工程と、
   （ｂ）前記半導体基板上に活性層を形成する工程と、
   （ｃ）前記活性層上に半導体層を形成する工程と、
   （ｄ）前記半導体層上に第１絶縁膜を形成する工程と、
   （ｅ）前記第１絶縁膜をパターニングすることにより、電極パッド下地用絶縁膜を形成する工程と、
   （ｆ）前記（ｅ）工程後、前記半導体層をパターニングすることにより、前記半導体基板の第１領域にリッジ構造部を形成し、前記第１領域と溝部で離間して、第２領域に、前記電極パッド下地用絶縁膜の下層に配置される前記半導体層の台地部を形成する工程と、
   （ｇ）前記（ｆ）工程後、前記電極パッド下地用絶縁膜および前記リッジ構造部を覆う第２絶縁膜を形成する工程と、
   （ｈ）前記第２絶縁膜をパターニングすることにより、前記リッジ構造部の上部を覆っている前記第２絶縁膜に第１開口部を形成する工程と、
   （ｉ）前記第１開口部の内部から前記第２領域に形成されている前記第２絶縁膜上にわたって導体膜を形成する工程と、
   （ｊ）前記導体膜をパターニングすることにより、前記第１開口部から露出する前記リッジ構造部と電気的に接続される第１電極パッドを前記第２領域に形成されている前記第２絶縁膜上に形成する工程と、を備え、
   前記リッジ構造部の上面および側面に形成されている前記第２絶縁膜の膜厚は、前記電極パッド下地用絶縁膜の膜厚よりも薄い半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記（ｄ）工程では、前記第１絶縁膜をＣＶＤ法により形成し、
   前記（ｇ）工程では、前記第２絶縁膜をＣＶＤ法により形成する半導体装置の製造方法。
3. 請求項２に記載の半導体装置の製造方法であって、
   前記第１絶縁膜および前記第２絶縁膜は、酸化シリコン膜である半導体装置の製造方法。
4. 請求項１に記載の半導体装置の製造方法であって、
   平面視において、前記電極パッド下地用絶縁膜の面積は、前記第１電極パッドの面積よりも大きい半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法であって、
   平面視において、前記電極パッド下地用絶縁膜は、前記第１電極パッドを内包するように形成されている半導体装置の製造方法。
6. 請求項１に記載の半導体装置の製造方法であって、
   前記第１領域に形成される半導体素子は、半導体レーザである半導体装置の製造方法。
7. 請求項１に記載の半導体装置の製造方法であって、
   （ｋ）前記（ｈ）工程後、前記（ｉ）工程前に、前記溝部を埋め込むようにレジスト膜を形成する工程を有し、
   前記（ｉ）工程では、前記レジスト膜上にも前記導体膜を形成し、
   前記（ｊ）工程では、前記リッジ構造部と前記第１電極パッドとを電気的に接続する接続配線を前記レジスト膜上に形成し、
   （ｌ）前記（ｊ）工程後、前記レジスト膜を除去することにより、前記接続配線の下層に空間を形成して、前記接続配線を中空配線とする半導体装置の製造方法。
8. 請求項７に記載の半導体装置の製造方法であって、
   前記第１領域に形成される半導体素子は、光変調器である半導体装置の製造方法。
9. 請求項１に記載の半導体装置の製造方法であって、
   前記（ｅ）工程では、前記第２領域に前記電極パッド下地用絶縁膜を形成し、
   前記（ｆ）工程では、前記半導体層をパターニングすることにより、さらに、前記半導体基板の第３領域にも前記リッジ構造部を形成し、前記第３領域と前記溝部で離間した第４領域にも、前記半導体層の前記台地部を形成し、
   前記（ｇ）工程では、前記第３領域に形成されている前記リッジ構造部および前記第４領域に形成されている前記台地部上にも、前記第２絶縁膜を形成し、
   前記（ｈ）工程では、前記第３領域に形成されている前記リッジ構造部の上部を覆っている前記第２絶縁膜に第２開口部を形成し、
   さらに、
   （ｍ）前記（ｈ）工程後、前記（ｉ）工程前に、平面視において、前記第１領域と前記第２領域で挟まれた前記溝部にレジスト膜を形成する工程を有し、
   前記（ｉ）工程では、前記レジスト膜上に前記導体膜を形成するとともに、前記第２開口部の内部から前記第４領域に形成されている前記第２絶縁膜上にわたっても前記導体膜を形成し、
   前記（ｊ）工程では、前記第１領域に形成されている前記リッジ構造部と前記第１電極パッドとを電気的に接続する接続配線を前記レジスト膜上に形成し、かつ、前記第２開口部から露出する前記リッジ構造部と電気的に接続される第２電極パッドを前記第４領域に形成し、
   さらに、
   （ｎ）前記（ｊ）工程後、前記レジスト膜を除去することにより、前記接続配線の下層に空間を形成して、前記接続配線を中空配線とする工程を有し、
   前記第１領域および前記第３領域に形成されている前記リッジ構造部の上面および側面に形成されている前記第２絶縁膜の膜厚は、前記第２領域に形成されている前記電極パッド下地用絶縁膜の膜厚よりも薄い半導体装置の製造方法。
10. 請求項９に記載の半導体装置の製造方法であって、
    前記第１領域に形成される半導体素子は、光変調器であり、
    前記第３領域に形成される半導体素子は、半導体レーザである半導体装置の製造方法。
11. （ａ）半導体基板と、
    （ｂ）前記半導体基板上に形成された活性層と、
    （ｃ）前記半導体基板の第１領域において、前記活性層上に形成されたリッジ構造部と、
    （ｄ）前記第１領域と離間した前記半導体基板の第２領域において、前記活性層上に形成された台地部と、
    （ｅ）平面視において、前記リッジ構造部と前記台地部に挟まれた溝部と、
    （ｆ）前記台地部上に形成された第１絶縁膜からなる電極パッド下地用絶縁膜と、
    （ｇ）前記リッジ構造部を覆い、かつ、前記電極パッド下地用絶縁膜上に形成された第２絶縁膜と、
    （ｈ）前記リッジ構造部の上面を覆う前記第２絶縁膜に形成された第１開口部と、
    （ｉ）前記第１開口部から露出する前記リッジ構造部と電気的に接続され、かつ、前記第２領域に形成されている前記第２絶縁膜上に形成された第１電極パッドと、を備え、
    前記リッジ構造部の上面および側面に形成されている前記第２絶縁膜の膜厚は、前記電極パッド下地用絶縁膜の膜厚よりも薄い半導体装置。
12. 請求項１１に記載の半導体装置であって、
    前記第１絶縁膜と前記第２絶縁膜は、同一の材料から構成され、
    前記リッジ構造部の上面および側面に形成されている前記第２絶縁膜の膜厚は、前記電極パッド下地用絶縁膜の膜厚と、前記電極パッド下地用絶縁膜上に形成された前記第２絶縁膜の膜厚を合わせた膜厚よりも薄い半導体装置。
13. 請求項１２に記載の半導体装置であって、
    前記第１絶縁膜および前記第２絶縁膜は、酸化シリコン膜から形成されている半導体装置。
14. 請求項１１に記載の半導体装置であって、
    前記第１領域に形成されている半導体素子は、半導体レーザである半導体装置。
15. 請求項１１に記載の半導体装置であって、
    さらに、
    （ｊ）前記リッジ構造部と前記第１電極パッドとを電気的に接続する接続配線を前記溝部に有し、
    前記接続配線と前記溝部の底面との間には、空間が存在し、
    前記接続配線は、中空配線となっている半導体装置。
16. 請求項１５に記載の半導体装置であって、
    前記第１領域に形成されている半導体素子は、光変調器である半導体装置。
17. 請求項１５に記載の半導体装置であって、
    前記リッジ構造部は、前記半導体基板の第３領域にも形成され、
    前記台地部は、前記第３領域と前記溝部を介して配置された前記半導体基板の第４領域にも形成され、
    前記第２絶縁膜は、前記第３領域に形成されている前記リッジ構造部も覆い、かつ、前記第４領域に形成されている前記台地部上にも形成され、
    前記第３領域に形成されている前記リッジ構造部の上面を覆う前記第２絶縁膜には、第２開口部が形成され、
    前記第２開口部から露出する前記第３領域の前記リッジ構造部と電気的に接続される第２電極パッドが前記第４領域に形成されている前記第２絶縁膜上に形成され、
    前記第３領域の前記リッジ構造部の上面および側面に形成されている前記第２絶縁膜の膜厚も、前記第２領域に形成されている前記電極パッド下地用絶縁膜の膜厚よりも薄い半導体装置。
18. 請求項１７に記載の半導体装置であって、
    平面視において、前記第１電極パッドの面積は、前記第２電極パッドの面積よりも小さい半導体装置。
19. 請求項１７に記載の半導体装置であって、
    前記第１領域に形成されている半導体素子は、光変調器であり、
    前記第３領域に形成されている半導体素子は、半導体レーザである半導体装置。

Images