JP2014103162A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2014103162A
JP2014103162A JP2012252518A JP2012252518A JP2014103162A JP 2014103162 A JP2014103162 A JP 2014103162A JP 2012252518 A JP2012252518 A JP 2012252518A JP 2012252518 A JP2012252518 A JP 2012252518A JP 2014103162 A JP2014103162 A JP 2014103162A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
imaging device
solid
state imaging
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012252518A
Other languages
English (en)
Inventor
Kunio Fujiwara
原 郁 夫 藤
Hideyuki Funaki
木 英 之 舟
Kenji Todori
鳥 顕 司 都
Akira Fujimoto
本 明 藤
Tsutomu Nakanishi
西 務 中
Kenji Nakamura
村 健 二 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012252518A priority Critical patent/JP2014103162A/ja
Priority to US13/799,752 priority patent/US9177989B2/en
Publication of JP2014103162A publication Critical patent/JP2014103162A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】暗電流の増加を抑制することができるとともに感度の低下を抑制することができる固体撮像装置を提供する。
【解決手段】本実施形態による固体撮像装置は、半導体基板に２次元配列された受光素子と、前記半導体基板に設けられた読み出し回路と、前記受光素子上に設けられた第１光電変換層と、前記第１光電変換層上に設けられた複数の第１金属ドットと、前記第１金属ドット層上に設けられた第２光電変換層と、前記第２光電変換層上に設けられた複数の第２金属ドットと、を備えている。
【選択図】図１１

Description

本発明の実施形態は、固体撮像装置に関する。
近年、携帯端末の普及、デジタル化、及びストレージの大容量化に伴い、小型で高精細なイメージセンサへの需要が高まってきている。この実現には、イメージセンサの画素ピッチの縮小が必須であり、現在主流のＣＭＯＳ型イメージセンサ(以降ＣＭＯＳセンサともいう)では、画素サイズが１．１μｍ×１．１μｍまで狭ピッチ化が進んでいる。
上記ＣＭＯＳセンサに用いられる画素は、光電変換部としてのフォトダイオードと読み出し回路用のトランジスタから構成される。読み出し回路に用いられるトランジスタの占める面積は、デザインルールの縮小および隣り合う画素での共有を進めても、ある一定割合を切ることはない。現状、この光電変換部の画素中に占める割合(開口率)は、５０％程度と言われている。すなわち、画素ピッチの狭小化は、光電変換部としてのフォトダイオード面積の減少を加速させるため、センサとしての感度の低下が問題となる。
また、近年は小型携帯端末に至るまで、カラー画像を出力するＣＭＯＳセンサが一般的となっている。一般にカラーＣＭＯＳセンサでは、赤(Ｒ)、緑(Ｇ)、青(Ｂ)の波長帯を透過するカラーフィルターを、それぞれ１つの画素上に１対１に配置することにより、それぞれの波長の光量を別々の画素で測定、色情報を得ている。すなわち、検出する色の波長帯以外の光はカラーフィルターに吸収させるため、およそ２／３の光が捨てられていることになる。その上、カラーフィルター自体の光の透過率が一般的に約８０％程度であることも考えると、カラーフィルターによる感度の低下は問題である。
このカラーフィルター方式では、１画素でＲ、Ｇ、Ｂの内の１色分しか情報が得られないため、隣接画素の色情報を集めて、デモザイキングという処理を行う必要がある。例えば、ベイヤー配列の場合、１画素分の解像度に近い微小な被写体の色変化に対しては、誤った色情報を再現してしまう偽色と呼ばれる不良モードが発生していた。特に、斜め方向で補間を行うＲとＢに関しては、画素ピッチの√２倍の空間解像度しか得られない。
この点に着目し、光電変換層を３層積層し、それぞれの光電変換層の中にピッチと幅の異なるＡｇドットを埋め込み、入射光とＡｇドットとのプラズモン共鳴光を利用して、感度の向上と波長選択性を確保する技術が知られている。
しかし、金属ドットを光電変換層中に埋め込むプロセスは複雑であり、かつ埋め込む過程で発生した欠陥による暗電流の増加や、３積層化した場合の感度向上の点で課題がある。
特開２００９−３８３５２号公報
本実施形態は、暗電流の増加を抑制することができるとともに感度の低下を抑制することができる固体撮像装置を提供する。
本実施形態による固体撮像装置は、半導体基板に２次元配列された受光素子と、前記半導体基板に設けられた読み出し回路と、前記受光素子上に設けられた第１光電変換層と、前記第１光電変換層上に設けられた複数の第１金属ドットと、前記第１金属ドット層上に設けられた第２光電変換層と、前記第２光電変換層上に設けられた複数の第２金属ドットと、を備えていることを特徴とする。
第１実施形態による固体撮像装置の製造工程を示す断面図。 第１実施形態による固体撮像装置の製造工程を示す断面図。 第１実施形態による固体撮像装置の製造工程を示す断面図。 第１実施形態による固体撮像装置の製造工程を示す上面図。 第１実施形態による固体撮像装置の製造工程を示す断面図。 第１実施形態による固体撮像装置の製造工程を示す上面図。 第１実施形態による固体撮像装置の製造工程を示す断面図。 第１実施形態による固体撮像装置の製造工程を示す上面図。 第１実施形態による固体撮像装置の製造工程を示す断面図。 第１実施形態による固体撮像装置の製造工程を示す上面図。 第１実施形態による固体撮像装置の製造工程を示す断面図。 第１実施形態による固体撮像装置の吸収特性を示す図。 第１実施形態による固体撮像装置の吸収特性を示す図。 第１実施形態による固体撮像装置の一部分を示す断面図。 図１５（ａ）、１５（ｂ）は、多層構造における金属ドットの配置の一例を示す図。 図１６（ａ）、１６（ｂ）は、本実施形態の多層構造における金属ドットの配置の一例を示す図。 第１実施形態の第１変形例による固体撮像装置の製造工程を示す断面図。 第１実施形態の第２変形例による固体撮像装置の一部分を示す断面図。 第１実施形態の第３変形例による固体撮像装置の一部分を示す断面図。 フローティングディフージョンを有するＣＭＯＳイメージセンサの画素内におけるトランジスタの回路図。 図２１（ａ）、２１（ｂ）は、第２実施形態による固体撮像装置を示す平面図。 第２実施形態の固体撮像装置の製造工程を示す断面図。 第２実施形態の固体撮像装置の製造工程を示す断面図。 第２実施形態の固体撮像装置の製造工程を示す断面図。 第２実施形態の固体撮像装置の製造工程を示す断面図。 第２実施形態の固体撮像装置の製造工程を示す断面図。
以下、図面を参照して実施形態を詳細に説明する。
（第１実施形態）
第１実施形態による固体撮像装置の製造工程を図１乃至図１４に示す。なお、図１乃至図１４においては、同一の部分或いは同一素子については同一符号を付してその説明を省略し、異なる構成或いは部分についてのみ他の符号を付している。
第１実施形態の固体撮像装置は、以下のように製造される。図１に示すように、単結晶シリコン基板１００に離間して複数の素子分離領域１０１を形成することにより、これらの素子分離領域１０１に挟まれた素子領域が形成される。この素子領域に、通常のＬＳＩ製造工程を用いて、画素内トランジスタ１０２を形成する。画素内トランジスタ１０２は、素子領域に離間して形成されたソース領域１０２ａ、ドレイン領域１０２ｂと、ソース領域１０２ａとドレイン領域１０２ｂとの間のチャネルとなる素子領域上に形成されたゲート絶縁膜１０２ｃと、ゲート絶縁膜１０２ｃ上に形成されたゲート電極１０２ｄとを備えている。画素内トランジスタ１０２を覆うように層間絶縁膜１０４を形成する。続いて、層間絶縁膜１０４に、画素内トランジスタ１０２のソース領域１０２ａおよびドレイン領域１０２ｂに通じる開口を形成し、この開口を導電性材料、例えばタングステンで埋め込むことにより、コンタクト１０６を形成する。
次に、図２に示すように、通常のＬＳＩ製造工程を用いて、層間絶縁膜１０４上に、コンタクト１０６にそれぞれ接続する配線２００を形成する。この配線２００を覆うように層間絶縁膜２０１を形成する。続いて、層間絶縁膜２０１に、配線２００に通じる開口を形成し、この開口を導電性材料、例えばタングステンで埋め込むことにより、コンタクト２０３を形成する。その後、層間絶縁膜２０１上に、コンタクト２０３にそれぞれ接続する配線２０４ａ、２０４ｂ、２０４ｃを形成する。この配線２０４ａ、２０４ｂ、２０４ｃを覆うように層間絶縁膜２０５を形成する。続いて、層間絶縁膜２０５に、配線２０４ａ、２０４ｂに通じる開口を形成し、この開口を導電性材料で埋め込むことにより、コンタクト２０６ａ、２０６ｂを形成する。コンタクト２０６ａは、図２においては、右端のトランジスタ１０２のソース領域１０２ａに電気的に接続されるコンタクトであり、コンタクト２０６ｂは、左端のトランジスタ１０２のソース領域１０２ａに電気的に接続されるコンタクトである。図２に示す配線２００、コンタクト２０３、配線２０４ａ、２０４ｂ、２０４ｃ、およびコンタクト２０６ａ、２０６ｂは、画素領域内においては、主に前記画素内トランジスタ１０２間の接続による信号読み出し回路の形成に用いられる。
次に、図３に示すように、画素領域において、層間絶縁膜２０５上に、２つのコンタクト２０６ａ、２０６ｂにそれぞれ接続する配線３００ａ、３００ｂを形成する。続いて、配線３００ａを覆うように、ＣＶＤ（Chemical Vapor Deposition）を用いて、厚さが５０ｎｍのｎ型水素化ａ−ＳｉＣ（アモルファス炭化シリコン）３０１を堆積し、フォトリソグラフィーとエッチングプロセスを用いてパターニングする。このａ−ＳｉＣ３０１は後述する光電変換層３０３のｎ型コンタクトとなる。続いて、配線３００ｂを覆うように、ＣＶＤを用いて、厚さが５０ｎｍの真性水素化ａ−ＳｉＣ３０２を堆積し、フォトリソグラフィーとエッチングプロセスを用いてパターニングする。このａ−ＳｉＣ３０２は後述する光電変換層３０３のｐ型コンタクトとなる。その後、ｎ型水素化ａ−ＳｉＣ３０１および真性水素化ａ−ＳｉＣ３０２を覆うように光電変換層３０３を形成する。光電変換層３０３は、厚さ５０ｎｍの水素化真性ａ−Ｓｉ層をＣＶＤで堆積することにより形成される。この状態における上面図を図４に示す。なお、図３は、図４に示す切断線Ａ−Ａで切断した断面図である。この光電変換層３０３は赤波長帯の光を検知する。ｎ型水素化ａ−ＳｉＣ３０１および真性水素化ａ−ＳｉＣ３０２は、光電変換層３０３に電位差を印加し、入射光が光電変換層３０３で光電子変換された時に、電子をｎ型水素化ａ−ＳｉＣ３０１にドリフトさせ、ホールを真性水素化ａ−ＳｉＣ３０２にドリフトさせる。
次に、図５に示すように、光電変換層３０３に対してＣＭＰ(Chemical Mechanical Polishing)を用いて、配線層３００の上面が露出するまで平坦化を行う。続いて、厚さ１００ｎｍの金属、例えばＡｌをスパッタリングにより堆積し、フォトリソグラフィーとエッチングにより、３０８ｎｍ幅の正方形状のＡｌドット３０４を、６１６ｎｍのピッチで、光電変換層３０３上に形成する。この状態における上面図を図６に示す。なお、図５は、図６に示す切断線Ａ−Ａで切断した断面図である。本実施形態では、図６に示すように、１画素当たり９個のＡｌドット３０４を配置しているが、これらは共鳴が起こるように複数個あれば良く、９個に限定されるものではない。また、Ａｌドット３０４の厚さは、一般的にプラズモン共鳴光のピーク強度や分散、および下層への光透過率に影響する。本実施形態では、後述する光電変換層３０３の構造のデザインにより、積層構造として最適化し、厚さ１００ｎｍに決定したが、得たい分光感度特性により、これらのパラメーターは異なるため、Ａｌドット３０４の厚さも１００ｎｍに限定されるものではない。続いて、酸化膜３０５をＣＶＤにて厚さ２００ｎｍ堆積し、ＣＭＰを用いて、Ａｌドット３０４上に酸化膜３０５が４ｎｍ残るように平坦化した。なお、Ａｌドット３０４上に残される酸化膜３０５の厚さは２ｎｍ〜１０ｎｍであることが好ましい。これにより、Ａｌドット３０４の上面方向には、プラズモン共鳴波長が１００ｎｍ程度低波長側にシフトした緑波長帯の共鳴光が放出される。これにて、Ａｌドット３０４と、赤波長帯の入射光とのプラズモン共鳴を利用した光電変換層３０３が形成される。
次に、図７に示すように、酸化膜３０５に開口を形成し、この開口を導電性材料、例えばタングステンで埋め込んで、コンタクト４００と、コンタクト４０１とを形成する。この状態における上面図を図８に示す。なお、図７は、図８に示す切断線Ａ−Ａで切断した断面図である。コンタクト４００は共通ｐ型コンタクトであり、コンタクト４０１は、画素内トランジスタ１０２と後述する緑波長帯の光を検知するための光電変換層４０５との電気的接続を行うコンタクトである。続いて、コンタクト４００、４０１に接続する配線層４０２ａ、４０２ｂを形成する。
次に、図９に示すように、図３および図５で説明したと同様に、配線４０２ａを覆うように、ＣＶＤを用いて、厚さが５０ｎｍのｎ型水素化ａ−ＳｉＣ４０３を堆積し、フォトリソグラフィーとエッチングプロセスを用いてパターニングする。このａ−ＳｉＣ４０３は後述する光電変換層４０５のｎ型コンタクトとなる。続いて、配線３００ｂを覆うように、ＣＶＤを用いて、厚さが５０ｎｍの真性水素化ａ−ＳｉＣ４０４を堆積し、フォトリソグラフィーとエッチングプロセスを用いてパターニングする。このａ−ＳｉＣ４０４は後述する光電変換層４０５のｐ型コンタクトとなる。その後、ｎ型水素化ａ−ＳｉＣ４０３および真性水素化ａ−ＳｉＣ４０４を覆うように光電変換層４０５を形成する。光電変換層４０５は、厚さ５０ｎｍの水素化真性ａ−Ｓｉ層をＣＶＤで堆積することにより形成される。続いて、厚さ１００ｎｍのＡｌをスパッタリングにより堆積し、フォトリソグラフィーとエッチングにより、２５７ｎｍ幅の正方形状のＡｌドット４０６を、６１６ｎｍピッチで光電変換層４０５上に形成した。この状態における上面図を図１０に示す。なお、図９は、図１０に示す切断線Ａ−Ａで切断した断面図である。その後、酸化膜４０７をＣＶＤにて２００ｎｍ堆積し、酸化膜４０７に対してＣＭＰを用いて平坦化し、Ａｌドット４０６上に酸化膜４０７が４ｎｍ残るようにする。なお、Ａｌドット４０６上に残される酸化膜４０７の厚さは２ｎｍ〜１０ｎｍであることが好ましい。これにより、Ａｌドット４０６の上面方向には、プラズモン共鳴波長が１００ｎｍ程度低波長側にシフトした青波長帯の共鳴光が放出される。これにて、Ａｌドット４０６と、緑波長帯の入射光とのプラズモン共鳴を利用した光電変換層４０５が形成される。
次に、図１１に示すように、図７および図９で説明したと同様に、酸化膜４０７に開口を形成し、この開口を例えばタングステンで埋め込んで、コンタクト５００と、コンタクト５０１とを形成する。コンタクト５００は共通ｐ型コンタクトであり、コンタクト４０１は、画素内トランジスタ１０２と後述する青波長帯の光を検知するための光電変換層５０５との電気的接続を行うコンタクトである。続いて、コンタクト５００、５０１に接続する配線層５０２ａ、５０２ｂを形成する。
次に、配線５０２ａを覆うように、ＣＶＤを用いて、厚さが５０ｎｍのｎ型水素化ａ−ＳｉＣ５０３を堆積し、フォトリソグラフィーとエッチングプロセスを用いてパターニングする。このａ−ＳｉＣ５０３は後述する光電変換層５０５のｎ型コンタクトとなる。続いて、配線５０２ｂを覆うように、ＣＶＤを用いて、厚さが５０ｎｍの真性水素化ａ−ＳｉＣ５０４を堆積し、フォトリソグラフィーとエッチングプロセスを用いてパターニングする。このａ−ＳｉＣ５０４は後述する光電変換層５０５のｐ型コンタクトとなる。その後、ｎ型水素化ａ−ＳｉＣ５０３および真性水素化ａ−ＳｉＣ５０４を覆うように光電変換層５０５を形成する。光電変換層５０５は、厚さ５０ｎｍの水素化真性ａ−Ｓｉ層をＣＶＤで堆積することにより形成される。続いて、厚さ１００ｎｍのＡｌをスパッタリングにより堆積し、フォトリソグラフィーとエッチングにより、２１３ｎｍ幅の正方形状のＡｌドット５０６を、６１６ｎｍピッチで光電変換層５０５上に形成した。その後、酸化膜５０７をＣＶＤにて３００ｎｍ堆積し、酸化膜５０７に対してＣＭＰを用いて平坦化する。これにより、Ａｌドット５０６と、青波長帯の入射光とのプラズモン共鳴を利用した光電変換層５０５が形成される。その後、酸化膜５０７上にパッシベーション５０８としてＳｉＮを３００ｎｍＣＶＤし、シンター処理を行う。
得られたデバイスの光吸収効率の分光特性を図１２に示す。図１２から、Ｒ、Ｇ、Ｂのそれぞれの色の光電変換層の厚さが非常に薄いにも拘らず、プラズモン共鳴を用いることにより、十分な吸収効率と、波長選択性が得られていることが分かる。
一般に、光電変換層を積層構造体とした場合、上層での吸収、反射等の損失により、下層への光透過率が損なわれてしまう。そこで、本実施形態の場合には、最下層である赤波長帯の吸収率低下を回避するべく、以下の構造を採用している。
本実施形態では、Ａｌドットピッチ（＝６１６ｎｍ）を赤波長帯のＡｌドット３０４の幅の３０８ｎｍの２倍としている。これは、図１３に示すシミュレーション結果から決定したものである。図１３は、Ａｌドットとシリコンの単層構造において、Ａｌドット幅（Ｌ）を固定し、スペース（Ｓ）を変化させた場合における、吸収効率の波長依存性を示す図である。この図１３から、プラズモン共鳴ピーク強度と、シェイプ形状を示す比Ｌ／Ｓが０．５７〜１．０の範囲において最適であることがわかる。本実施形態では、このことに基づいて、最も透過強度の低いと見積もられる赤波長帯の構造を設計している。
また、本実施形態の固体撮像装置では、図１４に示すように、上部階のスペースを広げたツリー型の配置とした構造を有している。これは、まず、プラズモン共鳴電界の強いパターン周辺や角部を、光入射方向から露出して見えるように配置している。これにより、Ａｌドット幅及びピッチに強く依存したプラズモン共鳴光を起こさせ、Ａｌドット幅及びピッチによる共鳴ピーク位置の制御性を上げることができる。また、上層ほどＡｌドットのスペース部分を確保することで、下層への光透過率を確保することができる。これらの効果は、図１５（ａ）乃至図１６（ｂ）に示す電界強度分布のシミュレーション結果から確認できる。図１５（ａ）は、Ａｌドット占有率を固定した２層積層型の逆ツリー配置構造のＦＤＴＤ（Finite-Difference Time-Domain）法シミュレーションに用いられるモデル構造を示す断面図であり、図１５（ｂ）は、図１５（ａ）に示す破線で囲まれた領域のシミュレーション結果を示す図である。図１６（ａ）は、上層のＡｌドットのピッチを固定したツリー型配置構造のＦＤＴＤ法シミュレーションに用いられるモデル構造を示す断面図であり、１６（ｂ）は、図１６（ａ）に示す破線で囲まれた領域のシミュレーション結果を示す図である。図１５（ａ）、図１６（ａ）において、Ｓｉ層に形成された下層のＡｌドット層においては、Ａｌドット３２がＳｉＯ２３３によって分離され、Ａｌドット３２は、厚さｄが３０ｎｍ、幅ｗが８０ｎｍであるサイズを有している。また、上層のＡｌドット層においては、Ａｌドット３６はＳｉＯ２３７によって分離され、Ａｌドット３６は、厚さｄが３０ｎｍ、幅ｗが１６０ｎｍであるサイズを有している。下層のＡｌドット層と、上層のＡｌドット層との間にはＳｉ層３４が設けられ、上層のＡｌドット層上にＳｉ層３８が設けられている。また、下層のＡｌドット３２の下面には厚さが４ｎｍのＳｉＯ２３１が設けられ、上層のＡｌドット３６の下面には厚さが４ｎｍのＳｉＯ２３５が設けられている。そして、光は図１５（ａ）乃至図１６（ｂ）に示すように、下面側から入射する。したがって、図１５（ａ）乃至図１６（ｂ）においては、図１乃至図１４に示す第１実施形態の固体撮像装置とは、上下が逆に配置されて示されている。
両者を比べると、図１５（ａ）、１５（ｂ）に示す逆ツリー配置構造は、下層のＡｌドット３２の上面の中央部分と上層のＡｌドット３６の上部のやや周辺よりの部分との間に、破線で示すように強く電界結合した部分４０が生じ、階層メタル間の共鳴モードが特性に影響することが予想される。これに対して、図１６（ａ）、１６（ｂ）に示すツリー型配置構造では、Ａｌドット３２、３６の端部を基点とした電界結合モードの、破線で示す部分４２が主に存在し、メタル幅及びピッチの影響が主であると予想される。また、図１５（ａ）、１５（ｂ）に示す２層積層型の逆ツリー配置構造に比べ、図１６（ａ）、１６（ｂ）に示すツリー型配置構造の方が、上層のＡｌドット３６の上方部分（破線で占めす部分４３）に透過している電界の強度が強いことが分かる。本実施形態においては、図１６（ａ）、１６（ｂ）に示すツリー型配置構造を用いている。
（第１変形例）
また、本実施形態において、図２に示す工程が終了した後に、図１７に示すように、もう一層追加する。追加する層は、以下のように形成される。図５に示す光電変換層３０３の下方に位置し、基板１００から見たときに光電変換層３０３を覆うように配線６０１ａ、６０１ｂを層間絶縁膜２０５上に形成する。この配線６０１ａ、６０１ｂはそれぞれ、コンタクト２０６ａ、２０６ｂと接続する。続いて、配線６０１ａ、６０１ｂを覆うように、層間絶縁膜６０２を形成する。その後、層間絶縁膜６０２に配線６０１ａ、６０１ｂにそれぞれ通じる開口を形成し、これらの開口を導電性材料、例えばタングステンで埋め込むことにより、コンタクト６０３ａ、６０３ｂを形成する。以降は、図４乃至図１１に説明した工程を用いて、その上部に積層型光電変換部を形成することもできる。これにより、光電変換層等となる薄いａ−Ｓｉ層を透過した光を反射させ、上部に積層された光電変換層に再吸収させ、光吸収効率の向上、特に吸収に厚さを必要とする赤波長帯の吸収強度を向上することができる。
（第２変形例）
また、本実施形態では、Ａｌドットの底面はａ−Ｓｉ層に接し、Ａｌドットの上面は絶縁層に接している。このように、Ａｌドットに接する誘電体の誘電率を上面と底面で変えることにより、Ａｌドットの上方放射共鳴光と下方放射共鳴光の波長シフトを利用し、挟まれた光線変換膜での光吸収効率を向上させている。しかしこの方法以外にも、図１８に示すように、Ａｌドット３０４ａ、３０４ｂの積層構造からなるＡｌドット３０４と、Ａｌドット４０６ａ、４０６ｂの積層構造からなるＡｌドット４０６とを、それぞれ２回のリソグラフィーとエッチングにより階段状に形成する。そして、Ａｌドット３０４とＡｌドット４０６との間、およびＡｌドット４０６とＡｌドット５０６との間に、第１実施形態と異なり、低誘電率材（ＳｉＯ２）を挟まず、直にａ−Ｓｉ４０５、５０５と接触させる。このような第２変形例の構成とすることにより、上下の発光ピークシフトを利用する方法もある。
また、図１９に示す第３変形例のように、Ａｌドット３０４、４０６、５０６を、サイズを合わせたテーパー形状にエッチング加工してもよい。この場合、製造する際にマスクの削減になる。
なお、第１実施形態およびその変形例では、固体撮像装置に入射する光は、基板１００と反対側から入射するため、金属ドットは基板１００から離れるにつれて幅が狭くなる構成であった。入射する光が基板１００側から入射する場合には、金属ドットは、基板から離れるにつれて幅が広くなるように構成されることが好ましい。
また、ドットを形成するメタルは、Ａｌに限られず、必要とされるピーク波長により、ＡｇやＡｕ、Ｐｔなども利用可能である。
また、光電変換層としては、本実施形態においては水素化真性ａ−Ｓｉを用いていたが、低温ポリシリコン、または低温ポリゲルマニウムなどの半導体層を用いても良い。また、必要に応じて、Ｒ、Ｇ、Ｂのそれぞれの光電変換層として、それぞれが異なる半導体材料を用いても良い。例えば、光吸収係数は、低温ポリシリコン＜アモルファスシリコン＜低温ポリゲルマニウムの順である。このため、透過性が要求され、短波長で吸収率が比較的高い青波長吸収層にはポリシリコンを、中間の緑波長吸収層にはアモルファスシリコンを、最下層の赤波長帯吸収層には、長波長領域でも吸収率が低下しにくいポリゲルマニウムを使用することもできる。
このように、Ａｌドットの幅やピッチ、厚さ、ａ−Ｓｉ層の厚さ、これらの積層配置方法は、プラズモン共鳴ピーク位置や強度に影響を与えるが、得たい分光感度特性に応じて、本実施形態に限定されることなく変更が可能である。
以上説明したように、本実施形態によれば、金属ドットは光電変換層中に埋め込まれていないので、製造プロセスは簡単であり、かつ暗電流の増加を抑制することができるとともに感度の低下を抑制することができる。
（第２実施形態）
第２実施形態による固体撮像装置について図２０を参照して説明する。この第２実施形態は、第１実施形態において、リセットノイズ（暗電流）を除去するフローティングディフージョン機能を持たせるために、ＴＦＴ（Thin Film Transistor）の形成プロセスを用いて積層光電変換層にトランジスタを追加した固体撮像装置である。
まず、一般的なフローティングディフージョンを有するＣＭＯＳイメージセンサ画素の画素内におけるトランジスタの回路図を図２０に示す。
ａ−ＳｉのＰＩＮダイオード１３０１のカソード電極は、行選択トランジスタ１３０２のドレイン電極に接続される。行選択トランジスタ１３０２のゲートに行選択信号が入力されてＯＮとなることで、ＰＩＮダイオード１３０１に入射した光量に依存して蓄積された電荷は、行選択トランジスタ１３０２のソース側へ注入される。行選択トランジスタ１３０２のソースは、リセットトランジスタ１３０３のドレイン及び増幅トランジスタ１３０４のゲートに接続されており、これらに関わる小さな寄生容量Ｃを有する、フローティングディフージョン１３０５と呼ばれる領域である。ＰＩＮダイオード１３０１の蓄積電荷Ｑとフローティングディフージョン１３０５の容量Ｃの比Ｑ／Ｃで、増幅トランジスタ１３０４のゲート電圧が決定される。その後、列選択トランジスタ１３０６は、ゲートに列選択信号が入力されるとＯＮし、増幅トランジスタ１３０４のゲート電圧に応じたゲインを持って画素出力信号が出力される。また、この読み出し動作の前に、リセットトランジスタ１３０３をＯＮし、フローティングディフージョン１３０５をリセットレベルに固定することにより、同様に読み出してリセットレベルを記録する。その後、上記信号読出しを行い、これらの差分を行う相間二重サンプリング動作を行うことにより、暗電流等のリセットノイズの除去が可能となる。この第２実施形態においては、図２０に示す領域１３０７を、各光電変換層に形成した構成となっている。
図２１（ａ）、２１（ｂ）に第２実施形態による固体撮像装置の平面図を示す。図２１（ａ）は、光電変換層より下層、例えば図２に示す絶縁層２０５の上面からみた平面図であり、図２１（ｂ）は、光電変換層の上面、例えば図７に示す光電変換層３０３の上面から見た図であり、矢印に示されたコンタクト同士が上方から見たときに重なる配置となることを示している。
図２１（ａ）、２１（ｂ）に示す切断線Ｂ−Ｂに沿って切断した断面図を参照して、本実施形態の固体撮像装置の製造工程を説明する。切断線Ｂ−Ｂは、図２および図３で示したＡ−Ａ断面とは切断された位置が異なっている。
図２２に示すように、単結晶シリコン基板１００上に、通常のＬＳＩ製造工程を用いて、素子分離領域１０１と、層間絶縁膜１０４と、配線層２００と、層間絶縁膜２０１と、コンタクト２０３と、配線層２０４ａ、２０４ｂと、層間絶縁膜２０５と、コンタクト２０６ａ、２０６ｂを形成した。配線２００、コンタクト２０３、配線層２０４ａ、およびコンタクト２０６ａは、フローティングディフージョン１３０５の一部である。配線２０４ｂおよびコンタクト２０６ｂは、ａ−ＳｉからなるＰＩＮダイオード１３０１のｐ側電極と接続し、光電変換により発生したホールを逃がす役割を持つ。
次に、図２３に示すように、赤波長帯の光を検知するための光電変換層１６０４との電気的接続を行う配線層１６００ａ、１６００ｂを形成する。本実施形態での配線層１６００ｃは、ＴＦＴのゲート電極となるため、表面を酸化したＡｌ（Ａｌ２Ｏ３／Ａｌの積層構造）、Ｍｏ（ＭｏＯ3／Ｍｏの積層構造）、Ｔａ（ＴａＯ２／Ｔａの積層構造）を使用することもある。このＴＦＴは、図２０に示す行選択トランジスタ１３０２となる。続いて、ＴＦＴのゲート酸化膜１６０１として、ＳｉＮ膜を１００ｎｍの厚さでＣＶＤを用いて形成する。その後、リソグラフィーとエッチングにより、ＰＩＮダイオード１３０１のｐ側電極となる配線層１６００ｂと、ＴＦＴのソース側電極となる配線層１６００ａ上にホールを開口する。
次に、図２４に示すように、光電変換層１６０４のｎ型コンタクトとして、ｎ型水素化ａ−ＳｉＣ１６０２を５０ｎｍの厚さでＣＶＤを用いて形成し、フォトリソグラフィーとエッチングプロセスにてパターニングを行った。続いて、光電変換層１６０４のｐ型コンタクトとして、真性水素化ａ−ＳｉＣ１６０３を５０ｎｍの厚さでＣＶＤを用いて形成し、フォトリソグラフィーとエッチングプロセスにてパターニングを行った。その後、光電変換層１６０４として水素化真性ａ−Ｓｉ層を５０ｎｍの厚さでＣＶＤを用いて形成し、水素化真性ａ−Ｓｉ層をフォトリソグラフィーとエッチングプロセスにてパターニングを行い、光電変換層１６０４を形成する。
次に、図２５に示すように、厚さ６０ｎｍのＡｌをスパッタリングにより堆積し、フォトリソグラフィーとエッチングにより、５２ｎｍ幅の正方形状のＡｌドット１６０５を、１０４ｎｍピッチで形成した。本実施形態では、ＴＦＴの領域分、ＰＩＮダイオード面積が減少するため、Ａｌドットのピッチを狭め、プラズモン共鳴効果が得られる個数のドットを確保している。続いて、厚さ２００ｎｍの酸化膜１６０６を、ＣＶＤを用いて堆積し、ＣＭＰにてＡｌドット１６０５をストッパとして平坦化する。その後、酸化膜１６０６にコンタクトホールを形成、タングステンを埋め込んで、光電変換層の共通ｐ型コンタクト１６０７を形成する。この時、第１実施形態と同様に、画素内トランジスタと緑波長帯の光を検知するための光電変換層との電気的接続を行うコンタクト（図示せず）も形成されている。
次に、図２６に示すように、上記と同様の手法にて、緑波長帯の光を吸収する光電変換構造１９０１、青波長帯の光を吸収する光電変換構造１９０２を形成する。この時、光電変換構造１９０１でのＡｌドット幅とピッチ、および厚さは、それぞれ４８ｎｍ，１０４ｎｍ、５０ｎｍであり、光電変換構造１９０２でのＡｌドット幅、ドットのピッチ、および厚さは、それぞれ３０ｎｍ、１０４ｎｍ、４０ｎｍであった。なお、光電変換構造１９０２においては、Ａｌドットの上面を露出するＣＭＰは行わず、更にその上に３００ｎｍのＳｉＮをパッシベーション膜１９０３としてＣＶＤし、シンター処理を行った。
以上のように、ＲＧＢ積層構造においても、フローティングディフージョン方式によるゲインとリセットノイズの除去が行えるＣＭＯＳイメージセンサを供給できる。
このように、ＲＧＢ各層のＡｌドット厚さを変えることで、プラズモン共鳴光のピーク強度と形状を、また、光吸収帯としてのａ−Ｓｉ層の厚みを変えることで、ＲＧＢそれぞれの吸収率、下層への透過率を設計することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００…単結晶シリコン基板、 １０１…素子分離層、 １０２…トランジスタ、 １０２ａ…ソース領域、 １０２ｂ…ドレイン領域、 １０２ｃ…ゲート絶縁膜、１０３ｄ…ゲート電極、 １０４…層間絶縁膜、 １０６…コンタクト、 ２００…配線層、 ２０１…層間絶縁膜、 ２０３…コンタクト、 ２０３…コンタクト、 ２０４ａ、２０４ｂ、２０４ｃ…配線層、 ２０５…層間絶縁膜、 ２０６ａ、２０６ｂ…コンタクト、 ３００ａ、３００ｂ…配線層、 ３０１…ｎ型水素化ａ−ＳｉＣ、 ３０２…真性水素化ａ−ＳｉＣ、 ３０３…光電変換層、 ３０４…Ａｌドット、 ３０５…酸化膜、 ４００…共通ｐ型コンタクト、 ４０１…コンタクト、 ４０２ａ、４０２ｂ…配線層、 ４０３…ｎ型水素化ａ−ＳｉＣ、 ４０４…真性水素化ａ−ＳｉＣ、 ４０５…光電変換層、 ４０６…Ａｌドット、 ４０７…酸化膜、 ５００…共通ｐ型コンタクト、 ５０１…コンタクト、 ５０２…配線層、 ５０３…ｐ型ａ−Ｓｉ層、 ５０４…真性水素化ａ−ＳｉＣ、 ５０５…光電変換層、 ５０６…Ａｌドット、 ５０７…酸化膜、 ５０８…パッシベーション、 １３０１…ａ−ＳｉＰＩＮダイオード、 １３０２…行選択トランジスタ、 １３０３…リセットトランジスタ、 １３０４…増幅トランジスタ、 １３０５…フローティングディフージョン、 １３０６…列選択トランジスタ、 １３０７…各光電変換層に追加する領域、 １６００ａ、１６００ｂ、１６００ｃ…配線層、 １６０１…ＴＦＴのゲート酸化膜、 １６０２…ｎ型水素化ａ−ＳｉＣ、 １６０３…真性水素化ａ−ＳｉＣ、 １６０４…光電変換層、 １６０５…Ａｌドット、 １６０６…酸化膜、 １６０７…共通ｐ型コンタクト、 １９０１…緑波長帯の光を吸収する光電変換構造、 １９０２…青波長帯の光を吸収する光電変換構造、 １９０３…パッシベーション膜

Claims (12)

  1. 半導体基板に２次元配列された受光素子と、
    前記半導体基板に設けられた読み出し回路と、
    前記受光素子上に設けられた第１光電変換層と、
    前記第１光電変換層上に設けられた複数の第１金属ドットと、
    前記第１金属ドット層上に設けられた第２光電変換層と、
    前記第２光電変換層上に設けられた複数の第２金属ドットと、
    を備えていることを特徴とする固体撮像装置。
  2. 前記第１金属ドットの上面に接するように設けられた第１透明誘電体膜と、前記第２金属ドットの上面に接するように設けられた第２透明誘電体膜と、を更に備え、前記第１金属ドットの下面は前記第１光電変換層に接し、前記第２金属ドットの下面は前記第２光電変換層に接していることを特徴とする請求項１記載の固体撮像装置。
  3. 前記第１および第２透明誘電体膜は、シリコン酸化層およびシリコン窒化層のうちの少なくとも一方の層を含む膜であって、厚さが２ｎｍ〜１０ｎｍであることを特徴とする請求項２記載の固体撮像装置。
  4. 前記第１および第２金属ドットはそれぞれが幅の異なる２層の金属部材からなり、前記第１および第２金属ドットのうち光が入射される側から遠い金属ドットの上層の金属部材の幅は、前記光が入射される側に近い金属ドットの下層の金属部材の幅と同じであることを特徴とする請求項１記載の固体撮像装置。
  5. 前記第１および第２金属ドットはそれぞれ下底が上底よりも長い台形形状を有し、前記第１および第２金属ドットのうち光が入射される側から遠い金属ドットの上底の幅は、前記光が入射される側に近い金属ドットの下低の幅と同じであることを特徴とする請求項１記載の固体撮像装置。
  6. 前記第１および第２金属ドットはそれぞれ同じピッチで一列に配置され、前記第１および第２金属ドットのうち光が入射される側から遠い金属ドットの幅が、前記光が入射される側に近い金属ドットの幅よりも広いことを特徴とする請求項１乃至５のいずれかに記載の固体撮像装置。
  7. 前記第１および第２金属ドットの幅Ｌと間隔Ｓとの間には、Ｌ／Ｓ＝０．５７〜１．０の関係があることを特徴とする請求項１記載の固体撮像装置。
  8. 前記第１光電変換層の下には、入射光を反射するための金属膜が設けられていることを特徴とする請求項１乃至７のいずれかに記載の固体撮像装置。
  9. 前記第１乃至第２金属ドットは、Ａｌ、Ａｇ、Ａｕ、Ｐｔのいずれかであることを特徴とする請求項１乃至８のいずれかに記載の固体撮像装置。
  10. 前記第１および第２光電変換層は、ａ−Ｓｉ、ポリＳｉ、ポリＧｅのいずれかを用いることを特徴とする請求項１乃至９のいずれかに記載の固体撮像装置。
  11. 前記第１および第２光電変換層は１００ｎｍ以下の厚さであることを特徴とする請求項１乃至１０のいずれかに記載の固体撮像装置。
  12. ｎ型拡散層を有するダイオードと、リセットトランジスタと、読み出し用の増幅トランジスタと、光電変換された電荷を読み出すための転送ゲートとを有し、
    前記第１および第２光電変換層にはそれぞれ、前記ダイオードのｎ型拡散層をドレイン領域とし、前記リセットトランジスタのソースおよび前記読み出し用の増幅トランジスタのゲートに接続された領域をソース領域とし、前記転送ゲートをゲート電極とするＴＦＴが形成されることを特徴とする請求項１乃至１１のいずれかに記載の固体撮像装置。
JP2012252518A 2012-11-16 2012-11-16 固体撮像装置 Abandoned JP2014103162A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012252518A JP2014103162A (ja) 2012-11-16 2012-11-16 固体撮像装置
US13/799,752 US9177989B2 (en) 2012-11-16 2013-03-13 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252518A JP2014103162A (ja) 2012-11-16 2012-11-16 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2014103162A true JP2014103162A (ja) 2014-06-05

Family

ID=50727582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012252518A Abandoned JP2014103162A (ja) 2012-11-16 2012-11-16 固体撮像装置

Country Status (2)

Country Link
US (1) US9177989B2 (ja)
JP (1) JP2014103162A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331125B2 (en) 2014-03-19 2016-05-03 Kabushiki Kaisha Toshiba Solid-state imaging device using plasmon resonator filter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5300344B2 (ja) 2007-07-06 2013-09-25 キヤノン株式会社 光検出素子及び撮像素子、光検出方法及び撮像方法
US20120097225A1 (en) * 2009-07-06 2012-04-26 Hidefumi Nomura Photoelectric conversion device
JP2011151271A (ja) * 2010-01-22 2011-08-04 Rohm Co Ltd 光電変換装置およびその製造方法、および固体撮像装置
JP2011187565A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 固体撮像装置の製造方法、及び固体撮像装置
JP5118715B2 (ja) 2010-03-11 2013-01-16 株式会社東芝 固体撮像装置
JP2012256691A (ja) * 2011-06-08 2012-12-27 Sharp Corp 光電変換デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331125B2 (en) 2014-03-19 2016-05-03 Kabushiki Kaisha Toshiba Solid-state imaging device using plasmon resonator filter

Also Published As

Publication number Publication date
US20140139714A1 (en) 2014-05-22
US9177989B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
US10510788B2 (en) Semiconductor image sensor
JP5606961B2 (ja) 半導体装置
US10651225B2 (en) Band-pass filter for stacked sensor
JP6126593B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP4621719B2 (ja) 裏面照射型撮像素子
US8564033B2 (en) Solid-state imaging device and method for manufacturing the same
JP2019125784A (ja) イメージセンサ
JP5118715B2 (ja) 固体撮像装置
US7935560B2 (en) Imagers having electrically active optical elements
JP6020933B2 (ja) 固体撮像装置及びその製造方法
KR100882990B1 (ko) 이미지센서 및 그 제조방법
JP5709564B2 (ja) 半導体装置の製造方法
TWI482273B (zh) Back-emitting type solid-state imaging element
JP2011198966A (ja) 固体撮像装置及びその製造方法
JP2007129192A (ja) 固体撮像装置
JPWO2017057278A1 (ja) 撮像素子および撮像装置
US20230361147A1 (en) Band-pass filter for stacked sensor
US7750366B2 (en) Solid-state imaging element and method for manufacturing the same
JP6362694B2 (ja) 半導体装置
JP2010182789A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法
US20200227452A1 (en) Image sensor
JP2014103162A (ja) 固体撮像装置
JP2012099743A (ja) 固体撮像装置及びその製造方法
US7642582B2 (en) Imagers having electrically active optical elements
JP2014049671A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20151217