JP2014096768A - 管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置 - Google Patents
管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置 Download PDFInfo
- Publication number
- JP2014096768A JP2014096768A JP2012248569A JP2012248569A JP2014096768A JP 2014096768 A JP2014096768 A JP 2014096768A JP 2012248569 A JP2012248569 A JP 2012248569A JP 2012248569 A JP2012248569 A JP 2012248569A JP 2014096768 A JP2014096768 A JP 2014096768A
- Authority
- JP
- Japan
- Prior art keywords
- mdio
- data
- managed devices
- management data
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
【課題】MDIOインタフェースにおける複数のPHYデバイスからのデータ信号の読み出し時間を削減することができるようにする。
【解決手段】本発明は、複数の被管理装置からクロック信号と共にコマンドを出力して、複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセスシステムにおいて、管理データアクセス制御装置は、1個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共に、読み出しコマンドのデータ部分における時分割タイミングを複数の被管理装置に割り当てるものであり、複数の被管理装置が、自身に割り当てられた共有アドレス情報を含む読み出しコマンドを取得すると、自身の時分割タイミングで特定のデータ信号を出力する。
【選択図】 図1
【解決手段】本発明は、複数の被管理装置からクロック信号と共にコマンドを出力して、複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセスシステムにおいて、管理データアクセス制御装置は、1個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共に、読み出しコマンドのデータ部分における時分割タイミングを複数の被管理装置に割り当てるものであり、複数の被管理装置が、自身に割り当てられた共有アドレス情報を含む読み出しコマンドを取得すると、自身の時分割タイミングで特定のデータ信号を出力する。
【選択図】 図1
Description
本発明は、管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置に関し、例えば、IEEE802.3に規定されているMDIOインタフェースによる物理層デバイス等のレジスタからデータを読み出す通信装置に適用し得るものである。
MDIO(Management Data Input/Output)は、IEEE802.3に規定されるイーサネット(登録商標)において、媒体アクセス制御(MAC)デバイスが物理層(PHY)デバイスを管理する2線式シリアルインタフェース技術である。
MDIOバスは、MACデバイスをPHYデバイスと繋ぐために定められたものであり、MACデバイスがPHYデバイスの内部レジスタへのアクセスを可能としたり、内部レジスタがPHYデバイスに構成情報の提供を可能したりする。このMDIOバスによってユーザはPHYデバイスを動作させながら構成情報を変えることができ、さらにPHYデバイスの状態を読み込み出すことが可能である。
MDIOバスをドライブするデバイスをStation Management Entity(STA)と呼ぶ。また、STAによって管理される対象のデバイスをMDIO Management Device(MMD)と呼ぶ。
STAは、クロック信号としてのMDC(Management Data Clock)を出力し、MDIOバスには、MDCと内部レジスタの書き込み又は読み出しのデータ信号であるMDIOとの2つの信号が流れる。つまり、ライトコマンドの間、STAはデータ信号を出力し、リードコマンドの場合、MMDは、MDIOバスを獲得してSTAに対してデータ信号を出力する。
MDIOインタフェースは、1個のインタフェースで32個のそれぞれ異なるPHYデバイスの内部レジスタにアクセスすることができる。
図2及び図3は、MDIOフレームの構成を示す構成図である。MDIOフレームは、IEEE Std 802.3 clause22(以下、clause22という、非特許文献1参照)に基本構成が定められている。また、IEEE Std 802.3ae clause45(以下、clause45という、非特許文献2参照)には、拡張したMDIOフレームの構成が定められている。図2はclause22のMDIOフレーム構成を示し、図3はclause45のMDIOフレーム構成を示す。
図2及び図3に示すように、MDIOフレームは、32ビットのプリアンブル(PRE)、16ビットの制御ビット、16ビットのデータビット(DATA)を有する。なお、16ビットの制御ビットは、2ビットのスタートビット(ST)、2ビットのアクセスタイプビット(OP)、5ビットのPHYデバイス特定ビット(PHY AD)、5ビットの内部レジスタ特定ビット(REG AD)、2ビットの衝突回避ビット(TA)を有する。
例えば、複数ポートを実装しているネットワーク装置は、複数の同一のPHYデバイスが実装されている。そのため、CPU等の制御デバイスであるSTAが、MMDであるPHYデバイスに対して構成情報の設定を行う場合、複数の同一のPHYデバイスに対して同一内容の構成情報の設定を行う。
このとき、複数のPHYデバイスがブロードキャストアドレスに対応しているものであれば、ブロードキャストアドレスを使用して複数のPHYデバイスに対して一括設定を行うことができる。これにより、構成情報の設定時間の短縮を図ることができる。
IEEE Std 802.3 clause22
IEEE Std 802.3ae clause45
しかしながら、複数のPHYデバイスのそれぞれのリンク状態等の情報(データ信号)の読み出しは、図4及び図5に示すように、PHYデバイス毎に周期的に内部レジスタからデータ読み出しを実施しなければならない。このとき、図4及び図5に示すように、リードトランザクションのMDIOフレームは、clause22の場合1フレームビットの半分、又clause45の場合1フレームビットの3/4が、例えばプリアンブル等のオーバヘッド部分であり、リードトランザクションの無駄が生じる。このことは、複数のPHYデバイスへの構成情報の設定時間にも影響する。
そのため、MDIOインタフェースにおける複数のPHYデバイスからのデータ信号の読み出し時間を削減することができる管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置が求められている。
かかる課題を解決するために、第1の本発明は、管理データバスを介して複数の被管理装置と接続され、複数の被管理装置からクロック信号と共にコマンドを出力して、複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセスシステムにおいて、(1)管理データアクセス制御装置は、1個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共に、読み出しコマンドのデータ部分における時分割タイミングを複数の被管理装置に割り当てるものであり、(2)複数の被管理装置が、自身に割り当てられた共有アドレス情報を含む読み出しコマンドを取得すると、自身の時分割タイミングで特定のデータ信号を出力するものであることを特徴とする管理データアクセスシステムである。
第2の本発明は、管理データバスを介して複数の被管理装置と接続するものであり、複数の被管理装置からクロック信号と共にコマンドを出力して、複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセス装置において、(1)1個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共有アドレス情報割当手段と、(2)読み出しコマンドのデータ部分における時分割タイミングを複数の被管理装置に割り当てる時分割タイミング割当手段と、(3)共有アドレス情報を含む読み出しコマンドを出力し、当該共有アドレス情報に属する複数の被管理装置から時分割で特定のデータ信号を取得するデータ信号取得手段とを備える管理データアクセス装置である。
第3の本発明は、管理データバスを介して、クロック信号と共にコマンドを出力して内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセス装置と接続する被管理装置において、(1)管理データアクセス装置から割り当てられる、1個の読み出しコマンドのデータ部分を他の被管理装置で共有する共有アドレス情報を設定する第1のレジスタ部と、(2)管理データアクセス装置から割り当てられる、読み出しコマンドのデータ部分における時分割タイミングを設定する第2のレジスタ部と、(3)共有アドレス情報を含む読み出しコマンドを取得すると、当該読み出しコマンドで指定される特定のデータ信号を、時分割タイミングで出力するデータ出力部とを有することを特徴とする被管理装置である。
第4の本発明は、第1の本発明の管理データアクセスシステムを備えることを特徴とする通信装置である。
本発明によれば、MDIOインタフェースにおける複数のPHYデバイスからのデータ信号の読み出し時間を削減することができる。
(A)主たる実施形態
以下では、本発明の管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置の実施形態を、図面を参照しながら詳細に説明する。
以下では、本発明の管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置の実施形態を、図面を参照しながら詳細に説明する。
この実施形態では、MDIO技術を用いて、MDIOインタフェース部が物理層デバイスに対してアクセスする物理層デバイスアクセスシステムに本発明を適用する場合を例示する。
(A−1)実施形態の構成
図6は、実施形態に係る物理層デバイスアクセスシステムの構成を示す構成図である。
図6は、実施形態に係る物理層デバイスアクセスシステムの構成を示す構成図である。
図6において、この実施形態に係る物理層デバイスアクセスシステム10は、MDIOマスタ3と、複数のMDIOスレーブ4(4−1〜4−N(Nは自然数))とを備える。MDIOマスタ3と、複数のMDIOスレーブ4とは、MDIOバス5を介して接続される。なお、MDIOスレーブの共通な構成及び動作を説明する場合、MDIOスレーブ4と表記して説明する。
MDIOマスタ3は、MDIO技術を用いて、MDIOスレーブ4−1〜4−Nに対するアクセス制御を行うものである。例えば、MDIOスレーブ4−1〜4−Nが物理層として機能する場合、MDIOマスタ3は物理層の上位階層の処理を行う処理部又は装置(デバイス)に相当する。MDIOマスタ3は、MDIOスレーブ4−1〜4−Nとしての物理層デバイスの内部レジスタに対してデータ信号の書き込みをしたり又はデータ信号の読み出しをしたりするものである。また、MDIOマスタ3は、MDIOインタフェース部1を有する。
MDIOインタフェース部1は、MDIO技術によりMDIOスレーブ4−1〜4−Nに対してアクセスして、データ信号の書き込み又は読み出しの実行を行うものである。MDIOインタフェース部1は、複数のPINを有しており、複数のPINのうち、MDC用PIN11、ユニキャスト用PIN12、一括読み出し用PIN13を有する。
MDC用PIN11は、例えばCPU等の制御デバイスであるSTAから所定の周波数のクロック信号を出力するためのものである。MDCは、STAにより指定された周波数のクロック信号とすることができ、例えば最大2.5MHzの周波数を指定される。MDC用PIN11からはSTAにより指定された所定の周波数がバス51を介して、MDIOスレーブ4−1〜4−Nに出力される。
ユニキャスト用PIN12は、各MDIOスレーブ4−1〜4−Nとの間で、ユニキャストでデータ信号の入力又は出力を行うためのものである。
一括読み出し用PIN13は、複数のMDIOスレーブ4−1〜4−Nとの間で、マルチキャストでデータ信号の入力又は出力を行うためのものである。例えば、一括読み出し用PIN13は、複数のMDIOスレーブ4−1〜4−Nのそれぞれの内部レジスタ44−1〜44−Nから、例えばリンク状態等の特定情報を同時に取得する場合に用いられる。
MDIOスレーブ4は、MDIOマスタ3により制御されるものである。MDIOスレーブ4は、例えば、物理層デバイス等を適用することができる。
MDIOスレーブ4−1〜4−Nはそれぞれ、MDC用PIN41、ユニキャスト用PIN42、一括読み出し用PIN43、各MDIOスレーブ4−1〜4−N毎にデータ信号の出力が許可されるMDIOフレームのデータ部のロケーション情報を設定する内部レジスタ44−1〜44−N、ユニキャスト用アドレス情報及び一括読み出し用アドレス情報を設定するアドレスレジスタ45−1〜45−Nを有する。
ユニキャスト用のMDIOバス52と一括読み出し用MDIOバス53とには、図2及び図3に示すMDIOフレームが流れる。
例えば、図2において、clause22のMDIOフレームは、32ビットのプリアンブル(PRE)、16ビットの制御ビット、16ビットのデータビット(DATA)を有する。なお、16ビットの制御ビットは、2ビットのスタートビット(ST)、2ビットのアクセスタイプビット(OP)、5ビットのPHYデバイス特定ビット(PHY AD)、5ビットの内部レジスタ特定ビット(REG AD)、2ビットの衝突回避ビット(TA)を有する。
また例えば、図3において、clause45のMDIOフレームは、32ビットのプリアンブル(PRE)、16ビットの制御ビット、16ビットの内部レジスタ特定ビット(REG AD)/データビット(DATA)を有する。なお、16ビットの制御ビットは、2ビットのスタートビット(ST)、2ビットのアクセスタイプビット(OP)、5ビットのPHYデバイス特定ビット(PHY AD)、5ビットの物理層デバイス内のデバイスアドレス特定ビット(DIVICE AD)、2ビットの衝突回避ビット(TA)を有する。
ここで、複数のMDIOスレーブ4−1〜4−Nの内部レジスタ44−1〜44−Nからリンク状態等の特定情報を一括して読み出すときに使用するMDIOフレームの構成を説明する。
図1は、実施形態に係る特定情報を一括して読み出すリードフレーム(MDIOフレーム)のデータ部の構成を示す構成図である。ここで、データ部は、MDIOフレームにおける「ST」から「DATA」までとする。
図1(A)はclause22のMDIOフレームのデータ部の構成であり、図1(B)はclause45のMDIOフレームのデータ部の構成である。また、図1(C)は、MDIOフレームの「TA」、「DATA」又は「REG AD/DATA」の構成を示す構成図である。
図1(A)〜図1(C)に示すように、リードデータが記載される「DATA」は、複数のMDIOスレーブ4−1〜4−Nの間で、16bitを時分割で共有される。また、後述するように、clause22の場合、「PHY AD」には一括読み出し用アドレス情報が記載され、「REG AD」には一括読み出しの対象とする情報の内部レジスタ内のアドレスが記載される。
つまり、MDIOスレーブ4−1〜4−Nからリンク状態等の特定情報を読み出す場合、従来技術は、MDIOマスタ3はユニキャストにより、各MDIOスレーブの内部レジスタからリードデータを周期的に読み出す。これに対して、実施形態では、MDIOマスタ3が、一括読み出し用アドレス情報を用いて、リードフレームであるMDIOフレームの16bitのデータ部において、1個のMDIOスレーブがデータバスを占有するのではなく、複数のMDIOスレーブ4−1〜4−Nに対してビット単位で時割り当てて時分割で一括してデータ(情報)の読み出しを行う。
ここで、MDIOフレームの2bitの「TA」は、「TA」の前後のデータ信号との間の衝突を回避するためにハイインピーダンスとする。
また、MDIOフレームの16bitのデータ部において、各MDIOスレーブがデータ信号を出力するタイミングをロケーションという。例えば、MDIOフレームの16bitを、8個のMDIOスレーブ4−1〜4−8で共有する場合には、1個のMDIOスレーブに対して2bitを割り当てることになる。
(A−2)実施形態の動作
次に、実施形態のMDIOスレーブ4−1〜4−Nの内部レジスタ44−1〜44−Nからデータ信号を読み出す処理を、図面を参照しながら詳細に説明する。
次に、実施形態のMDIOスレーブ4−1〜4−Nの内部レジスタ44−1〜44−Nからデータ信号を読み出す処理を、図面を参照しながら詳細に説明する。
以下では、まず、clause22のMDIOフレームの場合のデータ読み出し処理を説明する。
図7は、MDIOマスタ3とMDIOスレーブ4との間の書き込み処理及び読み出し処理を示すシーケンス図である。
まず、PHYデバイスであるMDIOスレーブ4のそれぞれに対して、ユニキャスト用アドレス情報、一括読み出し用アドレス情報、PHYのロケーション情報、一括読み出し対象の情報アドレスを設定する場合、MDIOマスタ3は、各MDIOスレーブ4にライトコマンドで各種アドレス情報の書き込みを行う。
例えば、一括読み出し用アドレス情報は5bitで定義される。また、一括読み出し用アドレス情報は一括読み出し用PIN43に割り当てられている。そして、PHYデバイスがリセット解除時に、PHYデバイスが一括読み出し用PIN43を読み取って一括読み取りアドレスを認識する。なお、ユニキャスト用アドレス情報についても同様にして各MDIOスレーブ4に設定される。
ここでは、図8に示すように、例えば、MDIOスレーブ4−1のユニキャスト用アドレス情報が「AAAAA」であり、一括読み出し用アドレス情報が「YYYYY」であるとする。また、MDIOスレーブ4−1のユニキャスト用アドレス情報が「BBBBB」であり、一括読み出し用アドレス情報が「YYYYY」であるとする。なお、各MDIOスレーブ4−1〜4−Nにおいて、ロケーション情報を設定する内部レジスタのアドレスを「LLLLL」とし、一括して読み出す情報のアドレスを「CCCCC」とする。
次に、一括読み出しコマンドの実行時に、リードトランザクションのデータ部分のうち、各PHYデバイスに設定するロケーション情報を各PHYデバイスに設定する。これは、一括読み出しを実行する前に、MDIOマスタ3が、ライトコマンドによって、各MDIOスレーブ4−1〜4−Nに設定する(S101、S102)。
例えば、MDIOマスタ3は、リードトランザクションのデータ部分のうち、PHYデバイスであるMDIOスレーブ4−1のデータ信号出力を許可するロケーション情報を予め用意しておく。
そして、一括読み出しを実行する前に、MDIOマスタ3が、ロケーション情報を含むライトコマンドを、MDIOスレーブ4−1に出力する。MDIOスレーブ4−1は、ロケーション情報を内部レジスタ44−1に書込み、ロケーション情報の設定を行う。
つまり、MDIOマスタ3が出力するライトコマンドは、図2(B)に示すように、「PRE:1…1」、「ST:01」、「OP:01」、「PHYAD:AAAAA」とする。「REGAD」には、ロケーション情報の書き込みを行う内部レジスタ44−1の設定レジスタアドレスが書き込まれる。つまり、「REGAD:LLLLL」が書き込まれる。さらに、「TA:10」が書き込まれ、「DATA」には、ロケーション情報として「ロケーション0」を含む書込みデータが書き込まれる。これにより、MDIOスレーブ4−1は、内部レジスタアドレス「LLLLL」の内部レジスタ44−1に「ロケーション0」のロケーション情報が設定される。
上記のような、一括読み出し用アドレス情報及びロケーション情報の設定が、他のMDIOスレーブ4についても同様になされる。また、上記の一括読み出し用アドレス情報及びロケーション情報の設定は、一括読み出しの実行前に1回だけ実施される。
MDIOではPHYアドレスとして5bit用意されている。そのため、MDIOバス上に最大32個のMDIOスレーブ(PHYデバイス)4を接続することが許されている。しかし、この実施形態に係る一括読み出し用アドレス情報を使用する場合に接続可能なMDIOスレーブ(PHYデバイス)4の数は、1つのリードトランザクションのデータ部分における割り当て数に制限される。
図1の例の場合、リードフレームのデータ部分は最大8個のMDIOスレーブ(PHYデバイス)4が時分割にて共有される構成とする。すなわち、1つのリードトランザクションで8個のMDIOスレーブ(PHYデバイス)4へのアクセスが可能であるため、最大32個のMDIOスレーブ4−1〜4−32の全てに割り当てる場合、一括読み出し用アドレス情報「YYYYY」は最大4個必要である。その場合には、MDIOバスに接続可能なMDIOスレーブ(PHYデバイス)4の最大数は28個までとなる。また1個の一括読み出し用アドレス情報は最大8個PHYデバイスに割り当てが可能ということになる。
MDIOマスタ3が一括読み出しを行う場合、MDIOマスタ3は、一括読み出し用アドレス情報を含むリードフレームを、MDIOスレーブ4−1〜4−Nに対して出力する(S103)。
このとき、MDIOマスタ3が出力する一括読み出しのリードコマンドは、図2(B)に示すように、「PRE:1…1」、「ST:01」、「OP:10」とする。また、一括読み出しのリードコマンドであるため、MDIOマスタ3は、「PHY AD:YYYYY」とする。また、一括読み出しを行う情報アドレスは「CCCCC」であるから「REG AD:CCCCCC」が書き込まれる。
PHYデバイスであるMDIOスレーブ4は自身に設定された一括読み出し用アドレス情報を含んだフレーム(リードフレーム)を受信したときに要求されたレジスタアドレスのデータ信号を出力するように動作する(S104、S105)。
図9は、実施形態に係るMDIOスレーブ4−1〜4−Nのデータ信号の読み出し処理を説明するタイムチャートである。
MDIOスレーブ4は、リードフレームの「ST」を受信すると、リードフレームに含まれる「OP」を検出すると、「OP」からカウンタを回す。例えば、MDIOスレーブ4は、「OP」の1bit目をカウンタ1として、MDCのクロック信号に従ってカウンタを回すことで、カウンタ値「1」は「OP」の1ビット目となり、カウンタ値「30」がREADデータの最終bitであることを認識する。
例えば、MDIOスレーブ4−1は、カウンタ値1、2で受信した「OP:10」に基づいて読み出しコマンドであることを認識する。また、MDIOスレーブ4−1は、カウンタ値3〜カウンタ値7で受信した「PHY AD:YYYYY」で自身に設定された一括読み出し用アドレス情報と一致するか否かを判断する。そして、一括読み出し用アドレス情報が一致する場合、MDIOスレーブ4−1は、カウンタ値8〜カウンタ値12の「REG AD」で指定された内部レジスタ44−1に設定されている内部レジスタアドレスのデータを、ロケーション番号のタイミングで出力する。
図9において、MDIOスレーブ4−1はロケーション0が設定されており、MDIOスレーブ4−2はロケーション1が設定されているとする。
各MDIOスレーブ4に割り当てられているデータ部分は、1個のMDIOフレームのデータ部分において2bitで構成されている。そして、先頭1bitは前のMDIOスレーブが出力するデータ信号と衝突しないように、どのMMDもドライブすることのないハイインピーダンスのbitとし、次の1bitはMDIOスレーブ4が出力する情報bitである。
つまり、図9に示すように、MDIOスレーブ4−1は、ロケーション0の先頭bitをハイインピーダンスとして、次のbitを情報bitとする。又MDIOスレーブ4−1は、それ以外のロケーションについては、他のMDIOスレーブ4が出力するデータ信号としないようにハイインピーダンスとする。
同様に、MDIOスレーブ4−2は、ロケーション1の先頭bitをハイインピーダンスとして、次のbitを情報bitとする。又MDIOスレーブ4−2は、それ以外のロケーションについてハイインピーダンスとする。
上記のようにして、1個の一括読み出しフレームの16bitのデータ部分において、8個のMDIOスレーブ4−1〜4−8で2bitずつ割り当て、8個のMDIOスレーブ4−1〜4−8が時分割でデータ信号の読み出しを行う。
次に、clause45のMDIOフレームの場合のデータ読み出し処理を説明する。
clause45のMDIOフレームの動作は基本的にはclause22の場合と同様であるが、リードトランザクションは大きく2つ分けられる。つまり、リードトランザクションは、読み出しレジスタアドレスの設定を行なうライトフレームと読み出したいレジスタのデータを読み出すリードフレームである。
読み出しレジスタアドレスの設定を行なうライトフレームは、「PHY AD」に一括読み出し用アドレス情報が付与されてライト動作が実施される。
リードフレームも、「PHY AD」を一括読み出し用アドレス情報とし、データ部がClause22と同様に8個のMDIOスレーブ(PHYデバイス)4割り当てられて、8個のMDIOスレーブ(PHYデバイス)4が、データ信号を時分割で出力し、1個のリードフレームのデータ部を共有する。
(A−3)実施形態の効果
以上のように、この実施形態によれば、MDIOインタフェースにおけるPHYデバイスの状態読み出しにおいて、デバイス毎に読み出しアクセスを実施するのではなく、PHYアドレスを一括読み出し用アドレス情報としてリードアクセスを実施することで、その際のデータ部をビット単位で複数PHYデバイスに割り当てることができる。これにより、各PHYデバイスの内部レジスタからのデータ信号の読み出し時間を削減することができ、その結果、各PHYデバイスのアクセス処理時間の短縮が期待できる。
以上のように、この実施形態によれば、MDIOインタフェースにおけるPHYデバイスの状態読み出しにおいて、デバイス毎に読み出しアクセスを実施するのではなく、PHYアドレスを一括読み出し用アドレス情報としてリードアクセスを実施することで、その際のデータ部をビット単位で複数PHYデバイスに割り当てることができる。これにより、各PHYデバイスの内部レジスタからのデータ信号の読み出し時間を削減することができ、その結果、各PHYデバイスのアクセス処理時間の短縮が期待できる。
(B)他の実施形態
上述した実施形態では、リードフレームのデータ部分を、複数のMDIOスレーブの間において時分割で共有するとき、各MDIOスレーブに対して2bit単位で割り当て、そのうち1bitを情報bitとして割り当てた。しかし、各MDIOスレーブに対して割り当てる情報bitは、2bit以上であってもよい。
上述した実施形態では、リードフレームのデータ部分を、複数のMDIOスレーブの間において時分割で共有するとき、各MDIOスレーブに対して2bit単位で割り当て、そのうち1bitを情報bitとして割り当てた。しかし、各MDIOスレーブに対して割り当てる情報bitは、2bit以上であってもよい。
1…MDIOインタフェース部、11…MDC用PIN、12…ユニキャスト用PIN、13…一括読み出し用PIN、3…MDIOマスタ、4−1〜4−N…MDIOスレーブ、41…MDC用PIN、42…ユニキャスト用PIN、43…一括読み出し用PIN、44−1〜44−N…内部レジスタ、45−1〜45−N…アドレスレジスタ。
Claims (4)
- 管理データバスを介して複数の被管理装置と接続され、複数の被管理装置からクロック信号と共にコマンドを出力して、上記複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセスシステムにおいて、
管理データアクセス制御装置は、1個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共に、上記読み出しコマンドのデータ部分における時分割タイミングを上記複数の被管理装置に割り当てるものであり、
上記複数の被管理装置が、自身に割り当てられた共有アドレス情報を含む読み出しコマンドを取得すると、自身の時分割タイミングで特定のデータ信号を出力するものである
ことを特徴とする管理データアクセスシステム。 - 管理データバスを介して複数の被管理装置と接続するものであり、複数の被管理装置からクロック信号と共にコマンドを出力して、上記複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセス装置において、
1個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共有アドレス情報割当手段と、
上記読み出しコマンドのデータ部分における時分割タイミングを上記複数の被管理装置に割り当てる時分割タイミング割当手段と、
上記共有アドレス情報を含む読み出しコマンドを出力し、当該共有アドレス情報に属する複数の被管理装置から時分割で特定のデータ信号を取得するデータ信号取得手段と
を備える管理データアクセス装置。 - 管理データバスを介して、クロック信号と共にコマンドを出力して内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセス装置と接続する被管理装置において、
上記管理データアクセス装置から割り当てられる、1個の読み出しコマンドのデータ部分を他の被管理装置で共有する共有アドレス情報を設定する第1のレジスタ部と、
上記管理データアクセス装置から割り当てられる、上記読み出しコマンドのデータ部分における時分割タイミングを設定する第2のレジスタ部と、
上記共有アドレス情報を含む読み出しコマンドを取得すると、当該読み出しコマンドで指定される特定のデータ信号を、上記時分割タイミングで出力するデータ出力部と
を有することを特徴とする被管理装置。 - 請求項1に記載の管理データアクセスシステムを備えることを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248569A JP2014096768A (ja) | 2012-11-12 | 2012-11-12 | 管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248569A JP2014096768A (ja) | 2012-11-12 | 2012-11-12 | 管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014096768A true JP2014096768A (ja) | 2014-05-22 |
Family
ID=50939497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012248569A Pending JP2014096768A (ja) | 2012-11-12 | 2012-11-12 | 管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014096768A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020090361A1 (ja) * | 2018-10-29 | 2020-05-07 | 株式会社デンソー | 車両用中継装置 |
-
2012
- 2012-11-12 JP JP2012248569A patent/JP2014096768A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020090361A1 (ja) * | 2018-10-29 | 2020-05-07 | 株式会社デンソー | 車両用中継装置 |
JP2020072295A (ja) * | 2018-10-29 | 2020-05-07 | 株式会社デンソー | 車両用中継装置 |
JP7040404B2 (ja) | 2018-10-29 | 2022-03-23 | 株式会社デンソー | 車両用中継装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7024047B2 (ja) | EtherCATマスタースレーブ統合ブリッジコントローラー及び制御方法 | |
US11636052B2 (en) | Non-volatile memory express (NVMe) data processing method and system | |
US7660922B2 (en) | Mechanism to flexibly support multiple device numbers on point-to-point interconnect upstream ports | |
US7529860B2 (en) | System and method for configuring an endpoint based on specified valid combinations of functions | |
CN104767838B (zh) | 微服务器、分配mac地址的方法、以及计算机可读记录介质 | |
KR20150091663A (ko) | 멀티 채널 메모리를 포함하는 시스템 및 그 동작 방법 | |
US10078568B1 (en) | Debugging a computing device | |
CN108984465B (zh) | 一种消息传输方法及设备 | |
WO2016095435A1 (zh) | 一种多芯片级联的方法、芯片和装置、存储介质 | |
US20180246835A1 (en) | Data transmission method for sgpio | |
CN104731635A (zh) | 一种虚拟机访问控制方法,及虚拟机访问控制系统 | |
CN106598886B (zh) | I/o总线共享存储器系统 | |
KR101478939B1 (ko) | 비-포트형 제너릭 디바이스 (소프트웨어 관리형 제너릭 디바이스) | |
JP2011248662A (ja) | マルチホストシステム | |
WO2016078357A1 (zh) | 主机、主机管理从机的方法及系统 | |
EP2538335A2 (en) | Apparatus and method for sharing i/o device | |
Shim et al. | Design and implementation of initial OpenSHMEM on PCIe NTB based cloud computing | |
JP2014096768A (ja) | 管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置 | |
US8812764B2 (en) | Apparatus installing devices controlled by MDIO or SPI protocol and method to control the same | |
US10496582B1 (en) | Flexible multi-domain GPIO expansion | |
JP2014179066A (ja) | ストレージ制御装置、ストレージシステム、およびストレージ制御方法 | |
CN116483259A (zh) | 一种数据处理方法以及相关装置 | |
WO2015058533A1 (zh) | 一种信息处理方法以及电子设备 | |
CN106547716B (zh) | 一种面向低管脚数的扩展总线配置系统及方法 | |
KR101816895B1 (ko) | 섀시형 통신 장비를 위한 관리용 시리얼 버스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150519 |