JP2011248662A - マルチホストシステム - Google Patents
マルチホストシステム Download PDFInfo
- Publication number
- JP2011248662A JP2011248662A JP2010121624A JP2010121624A JP2011248662A JP 2011248662 A JP2011248662 A JP 2011248662A JP 2010121624 A JP2010121624 A JP 2010121624A JP 2010121624 A JP2010121624 A JP 2010121624A JP 2011248662 A JP2011248662 A JP 2011248662A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- information
- memory space
- control
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】マルチホストシステムは、2つの制御装置と、ポートを有するスイッチ装置と、を備え、2つの制御装置が接続された各ポートは、一方の制御装置と各デバイスとが属し一方の制御装置が管理する一方の領域と、他方の制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有する。一方の制御装置と他方の制御装置とは、自身が管理する領域を制御するための情報をメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備え、特定の通信経路を介して接続されている。さらに、他方の制御装置は、特定の通信経路を介して一方の制御装置からメモリ空間に対する一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、この割り当て情報とメモリ空間に割り当てられた他方の領域を制御する情報とを同期する同期手段を備える。
【選択図】図3
Description
少なくとも2つの制御装置と、上記各制御装置にてアクセスされる各デバイスと上記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
上記2つの制御装置がそれぞれ接続された上記スイッチ装置が有する上記各ポートは、一方の上記制御装置と上記各デバイスとが属し上記一方の制御装置が管理する一方の領域と、他方の上記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
上記一方の制御装置と上記他方の制御装置とは、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、
上記一方の制御装置と上記他方の制御装置とは、相互に通信可能なよう特定の通信経路を介して接続され、
上記他方の制御装置は、上記特定の通信経路を介して上記一方の制御装置から上記メモリ空間に対する上記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と上記メモリ空間に割り当てられた上記他方の領域を制御する情報とを同期する同期手段を備えた、
という構成を採る。
少なくとも2つの制御装置と、上記各制御装置にてアクセスされる各デバイスと上記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
上記2つの制御装置がそれぞれ接続された上記スイッチ装置が有する上記各ポートが、一方の上記制御装置と上記各デバイスとが属し上記一方の制御装置が管理する一方の領域と、他方の上記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
上記一方の制御装置と上記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、上記一方の制御装置と上記他方の制御装置とが、相互に通信可能なよう特定の通信経路を介して接続されているマルチホストシステム、を構成する上記他方の制御装置であって、
上記特定の通信経路を介して上記一方の制御装置から上記メモリ空間に対する上記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と上記メモリ空間に割り当てられた上記他方の領域を制御する情報とを同期する同期手段を備えた、
という構成を採る。
少なくとも2つの制御装置と、上記各制御装置にてアクセスされる各デバイスと上記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
上記2つの制御装置がそれぞれ接続された上記スイッチ装置が有する上記各ポートが、一方の上記制御装置と上記各デバイスとが属し上記一方の制御装置が管理する一方の領域と、他方の上記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
上記一方の制御装置と上記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、上記一方の制御装置と上記他方の制御装置とが、相互に通信可能なよう特定の通信経路を介して接続されているマルチホストシステム、を構成する上記他方の制御装置に、
上記特定の通信経路を介して上記一方の制御装置から上記メモリ空間に対する上記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と上記メモリ空間に割り当てられた上記他方の領域を制御する情報とを同期する同期手段、
を実現させるためのプログラムである。
少なくとも2つの制御装置と、上記各制御装置と当該各制御装置にてアクセスされる各デバイスとにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
上記2つの制御装置がそれぞれ接続された上記スイッチ装置が有する上記各ポートが、一方の上記制御装置と上記各デバイスとが属し上記一方の制御装置が管理する一方の領域と、他方の上記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有するマルチホストシステムにて、
上記一方の制御装置と上記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング工程と、
上記他方の制御装置が、上記一方の制御装置と相互に通信可能なよう接続された特定の通信経路を介して、上記一方の制御装置から上記メモリ空間に対する上記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と上記メモリ空間に割り当てられた上記他方の領域を制御する情報とを同期する同期工程と、
を有する。
本発明の第1の実施形態を、図3乃至図11を参照して説明する。図3乃至図4は、マルチホストシステムの構成を示す図である。図5乃至図10は、マルチホストシステムの動作例を説明するための図である。図11は、マルチホストシステムの他の構成を示す図である。
本発明におけるマルチホストシステムは、図3に示すように、制御装置である複数のホストCPU101,102と、複数のIOデバイスであるエンドポイント(EP0,EP1)とが、PCIe(PCI Express)スイッチ(PCIeSW)105(スイッチ装置)を介して接続されたマルチホストシステムである。
次に、上述したマルチホストシステムの動作を説明する。ここでは、電源投入時から、各Domainにおいて、PCIeシステムが構築されるまでのシーケンスは既存のものと同一であることを想定している。そして、動作の概略としては、まず、各Domainにてメモリマッピング、デバイスドライバのロードなどが完了したのち(アドレスマッピング工程)、各Domainのホスト間でメモリマッピングの情報、必要とするデバイスドライバの種類などを周到するように同期シーケンスが作動し、VMDDSにてデバイスドライバの再構築が実施される(同期工程)。それにより、Domainを超えたIOアクセス通信を実現する。つまり、既存のNTmode対応PCIeスイッチが存在するPCIeシステムでは、メモリアクセス、コンプリーショントランザクションのみ可能であるが、本発明のシステムでは、IOアクセスも可能となる。
まず、電源投入後のコンフィグレーション処理について、図8を参照して説明する。図8において、各HostであるCPUは、電源投入直後に、PCIeバス配下のEPを検索するバスサイクルを発生させる(実際はルートコンプレックス(RC)が発生させる)。それぞれのCPUは、NTmode対応PCIeスイッチの仮想的なEP(Virtual Interface、Link Interface)に対してもコンフィグレーションアクセスを実施し、メモリ空間上にマッピングする(ステップ501)。
続いて、各ホスト間において、コンフィグレーションアクセスを実施した結果生成できた、アドレスマッピング情報や利用するデバイスドライバ等の同期を行う。NTmode対応PCIeスイッチを用いたシステムでは、EPのアドレスマッピングは、隙間無く連続してマッピングが行われる(図5の符号201)。SH側では、Configurationサイクル後、LIに対応するデバイスドライバとして、デバイスドライバαをロードしている。なお、図5において、符号201は、EP0、EP1のメモリマッピングであり、符号202は、Link Interface EPとして確保されたメモリ領域である。また、符号203,204は、NTmode対応PCIeスイッチの各ポートのコンフィグレーション空間のメモリマッピングである。
Domain1側ホスト(System Host)とEPとのIOアクセス通信について、図7及び図10に示す。本システムにおいて、Domain1側ホスト(System Host)とEP0のIOアクセス通信を行うには、宛先EP0に対応するデバイスドライバ(仮にデバイスドライバAとする)を正しく選択する必要がある。SHは、IOアクセス通信をさせたい処理が要求された場合、デバイスドライバ対応テーブルより、利用するデバイスドライバAの選択、宛先アドレスなどを利用してIOリクエストトランザクションをSHは発生させる。IOリクエストが発生したと認識したルートコンプレックスはPCIeパケット形式に変換し、接続しているNTポートに対してIOアクセストランザクションパケットを送信する。IOアクセストランザクションを受け取ったNTポートでは、届いたトランザクションの宛先アドレスを、Domain0側へ転送するためのアドレスに変換するため、アドレス書き換えを行う。この方法は既存のNTmodeでの動作と同様である。以上により、SHはDomainをまたいでの制御IOアクセスをすることが可能となる。
本発明の他の実施例として、その基本的構成は上記の通りであるが、ホストCPUで仮想OS(例えばXenなど)システムを備えており、SR-IOV対応のEPを用いた時にさらにシステムの利便性の向上が期待できる。その構成図を図11に示す。
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明におけるマルチホストシステム、制御装置、プログラム、システム制御方法の構成の概略について説明する。但し、本発明は、以下の構成に限定されない。
少なくとも2つの制御装置と、前記各制御装置にてアクセスされる各デバイスと前記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
前記2つの制御装置がそれぞれ接続された前記スイッチ装置が有する前記各ポートは、一方の前記制御装置と前記各デバイスとが属し前記一方の制御装置が管理する一方の領域と、他方の前記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
前記一方の制御装置と前記他方の制御装置とは、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、
前記一方の制御装置と前記他方の制御装置とは、相互に通信可能なよう特定の通信経路を介して接続され、
前記他方の制御装置は、前記特定の通信経路を介して前記一方の制御装置から前記メモリ空間に対する前記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と前記メモリ空間に割り当てられた前記他方の領域を制御する情報とを同期する同期手段を備えた、
マルチホストシステム。
付記1に記載のマルチホストシステムであって、
前記一方の制御装置が有する前記アドレスマッピング手段は、前記各デバイスの動作を制御するための情報である各デバイスドライバをそれぞれ前記メモリ空間に割り当て、
前記他方の制御装置が有する前記アドレスマッピング手段は、前記各デバイスの動作を制御するための情報である各デバイスドライバをまとめて1つのドライバ情報として前記メモリ空間に割り当て、
前記他方の制御装置が有する前記同期手段は、前記一方の制御装置から取得した割り当て情報に基づいて、前記メモリ空間に記憶されている前記ドライバ情報を前記各デバイスの各デバイスドライバに対応させて同期する、
マルチホストシステム。
付記2に記載のマルチホストシステムであって、
前記他方の制御装置が有する前記同期手段は、前記一方の制御装置から取得した割り当て情報に基づいて、前記メモリ空間に記憶されている前記ドライバ情報を前記各デバイスの各デバイスドライバに対応するよう分割して同期する、
マルチホストシステム。
付記3に記載のマルチホストシステムであって、
前記他方の制御装置が有する前記同期手段は、前記メモリ空間に割り当てられた前記ドライバ情報と、前記一方の制御装置から取得した前記割り当て情報に基づく前記各デバイスドライバと、を関連付けた管理情報を保持する、
マルチホストシステム。
付記1乃至4のいずれかに記載のマルチホストシステムであって、
前記他方の制御装置は、前記メモリ空間に記憶され前記同期手段にて同期された前記他方の領域を制御するための情報に基づいて、前記各デバイスにアクセスする、
マルチホストシステム。
付記1乃至5のいずれかに記載のマルチホストシステムであって、
前記他方の制御装置が接続された前記スイッチ装置が有する前記ポートは、Non-transparent Bridge Modeポートである、
マルチホストシステム。
少なくとも2つの制御装置と、前記各制御装置にてアクセスされる各デバイスと前記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
前記2つの制御装置がそれぞれ接続された前記スイッチ装置が有する前記各ポートが、一方の前記制御装置と前記各デバイスとが属し前記一方の制御装置が管理する一方の領域と、他方の前記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
前記一方の制御装置と前記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、前記一方の制御装置と前記他方の制御装置とが、相互に通信可能なよう特定の通信経路を介して接続されているマルチホストシステム、を構成する前記他方の制御装置であって、
前記特定の通信経路を介して前記一方の制御装置から前記メモリ空間に対する前記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と前記メモリ空間に割り当てられた前記他方の領域を制御する情報とを同期する同期手段を備えた、
制御装置。
付記7に記載の前記他方の制御装置であって、
前記一方の制御装置が有する前記アドレスマッピング手段が、前記各デバイスの動作を制御するための情報である各デバイスドライバをそれぞれ前記メモリ空間に割り当てる機能を有すると共に、
前記他方の制御装置が有する前記アドレスマッピング手段が、前記各デバイスの動作を制御するための情報である各デバイスドライバをまとめて1つのドライバ情報として前記メモリ空間に割り当てる機能を有する場合に、
前記同期手段は、前記一方の制御装置から取得した割り当て情報に基づいて、前記メモリ空間に記憶されている前記ドライバ情報を前記各デバイスの各デバイスドライバに対応させて同期する、
制御装置。
少なくとも2つの制御装置と、前記各制御装置にてアクセスされる各デバイスと前記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
前記2つの制御装置がそれぞれ接続された前記スイッチ装置が有する前記各ポートが、一方の前記制御装置と前記各デバイスとが属し前記一方の制御装置が管理する一方の領域と、他方の前記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
前記一方の制御装置と前記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、前記一方の制御装置と前記他方の制御装置とが、相互に通信可能なよう特定の通信経路を介して接続されているマルチホストシステム、を構成する前記他方の制御装置に、
前記特定の通信経路を介して前記一方の制御装置から前記メモリ空間に対する前記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と前記メモリ空間に割り当てられた前記他方の領域を制御する情報とを同期する同期手段、
を実現させるためのプログラム。
付記9に記載のプログラムであって、
前記一方の制御装置が有する前記アドレスマッピング手段が、前記各デバイスの動作を制御するための情報である各デバイスドライバをそれぞれ前記メモリ空間に割り当てる機能を有すると共に、
前記他方の制御装置が有する前記アドレスマッピング手段が、前記各デバイスの動作を制御するための情報である各デバイスドライバをまとめて1つのドライバ情報として前記メモリ空間に割り当てる機能を有する場合に、
前記同期手段は、前記一方の制御装置から取得した割り当て情報に基づいて、前記メモリ空間に記憶されている前記ドライバ情報を前記各デバイスの各デバイスドライバに対応させて同期する、
プログラム。
少なくとも2つの制御装置と、前記各制御装置と当該各制御装置にてアクセスされる各デバイスとにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
前記2つの制御装置がそれぞれ接続された前記スイッチ装置が有する前記各ポートが、一方の前記制御装置と前記各デバイスとが属し前記一方の制御装置が管理する一方の領域と、他方の前記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有するマルチホストシステムにて、
前記一方の制御装置と前記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング工程と、
前記他方の制御装置が、前記一方の制御装置と相互に通信可能なよう接続された特定の通信経路を介して、前記一方の制御装置から前記メモリ空間に対する前記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と前記メモリ空間に割り当てられた前記他方の領域を制御する情報とを同期する同期工程と、
を有するシステム制御方法。
付記11に記載のシステム制御方法であって、
前記アドレスマッピング工程は、前記一方の制御装置が、前記各デバイスの動作を制御するための情報である各デバイスドライバをそれぞれ前記メモリ空間に割り当て、前記他方の制御装置が、前記各デバイスの動作を制御するための情報である各デバイスドライバをまとめて1つのドライバ情報として前記メモリ空間に割り当て、
前記同期工程は、前記一方の制御装置から取得した割り当て情報に基づいて、前記メモリ空間に記憶されている前記ドライバ情報を前記各デバイスの各デバイスドライバに対応させて同期する、
システム制御方法。
102 System Host
103,104 Root Complex
105 PCIeスイッチ
106,107 End Point
108,109 仮想マルチデバイスドライバシステム
111 NT port
112 Link Interface
113 Virtual Interface
Claims (9)
- 少なくとも2つの制御装置と、前記各制御装置にてアクセスされる各デバイスと前記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
前記2つの制御装置がそれぞれ接続された前記スイッチ装置が有する前記各ポートは、一方の前記制御装置と前記各デバイスとが属し前記一方の制御装置が管理する一方の領域と、他方の前記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
前記一方の制御装置と前記他方の制御装置とは、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、
前記一方の制御装置と前記他方の制御装置とは、相互に通信可能なよう特定の通信経路を介して接続され、
前記他方の制御装置は、前記特定の通信経路を介して前記一方の制御装置から前記メモリ空間に対する前記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と前記メモリ空間に割り当てられた前記他方の領域を制御する情報とを同期する同期手段を備えた、
マルチホストシステム。 - 請求項1に記載のマルチホストシステムであって、
前記一方の制御装置が有する前記アドレスマッピング手段は、前記各デバイスの動作を制御するための情報である各デバイスドライバをそれぞれ前記メモリ空間に割り当て、
前記他方の制御装置が有する前記アドレスマッピング手段は、前記各デバイスの動作を制御するための情報である各デバイスドライバをまとめて1つのドライバ情報として前記メモリ空間に割り当て、
前記他方の制御装置が有する前記同期手段は、前記一方の制御装置から取得した割り当て情報に基づいて、前記メモリ空間に記憶されている前記ドライバ情報を前記各デバイスの各デバイスドライバに対応させて同期する、
マルチホストシステム。 - 請求項2に記載のマルチホストシステムであって、
前記他方の制御装置が有する前記同期手段は、前記一方の制御装置から取得した割り当て情報に基づいて、前記メモリ空間に記憶されている前記ドライバ情報を前記各デバイスの各デバイスドライバに対応するよう分割して同期する、
マルチホストシステム。 - 請求項3に記載のマルチホストシステムであって、
前記他方の制御装置が有する前記同期手段は、前記メモリ空間に割り当てられた前記ドライバ情報と、前記一方の制御装置から取得した前記割り当て情報に基づく前記各デバイスドライバと、を関連付けた管理情報を保持する、
マルチホストシステム。 - 請求項1乃至4のいずれかに記載のマルチホストシステムであって、
前記他方の制御装置は、前記メモリ空間に記憶され前記同期手段にて同期された前記他方の領域を制御するための情報に基づいて、前記各デバイスにアクセスする、
マルチホストシステム。 - 請求項1乃至5のいずれかに記載のマルチホストシステムであって、
前記他方の制御装置が接続された前記スイッチ装置が有する前記ポートは、Non-transparent Bridge Modeポートである、
マルチホストシステム。 - 少なくとも2つの制御装置と、前記各制御装置にてアクセスされる各デバイスと前記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
前記2つの制御装置がそれぞれ接続された前記スイッチ装置が有する前記各ポートが、一方の前記制御装置と前記各デバイスとが属し前記一方の制御装置が管理する一方の領域と、他方の前記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
前記一方の制御装置と前記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、前記一方の制御装置と前記他方の制御装置とが、相互に通信可能なよう特定の通信経路を介して接続されているマルチホストシステム、を構成する前記他方の制御装置であって、
前記特定の通信経路を介して前記一方の制御装置から前記メモリ空間に対する前記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と前記メモリ空間に割り当てられた前記他方の領域を制御する情報とを同期する同期手段を備えた、
制御装置。 - 少なくとも2つの制御装置と、前記各制御装置にてアクセスされる各デバイスと前記各制御装置とにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
前記2つの制御装置がそれぞれ接続された前記スイッチ装置が有する前記各ポートが、一方の前記制御装置と前記各デバイスとが属し前記一方の制御装置が管理する一方の領域と、他方の前記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有し、
前記一方の制御装置と前記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング手段をそれぞれ備えると共に、前記一方の制御装置と前記他方の制御装置とが、相互に通信可能なよう特定の通信経路を介して接続されているマルチホストシステム、を構成する前記他方の制御装置に、
前記特定の通信経路を介して前記一方の制御装置から前記メモリ空間に対する前記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と前記メモリ空間に割り当てられた前記他方の領域を制御する情報とを同期する同期手段、
を実現させるためのプログラム。 - 少なくとも2つの制御装置と、前記各制御装置と当該各制御装置にてアクセスされる各デバイスとにそれぞれ接続された複数のポートを有するスイッチ装置と、を備え、
前記2つの制御装置がそれぞれ接続された前記スイッチ装置が有する前記各ポートが、一方の前記制御装置と前記各デバイスとが属し前記一方の制御装置が管理する一方の領域と、他方の前記制御装置が属し当該他方の制御装置が管理する他方の領域と、に分割する機能を有するマルチホストシステムにて、
前記一方の制御装置と前記他方の制御装置とが、それぞれ自身が管理する領域を制御するための情報を所定のメモリ空間に割り当てるアドレスマッピング工程と、
前記他方の制御装置が、前記一方の制御装置と相互に通信可能なよう接続された特定の通信経路を介して、前記一方の制御装置から前記メモリ空間に対する前記一方の領域を制御するための情報の割り当てを表す割り当て情報を取得して、当該取得した割り当て情報と前記メモリ空間に割り当てられた前記他方の領域を制御する情報とを同期する同期工程と、
を有するシステム制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121624A JP5477168B2 (ja) | 2010-05-27 | 2010-05-27 | マルチホストシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121624A JP5477168B2 (ja) | 2010-05-27 | 2010-05-27 | マルチホストシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011248662A true JP2011248662A (ja) | 2011-12-08 |
JP5477168B2 JP5477168B2 (ja) | 2014-04-23 |
Family
ID=45413841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010121624A Expired - Fee Related JP5477168B2 (ja) | 2010-05-27 | 2010-05-27 | マルチホストシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5477168B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013196593A (ja) * | 2012-03-22 | 2013-09-30 | Ricoh Co Ltd | データ処理装置、データ処理方法及びプログラム |
JP2014146278A (ja) * | 2013-01-30 | 2014-08-14 | Ricoh Co Ltd | スイッチ装置、画像処理装置、及び排他制御方法 |
JP2015154127A (ja) * | 2014-02-12 | 2015-08-24 | 日立金属株式会社 | 中継装置 |
KR101827704B1 (ko) | 2016-04-12 | 2018-03-22 | 현대자동차주식회사 | Usb 멀티 호스트 장치, 그를 포함하는 차량 및 usb 멀티 호스트 장치의 제어방법 |
WO2018173245A1 (ja) * | 2017-03-24 | 2018-09-27 | 株式会社日立製作所 | ストレージシステム及びストレージシステムのバックエンド構築方法 |
JP2018531461A (ja) * | 2015-10-06 | 2018-10-25 | ザイリンクス インコーポレイテッドXilinx Incorporated | マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008067242A (ja) * | 2006-09-11 | 2008-03-21 | Ricoh Co Ltd | 画像処理装置 |
JP2008171413A (ja) * | 2006-12-19 | 2008-07-24 | Internatl Business Mach Corp <Ibm> | データ処理システム内で第1のホスト・システムと第2のホスト・システムとの間で通信するための方法、プログラム、およびシステム(ソケット接続および共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法) |
JP2010039685A (ja) * | 2008-08-04 | 2010-02-18 | Hitachi Ltd | 複合型計算機及び複合型計算機の制御方法 |
-
2010
- 2010-05-27 JP JP2010121624A patent/JP5477168B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008067242A (ja) * | 2006-09-11 | 2008-03-21 | Ricoh Co Ltd | 画像処理装置 |
JP2008171413A (ja) * | 2006-12-19 | 2008-07-24 | Internatl Business Mach Corp <Ibm> | データ処理システム内で第1のホスト・システムと第2のホスト・システムとの間で通信するための方法、プログラム、およびシステム(ソケット接続および共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法) |
JP2010039685A (ja) * | 2008-08-04 | 2010-02-18 | Hitachi Ltd | 複合型計算機及び複合型計算機の制御方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013196593A (ja) * | 2012-03-22 | 2013-09-30 | Ricoh Co Ltd | データ処理装置、データ処理方法及びプログラム |
JP2014146278A (ja) * | 2013-01-30 | 2014-08-14 | Ricoh Co Ltd | スイッチ装置、画像処理装置、及び排他制御方法 |
JP2015154127A (ja) * | 2014-02-12 | 2015-08-24 | 日立金属株式会社 | 中継装置 |
JP2018531461A (ja) * | 2015-10-06 | 2018-10-25 | ザイリンクス インコーポレイテッドXilinx Incorporated | マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成 |
JP6995745B2 (ja) | 2015-10-06 | 2022-01-17 | ザイリンクス インコーポレイテッド | マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成 |
KR101827704B1 (ko) | 2016-04-12 | 2018-03-22 | 현대자동차주식회사 | Usb 멀티 호스트 장치, 그를 포함하는 차량 및 usb 멀티 호스트 장치의 제어방법 |
US10572398B2 (en) | 2016-04-12 | 2020-02-25 | Hyundai Motor Company | USB multi-host device, vehicle including the USB multi-host device and method for controlling the USB multi-host device |
WO2018173245A1 (ja) * | 2017-03-24 | 2018-09-27 | 株式会社日立製作所 | ストレージシステム及びストレージシステムのバックエンド構築方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5477168B2 (ja) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8683110B2 (en) | I/O system and I/O control method | |
US7689755B2 (en) | Apparatus and method for sharing devices between multiple execution domains of a hardware platform | |
JP6014271B2 (ja) | データ処理システム及びデータ処理方法 | |
JP5477168B2 (ja) | マルチホストシステム | |
EP3264280B1 (en) | Method and apparatus for extending pcie domain | |
US8095701B2 (en) | Computer system and I/O bridge | |
US8683109B2 (en) | Computer system and bus assignment method | |
JP5692065B2 (ja) | 計算機システムにおける仮想装置の高速移動システム及び管理装置並びにその方法及びそのプログラム | |
US7571273B2 (en) | Bus/device/function translation within and routing of communications packets in a PCI switched-fabric in a multi-host environment utilizing multiple root switches | |
US8271710B2 (en) | Moving ownership of a device between compute elements | |
US9423958B2 (en) | System and method for managing expansion read-only memory and management host thereof | |
CN102707991A (zh) | 多根i/o 虚拟化共享方法和系统 | |
JP2008146566A (ja) | 計算機、仮想デバイスの制御方法およびそのプログラム | |
US8949499B2 (en) | Using a PCI standard hot plug controller to modify the hierarchy of a distributed switch | |
US11829309B2 (en) | Data forwarding chip and server | |
EP3159802B1 (en) | Sharing method and device for pcie i/o device and interconnection system | |
JPWO2011090145A1 (ja) | ネットワーク装置、ネットワーク構成方法及びネットワーク装置のプログラムを記録したプログラム記録媒体 | |
TW202240413A (zh) | PCIe裝置及其操作方法 | |
JPWO2013150792A1 (ja) | I/oデバイス共有システムおよびi/oデバイス共有方法 | |
US20200327091A1 (en) | Device communication control module and device communication control method | |
CN111666104A (zh) | 一种支持从RapidO启动的DSP处理器设计方法 | |
JP5142819B2 (ja) | 仮想計算機システム | |
TWI615720B (zh) | 資源分配系統、設備分配控制器以及設備識別方法 | |
Homölle et al. | Multi root i/o virtualization (mr-iov) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20120718 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5477168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |