JP2014082889A - スナバ回路および電力変換回路 - Google Patents

Abstract

【課題】スナバ回路の大型化を抑制し、効率良くスナバ回路における損失を有効利用することができるようにする。
【解決手段】スナバ回路６０は、スイッチング素子Ｑ１と並列に接続され、スイッチング素子Ｑ１のターンオフ時のサージ電圧がダイオードＤ１を介して印加されるコンデンサＣ１と、コンデンサＣ１とダイオードＤ１のカソードとの接続点Ｂから制御ＩＣ４０を繋ぐ配線Ｌ１と、を有し、コンデンサＣ１の充電電荷を制御ＩＣ４０に供給する。
【選択図】図１

Description

本発明は、スナバ回路および電力変換回路に関するものである。

特許文献１にスイッチング電源装置が開示されており、交流電圧を整流平滑して直流電圧に変換する直流変換部を具備する。また、直流電圧を発振器の周波数によりオンオフしてパルス電圧に変換するスイッチング素子及びパルス電圧を変圧するトランスを有するとともに、スイッチング素子及び／またはトランスの１次側の両端にコンデンサと抵抗器で構成されるスナバ回路を有するスイッチング部を具備する。さらに、トランスの２次側にあって変圧されたパルス電圧を整流平滑して直流電圧に変換する第２直流変換部を具備する。スナバ回路の少なくとも一方は、複数の抵抗器と、抵抗器のうち過熱していない１個を選択する切替手段を有する。

特許文献１では抵抗による損失が生じるので、損失を有効利用する一例として特許文献２がある。特許文献２に開示のスナバ回路においては、スナバコンデンサおよびダイオードから成り、トランスの１次巻線と並列に、かつスイッチング素子側がスナバコンデンサとなるように接続される直列回路を含む。スイッチング素子のオン時に、スナバコンデンサおよびスイッチング素子と閉回路を形成し、１次巻線と略同一の巻き数に設定されるスナバ巻線を含む。

特開平８−１８２３１７号公報 特開２００４−３０４９６２号公報

しかしながら、図５に示すごとく特許文献２のようにスナバ回路の電力を電源側へ回生する方式では、スナバ回路２００に巻線２０１が必要になり、巻線２０１はトランスに設けられるのでスナバ回路が大型化する。また、巻線２０１が必要になるためスイッチング素子Ｑ２０への印加電圧が入力電圧Ｖｉｎの２倍となり、スナバ回路２００にてサージを抑制しても、耐圧の高い素子が必要となり、効率の低下を招く。

本発明の目的は、スナバ回路の大型化を抑制し、効率良くスナバ回路における損失を有効利用することができるようにすることにある。

請求項１に記載の発明では、スイッチング素子と並列に接続され、前記スイッチング素子のターンオフ時のサージ電圧がダイオードを介して印加されるコンデンサと、前記コンデンサと前記ダイオードのカソードとの接続点から、前記スイッチング素子と同一電源側に接続される機器を繋ぐ配線と、を有し、前記コンデンサの充電電荷を前記機器に供給することを要旨とする。

請求項１に記載の発明によれば、コンデンサがスイッチング素子と並列に接続されているとともに、配線にて、コンデンサとダイオードのカソードとの接続点から、スイッチング素子と同一電源側に接続される機器が繋がれている。そして、コンデンサに、スイッチング素子のターンオフ時のサージ電圧がダイオードを介して印加され、当該コンデンサの充電電荷が機器に供給される。その結果、スナバ回路の大型化を抑制し、効率良く損失を有効利用することができる。

請求項２に記載の発明では、請求項１に記載のスナバ回路において、前記ダイオードのカソードと前記コンデンサとの間には抵抗が設けられ、前記コンデンサにはツェナーダイオードが並列に接続されていることを要旨とする。

請求項２に記載の発明によれば、コンデンサの電圧が高くなった場合にも、ツェナーダイオードにより機器に過電圧が印加されることが防止できる。
請求項３に記載の発明は、請求項１または２に記載のスナバ回路において、前記機器とは、前記スイッチング素子の制御ＩＣであることを要旨とする。

請求項３に記載の発明によれば、コンデンサの充電電荷を制御ＩＣに供給することができる。
請求項４に記載の発明は、請求項１〜３のいずれか１項に記載のスナバ回路を備え、前記スイッチング素子はトランスの１次側に設けられ、前記トランスの２次側の出力電圧に基づいて前記スイッチング素子のデューティを制御するフライバック形ＤＣ／ＤＣコンバータを構成することを要旨とする。

請求項４に記載の発明によれば、フライバック形ＤＣ／ＤＣコンバータでのスナバ回路における損失を有効利用することができる。

本発明によれば、スナバ回路の大型化を抑制し、効率良くスナバ回路における損失を有効利用することができる。

実施形態におけるＤＣ／ＤＣコンバータの回路構成図。 作用を説明するための波形図。 別例のＤＣ／ＤＣコンバータの平面図。 ＤＣ／ＤＣコンバータの回路構成図。 ＤＣ／ＤＣコンバータの回路構成図。

以下、本発明を具体化した一実施形態を図面に従って説明する。
図１に示すように、本実施形態の電力変換回路は、フライバック形ＤＣ／ＤＣコンバータ１０を構成している。フライバック形ＤＣ／ＤＣコンバータ１０は、絶縁形スイッチング電源であって、トランス２０を備えている。トランス２０は１次巻線２１と２次巻線２２を備えている。ＤＣ／ＤＣコンバータ１０は自動車用であり、車両に搭載される。

１次巻線２１の一方の端子は入力端子２３と接続され、入力端子２３はバッテリ３０の正極端子と接続される。バッテリ３０の出力電圧は６〜１６ボルト程度である。１次巻線２１の他方の端子はスイッチング素子Ｑ１を介して接地されている。スイッチング素子Ｑ１としてパワーＭＯＳＦＥＴが用いられている。

入力端子２３とトランス２０の１次巻線２１との間の接続点Ａには平滑コンデンサ２４の正極が接続され、平滑コンデンサ２４の負極は接地されている。平滑コンデンサ２４には電解コンデンサが使用される。平滑コンデンサ２４によりトランス２０の１次側電圧が平滑される。

トランス２０の２次巻線２２の一端はダイオード２５を介して出力端子２６と接続されている。ダイオード２５は、アノードが２次巻線２２側、カソードが出力端子２６側となっている。トランス２０の２次巻線２２の他端は出力端子２７と接続されている。また、コンデンサ２８が、ダイオード２５と出力端子２６の間と、トランス２０の２次巻線２２の他端と出力端子２７との間に接続されている。ＤＣ／ＤＣコンバータ１０の出力電圧Ｖｏｕｔは例えば５ボルト程度である。

スイッチング素子Ｑ１のゲート端子に制御ＩＣ４０が接続されている。制御ＩＣ４０からスイッチング素子Ｑ１のゲート端子にパルス信号が出力され、このパルス信号によりスイッチング素子Ｑ１がスイッチングされる。

制御ＩＣ４０には検出回路５０が接続され、検出回路５０により出力電圧Ｖｏｕｔが検出される。検出回路５０による出力電圧Ｖｏｕｔの測定結果が制御ＩＣ４０に送られる。制御ＩＣ４０は検出回路５０による出力電圧Ｖｏｕｔの測定結果をフィードバック信号として出力電圧Ｖｏｕｔが所望の一定値となるようにスイッチング素子Ｑ１のデューティを制御する。

ＤＣ／ＤＣコンバータ１０にはスナバ回路６０が設けられている。スナバ回路６０は、ダイオードＤ１とコンデンサＣ１を備える。ダイオードＤ１とコンデンサＣ１とが直列に接続され、この直列回路がスイッチング素子Ｑ１と並列に接続されている。詳しくは、ダイオードＤ１のアノードがスイッチング素子Ｑ１のドレインと接続され、ダイオードＤ１のカソードがコンデンサＣ１の正極と接続されている。コンデンサＣ１の負極が接地されている。このように、コンデンサＣ１は、スイッチング素子Ｑ１と並列に接続され、スイッチング素子Ｑ１のターンオフ時のサージ電圧がダイオードＤ１を介して印加されるようになっている。

ダイオードＤ１のカソードとコンデンサＣ１の正極との間の接続点Ｂは配線Ｌ１により制御ＩＣ４０の電源入力端子Ｖｃｃと接続されている。つまり、配線Ｌ１により、コンデンサＣ１とダイオードＤ１のカソードとの接続点Ｂから、スイッチング素子Ｑ１と同一電源側に接続される機器としての制御ＩＣ４０が繋がれている。そして、コンデンサＣ１の充電電荷が制御ＩＣ４０に供給される。また、入力端子２３と制御ＩＣ４０がダイオード２９を介して接続されている。ダイオード２９は、アノードが入力端子２３と接続されるととともにダイオード２９のカソードが制御ＩＣ４０の電源入力端子Ｖｃｃと接続されている。

次に、このように構成したＤＣ／ＤＣコンバータ１０（スナバ回路６０）の作用について説明する。
図２には、上から順に、スイッチング素子Ｑ１のドレイン・ソース電圧Ｖｄｓ、スイッチング素子Ｑ１のドレイン電流Ｉｄ（トランスの１次電流ｉ１）、トランスの２次電流ｉ２、コンデンサＣ１の電荷量を示す。図２において、ｔ１〜ｔ２の期間がスイッチング素子Ｑ１のオフ期間、ｔ２〜ｔ３の期間がスイッチング素子Ｑ１のオン期間、ｔ３〜ｔ４の期間がスイッチング素子Ｑ１のオフ期間である。

直流電圧が平滑コンデンサ２４を通してトランス２０の１次巻線２１に供給される。
制御ＩＣ４０により、スイッチング素子Ｑ１がオン／オフ制御される。このスイッチング素子Ｑ１のオン／オフ動作における、スイッチング素子Ｑ１のオン期間において１次巻線２１に１次電流ｉ１が流れ、トランス２０にエネルギーが蓄えられる。スイッチング素子Ｑ１がオフすると、トランス２０の逆起電力で２次電流ｉ２が流れる。このようにして、スイッチング素子Ｑ１がオンしているときにトランス２０に磁気エネルギーを溜め込み、スイッチング素子Ｑ１がオフしているときにトランス２０に溜め込んだエネルギーを２次側へ放出する（オフ時に２次側に電力を供給する）。

スイッチング素子Ｑ１のターンオフ時に発生するサージ電圧ＶｓはダイオードＤ１を介してコンデンサＣ１に蓄えられ、コンデンサＣ１によりサージ電圧Ｖｓが抑制される。つまり、ダイオードＤ１により、コンデンサＣ１に蓄えられた電荷はスイッチング素子Ｑ１にて損失させない。このとき、コンデンサＣ１の容量はサージ電圧Ｖｓの発生を概ねゼロボルトまで低下が可能なように十分大きく設定されている。

さらに、ダイオードＤ１とコンデンサＣ１の間の接続点Ｂは制御ＩＣ４０と接続されており、コンデンサＣ１に蓄えられたエネルギーにより制御ＩＣ４０が駆動される。つまり、エネルギーを無駄に損失させることがない。これにより電源効率が向上する。

このようにして、スナバ回路６０での損失を低減することができる。また、スイッチング素子Ｑ１へ印加されるサージ電圧Ｖｓを抑制することができる。
なお、ダイオード２９は起動時に制御ＩＣ４０にバッテリ電圧を印加（供給）するために用いられる。

上記実施形態によれば、以下のような効果を得ることができる。
（１）スナバ回路６０の構成として、コンデンサＣ１と配線Ｌ１とを有する。コンデンサＣ１は、スイッチング素子Ｑ１と並列に接続され、スイッチング素子Ｑ１のターンオフ時のサージ電圧がダイオードＤ１を介して印加される。配線Ｌ１は、コンデンサＣ１とダイオードＤ１のカソードとの接続点Ｂから、スイッチング素子Ｑ１と同一電源側に接続される機器としての制御ＩＣ４０を繋ぎ、コンデンサＣ１の充電電荷を制御ＩＣ４０に供給する。よって、スナバ回路の大型化を抑制し、効率良くスナバ回路６０における損失を有効利用することができる。

詳しく説明する。
スイッチングサージを吸収する手段として、図４のようにスイッチング素子Ｑ１０のターンオフ時にコンデンサＣ１０にてサージ電圧を吸収し抵抗Ｒ１０にてコンデンサＣ１０の電力を損失させる回路が一般的に用いられる。この方式では、抵抗Ｒ１０の損失が大きくなってしまうため、特許文献１では抵抗を複数の抵抗器からスイッチにて切替できるようにしている。しかし、抵抗による損失は発生しているため、効率低下を招くことになる。また、図５に示すごとく特許文献２のようにスナバの電力を電源側へ回生する方式も提案されている。この方式では、スナバ回路２００に巻線２０１が必要になり、巻線２０１はトランスに設けられるのでスナバ回路が大型化する。また、巻線２０１が必要になるためスイッチング素子Ｑ２０への印加電圧が入力電圧の２倍となり、スナバ回路２００にてサージを抑制しても、耐圧の高い素子が必要となり、効率の低下を招く。

本実施形態では、スイッチング素子Ｑ１に印加されるサージ電圧を抑えつつ（スイッチング素子Ｑ１の耐圧を低く抑えつつ）、スナバ回路６０の損失を低減させることができる。つまり、スナバ回路６０での損失がほとんど発生しない。また、スナバ回路用の巻線を追加する必要がないのでスナバ回路の大型化を抑制することができる。また、スイッチング素子Ｑ１は耐圧が低いものを使用することができ、効率の低下を抑制することができる。

（２）機器とは、スイッチング素子の制御ＩＣ４０であるので、コンデンサＣ１の充電電荷を制御ＩＣ４０に供給することができる。
（３）電力変換回路の構成として、スナバ回路６０を備え、スイッチング素子Ｑ１はトランス２０の１次側に設けられ、トランス２０の２次側の出力電圧Ｖｏｕｔに基づいてスイッチング素子Ｑ１のデューティを制御するフライバック形ＤＣ／ＤＣコンバータを構成する。よって、フライバック形ＤＣ／ＤＣコンバータでのスナバ回路６０における損失を有効利用できる。

（４）トランス２０の巻線を新たに設ける必要がないので、トランスが大型化しない。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図３に示すように、ダイオードＤ１のカソードとコンデンサＣ１との間には抵抗Ｒ１が設けられ、コンデンサＣ１にはツェナーダイオードＤｚ１が並列に接続されている。ツェナーダイオードＤｚ１と抵抗Ｒ１で保護回路７０を構成している。ツェナーダイオードＤｚ１のツェナー電圧は、例えば３５ボルトである。これにより、コンデンサＣ１の電圧が高くなった場合にも、ツェナーダイオードＤｚ１により機器（制御ＩＣ４０）に過電圧が印加されることが防止できる。

詳しく説明する。スイッチングサージを吸収する手段として、ダイオードＤ１、抵抗Ｒ１、コンデンサＣ１、ツェナーダイオードＤｚ１を備えている。ツェナーダイオードＤｚ１のカソードが抵抗Ｒ１・コンデンサＣ１間に接続されている。ツェナーダイオードＤｚ１のアノードが接地されている。そして、スイッチング素子Ｑ１のターンオフ時のサージ電圧抑制は、抵抗Ｒ１とコンデンサＣ１にて行われる。スイッチング素子Ｑ１のターンオフ時のサージのエネルギーが大きい場合、コンデンサＣ１の電圧が高くなってしまうが、ツェナーダイオードＤｚ１により制御ＩＣ４０の定格電圧（例えば３６ボルト）を越えてしまうことが防止できる。また、入力電圧範囲が広い場合、コンデンサＣ１の電圧が高くなってしまうことがあるが、ツェナーダイオードＤｚ１により制御ＩＣ４０の定格電圧を越えてしまうことが防止できる。コンデンサＣ１に蓄えられた電荷はダイオードＤ１によりスイッチング素子Ｑ１にて損失しないため、効率向上が見込める。

よって、自動車用バッテリ３０からの入力電圧Ｖｉｎは通常、６〜１６ボルトであるが、異常時に（ロードダンプが発生すると）２７ボルトが印加されると、２７ボルトにサージ電圧分を加算した電圧が制御ＩＣ４０に印加されようとする。この場合、本実施形態では３５ボルトでツェナーダイオードＤｚ１が導通するので、入力電圧Ｖｉｎが２７ボルトの時にも対応できる。

なお、入力端子２３と接地間にはロードダンプ保護用ツェナーダイオードＤｚ５が設けられている。ツェナーダイオードＤｚ５のカソードが入力端子２３と接続されている。ツェナーダイオードＤｚ５のアノードが接地されている。ロードダンプ時においてツェナーダイオードＤｚ５が導通状態となりスイッチング素子Ｑ１を保護する。

・スナバ回路のコンデンサＣ１に蓄えたエネルギーにて制御ＩＣ４０を駆動したが、これに限るものではない。例えば、バッテリラインに繋がる他の機器として、他の電源回路やインバータを冷却する水冷式冷却器のウォータポンプを駆動するためのドライバ等であってもよい。

・スイッチング素子Ｑ１として、ＭＯＳＦＥＴを用いたが、ＭＯＳＦＥＴ以外にも、例えばＩＧＢＴを用いてもよい。

１０…ＤＣ／ＤＣコンバータ、４０…制御ＩＣ、６０…スナバ回路、Ｃ１…コンデンサ、Ｄ１…ダイオード、Ｄｚ１…ツェナーダイオード、Ｌ１…配線、Ｒ１…抵抗、Ｑ１…スイッチング素子。

Claims (4)

1. スイッチング素子と並列に接続され、前記スイッチング素子のターンオフ時のサージ電圧がダイオードを介して印加されるコンデンサと、
   前記コンデンサと前記ダイオードのカソードとの接続点から、前記スイッチング素子と同一電源側に接続される機器を繋ぐ配線と、
   を有し、
   前記コンデンサの充電電荷を前記機器に供給することを特徴とするスナバ回路。
2. 前記ダイオードのカソードと前記コンデンサとの間には抵抗が設けられ、前記コンデンサにはツェナーダイオードが並列に接続されていることを特徴とする請求項１に記載のスナバ回路。
3. 前記機器とは、前記スイッチング素子の制御ＩＣであることを特徴とする請求項１または２に記載のスナバ回路。
4. 請求項１〜３のいずれか１項に記載のスナバ回路を備え、前記スイッチング素子はトランスの１次側に設けられ、前記トランスの２次側の出力電圧に基づいて前記スイッチング素子のデューティを制御するフライバック形ＤＣ／ＤＣコンバータを構成することを特徴とする電力変換回路。