JP2014068166A

JP2014068166A - メタマテリアル

Info

Publication number: JP2014068166A
Application number: JP2012211533A
Authority: JP
Inventors: Kazushi Asai; 一志浅井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-09-25
Filing date: 2012-09-25
Publication date: 2014-04-17
Anticipated expiration: 2032-09-25
Also published as: WO2014050477A1; JP5997561B2; US20150236427A1; US9614289B2

Abstract

【課題】小さく且つ低周波帯の電磁バンドギャップを実現するメタマテリアルによるセルを提供する。
【解決手段】パッチ導体と、前記パッチ導体に対向して配置された導体層と、前記パッチ導体と前記導体層を電気的に接続する接続導体とを有し、メタマテリアルを構成するセルであって、前記接続導体は、複数の導体配線と、前記導体配線を前記パッチ導体および前記導体層に接続する複数のビアとにより螺旋型の電路を形成し、同一平面上の前記導体配線における電流方向が所定方向になるように電路が形成されている。

【選択図】図１

Description

本発明は、プリント回路基板に搭載されるメタマテリアルに関する。

メタマテリアルとは、セルと呼ばれる単位素子を周期的に配置した、自然界には存在しない電磁気的特性を有する人工材料である。メタマテリアルは、電磁バンドギャップ構造（electromagnetic bandgap structure）やアンテナ、負の屈曲率を持つレンズなどに応用される。電磁バンドギャップ構造とは、電磁波の伝搬を抑制する特定の周波数帯域（以後、電磁バンドギャップ）を持つメタマテリアルである。電磁バンドギャップ構造はその電気的特性により、不要帯域フィルタや、アンテナ間の相互干渉抑制等に応用される。また磁気壁としても作用する為、その性質を利用した応用が検討されている。例えば特許文献１では、電磁バンドギャップ構造を用いて金属板とアンテナを近接させるアンテナの薄型化技術について開示されている。

プリント回路基板に搭載されるメタマテリアルの一つにマッシュルーム構造がある。マッシュルーム構造とは、導体層（一般的にはグランド層や電源層）とパッチ導体とを接続導体（一般的には単一ビア）にて接続したセルを周期的に２次元配置した構造である（例えば特許文献２）。マッシュルーム構造では、特許文献２の図１に示されるように、隣接するパッチ導体間にて直列キャパシタCLを、接続導体にて並列インダクタLLを形成し、これらが左手系の要素となる。またパッチ導体にて直列インダクタLRを、パッチ導体と導体層間にて並列キャパシタCRを形成し、これらが右手系の要素となる。そして、並列共振周波数ωsh（=1/sqrt(LL×CR)）と直列共振周波数ωse（=1/sqrt（LR×CL））との間の周波数が電磁バンドギャップとなる。その為、セルの形状を小さくすると、概して直列キャパシタCL、並列インダクタLL、直列インダクタLR、並列キャパシタCRも小さくなり、電磁バンドギャップは高周波化する。ゆえに従来のマッシュルーム構造では、低周波帯の電磁バンドギャップを実現する為に、大きなセルが必要となり、プリント回路基板、特に小型・高密度なプリント回路基板への実装は困難であった。

そこで接続導体の形状により並列インダクタLLを大きくし、電磁バンドギャップを低周波化するメタマテリアル（電磁バンドギャップ構造）が提案されている。例えば特許文献３、特許文献４では、接続導体を複数のビアと導体配線を直列連結した形状とし、導体長を長くすることで、接続導体のインダクタ、つまり並列インダクタLLを大きくするメタマテリアルについて開示されている。

特開２００９−４４５５６号公報特表２００２−５１０８８６号公報特開２００９−４７７９号公報特開２００９−２２４５６７号公報

しかしながら、昨今の実装の高密度化や小型化の要望に応じるには、特許文献３、特許文献４に記載されているような構造を採用しても不十分であった。

本発明は上記課題に鑑み、接続導体のインダクタンスを効率的に大きくする構造とすることで、従来と比較し、小さく且つ低周波帯の電磁バンドギャップを実現するメタマテリアルによるセルを提供することを目的とする。

本発明は、上記課題に鑑みてなされたものであり、パッチ導体と、前記パッチ導体に対向して配置された導体層と、前記パッチ導体と前記導体層を電気的に接続する接続導体とを有し、メタマテリアルを構成するセルであって、前記接続導体は、複数の導体配線と、前記導体配線を前記パッチ導体および前記導体層に接続する複数のビアとにより螺旋型の電路を形成し、同一平面上の前記導体配線における電流方向が所定方向になるように電路が形成されていることを特徴とする。

本発明によれば、従来と比較し、小さく、低周波帯の電磁バンドギャップを実現するメタマテリアルによるセルを提供することができる。

第１実施形態によるメタマテリアルのセルの立体斜視図。図１に示すセルの上面図。図１に示すセルの配列構造例を示した図。第１実施形態の他の例によるメタマテリアルのセルの立体斜視図。第１実施形態の他の例によるメタマテリアルのセルの立体斜視図。第１実施形態の他の例によるメタマテリアルのセルの立体斜視図。第１実施形態の他の例によるメタマテリアルのセルの立体斜視図。第１実施形態の他の例によるメタマテリアルのセルの立体斜視図。第１実施形態によるメタマテリアルの課題を説明する図。第２実施形態によるメタマテリアルのセルの立体斜視図。図１０に示すセルの上面図。第２実施形態の他の例によるメタマテリアルのセルの立体斜視図。図１２に示すセルの上面図第２実施形態の他の例によるメタマテリアルのセルの立体斜視図。図１４に示すセルの上面図第２実施形態の他の例によるメタマテリアルのセルの立体斜視図。図１６に示したセルの上面図第２実施形態の他の例によるメタマテリアルのセルの立体斜視図。第３実施形態によるメタマテリアルのセルの配列構造を示した図。

導体のインダクタンスは、自己インダクタンスと近接する導体との相互インダクタンスの和より表現される。自己インダクタンスは、導体の形状により決定し、導体長が長い程大きくなる。導体間の相互インダクタンスは、ノイマンの公式より求められる。例えば、導体１、導体２間の相互インダクタンスＭは、ノイマンの公式より

と表現される。ここで、μは透磁率、C1は導体１の形状に沿った積分路、C2は導体２の形状に沿った積分路、ds1は導体１の微少線分ベクトル（＝導体１に流れる電流の方向）、ds2は導体２の微少線分ベクトル、rは導体１と導体２間の距離である。

（１）式より、近接する導体間において電流の流れる方向（以後、電流方向）が所定方向であれば、相互インダクタンスは正となり、導体のインダクタンスは増加する。逆に電流方向が逆の場合は、相互インダクタンスは負となり、導体のインダクタンスは減少する。また相互インダクタンスの絶対値は、導体間の距離が近く、平行であるほど大きくなる。

以上のことから、効率良く導体のインダクタンスを大きくするには、電流方向が所定となる導体間を平行に近接して配置し、逆に、電流方向が逆となる導体間は離して配置することが望ましいと言える。以下、図面を示しながら本発明における実施形態の説明を行う。

［第１実施形態］
図１は第１実施形態によるメタマテリアルのセルの立体斜視図である。また、図２は図１に示したセルの上面図であり、図３は図１に示したセルの配列構造物の例1000を示す図である。セル100は、パッチ導体110、導体層120、誘電層130と、導体配線150-0〜150-5及びビア160-1〜160-5を直列連結した接続導体140から構成される。パッチ導体110と導体層120は対向して配置される。ビア160-1は、導体配線150-0を介してパッチ導体110と接続され、導体配線150-1を介してビア160-2と接続される。同様に、ビア160-2〜4は、それぞれ、導体配線150-2〜4を介してビア160-3〜5と接続される。そしてビア160-5は、導体配線150-5を介して導体層120と接続される。すなわち、導体配線はビアとの接続により交互に配置されている。この際、導体配線150-0、150-2、150-4は平行に近接して配置され、導体配線150-1、150-3もまた平行に近接して配置される。以上の配置より、接続導体とビアで構成される電路は、図示するようヘリカル型（三次元空間における螺旋型）の形状をとる。

本実施形態では、導体配線150-0、150-2、150-4はパッチ導体110と同一平面上に配置され、パッチ導体110には、導体配線150-0、150-2、150-4を収容する為のクリアランスが設けられている。また導体配線150-1、150-3、150-5は導体層120と同一平面上に配置され、導体層120には、導体配線150-1、150-3、150-5を収容する為のクリアランスが設けられている。

ここでパッチ導体110から導体層120へ電流が流れる場合について考える。この場合、電流は導体配線150-0、ビア160-1、導体配線150-1、ビア160-2、導体配線150-2、ビア160-3、導体配線150-3、ビア160-4、導体配線150-4、ビア160-5、導体配線150-5の順に流れる。つまり近接して配置される導体配線150-0、150-2、150-4間、及び導体配線150-1、150-3間において電流方向はそれぞれ同一となる。またビア160-1、160-3、160-5間、及びビア160-2、160-4間もまた電流方向は同一となる。その為、これら導体配線間、及びビア間に発生する相互インダクタンスは正となり、接続導体140のインダクタンスは増加する。

このように、本実施形態による接続導体140は、導体配線150-1〜150-5及びビア160-1〜160-5を直列連結し、且つ電流方向が同一となる導体配線を近接させたヘリカル型の形状としている。この形状により、接続導体のインダクタンスを効率的に大きくすることができる。

なお、本実施形態による接続導体140は、導体配線６個、ビア５個を直列連結した構成とした。すなわち、図１では、接続導体は、第１〜第Ｎのビア（Ｎは３以上の整数）と、少なくとも第１〜第Ｎ＋１の導体配線を有しており、第１のビアは、第１の導体配線を介してパッチ導体と接続され、第Ｎのビアは、第Ｎ＋１の導体配線を介して導体層と接続され、第Ｋのビア（Ｋは１〜Ｎ−１の全ての整数）は、第Ｋ＋１の導体配線を介して第Ｋ＋１のビアと接続されている。しかし、導体配線やビアの数はこれに限らない。導体配線及びビアは、これらに流れる電流値や抵抗損を考慮しつつ、可能な限り細く、また多く配置した方が、狭い空間内で大きなインダクタンスを得ることができる。また、近接して配置された導体配線間、ビア間にはキャパシタが生じ、それは並列キャパシタンスCRの増加に寄与する。つまり、導体配線間、ビア間を可能な限り近接して配置することで、並列インダクタLL、並列キャパシタCRを増加でき、つまりは電磁バンドギャップの低周波化につながる。一方で電流方向が180度逆向きとなるビア160-1、160-3、160-5とビア160-2、160-4間はできるだけ離して配置した方が、インダクタンスの減少を抑えることができる。

また、本実施形態による接続導体140において、ビア160-1は導体配線150-0を介してパッチ導体110と接続する構成を示したが、これに限らず、図４に示すように直接パッチ導体110と接続する構成であっても良い。同様に、ビア160-5についても、図４に示すように直接導体層120と接続する構成であっても良い。すなわち、図４では、接続導体は、第１〜第Ｎのビア（Ｎは３以上の整数）と、第１〜第Ｎ−１の導体配線を有しており、第１のビアは、直接にパッチ導体と接続され、第Ｎのビアは、直接に導体層と接続され、第Ｋのビア（Ｋは１〜Ｎ−１の整数）は、第Ｋの導体配線を介して第Ｋ＋１のビアと接続されている。

また、本実施形態による接続導体140において、導体配線150-0、150-2、150-4はパッチ導体110と、導体配線150-1、150-3、150-5は導体層120と同一平面上に形成する構成で説明したが、これに限らない。例えば図５に示すように、導体配線150-1、150-3を導体層120とは異なる平面170に設ける構成であっても良い。この場合、導体層120は、接続導体を収容する為のクリアランスを排除することができる。また平面170はパッチ導体110とパッチ導体110と導体層120との間ではなく、図６に示すようにパッチ導体110の上に形成しても良い。

また、図７に示すように、導体配線150-2、150-4をパッチ導体110とは異なる平面180に設ける構成であっても良い。この場合、パッチ導体110は、接続導体を収容する為のクリアランスを排除することができる。また平面170、180はパッチ導体110と導体層120との間ではなく、図８に示すようにパッチ導体110の上に形成しても良いし、また図示については省略するが導体層120の下に形成しても良い。なお図８に示す構成においては、ビア160-6とパッチ導体110が電気的に接続しないよう、パッチ導体110にホール190を設ける必要がある。

また、本実施形態によるパッチ導体110及び導体層120に形成されるクリアランスは方形として図示したが、これに限らず、収容する導体配線との電気的接続を回避できればどのような形状であっても良い。低周波化を考慮すれば、並列キャパシタ成分を大きくする為、導体配線の輪郭に沿う形状にするなど、クリアランスの面積は出来る限り小さくすることが望ましい。また、本実施形態によるパッチ導体110は方形として図示したが、これに限らず多角形（三角形や六角形）や円形状であってもよい。

［第２実施形態］
第１実施形態では、接続導体を複数のビアと導体配線とをヘリカル型に直列連結した形状とすることで、接続導体のインダクタンスを大きくするメタマテリアルについて説明した。ところで、通常、ビアの開口の周囲には、ランド（以後、ビアランド）が設けられる。第１実施形態ではビアランドの大きさについて考慮していないが、一般的にビアランドの最小径は、導体配線の最小配線幅、導体配線間の最小ピッチと比べて大きい。ゆえに、第１実施形態による電磁バンドギャップ構造において、導体配線の近接配置による高密度化を考えた場合、ビアランドの最小径により密度の程度は制限される。

図９を用いて、この高密度化の課題について説明する。図９（a）は第１実施形態で説明したメタマテリアルのセルの上面図である。図９（a）において、ビアランドは最小径であり、胴体配線は最小配線幅であるとする。図９（a）において接続導体のインダクタンスを大きくする為、導体配線間をより近接させ、導体配線２個、ビア２個を追加した場合を考える。すると図９（b）に示すように、ビアランド間が電気的に接触してしまい、接続導体はヘリカル型の形状ではなくなる。その結果、接続導体のインダクタンスは図９（a）よりも小さくなる。本実施形態ではこのような課題を鑑み、ビアランドの大きさを考慮しつつ、接続導体のインダクタンスを効率良く大きくするメタマテリアルについて説明する。

図１０は本発明の一実施形態によるメタマテリアルのセルの立体斜視図である。また、図１１は、図１０で示したセルの上面図である。メタマテリアルの配列構造については、第１実施形態で示した図３と同様、セルを２次元に配列すればよく、図示については省略する。

セル200は、パッチ導体210、導体層220、誘電層230と、導体配線250-0〜250-7及びビア260-1〜260-7を直列連結した接続導体240から構成される。ビア260-1は、導体配線250-0を介してパッチ導体210と接続され、導体配線250-1を介してビア260-2と接続される。同様に、ビア260-2〜6は、それぞれ、導体配線250-2〜6を介してビア260-3〜7と接続される。そしてビア260-7は、導体配線250-7を介して導体層220と接続される。

導体配線250-0、250-2、250-4、250-6はパッチ導体210と同一平面上に配置され、パッチ導体210には、導体配線250-0、250-2、250-4、250-6を収容する為のクリアランスが設けられている。また、導体配線250-1、250-3、250-5、250-7は導体層220と同一平面上に配置され、導体層220には、導体配線250-1、250-3、250-5、250-7を収容する為のクリアランスが設けられている。

本実施形態では、導体配線250-0、250-2、250-4、250-6は平行に近接して配置され、この際、図１１に示すように隣接する導体配線間が千鳥に、すなわち平行性を維持して互い違いになるよう配置する。このような配置より、隣接するビアランド間の距離を離すことができる。ゆえに、第１実施形態と比較して導体配線間を近接して配置することができ、狭い空間内で接続導体のインダクタンスを効率良く大きくすることができる。なお、図１０、１１は、パッチ導体210上の導体配線間を千鳥に配置させた例を示しているが、逆に、導体層220上の導体配線間を千鳥に配置させても良い。

図１２は、本実施形態の他の例によるメタマテリアルのセルの立体斜視図である。また、図１３は図１２で示したセルの上面図である。メタマテリアルの配列構造については第１実施形態で示した図３と同様、セルを２次元に配列すればよく、図示については省略する。セル300は、パッチ導体310、導体層320、誘電層330と、導体配線350-0〜350-7及びビア360-1〜360-7を直列連結した接続導体340から構成される。

ビア360-1は、導体配線350-0を介してパッチ導体310と接続され、導体配線350-1を介してビア360-2と接続される。同様に、ビア360-2〜6は、それぞれ、導体配線350-2〜6を介してビア360-3〜7と接続される。そしてビア360-7は、導体配線350-7を介して導体層320と接続される。

本実施形態では、導体配線350-0、350-2、350-4、350-6はパッチ導体310と同一平面上に配置され、パッチ導体310には、導体配線350-0、350-2、350-4、350-6を収容する為のクリアランスが設けられている。また導体配線350-1、350-3、350-5、350-7は導体層320と同一平面上に配置され、導体層320には、導体配線350-1、350-3、350-5、350-7を収容する為のクリアランスが設けられている。

導体配線350-0、350-2、350-4、350-6は平行に近接して配置され、この際、図１３に示すように隣接する導体配線間にて配線の長さが大小交互になるよう配置する。このような配置より、ビアランド間の距離を離すことができる。ゆえに、第１実施形態と比較して導体配線間を近接して配置することができ、狭い空間内で接続導体のインダクタンスを効率良く大きくすることができる。なお、図１２、１３は、パッチ導体210上の導体配線間の長さを変える例を示しているが、逆に、導体層220上の導体配線間の長さを変えても良い。

図１４は、本実施形態の他の例によるメタマテリアルのセルの立体斜視図である。また、図１５は図１４で示したセルの上面図である。メタマテリアルの配列構造については実施形態１で示した図３と同様、セルを２次元に配列すればよく、図示については省略する。セル400は、パッチ導体410、導体層420、誘電層430と、導体配線450-0〜450-7及びビア460-1〜460-7を直列連結した接続導体440から構成される。

ビア460-1は、導体配線450-0を介してパッチ導体410と接続され、導体配線450-1を介してビア460-2と接続される。同様に、ビア460-2〜6は、それぞれ、導体配線450-2〜6を介してビア460-3〜7と接続される。そしてビア460-7は、導体配線450-7を介して導体層420と接続される。

本実施形態では、導体配線450-0、450-2、450-4、450-6はパッチ導体410と同一平面上に配置され、パッチ導体410には、導体配線450-0、450-2、450-4、450-6を収容する為のクリアランスが設けられている。また導体配線450-1、450-3、450-5、450-7は導体層420と同一平面上に配置され、導体層420には、導体配線450-1、450-3、450-5、450-7を収容する為のクリアランスが設けられている。

導体配線450-0、450-2、450-4、450-6は平行に隣接して配置され、この際、図１５に示すように、各導体配線はパッチ導体の対角線に平行になるように配置する。このような配置より、ビアランド間の距離を離すことができる。ゆえに、第１実施形態と比較して導体配線間を隣接して配置することができ、狭い空間内で接続導体のインダクタンスを効率良く大きくすることができる。なお、図１４、１５は、パッチ導体210上の導体配線間をパッチ導体の対角線に平行になるように配置させた例を示しているが、逆に、導体層220上の導体配線間を導体層の対角線に平行になるように配置させても良い。

図１６は本実施形態の他の例によるメタマテリアルのセルの立体斜視図である。また、図１７は図１６で示したセルの上面図である。メタマテリアルの配列構造については実施形態１の図３と同様、セルを２次元に配列すればよく、図示については省略する。セル500は、パッチ導体510、導体層520、誘電層530と、導体配線550-0〜550-7及びビア560-1〜560-7を直列連結した接続導体540から構成される。

ビア560-1は、導体配線550-0を介してパッチ導体510と接続され、導体配線550-1を介してビア560-2と接続される。同様に、ビア560-2〜6は、それぞれ、導体配線550-2〜6を介してビア560-3〜7と接続される。そしてビア560-7は、導体配線550-7を介して導体層520と接続される。

本実施形態では、導体配線550-0、550-4はパッチ導体510と同一平面上に配置され、パッチ導体510には、導体配線550-0、550-4を収容する為のクリアランスが設けられている。また導体配線550-3、550-7は導体層520と同一平面上に配置され、導体層520には、導体配線550-1、550-5を収容する為のクリアランスが設けられている。また導体配線550-2、550-6は平面580に、導体配線550-1、550-5は平面570に配置されている。つまり、隣接する導体配線間を別の層に交互に配置する。

このような配置より、同一平面上でのビアランド間の距離を離すことができる。ゆえに、第１実施形態と比較して導体配線間を隣接して配置することができ、狭い空間内で接続導体のインダクタンスを効率良く大きくすることができる。また、図１８に示すように、導体配線の配線幅を、同一平面で隣接する導体配線と電気的に接続しない程度まで太くすることで、同一平面で隣接する接続導体間及び別平面で隣接する接続導体間で生じるキャパシタを大きくできる。このことは並列キャパシタCRの増加に寄与する為、さらに小さいセルで、低周波帯の電磁バンドギャップを実現することが可能となる。

このように、接続導体を、図１０の240、図１２の340、図１４の440、及び図１６の540のような形状とすることにより、ビアランドの大きさを考慮しつつ、接続導体のインダクタンスを効率的に大きくすることができる。

なお、本実施形態による接続導体240、340、440、540は、導体配線８個、ビア７個を直列連結した構成としたが、第１実施形態で述べたように、この数に限らない。また、本実施形態では、パッチ導体及び導体層にクリアランスを設け、そこに接続導体を収容する構成としたが、第１実施形態と同様、これに限らず、パッチ導体もしくは導体層、もしくはその両方と異なる平面に接続導体を配置する構成であっても良い。その際、パッチ導体、導体層は、接続導体を収容する為のクリアランスを排除することができる。

［第３実施形態］
第１実施形態と第２実施形態では、メタマテリアルのセルの配列構造物は、全てのセルが、その接続導体が同一方向になるように配置されるものとして説明した。例えば、図３に示した第１実施形態のメタマテリアルのセルの配列構造物1000では、全てのセルの導体配線150-0、150-2、150-4は、ｘ軸に平行となるよう配列されている。しかしこの構造では、隣接する接続導体間に生じる相互インダクタンスはｘ軸方向とｙ軸方向とで異なる。

例えば、図３のセル100Aとセル100Bとの接続導体間で生じる相互インダクタンスと、セル100Aとセル100Cとの接続導体間で生じる相互インダクタンスが異なることは、（１）式より明らかである。ゆえに、メタマテリアルのセルの配置構造1000は、電磁バンドギャップがｘ軸とｙ軸で異なる異方性を持つこととなる。しかしながら、不要帯域フィルタ等への応用時の利便性を考慮すると、異方性は小さい方が望ましい。本実施形態では上記課題を鑑み、異方性の小さいメタマテリアルについて説明する。本実施形態では、第１実施形態で説明したセル100を例に説明する。

図１９はセル100を、異方性が小さくなるよう配置したメタマテリアルのセルの配列構造物2000である。メタマテリアルのセルの配列構造物2000は、図示するように、隣接するセルの接続導体は、互いにｚ軸を回転軸として９０度回転させた関係となるように配置されている。このような配置をとることで、ｘ軸方向とｙ軸方向とで隣接する２つの接続導体間に生じる相互インダクタンスの差は、図３で示したメタマテリアルのセルの配列構造物1000と比較して小さくなる。このようにメタマテリアルのセルを配置することで、異方性の小さいメタマテリアルを実現することができる。

なお、本実施形態では第１実施形態によるセル100を用いて説明したが、これに限らない。すなわち、本発明が包含するセル構造（例えば第２実施形態によるセル200、300、400、500）についても同様の構造をとることで、異方性の少ない電磁バンドギャップ構造を実現することができる。

また、本発明のメタマテリアルは、電磁バンドギャップを有するものとして説明したが、これを限定することは意図していない。例えば電磁バンドギャップを有さない零次共振モードアンテナなど、本発明のセルを含むメタマテリアルであれば本発明の範囲に含まれる。

Claims

パッチ導体と、前記パッチ導体に対向して配置された導体層と、前記パッチ導体と前記導体層を電気的に接続する接続導体とを有し、メタマテリアルを構成するセルであって、
前記接続導体は、複数の導体配線と、前記導体配線を前記パッチ導体および前記導体層に接続する複数のビアとにより螺旋型の電路を形成し、
同一平面上の前記導体配線における電流方向が所定方向になるように電路が形成されていることを特徴とするセル。
前記接続導体は、少なくとも第１〜第Ｎのビア（Ｎは３以上の整数）と、少なくとも第１〜第Ｎ−１の導体配線を有し、
第１のビアは、直接に前記パッチ導体と接続され、
第Ｎのビアは、直接に前記導体層と接続され、
第Ｋのビア（Ｋは１〜Ｎ−１の整数）は、第Ｋの導体配線を介して第Ｋ＋１のビアと接続されていることを特徴とする請求項１に記載のセル。
前記接続導体は、少なくとも第１〜第Ｎのビア（Ｎは３以上の整数）と、少なくとも第１〜第Ｎ＋１の導体配線を有し、
第１のビアは、第１の導体配線を介して前記パッチ導体と接続され、
第Ｎのビアは、第Ｎ＋１の導体配線を介して前記導体層と接続され、
第Ｋのビア（Ｋは１〜Ｎ−１の全ての整数）は、第Ｋ＋１の導体配線を介して第Ｋ＋１のビアと接続されていることを特徴とする請求項１に記載のセル。
前記導体配線は、前記パッチ導体の平面と前記導体層の平面に前記ビアを介して交互に配置されることを特徴とする請求項１乃至３のいずれか１項に記載のメタマテリアルによるセル。
前記パッチ導体と前記導体層とは別の平面を一つ更に設け、前記導体配線は、前記パッチ導体の平面と前記導体層の平面のうち一方と前記別の平面にビアを介して交互に配置されることを特徴とする請求項１乃至３のいずれか１項に記載のメタマテリアルによるセル。
前記パッチ導体の平面と前記導体層の平面とは別の平面を二つ更に設け、前記導体配線は、一の別の平面と他の別の平面にビアを介して交互に配置されることを特徴とする請求項１乃至３のいずれか１項に記載のメタマテリアルによるセル。
異なる平面のうち一方に配置された導体配線は、千鳥に配置されていることを特徴とする請求項４乃至６のいずれか１項に記載のメタマテリアルによるセル。
異なる平面のうち一方に配置された導体配線は、長さが異なるように配置されていることを特徴とする請求項４乃至６のいずれか１項に記載のメタマテリアルによるセル。
異なる平面のうち一方に配置された導体配線は、前記パッチ導体または前記導体層の平面の対角線に平行になるよう配置されていることを特徴とする請求項４乃至６のいずれか１項に記載のメタマテリアルによるセル。
前記パッチ導体と前記導体層は、平面上に導体配線が配置されている場合、前記導体配線を収容するクリアランスを有することを特徴とする請求項４または５に記載のメタマテリアルによるセル。
請求項１乃至１０の何れか１項に記載のメタマテリアルによるセルを、隣接する２つのパッチ導体の接続導体が同じ向きになるよう配置されていることを特徴とする配列構造物。
請求項１乃至１０の何れか１項に記載のメタマテリアルによるセルを、隣接する２つのパッチ導体の接続導体が互いに９０度回転させた関係になるよう配置されていることを特徴とする配列構造物。