JP2014066528A

JP2014066528A - Semiconductor device

Info

Publication number: JP2014066528A
Application number: JP2012210071A
Authority: JP
Inventors: Munehiro Ito; 宗広伊藤
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2012-09-24
Filing date: 2012-09-24
Publication date: 2014-04-17

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device including a temperature measurement circuit capable of measuring temperature with high accuracy.SOLUTION: A semiconductor device includes a temperature measurement circuit 10. The temperature measurement circuit 10 includes: a current generation element (MP1); a capacitor 12; feedback loops (MN2 and MP3); and detection units 13 and 14. The current generation element (MP1) generates a detection current that flows into a node N11. At this point, the current generation element (MP1) is constituted so that the detection current has a current level that corresponds to a temperature of the current generation element (MP1). One end of the capacitor 12 is connected to the node N11. The feedback loops (MN2 and MP3) are constituted so that feedback to the node N11 is performed so as to amplify a change in a potential of the node N11. The detection units (13 and 14) generate measurement temperature signals Scorresponding to the temperature, in response to the potential of the node N11.

Description

本発明は、半導体装置に関し、特に、半導体装置の内部で流れる電流の温度依存性を利用して温度を測定する温度測定回路を備えた半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly, to a semiconductor device provided with a temperature measurement circuit that measures temperature using temperature dependence of a current flowing inside the semiconductor device.

ある種の半導体装置では、半導体チップに集積化された温度測定回路を用いて該半導体チップの温度を測定し、測定された温度に応答して半導体チップに集積化された回路を制御する技術が用いられる。例えば、半導体チップの温度に応答して電源電圧を制御する技術が用いられることがある。 In a certain type of semiconductor device, there is a technique for measuring the temperature of a semiconductor chip using a temperature measurement circuit integrated on the semiconductor chip and controlling the circuit integrated on the semiconductor chip in response to the measured temperature. Used. For example, a technique for controlling the power supply voltage in response to the temperature of the semiconductor chip may be used.

これは、高集積化、微細化が進むにつれ、それまでは誤動作の支配的な要因ではなかった半導体チップの温度変化に伴う動作マージンの縮小、例えば電流増加による内部電位の降下、内部スキュー変動によるデータの誤ラッチ等が無視できなくなってきているからである。このような背景から、温度測定回路を用いて半導体チップの温度をモニタし、温度変化による動作マージン縮小を相殺、抑制するような機能、例えば、温度に応答して電源電圧を制御する機能を持たせることで、動作マージンを確保する技術を確立することが求められている。半導体チップに集積化された温度測定回路は、例えば、下記の特許文献１〜６に開示されている。 This is due to the reduction of the operation margin accompanying the temperature change of the semiconductor chip, which has not been a dominant factor of malfunction until now, as the integration and miniaturization progress, for example, the decrease in internal potential due to the increase in current, and the variation in internal skew. This is because erroneous latches of data cannot be ignored. From such a background, the temperature of the semiconductor chip is monitored using a temperature measurement circuit, and the function of canceling and suppressing the operation margin reduction due to the temperature change, for example, the function of controlling the power supply voltage in response to the temperature is provided. Therefore, it is required to establish a technique for ensuring an operation margin. A temperature measurement circuit integrated on a semiconductor chip is disclosed in, for example, Patent Documents 1 to 6 below.

国際公開ＷＯ２００９／０８４３５２International Publication WO2009 / 084352 特開２００４−２８１９８５号公報JP 2004-281985 A 特開２００６−２８４２４４号公報JP 2006-284244 A 特開２００９−１５２４５６号公報JP 2009-152456 A 特開２００８−０５８２９８号公報JP 2008-058298 A 特開２００７−２４８３７２号公報JP 2007-248372 A

温度測定回路に求められる一つの要求は、高い精度で温度を測定できることである。しかしながら、発明者の検討によれば、上記の特許文献に記載された温度測定回路、特に、温度依存性がある電流を容量素子に充電し、該容量素子の電圧上昇を利用して温度に対応する信号を生成する形式の温度測定回路（特許文献１、２）には、温度測定の精度に改良の余地がある。従来技術には、高い精度で温度を測定するというニーズに十分に対応できないという課題がある。 One requirement for the temperature measurement circuit is that the temperature can be measured with high accuracy. However, according to the inventor's study, the temperature measuring circuit described in the above-mentioned patent document, in particular, charging a capacitor element with a temperature-dependent current and responding to the temperature using the voltage rise of the capacitor element. There is room for improvement in the accuracy of temperature measurement in a temperature measurement circuit (Patent Documents 1 and 2) that generates a signal to be transmitted. The prior art has a problem that it cannot sufficiently meet the need for measuring temperature with high accuracy.

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

一実施形態では、半導体装置が温度測定回路を備えている。温度測定回路は、電流生成素子と、容量素子と、帰還ループと、検知部とを具備する。電流生成素子は、第１ノードに流れ込み、又は、第１ノードから引き出される検知電流を生成する。ここで電流生成素子は、検知電流が電流生成素子の温度に対応する電流レベルを有するように構成されている。容量素子は、第１ノードに一端が接続されている。帰還ループは、第１ノードの電位の変化を増幅するように第１ノードに対してフィードバックを行うように構成されている。検知部は、第１ノードの電位に応答して、温度に対応する測定温度信号を生成する。 In one embodiment, the semiconductor device includes a temperature measurement circuit. The temperature measurement circuit includes a current generating element, a capacitive element, a feedback loop, and a detection unit. The current generating element generates a detection current that flows into or is drawn from the first node. Here, the current generating element is configured such that the detected current has a current level corresponding to the temperature of the current generating element. The capacitor element has one end connected to the first node. The feedback loop is configured to provide feedback to the first node so as to amplify the change in potential of the first node. The detection unit generates a measurement temperature signal corresponding to the temperature in response to the potential of the first node.

他の実施形態では、半導体装置が温度測定回路を備えている。温度測定回路は、電流生成素子と、容量素子と、第１導電型の第１ＭＯＳトランジスタと、該第１導電型とは逆の第２導電型の第２ＭＯＳトランジスタと、検知部とを具備する。電流生成素子は、第１ノードに流れ込み、又は、第１ノードから引き出される検知電流を生成する。ここで電流生成素子は、検知電流が電流生成素子の温度に対応する電流レベルを有するように構成されている。容量素子は、第１ノードに一端が接続されている。第１ＭＯＳトランジスタは、第１ノードにゲートが接続され、第２ノードにドレインが接続されている。第２ＭＯＳトランジスタは、第２ノードにゲートが接続され、第１ノードにドレインが接続されている。検知部は、第２ノードの電位に応答して、温度に対応する測定温度信号を生成する。 In another embodiment, the semiconductor device includes a temperature measurement circuit. The temperature measurement circuit includes a current generating element, a capacitor element, a first conductivity type first MOS transistor, a second conductivity type second MOS transistor opposite to the first conductivity type, and a detection unit. The current generating element generates a detection current that flows into or is drawn from the first node. Here, the current generating element is configured such that the detected current has a current level corresponding to the temperature of the current generating element. The capacitor element has one end connected to the first node. The first MOS transistor has a gate connected to the first node and a drain connected to the second node. The second MOS transistor has a gate connected to the second node and a drain connected to the first node. The detection unit generates a measurement temperature signal corresponding to the temperature in response to the potential of the second node.

上記実施形態によれば、高い精度で温度を測定できる温度測定回路を備えた半導体装置を提供することができる。 According to the embodiment, a semiconductor device including a temperature measurement circuit that can measure temperature with high accuracy can be provided.

温度依存性がある電流を容量素子に充電し、該容量素子の電圧上昇を利用して温度に対応する信号を生成する形式の温度測定回路の構成の例を示す回路図である。It is a circuit diagram which shows the example of a structure of the temperature measurement circuit of the format which charges the electric current which has temperature dependence to a capacitive element, and produces | generates the signal corresponding to temperature using the voltage rise of this capacitive element. 図１の温度測定回路の動作を示すタイミングチャートである。2 is a timing chart showing the operation of the temperature measurement circuit of FIG. 第１の実施形態の温度測定回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the temperature measurement circuit of 1st Embodiment. 図３の温度測定回路の動作を示すタイミングチャートである。4 is a timing chart showing the operation of the temperature measurement circuit of FIG. 3. 第１の実施形態の温度測定回路の構成の変形例を示す回路図である。It is a circuit diagram which shows the modification of the structure of the temperature measurement circuit of 1st Embodiment. 第１の実施形態の温度測定回路の構成の他の変形例を示す回路図である。It is a circuit diagram which shows the other modification of the structure of the temperature measurement circuit of 1st Embodiment. 第２の実施形態の温度測定回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the temperature measurement circuit of 2nd Embodiment. 図７の温度測定回路の動作を示すタイミングチャートである。It is a timing chart which shows the operation | movement of the temperature measurement circuit of FIG. 第２の実施形態の温度測定回路の構成の変形例を示す回路図である。It is a circuit diagram which shows the modification of the structure of the temperature measurement circuit of 2nd Embodiment. 第２の実施形態の温度測定回路の構成の他の変形例を示す回路図である。It is a circuit diagram which shows the other modification of the structure of the temperature measurement circuit of 2nd Embodiment. 第１又は第２の実施形態の温度測定回路が適用されたシステムの構成の例を示すブロック図である。It is a block diagram which shows the example of a structure of the system to which the temperature measurement circuit of 1st or 2nd embodiment was applied.

以下に述べられる本実施形態の温度測定回路の技術的意義の理解を容易にするために、まず、温度依存性がある電流を容量素子に充電し、該容量素子の電圧上昇を利用して温度に対応する信号を生成する形式の温度測定回路について説明する。図１は、このような構成の温度測定回路２００の回路構成の例を示す回路図である。なお、図１の構成の温度測定装置は、特許文献１（国際公開ＷＯ２００９／０８４３５２）に開示されている。 In order to facilitate understanding of the technical significance of the temperature measurement circuit of the present embodiment described below, first, a temperature-dependent current is charged to a capacitor element, and the temperature is increased using the voltage increase of the capacitor element. A temperature measuring circuit that generates a signal corresponding to the above will be described. FIG. 1 is a circuit diagram showing an example of the circuit configuration of the temperature measurement circuit 200 having such a configuration. A temperature measuring device having the configuration shown in FIG. 1 is disclosed in Patent Document 1 (International Publication WO2009 / 084352).

図１の温度測定回路２００は、キャパシタ２０２、インバータ２０４、２０５、カウンタ２０７及びスイッチ２０８を備えている。また、電流源として、ＰＭＯＳトランジスタ２０１を備えている。ＰＭＯＳトランジスタ２０１は、そのゲートがソースに接続されており、オフトランジスタとして機能する。図１の温度測定回路２００は、ＰＭＯＳトランジスタ２０１のオフリーク電流がキャパシタ２０２に充電され、キャパシタ２０２の電圧上昇を利用して温度に対応する信号を生成するように構成されている。 The temperature measurement circuit 200 in FIG. 1 includes a capacitor 202, inverters 204 and 205, a counter 207, and a switch 208. Further, a PMOS transistor 201 is provided as a current source. The PMOS transistor 201 has its gate connected to the source and functions as an off transistor. The temperature measurement circuit 200 of FIG. 1 is configured so that the off-leak current of the PMOS transistor 201 is charged in the capacitor 202 and a signal corresponding to the temperature is generated using the voltage increase of the capacitor 202.

図２は、図１の温度測定回路２００の動作を示すタイミングチャートである。温度を測定していないとき、制御信号が非活性化される。制御信号の非活性化に応答してスイッチ２０８がオンされ、キャパシタ２０２の電荷が接地に放電される。これにより、ノード２０３は接地電位（Ｖ_ＳＳ）になっている。一方、制御信号の非活性化に応答して、カウンタ２０７の動作は停止されている。 FIG. 2 is a timing chart showing the operation of the temperature measurement circuit 200 of FIG. When the temperature is not measured, the control signal is deactivated. In response to the deactivation of the control signal, the switch 208 is turned on and the capacitor 202 is discharged to the ground. As a result, the node 203 is at the ground potential (V _SS ). On the other hand, the operation of the counter 207 is stopped in response to the deactivation of the control signal.

制御信号が活性化されると、温度の測定が開始される。制御信号の活性化に応答してスイッチ２０８はオフにされ、ノード２０３は接地から切り離される。この状態では、電流源であるＰＭＯＳトランジスタ２０１のオフリーク電流でキャパシタ２０２が充電される。キャパシタ２０２のノード２０３の電位がインバータ２０４のＮＭＯＳトランジスタの閾値に達するとインバータ２０４およびインバータ２０５の出力信号がそれぞれ反転し、ノード２０６の電位がＨｉｇｈレベルとなる。カウンタ２０７は、制御信号が活性化されて以後、ノード２０６がＬｏｗレベルに維持されている時間（即ち、ノード２０６の電位がＨｉｇｈレベルになるまでの時間）をカウントする。カウンタ２０７のカウント値に対応する信号が、温度に対応する出力信号として外部に出力される。 When the control signal is activated, temperature measurement is started. In response to the activation of the control signal, switch 208 is turned off and node 203 is disconnected from ground. In this state, the capacitor 202 is charged by the off-leakage current of the PMOS transistor 201 which is a current source. When the potential of the node 203 of the capacitor 202 reaches the threshold value of the NMOS transistor of the inverter 204, the output signals of the inverter 204 and the inverter 205 are inverted, and the potential of the node 206 becomes a high level. The counter 207 counts the time that the node 206 is maintained at the low level after the control signal is activated (that is, the time until the potential of the node 206 becomes the high level). A signal corresponding to the count value of the counter 207 is output to the outside as an output signal corresponding to the temperature.

図２に図示されている回路動作における一つの問題は、量子化ノイズによりノード２０６の電位が安定しない時間が長いことである。ノード２０３の電位が上昇してインバータ２０４のＮＭＯＳトランジスタの閾値を超えた直後には、ノード２０３の電位は、インバータ２０４のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの両方が活性化するような電位（しばしば、中間電位と呼ばれる）になる。ノード２０３が中間電位にある場合には、ノード２０６の電位が安定しない状態、言い換えれば、ノード２０６に量子化ノイズが発生した状態になる。量子化ノイズの発生時間と程度によっては長時間、カウンタ２０７がカウントの終了と再開を繰り返すことになる。図２では、カウンタ２０７のカウント値が「１１」から「１３」まで変化する期間が、量子化ノイズが発生している時間に相当する。量子化ノイズが長時間発生していると、カウンタ２０７の一つのカウンタ値が、より広い温度に対応することになり、温度測定の精度が低下する。 One problem in the circuit operation illustrated in FIG. 2 is that the time during which the potential of the node 206 is not stabilized due to quantization noise is long. Immediately after the potential at node 203 rises and exceeds the NMOS transistor threshold of inverter 204, the potential at node 203 is such that both the PMOS and NMOS transistors of inverter 204 are activated (often the intermediate potential). Called). When the node 203 is at the intermediate potential, the potential of the node 206 is not stable, in other words, the quantization noise is generated at the node 206. Depending on the generation time and degree of quantization noise, the counter 207 repeats the end and restart of the count for a long time. In FIG. 2, the period during which the count value of the counter 207 changes from “11” to “13” corresponds to the time during which quantization noise occurs. When quantization noise is generated for a long time, one counter value of the counter 207 corresponds to a wider temperature, and the accuracy of temperature measurement is lowered.

以下で述べられる実施形態では、量子化ノイズによる温度測定の精度の低下を抑制するような、様々な温度測定回路の構成が提示される。 In the embodiments described below, various configurations of temperature measurement circuits are presented so as to suppress a decrease in temperature measurement accuracy due to quantization noise.

（第１の実施形態）
図３は、第１の実施形態の温度測定回路１０の構成を示す回路図である。温度測定回路１０は、ＰＭＯＳトランジスタＭＰ１、ＭＰ３、ＭＰ４と、ＮＭＯＳトランジスタＭＮ２と、スイッチ１１と、キャパシタ１２と、インバータ１３と、カウンタ１４とを備えている。 (First embodiment)
FIG. 3 is a circuit diagram showing a configuration of the temperature measurement circuit 10 of the first embodiment. The temperature measurement circuit 10 includes PMOS transistors MP1, MP3, and MP4, an NMOS transistor MN2, a switch 11, a capacitor 12, an inverter 13, and a counter 14.

ＰＭＯＳトランジスタＭＰ１は、そのソースとゲートが電源Ｖ_ＤＤに共通に接続されており、そのドレインはノードＮ１１に接続されている。ＰＭＯＳトランジスタＭＰ１は、いわゆるオフトランジスタとして機能する（なお、以下において、符号「Ｖ_ＤＤ」は、電源、及び、該電源によって生成される電源電位の両方を指すために使用される）。ＰＭＯＳトランジスタＭＰ１を流れるオフリーク電流は、当該ＰＭＯＳトランジスタＭＰ１の温度、即ち、当該温度測定回路１０の温度に依存する。このオフリーク電流が、温度を測定するための検知電流として使用される。 The source and gate of the PMOS transistor MP1 are commonly connected to the power supply _VDD , and the drain thereof is connected to the node N11. The PMOS transistor MP1 functions as a so-called off-transistor (in the following, the symbol “V _DD ” is used to indicate both the power supply and the power supply potential generated by the power supply). The off-leakage current flowing through the PMOS transistor MP1 depends on the temperature of the PMOS transistor MP1, that is, the temperature of the temperature measurement circuit 10. This off-leakage current is used as a detection current for measuring temperature.

スイッチ１１とキャパシタ１２とは、ノードＮ１１と接地の間に並列に接続されている。キャパシタ１２は、温度測定が行われるときに、ＰＭＯＳトランジスタＭＰ１を流れるオフリーク電流によって充電され、これにより温度に対応する電圧を生成する容量素子である。スイッチ１１は、温度測定を行わないときにノードＮ１１を接地電位にプリチャージする、即ち、キャパシタ１２を放電するようにキャパシタ１２をプリチャージするプリチャージ回路部として機能する。スイッチ１１は、制御信号ＣＴＲＬに応答して動作する。 The switch 11 and the capacitor 12 are connected in parallel between the node N11 and the ground. The capacitor 12 is a capacitive element that is charged by an off-leakage current flowing through the PMOS transistor MP1 when temperature measurement is performed, thereby generating a voltage corresponding to the temperature. The switch 11 functions as a precharge circuit unit that precharges the node N11 to the ground potential when the temperature is not measured, that is, precharges the capacitor 12 so as to discharge the capacitor 12. The switch 11 operates in response to the control signal CTRL.

ＮＭＯＳトランジスタＭＮ２は、そのソースが接地に接続され、ゲートがノードＮ１１に接続され、ドレインがノードＮ１２に接続されている。ＮＭＯＳトランジスタＭＮ２のドレインに接続されたノードＮ１２の電位は、ノードＮ１１の電位、即ち、キャパシタ１２の電圧に応答して変化する。一方、ＰＭＯＳトランジスタＭＰ３は、そのソースが電源Ｖ_ＤＤに接続され、ゲートがノードＮ１２に接続され、ドレインがノードＮ１１に接続されている。ＰＭＯＳトランジスタＭＰ３のドレインに接続されたノードＮ１１の電位は、ノードＮ１２の電位に応答して変化する。後述されるように、ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ３とは、ノードＮ１１の電位がＮＭＯＳトランジスタＭＮ２の閾値を超えて上昇したときに、ノードＮ１１の電位を更に上昇させるようにノードＮ１１にフィードバックを行う帰還ループを構成している。 The NMOS transistor MN2 has a source connected to the ground, a gate connected to the node N11, and a drain connected to the node N12. The potential of the node N12 connected to the drain of the NMOS transistor MN2 changes in response to the potential of the node N11, that is, the voltage of the capacitor 12. On the other hand, the source of the PMOS transistor MP3 is connected to the power supply _VDD , the gate is connected to the node N12, and the drain is connected to the node N11. The potential of the node N11 connected to the drain of the PMOS transistor MP3 changes in response to the potential of the node N12. As will be described later, the NMOS transistor MN2 and the PMOS transistor MP3 provide feedback to the node N11 so as to further increase the potential of the node N11 when the potential of the node N11 rises above the threshold value of the NMOS transistor MN2. A feedback loop is configured.

ＰＭＯＳトランジスタＭＰ４は、そのソースが電源Ｖ_ＤＤに接続され、ドレインがノードＮ１２に接続されている。ＰＭＯＳトランジスタＭＰ４のゲートには、制御信号ＣＴＲＬが供給される。ＰＭＯＳトランジスタＭＰ４は、温度測定が行われないときに、ノードＮ１２の電位を電源電位Ｖ_ＤＤにプリチャージするプリチャージ回路部として動作する。 The source of the PMOS transistor MP4 is connected to the power supply V _DD and the drain is connected to the node N12. A control signal CTRL is supplied to the gate of the PMOS transistor MP4. The PMOS transistor MP4 operates as a precharge circuit unit that precharges the potential of the node N12 to the power supply potential V _DD when temperature measurement is not performed.

インバータ１３及びカウンタ１４は、ノードＮ１２の電位に応答して（即ち、ノードＮ１１の電位に応答して）、ＰＭＯＳトランジスタＭＰ１の温度に対応する測定温度信号Ｓ_ＴＭＰを生成する検知部として機能する。インバータ１３は、その入力がノードＮ１２に接続され、その出力がノードＮ１３に接続されている。インバータ１３は、ノードＮ１３を、ノードＮ１２の電位を反転した電位に設定する。カウンタ１４は、それに入力されたクロック信号ＣＬＫのクロックパルスの数をカウントするように構成されている。カウンタ１４の動作は、ノードＮ１３の電位及び制御信号ＣＴＲＬに応答して制御される。より具体的には、カウンタ１４は、制御信号ＣＴＲＬが非活性化されている状態では非活性化され、カウント動作を行わない。一方、制御信号ＣＴＲＬが活性化されている状態では、ノードＮ１３の電位に応答してカウント動作を行う。詳細には、制御信号ＣＴＲＬが活性化されており、且つ、ノードＮ１３の電位がＬｏｗレベルである場合、カウンタ１４は、その内部で生成されるカウントイネーブル信号をＨｉｇｈレベルに設定し、カウント動作を行う。一方、制御信号ＣＴＲＬが活性化されていても、ノードＮ１３の電位がＨｉｇｈレベル（電源電位Ｖ_ＤＤ）である場合には、カウントイネーブル信号がＬｏｗレベルに設定され、カウンタ１４はカウント動作を行わない。カウンタ１４は、それに保持されているカウンタ値を示す信号を測定温度信号Ｓ_ＴＭＰとして出力する。 The inverter 13 and the counter 14 function as a detection unit that generates a measured temperature signal _STMP corresponding to the temperature of the PMOS transistor MP1 in response to the potential of the node N12 (that is, in response to the potential of the node N11). The inverter 13 has its input connected to the node N12 and its output connected to the node N13. Inverter 13 sets node N13 to a potential obtained by inverting the potential of node N12. The counter 14 is configured to count the number of clock pulses of the clock signal CLK input thereto. The operation of the counter 14 is controlled in response to the potential of the node N13 and the control signal CTRL. More specifically, the counter 14 is deactivated in a state where the control signal CTRL is deactivated, and does not perform the counting operation. On the other hand, when the control signal CTRL is activated, the count operation is performed in response to the potential of the node N13. Specifically, when the control signal CTRL is activated and the potential of the node N13 is at the low level, the counter 14 sets the count enable signal generated therein to the high level and performs the count operation. Do. On the other hand, even if the control signal CTRL is activated, if the potential of the node N13 is at the high level (power supply potential V _DD ), the count enable signal is set to the low level, and the counter 14 does not perform the counting operation. . The counter 14 outputs a signal indicating the counter value held therein as the measured temperature signal _STMP .

続いて、図３に図示されている温度測定回路１０の動作について、図４を参照しながら説明する。初期状態（時刻ｔ４）においては、制御信号ＣＴＲＬが非活性化され（本実施形態では、Ｌｏｗレベルに設定され）、温度測定回路１０は温度測定が行われない状態に設定されている。詳細には、制御信号ＣＴＲＬの非活性化に応答して、スイッチ１１はオンしており、キャパシタ１２に接続されたノードＮ１１は接地に接続されてＬｏｗレベルを維持している。初期状態では、キャパシタ１２は完全に放電され、電荷を蓄積していない。更に、ノードＮ１１がゲートに接続されたＮＭＯＳトランジスタＭＮ２はオフされている。また、制御信号ＣＴＲＬが非活性化されている（即ち、制御信号ＣＴＲＬがＬｏｗレベルに設定されている）ことに応答して、ＰＭＯＳトランジスタＭＰ４がオンになり、ノードＮ１２は電源電位Ｖ_ＤＤ（Ｈｉｇｈレベル）にプリチャージされている。フィードバック素子であるＰＭＯＳトランジスタＭＰ３は、ノードＮ１２がＨｉｇｈレベルになっていることからオフされる。更に、ノードＮ１２、即ち、インバータ１３の入力がＨｉｇｈレベルを維持しているため、インバータ１３の出力、即ち、ノードＮ１３は、Ｌｏｗレベルに維持されている。カウンタ１４は、制御信号ＣＴＲＬの非活性化に応答して、カウント動作を行わない非活性状態になっている。初期状態では、カウンタ１４はリセットされており、そのカウント値は０に設定される。 Next, the operation of the temperature measurement circuit 10 illustrated in FIG. 3 will be described with reference to FIG. In the initial state (time t4), the control signal CTRL is deactivated (in this embodiment, set to the Low level), and the temperature measurement circuit 10 is set to a state where temperature measurement is not performed. Specifically, in response to the deactivation of the control signal CTRL, the switch 11 is turned on, and the node N11 connected to the capacitor 12 is connected to the ground and maintains the Low level. In the initial state, the capacitor 12 is completely discharged and does not accumulate charges. Further, the NMOS transistor MN2 whose node N11 is connected to the gate is turned off. Further, in response to the deactivation of the control signal CTRL (that is, the control signal CTRL is set to the Low level), the PMOS transistor MP4 is turned on, and the node N12 has the power supply potential V _DD (High). Level). The PMOS transistor MP3 which is a feedback element is turned off because the node N12 is at a high level. Further, since the node N12, that is, the input of the inverter 13, maintains the high level, the output of the inverter 13, that is, the node N13, is maintained at the low level. In response to the deactivation of the control signal CTRL, the counter 14 is in an inactive state in which no counting operation is performed. In the initial state, the counter 14 is reset and its count value is set to zero.

制御信号ＣＴＲＬが活性化されると（図４においては、時刻ｔ４０において制御信号ＣＴＲＬがＬｏｗレベルからＨｉｇｈレベルにプルアップされると）、温度測定回路１０が温度を測定する状態に設定される。詳細には、制御信号ＣＴＲＬの活性化に応答して、スイッチ１１及びＰＭＯＳトランジスタＭＰ４がオフされる。スイッチ１１がオフされることでノードＮ１１が接地から切り離され、ＰＭＯＳトランジスタＭＰ４がオフされることでノードＮ１２が電源Ｖ_ＤＤから切り離される。ただし、時刻ｔ４０の直後においては、ノードＮ１１は接地電位であり、ノードＮ１２は電源電位Ｖ_ＤＤである。また、時刻ｔ４０の直後においては、ノードＮ１３はＬｏｗレベル（接地電位）である。 When the control signal CTRL is activated (in FIG. 4, when the control signal CTRL is pulled up from the Low level to the High level at time t40), the temperature measurement circuit 10 is set to measure the temperature. Specifically, the switch 11 and the PMOS transistor MP4 are turned off in response to the activation of the control signal CTRL. When the switch 11 is turned off, the node N11 is disconnected from the ground, and when the PMOS transistor MP4 is turned off, the node N12 is disconnected from the power supply V _DD . However, immediately after time t40, the node N11 is at the ground potential, and the node N12 is at the power supply potential V _DD . Further, immediately after time t40, the node N13 is at the low level (ground potential).

加えて、制御信号ＣＴＲＬが活性化されることにより、カウンタ１４は、ノードＮ１３の電位に応じてカウント動作を行う状態に設定される。時刻ｔ４０の直後においてはノードＮ１３がＬｏｗレベルであり、カウンタ１４の内部では、ノードＮ１３の電位に応じて内部で生成されるカウントイネーブル信号がＨｉｇｈレベルになる。カウンタ１４は、カウントイネーブル信号がＨｉｇｈレベルになったことに応答してカウント動作を開始する。 In addition, when the control signal CTRL is activated, the counter 14 is set to perform a count operation in accordance with the potential of the node N13. Immediately after time t40, the node N13 is at the low level, and inside the counter 14, the count enable signal generated internally according to the potential of the node N13 is at the high level. The counter 14 starts a count operation in response to the count enable signal becoming high level.

時刻ｔ４０において制御信号ＣＴＲＬが活性化された後では、ＰＭＯＳトランジスタＭＰ１のオフリーク電流によってキャパシタ１２に電荷が蓄積され、これにより、ノードＮ１１の電位が、長い時間をかけて徐々に上昇する。 After the control signal CTRL is activated at time t40, charges are accumulated in the capacitor 12 due to the off-leakage current of the PMOS transistor MP1, and as a result, the potential of the node N11 gradually rises over a long time.

やがて時刻ｔ４１において、ノードＮ１１の電位がＮＭＯＳトランジスタＭＮ２の閾値を超えると、ＮＭＯＳトランジスタＭＮ２がオンし、ドレインに接続されたノードＮ１２を接地電位（Ｌｏｗレベル）にプルダウンし始める。加えて、ノードＮ１２のプルダウンに応答して、ノードＮ１２がゲートに接続されているＰＭＯＳトランジスタＭＰ３が、ノードＮ１１を電源電位Ｖ_ＤＤ（Ｈｉｇｈレベル）にプルアップするフィードバック素子として機能し始める。この動作により、ノードＮ１１の電位は、ＮＭＯＳトランジスタＭＮ２の閾値から電源電位Ｖ_ＤＤに急速に上昇する。ＰＭＯＳトランジスタＭＰ３がノードＮ１１をプルアップする動作を開始する時刻にはある程度の不定性があるが、図４の時刻ｔ４２は、このプルアップ動作が開始される時刻として想定される最も遅い時刻を示している。
ノードＮ１１の電位が急速に上昇すると、ノードＮ１２の電位が急速に接地電位にプルダウンされ、更に、ノードＮ１３の電位が急速に電源電位Ｖ_ＤＤにプルアップされる。ノードＮ１３の電位がＨｉｇｈレベルにプルアップされると、カウントイネーブル信号が非活性化され、カウンタ１４はカウント動作を停止する。 Eventually, at time t41, when the potential of the node N11 exceeds the threshold value of the NMOS transistor MN2, the NMOS transistor MN2 is turned on, and starts pulling down the node N12 connected to the drain to the ground potential (Low level). In addition, in response to the pull-down of the node N12, the PMOS transistor MP3 having the node N12 connected to the gate starts to function as a feedback element that pulls up the node N11 to the power supply potential V _DD (High level). By this operation, the potential of the node N11 rapidly rises from the threshold value of the NMOS transistor MN2 to the power supply potential V _DD . Although there is some uncertainty in the time at which the PMOS transistor MP3 starts to pull up the node N11, time t42 in FIG. 4 indicates the latest time that is assumed as the time at which this pull-up operation is started. ing.
When the potential of the node N11 rises rapidly, the potential of the node N12 is rapidly pulled down to the ground potential, and further, the potential of the node N13 is rapidly pulled up to the power supply potential V _DD . When the potential of the node N13 is pulled up to a high level, the count enable signal is deactivated and the counter 14 stops the count operation.

最後に時刻ｔ４３で、制御信号ＣＴＲＬが非活性化されると（即ち、Ｌｏｗレベルになると）、温度を測定しない状態へと戻り、温度測定のシーケンスを終了する。制御信号ＣＴＲＬが非活性化された時点におけるカウンタ１４のカウント値（即ち、カウントイネーブル信号のパルス幅に対応する値）を示す信号が、測定温度信号Ｓ_ＴＭＰとして出力される。 Finally, at time t43, when the control signal CTRL is deactivated (that is, when it becomes the Low level), the state returns to the state where the temperature is not measured, and the temperature measurement sequence ends. A signal indicating the count value of the counter 14 at the time when the control signal CTRL is deactivated (that is, a value corresponding to the pulse width of the count enable signal) is output as the measured temperature signal _STMP .

ここで、温度測定が行われている間、ＰＭＯＳトランジスタＭＰ４は、制御信号ＣＴＲＬがＨｉｇｈレベルであることから、ノードＮ１１の電位と無関係にオフしていることに留意されたい。ＰＭＯＳトランジスタＭＰ４が制御信号ＣＴＲＬに応答してオフされる動作によれば、ＰＭＯＳトランジスタＭＰ４とＮＭＯＳトランジスタＭＮ２との両方がオンされることによる貫通電流は発生せず、ノードＮ１２のＨｉｇｈレベルからＬｏｗレベルへの遷移が阻害されることはない。図１に図示された温度測定回路２００の構成では、インバータ２０４の入力が中間電位になった時点でＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの両方がオンされて貫通電流が発生し、インバータ２０４、２０５の出力の遷移が阻害されてしまう。本実施形態の温度測定回路１０の回路構成のように、ノードＮ１１にＮＭＯＳトランジスタＭＮ２のゲートが接続される一方でＰＭＯＳトランジスタのゲートは接続されていない構成は、ノードＮ１２及びノードＮ１３の電位の遷移を阻害しない点で好ましい。 Here, it should be noted that during the temperature measurement, the PMOS transistor MP4 is turned off regardless of the potential of the node N11 because the control signal CTRL is at the high level. According to the operation in which the PMOS transistor MP4 is turned off in response to the control signal CTRL, no through current is generated by turning on both the PMOS transistor MP4 and the NMOS transistor MN2, and the high level from the high level of the node N12 is changed to the low level. Transition to is not inhibited. In the configuration of the temperature measurement circuit 200 shown in FIG. 1, when the input of the inverter 204 reaches an intermediate potential, both the PMOS transistor and the NMOS transistor are turned on to generate a through current, and the outputs of the inverters 204 and 205 are output. Transition is hindered. As in the circuit configuration of the temperature measurement circuit 10 of the present embodiment, the configuration in which the gate of the NMOS transistor MN2 is connected to the node N11 but the gate of the PMOS transistor is not connected is the transition of the potentials of the nodes N12 and N13. It is preferable at the point which does not inhibit.

本実施形態の温度測定回路１０の利点は、ＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３で構成される帰還ループでのフィードバック動作により、カウンタ１４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる点である。当該帰還ループでのフィードバック動作により、ノードＮ１１のＮＭＯＳトランジスタＭＮ２の閾値からＨｉｇｈレベルへの遷移が加速され、カウンタ１４の入力に接続されたノードＮ１３がＨｉｇｈレベルにもＬｏｗレベルにもなりうるような時間（ハッチングで示されている時間）が短縮される。即ち、カウンタ１４の入力が不定である時間（バラツキ時間）ｗ４２は著しく減少する。結果として、測定温度信号Ｓ_ＴＭＰとして出力されるカウンタ値に対応するカウントイネーブル信号のパルス幅のバラツキは、図４に図示されている時間ｗ４からｗ４＋ｗ４０（ここで、ｗ４０≒ｗ４２）の間に抑制され、量子化ノイズが顕著に低減される。このため、温度測定の精度を向上させることができる。 The advantage of the temperature measurement circuit 10 of the present embodiment is that the uncertainty of the time when the counter 14 is stopped is reduced by the feedback operation in the feedback loop composed of the NMOS transistor MN2 and the PMOS transistor MP3. It is a point which can improve the precision of. The feedback operation in the feedback loop accelerates the transition from the threshold value of the NMOS transistor MN2 at the node N11 to the high level, and the node N13 connected to the input of the counter 14 can be at the high level or the low level. Time (time indicated by hatching) is reduced. That is, the time (variation time) w42 during which the input of the counter 14 is indefinite is significantly reduced. As a result, the variation of the pulse width of the count enable signal corresponding to the counter value output as a measured temperature signal S _TMP from time w4 depicted in Figure 4 w4 + W40 (where, W40 ≒ W42) suppressed during Quantization noise is significantly reduced. For this reason, the accuracy of temperature measurement can be improved.

図５は、第１の実施形態の温度測定回路１０の変形例を示している。図５の温度測定回路１０の構成は、図３の温度測定回路１０の構成とほぼ同一であるが、電源Ｖ_ＤＤとノードＮ１２の間に接続されているＰＭＯＳトランジスタＭＰ４のゲートがノードＮ１１に接続されている点で相違する。この場合、ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ４とがインバータとして動作する。 FIG. 5 shows a modification of the temperature measurement circuit 10 of the first embodiment. The configuration of the temperature measurement circuit 10 in FIG. 5 is almost the same as the configuration of the temperature measurement circuit 10 in FIG. 3, but the gate of the PMOS transistor MP4 connected between the power supply V _DD and the node N12 is connected to the node N11. Is different. In this case, the NMOS transistor MN2 and the PMOS transistor MP4 operate as inverters.

ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ４とがインバータとして動作する図５の温度測定回路１０の構成においても、温度測定回路１０の動作は本質的には同一である。制御信号ＣＴＲＬが活性化されてＰＭＯＳトランジスタＭＰ１のオフリーク電流によってキャパシタ１２が充電され始めると、ノードＮ１１の電位が上昇する。ノードＮ１１の電位がＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ４とで構成されるインバータの閾値電位（該インバータの出力が反転される電位）を超えるとノードＮ１２が接地電位にプルダウンされ、ＰＭＯＳトランジスタＭＰ３がオンされる。ＰＭＯＳトランジスタＭＰ３がオンされることにより、ノードＮ１１の電位が急速に電源電位Ｖ_ＤＤにプルアップされる。ノードＮ１１の電位が急速に電源電位Ｖ_ＤＤにプルアップされることで、ノードＮ１２の電位が急速に接地電位にプルダウンされ、ノードＮ１３の電位が急速に電源電位Ｖ_ＤＤ（Ｈｉｇｈレベル）にプルアップされる。カウンタ１４は、制御信号ＣＴＲＬが活性化された後、ノードＮ１３の電位が電源電位Ｖ_ＤＤにプルアップされるまでの時間に対応するカウント値を示す信号を、測定温度信号Ｓ_ＴＭＰとして出力する。 Even in the configuration of the temperature measurement circuit 10 of FIG. 5 in which the NMOS transistor MN2 and the PMOS transistor MP4 operate as inverters, the operation of the temperature measurement circuit 10 is essentially the same. When the control signal CTRL is activated and the capacitor 12 starts to be charged by the off-leakage current of the PMOS transistor MP1, the potential of the node N11 rises. When the potential of the node N11 exceeds the threshold potential of the inverter composed of the NMOS transistor MN2 and the PMOS transistor MP4 (potential at which the output of the inverter is inverted), the node N12 is pulled down to the ground potential, and the PMOS transistor MP3 is turned on. The When the PMOS transistor MP3 is turned on, the potential of the node N11 is rapidly pulled up to the power supply potential V _DD . Since the potential of the node N11 is rapidly pulled up to the power supply potential V _DD , the potential of the node N12 is rapidly pulled down to the ground potential, and the potential of the node N13 is rapidly pulled up to the power supply potential V _DD (High level). Is done. The counter 14 outputs a signal indicating a count value corresponding to the time until the potential of the node N13 is pulled up to the power supply potential V _DD after the control signal CTRL is activated as the measured temperature signal _STMP .

図５の温度測定回路１０の構成においても、ＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３で構成される帰還ループでのフィードバック動作により、ノードＮ１１のＮＭＯＳトランジスタＭＮ２の閾値からＨｉｇｈレベルへの遷移が加速される。したがって、図５の構成によっても、カウンタ１４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる。ここで、図５の温度測定回路１０の構成では、図３の構成とは異なり、ＰＭＯＳトランジスタＭＰ４とＮＭＯＳトランジスタＭＮ２との両方がオンされることによる貫通電流が発生するという問題が発生する。しかしながら、図５の温度測定回路１０の構成でも、図３の構成と同様に、ＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３で構成される帰還ループでのフィードバック動作に起因する温度測定の精度の向上の効果は得られる。 Also in the configuration of the temperature measurement circuit 10 in FIG. 5, the transition from the threshold value of the NMOS transistor MN2 at the node N11 to the high level is accelerated by the feedback operation in the feedback loop formed by the NMOS transistor MN2 and the PMOS transistor MP3. Therefore, even with the configuration of FIG. 5, the indefiniteness of the time at which the counting operation of the counter 14 is stopped is reduced, and the accuracy of temperature measurement can be improved. Here, unlike the configuration of FIG. 3, the configuration of the temperature measurement circuit 10 of FIG. 5 has a problem that a through current is generated when both the PMOS transistor MP4 and the NMOS transistor MN2 are turned on. However, in the configuration of the temperature measurement circuit 10 in FIG. 5 as well, the effect of improving the accuracy of temperature measurement due to the feedback operation in the feedback loop formed by the NMOS transistor MN2 and the PMOS transistor MP3 is similar to the configuration in FIG. can get.

図６は、第１の実施形態の温度測定回路１０の他の変形例を示している。図６の温度測定回路１０の構成は、図３及び図５の温度測定回路１０の構成とほぼ同一であるが、スイッチ１５が追加的に設けられている点で相違している。スイッチ１５は、電源Ｖ_ＤＤとノードＮ１２の間に接続されているＰＭＯＳトランジスタＭＰ４のゲートを、ノードＮ１１又は制御信号ＣＴＲＬが供給される端子のいずれかに接続する。ＰＭＯＳトランジスタＭＰ４のゲートの接続先は、外部から供給される選択信号がよって選択されてもよい。その代わりに、スイッチ１５の制御端子に、配線により、ノードＮ１１と制御信号ＣＴＲＬが供給される端子のいずれかを選択するための電圧が固定的に供給されてもよい。 FIG. 6 shows another modification of the temperature measurement circuit 10 of the first embodiment. The configuration of the temperature measurement circuit 10 in FIG. 6 is substantially the same as the configuration of the temperature measurement circuit 10 in FIGS. 3 and 5, but is different in that a switch 15 is additionally provided. The switch 15 connects the gate of the PMOS transistor MP4 connected between the power supply V _DD and the node N12 to either the node N11 or a terminal to which the control signal CTRL is supplied. The connection destination of the gate of the PMOS transistor MP4 may be selected by a selection signal supplied from the outside. Instead, a voltage for selecting either the node N11 or a terminal to which the control signal CTRL is supplied may be fixedly supplied to the control terminal of the switch 15 by wiring.

図６の温度測定回路１０は、ＰＭＯＳトランジスタＭＰ４のゲートがスイッチ１５によって制御信号ＣＴＲＬが供給される端子に接続されている場合には、図３の温度測定回路１０と同じ動作を行う。一方、ＰＭＯＳトランジスタＭＰ４のゲートがスイッチ１５によってノードＮ１１に接続されている場合には、図５の温度測定回路１０と同じ動作を行う。 The temperature measurement circuit 10 in FIG. 6 performs the same operation as the temperature measurement circuit 10 in FIG. 3 when the gate of the PMOS transistor MP4 is connected to the terminal to which the control signal CTRL is supplied by the switch 15. On the other hand, when the gate of the PMOS transistor MP4 is connected to the node N11 by the switch 15, the same operation as the temperature measurement circuit 10 in FIG. 5 is performed.

図６の温度測定回路１０においても、ＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３で構成される帰還ループでのフィードバック動作により、ノードＮ１１のＮＭＯＳトランジスタＭＮ２の閾値からＨｉｇｈレベルへの遷移が加速される。したがって、図６の構成によっても、カウンタ１４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる。 Also in the temperature measurement circuit 10 of FIG. 6, the transition from the threshold value of the NMOS transistor MN2 at the node N11 to the high level is accelerated by the feedback operation in the feedback loop including the NMOS transistor MN2 and the PMOS transistor MP3. Therefore, even with the configuration of FIG. 6, the indefiniteness of the time at which the counting operation of the counter 14 is stopped is reduced, and the accuracy of temperature measurement can be improved.

なお、本実施形態では、温度測定回路１０の温度に依存する電流を生成するための電流源としてオフトランジスタ（即ち、ＰＭＯＳトランジスタＭＰ１）が使用されているが、他の素子が用いられてもよい。例えば、オフトランジスタの代わりに、逆方向に接続されたダイオードを用いてもよい。 In the present embodiment, the off transistor (that is, the PMOS transistor MP1) is used as a current source for generating a temperature-dependent current of the temperature measurement circuit 10, but other elements may be used. . For example, a diode connected in the reverse direction may be used instead of the off transistor.

（第２の実施形態）
図７は、第２の実施形態の温度測定回路２０の構成を示す回路図である。第２の実施形態の温度測定回路２０は、概略的には、第１の実施形態の温度測定回路１０に含まれるＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換え、温度測定回路１０に含まれるＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換えた構成を有している。より具体的には、温度測定回路２０は、ＮＭＯＳトランジスタＭＮ１、ＭＮ３、ＭＮ４と、ＰＭＯＳトランジスタＭＰ２と、スイッチ２１と、キャパシタ２２と、インバータ２３と、カウンタ２４とを備えている。 (Second Embodiment)
FIG. 7 is a circuit diagram showing a configuration of the temperature measurement circuit 20 of the second embodiment. In the temperature measurement circuit 20 of the second embodiment, the PMOS transistor included in the temperature measurement circuit 10 of the first embodiment is generally replaced with an NMOS transistor, and the NMOS transistor included in the temperature measurement circuit 10 is replaced with a PMOS transistor. It has the structure replaced by. More specifically, the temperature measurement circuit 20 includes NMOS transistors MN1, MN3, MN4, a PMOS transistor MP2, a switch 21, a capacitor 22, an inverter 23, and a counter 24.

ＮＭＯＳトランジスタＭＮ１は、そのソースとゲートが接地に共通に接続されており、そのドレインはノードＮ２１に接続されている。ＮＭＯＳトランジスタＭＮ１は、いわゆるオフトランジスタとして機能する。ＮＭＯＳトランジスタＭＮ１を流れるオフリーク電流は、当該ＮＭＯＳトランジスタＭＮ１の温度、即ち、当該温度測定回路２０の温度に依存する。このオフリーク電流が、温度を測定するための検知電流として使用される。 The source and gate of the NMOS transistor MN1 are commonly connected to the ground, and the drain thereof is connected to the node N21. The NMOS transistor MN1 functions as a so-called off transistor. The off-leakage current flowing through the NMOS transistor MN1 depends on the temperature of the NMOS transistor MN1, that is, the temperature of the temperature measurement circuit 20. This off-leakage current is used as a detection current for measuring temperature.

スイッチ２１は、ノードＮ２１と電源Ｖ_ＤＤの間に接続されており、キャパシタ２２は、ノードＮ２１と接地の間に接続されている。スイッチ２１は、温度測定を行わないときにノードＮ２１を電源電位Ｖ_ＤＤにプリチャージし、キャパシタ２２を充電するために使用される。キャパシタ２２は、温度測定が行われるときに、ＰＭＯＳトランジスタＭＰ１を流れるオフリーク電流によって放電され、これにより温度に対応する電圧を生成する容量素子である。スイッチ２１は、制御信号ＣＴＲＬに応答して動作する。 The switch 21 is connected between the node N21 and the power supply _VDD , and the capacitor 22 is connected between the node N21 and the ground. The switch 21 is used for precharging the node N21 to the power supply potential V _DD and charging the capacitor 22 when temperature measurement is not performed. The capacitor 22 is a capacitive element that is discharged by an off-leakage current flowing through the PMOS transistor MP1 when temperature measurement is performed, thereby generating a voltage corresponding to the temperature. The switch 21 operates in response to the control signal CTRL.

ＰＭＯＳトランジスタＭＰ２は、そのソースが電源Ｖ_ＤＤに接続され、ゲートがノードＮ２１に接続され、ドレインがノードＮ２２に接続されている。ＰＭＯＳトランジスタＭＰ２のドレインに接続されたノードＮ２２の電位は、ノードＮ２１の電位、即ち、キャパシタ２２の電圧に応答して変化する。一方、ＮＭＯＳトランジスタＭＮ３は、そのソースが接地に接続され、ゲートがノードＮ２２に接続され、ドレインがノードＮ２１に接続されている。ＮＭＯＳトランジスタＭＮ３のドレインに接続されたノードＮ２１の電位は、ノードＮ２２の電位に応答して変化する。後述されるように、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ３とは、ノードＮ２１の電位が、電源電位Ｖ_ＤＤからＰＭＯＳトランジスタＭＰ２の閾値電圧の絶対値を減じた電位よりも低下したときに、ノードＮ２１の電位を更に低下させるようにノードＮ２１にフィードバックを行う帰還ループを構成している。 The PMOS transistor MP2 has a source connected to the power supply _VDD , a gate connected to the node N21, and a drain connected to the node N22. The potential of the node N22 connected to the drain of the PMOS transistor MP2 changes in response to the potential of the node N21, that is, the voltage of the capacitor 22. On the other hand, the NMOS transistor MN3 has a source connected to the ground, a gate connected to the node N22, and a drain connected to the node N21. The potential of the node N21 connected to the drain of the NMOS transistor MN3 changes in response to the potential of the node N22. As will be described later, when the potential of the node N21 falls below the potential obtained by subtracting the absolute value of the threshold voltage of the PMOS transistor MP2 from the power supply potential _VDD , the PMOS transistor MP2 and the NMOS transistor MN3 A feedback loop that feeds back the node N21 so as to further decrease the potential is configured.

ＮＭＯＳトランジスタＭＮ４は、そのソースが電源Ｖ_ＤＤに接続され、ドレインがノードＮ２２に接続されている。ＮＭＯＳトランジスタＭＮ４のゲートには、制御信号ＣＴＲＬの反転信号／ＣＴＲＬが供給される。ＮＭＯＳトランジスタＭＮ４は、温度測定が行われないときに、ノードＮ２２の電位を電源電位Ｖ_ＤＤにプリチャージするプリチャージ回路部として動作する。 The NMOS transistor MN4 has a source connected to the power supply V _DD and a drain connected to the node N22. An inverted signal / CTRL of the control signal CTRL is supplied to the gate of the NMOS transistor MN4. The NMOS transistor MN4 operates as a precharge circuit unit that precharges the potential of the node N22 to the power supply potential V _DD when temperature measurement is not performed.

インバータ２３は、制御信号ＣＴＲＬがその入力に供給されており、ＮＭＯＳトランジスタＭＮ４のゲートに供給される反転信号／ＣＴＲＬを生成する。 The inverter 23 is supplied with the control signal CTRL and generates an inverted signal / CTRL that is supplied to the gate of the NMOS transistor MN4.

カウンタ２４は、ノードＮ２２の電位に応答して（即ち、ノードＮ２１の電位に応答して）、ＮＭＯＳトランジスタＭＮ１の温度に対応する測定温度信号Ｓ_ＴＭＰを生成する検知部として機能する。カウンタ２４は、それに入力されたクロック信号ＣＬＫのクロックパルスの数をカウントするように構成されている。カウンタ２４の動作は、ノードＮ２２の電位及び制御信号ＣＴＲＬに応答して制御される。より具体的には、カウンタ２４は、制御信号ＣＴＲＬが非活性化されている状態では非活性化され、カウント動作を行わない。一方、制御信号ＣＴＲＬが活性化されている状態では、ノードＮ２２の電位に応答してカウント動作を行う。詳細には、制御信号ＣＴＲＬが活性化されており、且つ、ノードＮ２２の電位がＬｏｗレベルである場合、カウンタ２４は、その内部で生成されるカウントイネーブル信号をＨｉｇｈレベルに設定し、カウント動作を行う。一方、制御信号ＣＴＲＬが活性化されていても、ノードＮ２２の電位がＨｉｇｈレベルである場合には、カウントイネーブル信号がＬｏｗレベルに設定され、カウンタ２４は、カウント動作を行わない。カウンタ２４は、それに保持されているカウンタ値を示す信号を測定温度信号Ｓ_ＴＭＰとして出力する。 The counter 24 functions as a detection unit that generates a measured temperature signal _STMP corresponding to the temperature of the NMOS transistor MN1 in response to the potential of the node N22 (that is, in response to the potential of the node N21). The counter 24 is configured to count the number of clock pulses of the clock signal CLK input thereto. The operation of the counter 24 is controlled in response to the potential of the node N22 and the control signal CTRL. More specifically, the counter 24 is deactivated in a state where the control signal CTRL is deactivated, and does not perform the counting operation. On the other hand, when the control signal CTRL is activated, the count operation is performed in response to the potential of the node N22. Specifically, when the control signal CTRL is activated and the potential of the node N22 is at the low level, the counter 24 sets the count enable signal generated therein to the high level and performs the count operation. Do. On the other hand, even if the control signal CTRL is activated, if the potential of the node N22 is at the high level, the count enable signal is set to the low level, and the counter 24 does not perform the counting operation. The counter 24 outputs a signal indicating the counter value held therein as the measured temperature signal _STMP .

続いて、図７に図示されている温度測定回路２０の動作について、図８を参照しながら説明する。ここで、本実施形態の温度測定回路２０は、第１の実施形態の温度測定回路１０において各ＭＯＳトランジスタの極性が反転された構成を有しているから、本実施形態の温度測定回路２０の動作は、本質的には、第１の実施形態の温度測定回路１０と同一であることに留意されたい。 Next, the operation of the temperature measurement circuit 20 illustrated in FIG. 7 will be described with reference to FIG. Here, the temperature measurement circuit 20 of the present embodiment has a configuration in which the polarity of each MOS transistor is inverted in the temperature measurement circuit 10 of the first embodiment. It should be noted that the operation is essentially the same as the temperature measurement circuit 10 of the first embodiment.

初期状態（時刻ｔ８）においては、制御信号ＣＴＲＬが非活性化され（本実施形態では、Ｌｏｗレベルに設定され）、温度測定回路２０は温度測定が行われない状態に設定されている。詳細には、制御信号ＣＴＲＬの非活性化に応答して、スイッチ２１はオンしており、キャパシタ２２に接続されたノードＮ２１は電源Ｖ_ＤＤに接続されている。即ち、初期状態では、キャパシタ２２は電源電位Ｖ_ＤＤで充電されている。更に、ノードＮ２１がゲートに接続されたＰＭＯＳトランジスタＭＰ２はオフされている。また、制御信号ＣＴＲＬが非活性化されている（即ち、制御信号ＣＴＲＬの反転信号／ＣＴＲＬがＨｉｇｈレベルに設定されている）ことに応答して、ＮＭＯＳトランジスタＭＮ４がオンになり、ノードＮ２２は接地電位（Ｌｏｗレベル）にプリチャージされている。フィードバック素子であるＮＭＯＳトランジスタＭＮ３は、ノードＮ２２がＬｏｗレベルになっていることからオフされる。カウンタ２４は、制御信号ＣＴＲＬの非活性化に応答して、カウント動作を行わない非活性状態になっている。初期状態では、カウンタ２４はリセットされており、そのカウント値は０に設定される。 In the initial state (time t8), the control signal CTRL is deactivated (in this embodiment, set to the Low level), and the temperature measurement circuit 20 is set to a state where temperature measurement is not performed. Specifically, in response to the deactivation of the control signal CTRL, the switch 21 is turned on, and the node N21 connected to the capacitor 22 is connected to the power supply V _DD . That is, in the initial state, the capacitor 22 is charged with the power supply potential V _DD . Further, the PMOS transistor MP2 having the node N21 connected to the gate is turned off. In response to the inactivation of the control signal CTRL (that is, the inverted signal / CTRL of the control signal CTRL is set to the high level), the NMOS transistor MN4 is turned on and the node N22 is grounded. Precharged to potential (Low level). The NMOS transistor MN3, which is a feedback element, is turned off because the node N22 is at the low level. In response to the deactivation of the control signal CTRL, the counter 24 is in an inactive state in which no counting operation is performed. In the initial state, the counter 24 is reset and its count value is set to zero.

制御信号ＣＴＲＬが活性化されると（図８においては、時刻ｔ８０において制御信号ＣＴＲＬがＬｏｗレベルからＨｉｇｈレベルにプルアップされると）、温度測定回路２０が温度を測定する状態に設定される。詳細には、制御信号ＣＴＲＬの活性化に応答してスイッチ２１及びＮＭＯＳトランジスタＭＮ４がオフされる。スイッチ２１がオフされることでノードＮ２１が電源Ｖ_ＤＤから切り離され、ＮＭＯＳトランジスタＭＮ４がオフされることでノードＮ２２が接地から切り離される。ただし、時刻ｔ８０の直後においては、ノードＮ２１は電源電位Ｖ_ＤＤであり、ノードＮ２２は接地電位である。 When the control signal CTRL is activated (in FIG. 8, when the control signal CTRL is pulled up from the Low level to the High level at time t80), the temperature measurement circuit 20 is set in a state of measuring the temperature. Specifically, the switch 21 and the NMOS transistor MN4 are turned off in response to the activation of the control signal CTRL. When the switch 21 is turned off, the node N21 is disconnected from the power supply _VDD , and when the NMOS transistor MN4 is turned off, the node N22 is disconnected from the ground. However, immediately after time t80, the node N21 is at the power supply potential V _DD and the node N22 is at the ground potential.

加えて、制御信号ＣＴＲＬが活性化されることにより、カウンタ２４は、ノードＮ２２の電位に応じてカウント動作を行う状態に設定される。時刻ｔ８０の直後においてはノードＮ２２がＬｏｗレベルであり、カウンタ２４の内部では、ノードＮ２２の電位に応じて内部で生成されるカウントイネーブル信号がＨｉｇｈレベルになる。カウンタ２４は、カウントイネーブル信号がＨｉｇｈレベルになったことに応答してカウント動作を開始する。 In addition, when the control signal CTRL is activated, the counter 24 is set to perform a count operation according to the potential of the node N22. Immediately after time t80, the node N22 is at the low level, and inside the counter 24, the count enable signal generated internally according to the potential of the node N22 is at the high level. The counter 24 starts a count operation in response to the count enable signal becoming High level.

時刻ｔ８０において制御信号ＣＴＲＬが活性化された後では、ＮＭＯＳトランジスタＭＮ１のオフリーク電流によってキャパシタ２２から電荷が放電され、これにより、ノードＮ２１の電位が、長い時間をかけて徐々に低下する。 After the control signal CTRL is activated at time t80, the charge is discharged from the capacitor 22 by the off-leakage current of the NMOS transistor MN1, and thereby the potential of the node N21 gradually decreases over a long time.

やがて時刻ｔ８１において、ノードＮ２１の電位が電源電位Ｖ_ＤＤからＰＭＯＳトランジスタＭＰ２の閾値電圧の絶対値を減じた電位よりも低くなると、ＰＭＯＳトランジスタＭＰ２がオンし、ドレインに接続されたノードＮ２２を電源電位Ｖ_ＤＤ（Ｈｉｇｈレベル）にプルアップし始める。加えて、ノードＮ２２のプルアップに応答して、ノードＮ２２がゲートに接続されているＮＭＯＳトランジスタＭＮ３が、ノードＮ２１を接地電位（Ｌｏｗレベル）にプルダウンするフィードバック素子として機能し始める。この動作により、ノードＮ２１の電位は、電源電位Ｖ_ＤＤからＰＭＯＳトランジスタＭＰ２の閾値電圧の絶対値を減じた電位から接地電位に急速に低下する。ＮＭＯＳトランジスタＭＮ３がノードＮ２１をプルダウンする動作を開始する時刻にはある程度の不定性があるが、図８の時刻ｔ８２は、このプルダウン動作が開始される時刻として想定される最も遅い時刻を示している。
ノードＮ２１の電位が急速に低下すると、ノードＮ２２の電位が急速に電源電位Ｖ_ＤＤにプルアップされる。ノードＮ２２の電位がＨｉｇｈレベルにプルアップされると、カウントイネーブル信号が非活性化され、カウンタ２４はカウント動作を停止する。 Eventually, at time t81, when the potential of the node N21 becomes lower than the potential obtained by subtracting the absolute value of the threshold voltage of the PMOS transistor MP2 from the power supply potential _VDD , the PMOS transistor MP2 is turned on, and the node N22 connected to the drain is connected to the power supply potential. Start pulling up to V _DD (High level). In addition, in response to the pull-up of the node N22, the NMOS transistor MN3 connected to the gate of the node N22 starts to function as a feedback element that pulls down the node N21 to the ground potential (Low level). By this operation, the potential of the node N21 is rapidly lowered from the potential obtained by subtracting the absolute value of the threshold voltage of the PMOS transistor MP2 from the power supply potential V _DD to the ground potential. The time at which the NMOS transistor MN3 starts the operation of pulling down the node N21 has a certain degree of uncertainty, but the time t82 in FIG. 8 indicates the latest time that is assumed as the time at which this pull-down operation is started. .
When the potential of the node N21 is rapidly lowered, the potential of the node N22 is rapidly pulled up to the power supply potential V _DD . When the potential of the node N22 is pulled up to a high level, the count enable signal is deactivated and the counter 24 stops counting.

最後に時刻ｔ８３で、制御信号ＣＴＲＬが非活性化されると（即ち、Ｌｏｗレベルになると）、温度を測定しない状態へと戻り、温度測定のシーケンスを終了する。制御信号ＣＴＲＬが非活性化された時点におけるカウンタ２４のカウント値（即ち、カウントイネーブル信号のパルス幅に対応する値）を示す信号が、測定温度信号Ｓ_ＴＭＰとして出力される。 Finally, at time t83, when the control signal CTRL is deactivated (that is, when it becomes the Low level), the state returns to the state where the temperature is not measured, and the temperature measurement sequence ends. A signal indicating the count value of the counter 24 at the time when the control signal CTRL is deactivated (that is, a value corresponding to the pulse width of the count enable signal) is output as the measured temperature signal _STMP .

ここで、温度測定が行われている間、ＮＭＯＳトランジスタＭＮ４は、制御信号ＣＴＲＬの反転信号／ＣＴＲＬがＬｏｗレベルであることから、ノードＮ２１の電位と無関係にオフしていることに留意されたい。ＮＭＯＳトランジスタＭＮ４が制御信号ＣＴＲＬに応答してオフされる動作によれば、ＮＭＯＳトランジスタＭＮ４とＰＭＯＳトランジスタＭＰ２との両方がオンされることによる貫通電流は発生せず、ノードＮ２２のＬｏｗレベルからＨｉｇｈレベルへの遷移が阻害されることはない。 Here, it should be noted that during the temperature measurement, the NMOS transistor MN4 is turned off regardless of the potential of the node N21 because the inverted signal / CTRL of the control signal CTRL is at the low level. According to the operation in which the NMOS transistor MN4 is turned off in response to the control signal CTRL, no through current is generated when both the NMOS transistor MN4 and the PMOS transistor MP2 are turned on, and the low level from the node N22 to the high level. Transition to is not inhibited.

本実施形態の温度測定回路２０でも、第１の実施形態の温度測定回路１０と同様に、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３で構成される帰還ループでのフィードバック動作により、温度測定の精度を向上することができる。詳細には、該帰還ループでのフィードバック動作により、ノードＮ２１の電源電位Ｖ_ＤＤからＬｏｗレベルへの遷移が加速され、カウンタ２４の入力に接続されたノードＮ２２がＨｉｇｈレベルにもＬｏｗレベルにもなりうるような時間（ハッチングで示されている時間）が短縮される。即ち、カウンタ２４の入力が不定である時間（バラツキ時間）ｗ８２は著しく減少する。結果として、測定温度信号Ｓ_ＴＭＰとして出力されるカウンタ値に対応するカウントイネーブル信号のパルス幅のバラツキは、図８に図示されている時間ｗ８からｗ８＋ｗ８０（ここで、ｗ８０≒ｗ８２）の間に抑制され、量子化ノイズが顕著に低減される。このため、温度測定の精度を向上させることができる。 Also in the temperature measurement circuit 20 of the present embodiment, the temperature measurement accuracy is improved by the feedback operation in the feedback loop composed of the PMOS transistor MP2 and the NMOS transistor MN3, as in the temperature measurement circuit 10 of the first embodiment. be able to. Specifically, the feedback operation in the feedback loop accelerates the transition from the power supply potential V _DD of the node N21 to the low level, and the node N22 connected to the input of the counter 24 becomes either the high level or the low level. Time (time indicated by hatching) is shortened. That is, the time (variation time) w82 when the input of the counter 24 is indefinite is significantly reduced. As a result, the variation of the pulse width of the count enable signal corresponding to the counter value output as a measured temperature signal S _TMP is illustrated from time w8 w8 + w80 (where, W80 ≒ W82) in FIG. 8 suppressed during Quantization noise is significantly reduced. For this reason, the accuracy of temperature measurement can be improved.

図９は、第２の実施形態の温度測定回路２０の変形例を示している。図９の温度測定回路２０の構成は、図７の温度測定回路２０の構成とほぼ同一であるが、接地とノードＮ２２の間に接続されているＮＭＯＳトランジスタＭＮ４のゲートがノードＮ２１に接続されている点で相違する。この場合、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ４とがインバータとして動作する。 FIG. 9 shows a modification of the temperature measurement circuit 20 of the second embodiment. The configuration of the temperature measurement circuit 20 in FIG. 9 is almost the same as the configuration of the temperature measurement circuit 20 in FIG. 7, but the gate of the NMOS transistor MN4 connected between the ground and the node N22 is connected to the node N21. Is different. In this case, the PMOS transistor MP2 and the NMOS transistor MN4 operate as inverters.

ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ４とがインバータとして動作する図９の温度測定回路２０の構成においても、温度測定回路２０の動作は本質的には図７の温度測定回路２０の動作と同一である。制御信号ＣＴＲＬが活性化されてＮＭＯＳトランジスタＭＮ１のオフリーク電流によってキャパシタ２２が放電し始めると、ノードＮ２１の電位が低下する。ノードＮ２１の電位が、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ４とで構成されるインバータの閾値電位（該インバータの出力が反転される電位）よりも低くなるとノードＮ２２が電源電位Ｖ_ＤＤにプルアップされ、ＮＭＯＳトランジスタＭＮ３がオンされる。ＮＭＯＳトランジスタＭＮ３がオンされることにより、ノードＮ２１の電位が急速に接地電位にプルダウンされる。ノードＮ２１の電位が急速に接地電位にプルダウンされることで、ノードＮ２２の電位が急速に電源電位Ｖ_ＤＤにプルアップされる。カウンタ２４は、制御信号ＣＴＲＬが活性化された後、ノードＮ２２の電位が電源電位Ｖ_ＤＤにプルアップされるまでの時間に対応するカウント値を示す信号を、測定温度信号Ｓ_ＴＭＰとして出力する。 Even in the configuration of the temperature measurement circuit 20 of FIG. 9 in which the PMOS transistor MP2 and the NMOS transistor MN4 operate as inverters, the operation of the temperature measurement circuit 20 is essentially the same as the operation of the temperature measurement circuit 20 of FIG. When the control signal CTRL is activated and the capacitor 22 starts to be discharged due to the off-leakage current of the NMOS transistor MN1, the potential of the node N21 decreases. When the potential of the node N21 becomes lower than the threshold potential of the inverter composed of the PMOS transistor MP2 and the NMOS transistor MN4 (potential at which the output of the inverter is inverted), the node N22 is pulled up to the power supply potential V _DD , and the NMOS The transistor MN3 is turned on. By turning on the NMOS transistor MN3, the potential of the node N21 is rapidly pulled down to the ground potential. Since the potential of the node N21 is rapidly pulled down to the ground potential, the potential of the node N22 is rapidly pulled up to the power supply potential V _DD . The counter 24 outputs a signal indicating a count value corresponding to a time until the potential of the node N22 is pulled up to the power supply potential V _DD after the control signal CTRL is activated as the measured temperature signal _STMP .

図９の温度測定回路２０の構成においても、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３で構成される帰還ループでのフィードバック動作により、ノードＮ２１の電源電位Ｖ_ＤＤから接地電位（Ｌｏｗレベル）への遷移が加速される。したがって、図９の構成によっても、カウンタ２４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる。ここで、図９の温度測定回路２０の構成では、図７の構成とは異なり、ＮＭＯＳトランジスタＭＮ４とＰＭＯＳトランジスタＭＰ２との両方がオンされることによる貫通電流が発生するという問題が発生する。しかしながら、図９の温度測定回路２０の構成でも、図７の構成と同様に、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３で構成される帰還ループでのフィードバック動作に起因する温度測定の精度の向上の効果は得られる。 Also in the configuration of the temperature measurement circuit 20 of FIG. 9, the transition from the power supply potential V _DD of the node N21 to the ground potential (Low level) is accelerated by the feedback operation in the feedback loop composed of the PMOS transistor MP2 and the NMOS transistor MN3. Is done. Therefore, even with the configuration of FIG. 9, the ambiguity of the time when the counting operation of the counter 24 is stopped is reduced, and the accuracy of temperature measurement can be improved. Here, unlike the configuration of FIG. 7, the configuration of the temperature measuring circuit 20 of FIG. 9 has a problem that a through current is generated when both the NMOS transistor MN4 and the PMOS transistor MP2 are turned on. However, in the configuration of the temperature measurement circuit 20 in FIG. 9 as well, the effect of improving the accuracy of temperature measurement due to the feedback operation in the feedback loop formed by the PMOS transistor MP2 and the NMOS transistor MN3 is similar to the configuration in FIG. can get.

図１０は、第２の実施形態の温度測定回路２０の他の変形例を示している。図１０の温度測定回路２０の構成は、図７及び図９の温度測定回路２０の構成とほぼ同一であるが、スイッチ２５が追加的に設けられている点で相違している。スイッチ２５は、接地とノードＮ２２の間に接続されているＮＭＯＳトランジスタＭＮ４のゲートを、ノードＮ２１又はインバータ２３の出力（即ち、制御信号ＣＴＲＬの反転信号／ＣＴＲＬが供給される端子）のいずれかに接続する。ＮＭＯＳトランジスタＭＮ４のゲートの接続先は、外部から供給される選択信号がよって選択されてもよい。その代わりに、スイッチ２５の制御端子に、配線により、ノードＮ２１とインバータ２３の出力のいずれかを選択するための電圧が固定的に供給されてもよい。 FIG. 10 shows another modification of the temperature measurement circuit 20 of the second embodiment. The configuration of the temperature measurement circuit 20 in FIG. 10 is substantially the same as the configuration of the temperature measurement circuit 20 in FIGS. 7 and 9, but is different in that a switch 25 is additionally provided. The switch 25 connects the gate of the NMOS transistor MN4 connected between the ground and the node N22 to either the node N21 or the output of the inverter 23 (that is, the terminal to which the inverted signal / CTRL of the control signal CTRL is supplied). Connecting. The connection destination of the gate of the NMOS transistor MN4 may be selected by a selection signal supplied from the outside. Instead, a voltage for selecting either the node N21 or the output of the inverter 23 may be fixedly supplied to the control terminal of the switch 25 by wiring.

図１０の温度測定回路２０は、ＮＭＯＳトランジスタＭＮ４のゲートがスイッチ２５によってインバータ２３の出力に接続されている場合には、図７の温度測定回路２０と同じ動作を行う。一方、ＮＭＯＳトランジスタＭＮ４のゲートがスイッチ２５によってノードＮ２１に接続されている場合には、図９の温度測定回路２０と同じ動作を行う。 The temperature measurement circuit 20 in FIG. 10 performs the same operation as the temperature measurement circuit 20 in FIG. 7 when the gate of the NMOS transistor MN4 is connected to the output of the inverter 23 by the switch 25. On the other hand, when the gate of the NMOS transistor MN4 is connected to the node N21 by the switch 25, the same operation as the temperature measurement circuit 20 in FIG. 9 is performed.

図１０の温度測定回路２０においても、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３で構成される帰還ループでのフィードバック動作により、ノードＮ２１の電源電位Ｖ_ＤＤから接地電位への遷移が加速される。したがって、図１０の構成によっても、カウンタ２４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる。 Also in the temperature measurement circuit 20 of FIG. 10, the transition from the power supply potential V _DD of the node N21 to the ground potential is accelerated by the feedback operation in the feedback loop composed of the PMOS transistor MP2 and the NMOS transistor MN3. Therefore, even with the configuration of FIG. 10, the indefiniteness of the time at which the counting operation of the counter 24 is stopped is reduced, and the accuracy of temperature measurement can be improved.

（温度測定回路の応用例）
図１１は、上述の温度測定回路１０、２０が適用された半導体装置の構成を示すブロック図である。図１１の半導体装置は、第１の実施形態の温度測定回路１０又は第２の実施形態の温度測定回路２０に加え、電源制御回路３０、電源回路４０、及び、内部回路５０を備えている。ここで、温度測定回路１０又は２０、電源制御回路３０、電源回路４０、及び、内部回路５０は、モノリシックに（即ち、同一の半導体チップに）集積化される。 (Application example of temperature measurement circuit)
FIG. 11 is a block diagram illustrating a configuration of a semiconductor device to which the above-described temperature measurement circuits 10 and 20 are applied. The semiconductor device of FIG. 11 includes a power supply control circuit 30, a power supply circuit 40, and an internal circuit 50 in addition to the temperature measurement circuit 10 of the first embodiment or the temperature measurement circuit 20 of the second embodiment. Here, the temperature measuring circuit 10 or 20, the power supply control circuit 30, the power supply circuit 40, and the internal circuit 50 are monolithically integrated (that is, on the same semiconductor chip).

図１１の半導体装置では、温度測定回路１０又は２０によって計測された温度が、内部回路５０に供給される内部電源電圧Ｖ_ＤＤ ^ＩＮＴの制御に使用される。詳細には、電源制御回路３０は、温度測定回路１０又は２０に供給される制御信号ＣＴＲＬを生成し、更に、測定温度信号Ｓ_ＴＭＰに示された温度に応答して電源回路４０を制御する制御信号Ｓ_ＣＴＲＬを生成する。電源回路４０は、制御信号Ｓ_ＣＴＲＬに応答して、内部回路５０に供給される内部電源電圧Ｖ_ＤＤ ^ＩＮＴを制御する。内部回路５０は、内部電源電圧Ｖ_ＤＤ ^ＩＮＴで動作する。例えば、温度測定回路１０又は２０によって測定された温度が高い場合には、内部電源電圧Ｖ_ＤＤ ^ＩＮＴを低下し、これにより、内部回路５０の発熱を抑制する。これにより、電流増加による内部電位の降下や、内部スキュー変動によるデータの誤ラッチを抑制することができる。一方、温度測定回路１０又は２０によって測定された温度が低い場合には、内部電源電圧Ｖ_ＤＤ ^ＩＮＴを上昇させ、内部回路５０の動作速度を速くすることができる。 In the semiconductor device of FIG. 11, the temperature measured by the temperature measurement circuit 10 or 20 is used to control the internal power supply voltage V _DD ^INT supplied to the internal circuit 50. Specifically, the power supply control circuit 30 generates a control signal CTRL supplied to the temperature measurement circuit 10 or 20, and further controls the power supply circuit 40 in response to the temperature indicated by the measurement temperature signal _STMP. A signal S _CTRL is generated. The power supply circuit 40 controls the internal power supply voltage V _DD ^INT supplied to the internal circuit 50 in response to the control signal S _CTRL . The internal circuit 50 operates with the internal power supply voltage V _DD ^INT . For example, when the temperature measured by the temperature measurement circuit 10 or 20 is high, the internal power supply voltage V _DD ^INT is lowered, thereby suppressing the heat generation of the internal circuit 50. As a result, a drop in internal potential due to an increase in current and erroneous latching of data due to internal skew fluctuations can be suppressed. On the other hand, when the temperature measured by the temperature measurement circuit 10 or 20 is low, the internal power supply voltage V _DD ^INT can be increased, and the operation speed of the internal circuit 50 can be increased.

なお、本実施形態では、温度測定回路２０の温度に依存する電流を生成するための電流源としてオフトランジスタ（即ち、ＮＭＯＳトランジスタＭＮ１）が使用されているが、他の素子が用いられてもよい。例えば、オフトランジスタの代わりに、逆方向に接続されたダイオードを用いてもよい。 In the present embodiment, the off transistor (that is, the NMOS transistor MN1) is used as a current source for generating a temperature-dependent current of the temperature measurement circuit 20, but other elements may be used. . For example, a diode connected in the reverse direction may be used instead of the off transistor.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

１０：温度測定回路
１１：スイッチ
１２：キャパシタ
１３：インバータ
１４：カウンタ
１５：スイッチ
２０：温度測定回路
２１：スイッチ
２２：キャパシタ
２３：インバータ
２４：カウンタ
２５：スイッチ
３０：電源制御回路
４０：電源回路
５０：内部回路
ＣＬＫ：クロック信号
ＣＴＲＬ：制御信号
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４：ＮＭＯＳトランジスタ
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４：ＰＭＯＳトランジスタ
Ｎ１１、Ｎ１２、Ｎ１３、Ｎ２１、Ｎ２２：ノード
Ｖ_ＤＤ：電源（電源電位）
Ｓ_ＴＭＰ：測定温度信号
Ｓ_ＣＴＲＬ：制御信号
Ｖ_ＤＤ ^ＩＮＴ：内部電源電圧
２００：温度測定回路
２０１：ＰＭＯＳトランジスタ
２０２：キャパシタ
２０３：ノード
２０４：インバータ
２０５：インバータ
２０６：ノード
２０７：カウンタ
２０８：スイッチ 10: Temperature measurement circuit 11: Switch 12: Capacitor 13: Inverter 14: Counter 15: Switch 20: Temperature measurement circuit 21: Switch 22: Capacitor 23: Inverter 24: Counter 25: Switch 30: Power supply control circuit 40: Power supply circuit 50 : Internal circuit CLK: Clock signal CTRL: Control signals MN1, MN2, MN3, MN4: NMOS transistors MP1, MP2, MP3, MP4: PMOS transistors N11, N12, N13, N21, N22: Node V _DD : Power supply (power supply potential)
S _TMP : Measurement temperature signal S _CTRL : Control signal V _DD ^INT : Internal power supply voltage 200: Temperature measurement circuit 201: PMOS transistor 202: Capacitor 203: Node 204: Inverter 205: Inverter 206: Node 207: Counter 208: Switch

Claims

With temperature measurement circuit,
The temperature measurement circuit includes:
A current generating element that generates a sensing current that flows into or is drawn from the first node, the current configured to have a current level corresponding to the temperature of the current generating element A generating element;
A capacitive element having one end connected to the first node;
A feedback loop that provides feedback to the first node to amplify a change in potential of the first node;
A semiconductor device comprising: a detection unit that generates a measurement temperature signal corresponding to the temperature in response to the potential of the first node.

The semiconductor device according to claim 1,
The feedback loop is
A first conductivity type first MOS transistor having a gate connected to the first node and a drain connected to the second node;
A semiconductor device comprising: a second MOS transistor of a second conductivity type opposite to the first conductivity type, wherein a gate is connected to the second node and a drain is connected to the first node.

The semiconductor device according to claim 2,
The gate of the MOS transistor having the second conductivity type is not connected to the first node. Semiconductor device.

The semiconductor device according to claim 3,
A third MOS transistor for precharging the second node;
The precharge MOS transistor is the second conductivity type MOS transistor;
The precharge MOS transistor is supplied with a control signal for controlling temperature measurement by the temperature measurement circuit, and stops precharging in response to the start of the temperature measurement.

The semiconductor device according to claim 2, wherein
The first conductivity type is N-type;
The second conductivity type is P-type;
The source of the first MOS transistor is connected to ground;
A semiconductor device in which a source of the second MOS transistor is connected to a power source.

The semiconductor device according to claim 2, wherein
The first conductivity type is P-type;
The second conductivity type is N-type;
A source of the first MOS transistor is connected to a power source;
A semiconductor device, wherein a source of the second MOS transistor is connected to a ground.

A semiconductor device according to claim 2 or 3,
Furthermore,
A first precharge circuit unit for precharging the first node;
A second precharge circuit unit for precharging the second node;
With
The first and second precharge circuit units stop precharging in response to the start of temperature measurement by the temperature measurement circuit,
The detection unit includes a counter that starts counting in response to the stop of the temperature measurement start and stops the counter in response to the potential of the second node, thereby generating the current level measurement signal. apparatus.

A semiconductor device according to claim 1,
A semiconductor device, wherein the current generating element includes an off transistor which is the MOS transistor having the second conductivity type and having a gate connected to a source.

With temperature measurement circuit,
The temperature measurement circuit includes:
A current generating element that generates a sensing current that flows into or is drawn from the first node, the current configured to have a current level corresponding to the temperature of the current generating element A generating element;
A capacitive element having one end connected to the first node;
A first conductivity type first MOS transistor having a gate connected to the first node and a drain connected to the second node;
A second MOS transistor having a second conductivity type opposite to the first conductivity type and having a gate connected to the second node and a drain connected to the first node;
A semiconductor device comprising: a detection unit that generates a measurement temperature signal corresponding to the temperature in response to the potential of the second node.

The semiconductor device according to claim 9,
The gate of the second conductivity type MOS transistor is not connected to the first node. Semiconductor device.

The semiconductor device according to claim 10,
A third MOS transistor for precharging the second node;
The precharge MOS transistor is the second conductivity type MOS transistor;
The precharge MOS transistor is supplied with a control signal for controlling temperature measurement by the temperature measurement circuit, and stops precharging in response to the start of the temperature measurement.

A semiconductor device according to claim 1,
Furthermore,
Internal circuitry,
A power supply circuit for supplying an internal power supply voltage to the internal circuit;
A semiconductor device comprising: a power supply control circuit for supplying a control signal for controlling the internal power supply voltage to the power supply circuit in response to the measured temperature signal.