JP7337742B2 - Capacitance detection circuit, input device - Google Patents

Capacitance detection circuit, input device Download PDF

Info

Publication number
JP7337742B2
JP7337742B2 JP2020057688A JP2020057688A JP7337742B2 JP 7337742 B2 JP7337742 B2 JP 7337742B2 JP 2020057688 A JP2020057688 A JP 2020057688A JP 2020057688 A JP2020057688 A JP 2020057688A JP 7337742 B2 JP7337742 B2 JP 7337742B2
Authority
JP
Japan
Prior art keywords
detection circuit
capacitance
capacitance detection
temperature
reference capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020057688A
Other languages
Japanese (ja)
Other versions
JP2021157547A (en
Inventor
雄二 嶋田
太郎 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020057688A priority Critical patent/JP7337742B2/en
Publication of JP2021157547A publication Critical patent/JP2021157547A/en
Application granted granted Critical
Publication of JP7337742B2 publication Critical patent/JP7337742B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、静電容量の検出回路に関する。 The present invention relates to a capacitance detection circuit.

近年のコンピュータやスマートホン、タブレット端末、ポータブルオーディオ機器などの電子機器には、ユーザインタフェースとして、タッチ式の入力装置が搭載される。タッチ式の入力装置としては、タッチパッド、ポインティングデバイスなどが知られており、指やスタイラスを接触あるいは近接することにより様々な入力が可能となっている。 Electronic devices such as computers, smart phones, tablet terminals, and portable audio devices in recent years are equipped with touch-type input devices as user interfaces. Touch pads, pointing devices, and the like are known as touch-type input devices, and various inputs are possible by touching or bringing a finger or a stylus into contact with the touch input device.

タッチ式入力装置は大きく、抵抗膜方式と静電容量方式に分類される。静電容量方式は、ユーザ入力に応じて、複数のセンサ電極が形成する静電容量(以下、単に容量ともいう)の変化を電気信号に変換することにより、ユーザ入力の有無、座標を検出する。 Touch-type input devices are broadly classified into resistive type and capacitive type. In the capacitive method, the presence or absence of user input and coordinates are detected by converting changes in capacitance (hereinafter simply referred to as capacitance) formed by a plurality of sensor electrodes into electrical signals in response to user input. .

静電容量検出方法は大きく、自己容量(Self Capacitance)方式と、相互容量(Mutual Capacitance)方式に分けられる。自己容量方式は非常に高感度であり、タッチのみでなく指の近接を検出可能であるが、水滴の付着をタッチと区別できず、また2点タッチを検出できないという問題がある。一方、相互容量方式は、2点タッチ(あるいはそれ以上のマルチタッチ)を検出可能であり、水滴の影響を受けにくいという利点がある。したがって、用途によって、自己容量方式と相互容量方式が選択され、あるいは両方式が併用される。 Capacitance detection methods are broadly classified into a self-capacitance method and a mutual capacitance method. The self-capacitance method has a very high sensitivity and can detect not only a touch but also the proximity of a finger. On the other hand, the mutual capacitance method has the advantage of being able to detect two-point touches (or more multi-touches) and being less susceptible to water droplets. Therefore, depending on the application, either the self-capacitance method or the mutual capacitance method is selected, or both methods are used.

特開2015-11558号公報JP 2015-11558 A

センサ電極が形成される薄膜は、温度の影響を受けて膨張、収縮する。これにより、センサ電極が形成する静電容量は、温度に応じて変化する。温度による静電容量の変化が大きいと、タッチや近接による静電容量の変化と区別することができず、誤検出の要因となる。 A thin film on which a sensor electrode is formed expands and contracts under the influence of temperature. As a result, the capacitance formed by the sensor electrodes changes according to the temperature. If the change in capacitance due to temperature is large, it cannot be distinguished from the change in capacitance due to touch or proximity, which causes erroneous detection.

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、温度を検出可能な容量検出回路の提供にある。 The present invention has been made in such circumstances, and one exemplary object of some aspects thereof is to provide a capacitive detection circuit capable of detecting temperature.

本発明のある態様の容量検出回路は、センサ電極の静電容量を検出する容量検出回路であって、センサ電極が接続されるセンスピンと、基準キャパシタを含み、基準キャパシタとセンサ電極の間で電荷を転送することにより、静電容量を電圧信号に変換するとともに、基準キャパシタおよびセンサ電極の一方である被リーク素子と接続されるリーク経路を含むアナログフロントエンド回路と、アナログフロントエンド回路の出力信号をデジタル値に変換するA/Dコンバータと、A/Dコンバータの出力にもとづいて、温度を検出する温度検出部と、を備える。 A capacitance detection circuit according to one aspect of the present invention is a capacitance detection circuit that detects the capacitance of a sensor electrode, and includes a sense pin to which the sensor electrode is connected, and a reference capacitor. an analog front-end circuit including a leak path connected to the leaked element, which is one of the reference capacitor and the sensor electrode, and the output signal of the analog front-end circuit. into a digital value, and a temperature detection unit that detects temperature based on the output of the A/D converter.

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。 Arbitrary combinations of the above constituent elements, or conversions of expressions of the present invention between methods, devices, etc. are also effective as aspects of the present invention.

本発明によれば、温度センサを用いずに温度を検出できる。 According to the present invention, temperature can be detected without using a temperature sensor.

実施の形態に係る容量検出回路を備えるタッチ式入力装置のブロック図である。1 is a block diagram of a touch-type input device including a capacitive detection circuit according to an embodiment; FIG. 図2(a)~(e)は、リーク経路の構成例を示す回路図である。FIGS. 2A to 2E are circuit diagrams showing configuration examples of leak paths. リーク電流の温度依存性を示す図である。FIG. 4 is a diagram showing temperature dependence of leakage current; 実施例1に係る容量検出回路の回路図である。1 is a circuit diagram of a capacitance detection circuit according to Example 1; FIG. 図5(a)、(b)は、図4のアナログフロントエンド回路の動作を説明する図である。5A and 5B are diagrams for explaining the operation of the analog front-end circuit of FIG. 4. FIG. 図4の容量検出回路の動作を説明する図である。5 is a diagram for explaining the operation of the capacitance detection circuit of FIG. 4; FIG. 図7(a)、(b)は、実施例2に係る容量検出回路の動作を説明する図である。7A and 7B are diagrams for explaining the operation of the capacitance detection circuit according to the second embodiment. 実施例3に係る容量検出回路の回路図である。FIG. 11 is a circuit diagram of a capacitance detection circuit according to Example 3; 図9(a)、(b)は、実施例4に係る容量検出回路の動作を説明する図である。9A and 9B are diagrams for explaining the operation of the capacitance detection circuit according to the fourth embodiment. 実施例5に係る容量検出回路の回路図である。FIG. 11 is a circuit diagram of a capacitance detection circuit according to Example 5; 図11(a)~(f)は、第1フェーズ~第6フェーズにおけるアナログフロントエンド回路の等価回路図である。11A to 11F are equivalent circuit diagrams of analog front-end circuits in the first to sixth phases. アナログフロントエンド回路の基本動作を示す波形図である。FIG. 4 is a waveform diagram showing basic operation of the analog front-end circuit; 図13(a)、(b)は、図10の容量検出回路の温度検出を説明する図である。13A and 13B are diagrams for explaining temperature detection by the capacitance detection circuit of FIG. 10. FIG. 実施例6に係る容量検出回路の動作波形図である。FIG. 12 is an operation waveform diagram of the capacitance detection circuit according to Example 6; 図15(a)~(c)は、容量検出回路の動作シーケンスを示す図である。15A to 15C are diagrams showing the operation sequence of the capacitance detection circuit.

(実施の形態の概要)
一実施の形態に係る容量検出回路は、センサ電極の静電容量を検出する。容量検出回路は、センサ電極が接続されるセンスピンと、アナログフロントエンド回路と、A/Dコンバータと、温度検出部と、を備える。アナログフロントエンド回路は、基準キャパシタを含み、基準キャパシタとセンサ電極の間で電荷を転送することにより、静電容量を電圧信号に変換する。このアナログフロントエンド回路は、基準キャパシタおよびセンサ電極の一方である被リーク素子と接続されるリーク経路を含むアナログフロントエンド回路と、アナログフロントエンド回路の出力信号をデジタル値に変換するA/Dコンバータと、A/Dコンバータの出力にもとづいて、温度を検出する温度検出部と、を備える。
(Overview of Embodiment)
A capacitance detection circuit according to one embodiment detects the capacitance of a sensor electrode. The capacitance detection circuit includes a sense pin to which a sensor electrode is connected, an analog front end circuit, an A/D converter, and a temperature detection section. The analog front-end circuit includes a reference capacitor and converts the capacitance to a voltage signal by transferring charge between the reference capacitor and the sensor electrode. This analog front-end circuit includes an analog front-end circuit including a leak path connected to a leaked element that is one of the reference capacitor and the sensor electrode, and an A/D converter that converts the output signal of the analog front-end circuit into a digital value. and a temperature detection unit that detects temperature based on the output of the A/D converter.

リーク経路のインピーダンスやそれに流れるリーク電流は、温度依存性を有する。アナログフロントエンド回路によるセンシング期間またはそれとは別の温度検出期間に、被リーク素子がハイインピーダンスとなるハイインピーダンス期間を設け、リーク経路を介して、被リーク素子の電荷を放電させる。そうすると、リーク電流に応じて、被リーク素子(基準キャパシタまたはセンサ電極)の電荷量が変化し、A/Dコンバータの出力に反映される。被リーク素子の電荷量の変化は、温度依存性を有するから、温度検出部は、A/Dコンバータの出力にもとづいて、温度を検出できる。なお、「温度を検出する」とは、(i)絶対温度を検出する場合、(ii)現在の温度が所定のしきい値より高いか低いかを判定すること、(iii)現在の温度が動作開始時の温度から上昇しているか、低下しているかを判定すること、などを含み、広く、温度に関する情報を取得することを意味する。 The impedance of the leakage path and the leakage current flowing through it have temperature dependence. A high impedance period in which the leaked element becomes high impedance is provided in the sensing period by the analog front-end circuit or a different temperature detection period, and the charge of the leaked element is discharged through the leak path. Then, the charge amount of the leaked element (reference capacitor or sensor electrode) changes according to the leak current, and is reflected in the output of the A/D converter. Since the change in the charge amount of the leaked element has temperature dependence, the temperature detection section can detect the temperature based on the output of the A/D converter. Note that "detecting the temperature" means (i) detecting the absolute temperature, (ii) determining whether the current temperature is higher or lower than a predetermined threshold, and (iii) determining whether the current temperature is It includes determining whether the temperature has increased or decreased from the temperature at the start of operation, and broadly means obtaining information about the temperature.

温度検出部は、アナログフロントエンド回路を異なる周波数で動作させたときのA/Dコンバータの出力の変化にもとづいて温度を検出してもよい。速い周波数で動作させると、リークの影響が小さくなり、遅い周波数で動作させると、リークの影響が大きくなる。一方で、タッチや近接は、動作周波数によらずに検出される。したがって2つの周波数で動作させて得られるA/Dコンバータの2つの出力の変化を監視することで、温度を検出できる。 The temperature detector may detect temperature based on changes in the output of the A/D converter when the analog front end circuit is operated at different frequencies. Operating at a faster frequency reduces the effect of leakage, and operating at a slower frequency increases the effect of leakage. On the other hand, touch and proximity are detected regardless of the operating frequency. Therefore, the temperature can be detected by monitoring changes in the two outputs of the A/D converter obtained by operating at two frequencies.

被リーク素子は基準キャパシタであってもよい。この場合において、温度検出部は、所定時間にわたり基準キャパシタをハイインピーダンス状態とし、その後のA/Dコンバータの出力にもとづいて温度を検出してもよい。A/Dコンバータの出力は、所定時間での電荷のリーク量の情報を含み、したがって温度の情報を含む。 The leaked element may be a reference capacitor. In this case, the temperature detector may keep the reference capacitor in the high impedance state for a predetermined time, and then detect the temperature based on the output of the A/D converter. The output of the A/D converter contains information on the amount of charge leaked at a given time, and thus temperature information.

リーク経路は、基準キャパシタと並列に接続されてもよい。 A leakage path may be connected in parallel with the reference capacitor.

リーク経路は、センサ電極と接地間に設けられてもよい。 A leak path may be provided between the sensor electrode and ground.

リーク経路は抵抗を含んでもよい。リーク経路はダイオードを含んでもよい。リーク経路は、トランジスタを含んでもよい。 A leak path may include a resistor. A leakage path may include a diode. A leakage path may include a transistor.

容量検出回路は、ひとつの半導体集積回路上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。 The capacitance detection circuit may be monolithically integrated on one semiconductor integrated circuit. "Integrated integration" includes cases in which all circuit components are formed on a semiconductor substrate and cases in which the main components of a circuit are integrated. A resistor, capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuits on one chip, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.

(実施の形態)
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(Embodiment)
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent constituent elements, members, and processes shown in each drawing are denoted by the same reference numerals, and duplication of description will be omitted as appropriate. Moreover, the embodiments are illustrative rather than limiting the invention, and not all features and combinations thereof described in the embodiments are necessarily essential to the invention.

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In this specification, "a state in which member A is connected to member B" refers to a case in which member A and member B are physically directly connected, or a case in which member A and member B are electrically connected to each other. It also includes the case of being indirectly connected via other members that do not substantially affect the connected state or impair the functions and effects achieved by their combination.

同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 Similarly, "the state in which member C is provided between member A and member B" refers to the case where member A and member C or member B and member C are directly connected, as well as the case where they are electrically connected. It also includes the case of being indirectly connected through other members that do not substantially affect the physical connection state or impair the functions and effects achieved by their combination.

図1は、実施の形態に係る容量検出回路200を備えるタッチ式入力装置100のブロック図である。タッチ式入力装置100は、パネル110および容量検出回路200を備える。タッチ式入力装置100は、ユーザの指2(あるいはスタイラス)によるタッチ操作を検出するユーザインタフェースである。 FIG. 1 is a block diagram of a touch-type input device 100 including a capacitive detection circuit 200 according to an embodiment. The touch-type input device 100 comprises a panel 110 and a capacitive detection circuit 200 . A touch-type input device 100 is a user interface that detects a touch operation by a user's finger 2 (or a stylus).

パネル110は、タッチパネルあるいはスイッチパネルであり、ひとつ、あるいは複数のセンサ電極SEを含む。 Panel 110 is a touch panel or switch panel and includes one or more sensor electrodes SE.

ホストプロセッサ120は、タッチ式入力装置100が搭載される機器、装置、システムを統合的に制御する。容量検出回路200は、各センサ電極SEの静電容量を検出し、ホストプロセッサ120に伝送する。なお、容量検出回路200は、検出した静電容量Csをしきい値と比較することにより、タッチの有無を検出し、タッチの有無をホストプロセッサ120に送信してもよい。 The host processor 120 comprehensively controls devices, devices, and systems in which the touch-type input device 100 is mounted. Capacitance detection circuit 200 detects the capacitance of each sensor electrode SE and transmits it to host processor 120 . Note that the capacitance detection circuit 200 may detect the presence or absence of a touch by comparing the detected electrostatic capacitance Cs with a threshold value, and transmit the presence or absence of the touch to the host processor 120 .

容量検出回路200は、センスピンSNS、アナログフロントエンド回路210、A/Dコンバータ220、インタフェース回路230、コントローラ240を備える。図1には、1個のセンサ電極SEに対応する1チャンネル分の回路構成が示される。複数のセンサ電極SEの容量を検出可能な容量検出回路200は、複数のセンスピンSNSと、複数のセンスピンに対応する複数のアナログフロントエンド回路210を備える。A/Dコンバータ220はチャンネルごとに設けてもよいし、複数チャンネルで共有してもよい。 The capacitance detection circuit 200 includes a sense pin SNS, an analog front end circuit 210, an A/D converter 220, an interface circuit 230 and a controller 240. FIG. 1 shows a circuit configuration for one channel corresponding to one sensor electrode SE. A capacitance detection circuit 200 capable of detecting capacitances of a plurality of sensor electrodes SE includes a plurality of sense pins SNS and a plurality of analog front end circuits 210 corresponding to the plurality of sense pins. The A/D converter 220 may be provided for each channel or may be shared by multiple channels.

センスピンSNSには、センサ電極SEが接続される。アナログフロントエンド回路210は、センサ電極SEが形成する静電容量Csを電圧信号Vsに変換するC/V変換回路である。 A sensor electrode SE is connected to the sense pin SNS. The analog front end circuit 210 is a C/V conversion circuit that converts the electrostatic capacitance Cs formed by the sensor electrode SE into a voltage signal Vs.

アナログフロントエンド回路210は、基準キャパシタCrとスイッチ群211を含む。コントローラ240は、スイッチ群211を制御して、センサ電極SEと基準キャパシタCrの間で電荷を転送することにより、センサ電極SEの静電容量Csを検出する。 Analog front end circuit 210 includes reference capacitor Cr and switch group 211 . The controller 240 detects the capacitance Cs of the sensor electrode SE by controlling the switch group 211 to transfer charge between the sensor electrode SE and the reference capacitor Cr.

アナログフロントエンド回路210は、充電フェーズ、転送フェーズ、サンプリングフェーズの3状態で動作してもよい。充電フェーズでは、静電容量Csまたは基準キャパシタCrの少なくとも一方が、既知の電圧で充電される。続く転送フェーズでは、静電容量Csと基準キャパシタCrを接続して、それらの間で電荷を転送する。その結果、基準キャパシタCrには、静電容量Csに応じた電荷量が蓄えられる。サンプリングフェーズでは、基準キャパシタCrの電荷量にもとづく電圧信号Vsを、後段のA/Dコンバータ220に供給する。なおスイッチ群211の構成は特に限定されず、さまざまなバリエーションが考えられる。 The analog front-end circuit 210 may operate in three states: charge phase, transfer phase, and sampling phase. During the charging phase, at least one of the capacitance Cs or the reference capacitor Cr is charged with a known voltage. The subsequent transfer phase connects the capacitance Cs and the reference capacitor Cr to transfer charge between them. As a result, a charge amount corresponding to the capacitance Cs is stored in the reference capacitor Cr. In the sampling phase, a voltage signal Vs based on the charge amount of the reference capacitor Cr is supplied to the A/D converter 220 in the subsequent stage. The configuration of the switch group 211 is not particularly limited, and various variations are conceivable.

A/Dコンバータ220は、電圧信号Vsをデジタル信号Dsに変換する。インタフェース回路230は、デジタル信号Dsをホストプロセッサ120に送信する。 A/D converter 220 converts voltage signal Vs into digital signal Ds. Interface circuit 230 transmits digital signal Ds to host processor 120 .

続いて容量検出回路200の温度検出機能について説明する。温度検出に関連して、アナログフロントエンド回路210は、基準キャパシタCrまたはセンサ電極SEの一方である被リーク素子と接続されるリーク経路260を含む。図1では、被リーク素子は基準キャパシタCrであり、リーク経路260は、基準キャパシタCrと並列に接続されている。被リーク素子である基準キャパシタCrの電荷は、リーク経路260に流れるリーク電流ILEAKによって放電される。 Next, the temperature detection function of the capacitance detection circuit 200 will be described. In connection with temperature sensing, the analog front-end circuit 210 includes a leakage path 260 that connects with the leaked element, which is one of the reference capacitor Cr or the sensor electrode SE. In FIG. 1, the leaked element is the reference capacitor Cr, and the leak path 260 is connected in parallel with the reference capacitor Cr. The charge in reference capacitor Cr, which is a leaked element, is discharged by leak current I LEAK flowing through leak path 260 .

リーク電流ILEAKは、トランジスタ素子のサブスレッショルドリーク電流、ゲートリーク電流、ジャンクションリーク電流などを利用することができ、あるいはPN接合(ダイオード)の逆電流を用いてもよい。あるいは抵抗値が大きな抵抗素子に流れる電流をリーク電流ILEAKとして用いてもよい。 The leakage current I LEAK can be a sub-threshold leakage current, a gate leakage current, a junction leakage current, or the like of a transistor element, or a reverse current of a PN junction (diode). Alternatively, a current flowing through a resistive element having a large resistance value may be used as the leak current ILEAK .

図2(a)~(e)は、リーク経路260の構成例を示す回路図である。図2(a)のリーク経路260は抵抗を含む。図2(b)のリーク経路260は、ダイオードD1を含む。図2(c)のリーク経路260は、逆直列接続されたダイオードD1,D2を含む。図2(d)のリーク経路260はFET(Field Effect Transistor)を含む。FETに代えてバイポーラトランジスタを用いることもできる。図2(e)のリーク経路260はCMOSインバータを含む。リーク経路260は、図2(a)~(e)の構成の組み合わせであってもよい。 2A to 2E are circuit diagrams showing configuration examples of the leak path 260. FIG. Leakage path 260 in FIG. 2(a) includes a resistor. Leakage path 260 in FIG. 2(b) includes diode D1. Leakage path 260 in FIG. 2(c) includes anti-series diodes D1 and D2. A leak path 260 in FIG. 2(d) includes a FET (Field Effect Transistor). A bipolar transistor can also be used in place of the FET. Leakage path 260 in FIG. 2(e) includes a CMOS inverter. Leak path 260 may be a combination of the configurations of FIGS. 2(a)-(e).

図3は、リーク電流の温度依存性を示す図である。リーク電流は、温度依存性を有する。リーク経路260の構成によって、温度係数の極性(正負)を選択的に設計することができる。たとえば抵抗素子を利用する場合、温度が高いほどインピーダンスが増加するから、リーク電流ILEAKは負の温度係数を有する。サブスレッショルドリーク電流を利用する場合、高温ほどリーク電流は増大し、したがって正の温度係数を有する。 FIG. 3 is a diagram showing the temperature dependence of leakage current. Leakage current has temperature dependence. The polarity (positive or negative) of the temperature coefficient can be selectively designed by the configuration of the leakage path 260 . For example, when using a resistive element, the leakage current ILEAK has a negative temperature coefficient because the higher the temperature, the higher the impedance. When using sub-threshold leakage current, the higher the temperature, the higher the leakage current, thus having a positive temperature coefficient.

コントローラ240は、温度検出部242を含む。温度検出部242は、A/Dコンバータ220の出力にもとづいて、温度を検出する。 Controller 240 includes a temperature detector 242 . Temperature detector 242 detects the temperature based on the output of A/D converter 220 .

以上が容量検出回路200の構成である。続いて容量検出回路200における温度検出処理を説明する。 The above is the configuration of the capacitance detection circuit 200 . Next, temperature detection processing in the capacitance detection circuit 200 will be described.

上述のように、リーク経路260に流れるリーク電流ILEAKは、温度依存性を有する。アナログフロントエンド回路210によるセンシング期間またはそれとは別の温度検出期間に、被リーク素子がハイインピーダンスとなるハイインピーダンス期間を設け、リーク経路260を介して、被リーク素子の電荷を放電させる。そうすると、リーク電流ILEAKに応じて、被リーク素子の電荷量が変化し、A/Dコンバータ220の出力に反映される。被リーク素子の電荷量の変化は、温度依存性を有するから、温度検出部242は、A/Dコンバータ220の出力Dsにもとづいて、温度情報を取得できる。 As described above, the leakage current I LEAK flowing through leakage path 260 has temperature dependence. A high impedance period is provided during the sensing period by the analog front-end circuit 210 or during the temperature detection period, in which the leaked element becomes high impedance, and the leaked element is discharged through the leak path 260 . Then, the charge amount of the leaked element changes according to the leak current I LEAK and is reflected in the output of the A/D converter 220 . Since the change in the charge amount of the leaked element has temperature dependence, the temperature detection section 242 can acquire the temperature information based on the output Ds of the A/D converter 220 .

以上が容量検出回路200の基本構成および動作である。 The above is the basic configuration and operation of the capacitance detection circuit 200 .

本発明は、図1のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。 The present invention extends to various apparatus and methods grasped as the block diagram and circuit diagram of FIG. 1 or derived from the above description, and is not limited to any particular configuration. Hereinafter, more specific configuration examples and embodiments will be described not for narrowing the scope of the present invention, but for helping to understand the essence and operation of the invention and clarifying them.

(実施例1)
図4は、実施例1に係る容量検出回路200Aの回路図である。スイッチ群211Aは、スイッチSW11~SW14を含む。
(Example 1)
FIG. 4 is a circuit diagram of the capacitance detection circuit 200A according to the first embodiment. The switch group 211A includes switches SW11 to SW14.

コントローラ240は、スイッチ群211を構成するスイッチSW11~SW14を制御する。具体的には、コントローラ240は、アナログフロントエンド回路210Aの状態を、充電フェーズφ、転送フェーズφ、サンプリングフェーズφの3状態で切り替える。 The controller 240 controls the switches SW11 to SW14 forming the switch group 211. FIG. Specifically, the controller 240 switches the state of the analog front-end circuit 210A among three states of charging phase φ 1 , transfer phase φ 2 and sampling phase φ 3 .

・充電フェーズφ
SW11、SW13がオン、SW12、SW14がオフ
・Charging phase φ 1
SW11 and SW13 are ON, SW12 and SW14 are OFF

充電フェーズφにおいて、スイッチSW11がオンとなり、センサ電極SEが形成する静電容量Csが、ハイレベル電圧、すなわち電源電圧VDDで充電される。静電容量Csの電荷量Qsは、Qs=VDD×Csである。またスイッチSW13がオンとなり、基準キャパシタCrの電荷Qrがゼロとなる。 In the charging phase φ1 , the switch SW11 is turned on, and the electrostatic capacitance Cs formed by the sensor electrode SE is charged with the high level voltage, that is, the power supply voltage VDD . A charge amount Qs of the capacitance Cs is Qs=V DD ×Cs. Also, the switch SW13 is turned on, and the charge Qr of the reference capacitor Cr becomes zero.

・転送フェーズφ
SW12がオン、SW11、SW13、SW14がオフ
・Transfer phase φ 2
SW12 is on, SW11, SW13, and SW14 are off

転送フェーズφにおいて、スイッチSW12がオンとなり、静電容量Csと基準キャパシタCrの間で電荷の移動が発生する。リーク経路260の影響が無視できる場合、電荷移動前後の電荷保存則から以下の式が成り立つ。
DD×Cs=Vr・(Cs+Cr)
Vsは電荷転送完了後の基準キャパシタCrに発生する電圧である。したがって、電圧Vrは、以下の式で与えられる。
Vr=VDD×Cs/(Cs+Cr)
In the transfer phase φ2 , the switch SW12 is turned on and charge transfer occurs between the capacitance Cs and the reference capacitor Cr. If the influence of the leak path 260 can be ignored, the following equation holds from the charge conservation law before and after charge transfer.
V DD ×Cs=Vr.(Cs+Cr)
Vs is the voltage generated in the reference capacitor Cr after charge transfer is completed. Therefore, voltage Vr is given by the following equation.
Vr= VDD ×Cs/(Cs+Cr)

・サンプリングフェーズφ
SW14がオン、SW11~SW13がオフ
・Sampling phase φ 3
SW14 is on, SW11 to SW13 are off

サンプリングフェーズφにおいて、基準キャパシタCrに発生する電圧Vrが、電圧信号Vsとして後段のA/Dコンバータ220に供給される。 In the sampling phase φ3 , the voltage Vr generated in the reference capacitor Cr is supplied to the subsequent A/D converter 220 as the voltage signal Vs.

この構成において、転送フェーズφの長さを長くすると、リーク経路260によるリーク電流ILEAKによって、基準キャパシタCrおよび静電容量Csの電荷を放電することができる。 In this configuration, if the length of the transfer phase φ2 is lengthened, the leak current I LEAK through the leak path 260 can discharge the charges in the reference capacitor Cr and the capacitance Cs.

コントローラ240は、アナログフロントエンド回路210Aの動作周波数を、異なる周波数f,fで切替可能である。温度検出部242は、2つの周波数f,fで動作させたときに得られるA/Dコンバータ220の出力Dsの変化にもとづいて温度を検出する。 The controller 240 can switch the operating frequency of the analog front-end circuit 210A between different frequencies f H and f L . Temperature detector 242 detects temperature based on changes in output Ds of A/D converter 220 obtained when operating at two frequencies f H and f L .

図5(a)、(b)は、図4のアナログフロントエンド回路210Aの動作を説明する図である。図5(a)は速い周波数fにおける動作を示し、図5(b)は遅い周波数fにおける動作を示す。 5A and 5B are diagrams for explaining the operation of the analog front-end circuit 210A of FIG. 4. FIG. FIG. 5(a) shows operation at a fast frequency fH and FIG. 5(b) shows operation at a slow frequency fL .

転送フェーズφにおいて、基準キャパシタCrの電圧Vrは、リーク電流ILEAKに応じた傾きで低下していく。図5(a)に示すように、アナログフロントエンド回路210Aの動作周波数が高いと、転送フェーズφの長さが短いため、リーク電流ILEAKの影響が小さくなり、リーク電流ILEAKの影響が小さいデジタル信号Dsが生成される。図5(b)に示すように、アナログフロントエンド回路210Aの動作周波数を低下させると、転送フェーズφの長さが長くなるため、リーク電流ILEAKの影響が顕著となり、リーク電流ILEAKの影響が大きいデジタル信号Dsが生成される。 In the transfer phase φ2 , the voltage Vr of the reference capacitor Cr decreases with a slope corresponding to the leakage current ILEAK . As shown in FIG. 5(a), when the operating frequency of the analog front-end circuit 210A is high, the length of the transfer phase φ2 is short, so the influence of the leakage current I LEAK becomes small, and the influence of the leakage current I LEAK becomes small. A small digital signal Ds is generated. As shown in FIG. 5(b), when the operating frequency of the analog front-end circuit 210A is lowered, the length of the transfer phase φ2 becomes longer. A highly influential digital signal Ds is generated.

図6は、図4の容量検出回路200Aの動作を説明する図である。速い周波数fで動作させると、非タッチ状態で高温時(85℃)と、タッチ状態で常温時(25℃)において、インタフェース回路230の出力Dsが同程度の値(6500)を有する。 FIG. 6 is a diagram for explaining the operation of the capacitance detection circuit 200A of FIG. When operated at a fast frequency fH , the output Ds of the interface circuit 230 has a value (6500) that is approximately the same at high temperature (85° C.) in the non-touch state and at normal temperature (25° C.) in the touch state.

一方、遅い周波数fで動作させると、デジタル値Dsがリーク電流の影響を受ける。この例では、温度が高いほど、リーク電流ILEAKは増大するものとする。 On the other hand, when operated at the slow frequency f2 , the digital value Ds is affected by leakage current. In this example, it is assumed that the higher the temperature, the greater the leakage current ILEAK .

常温(25℃)では、リーク電流ILEAKが少ないため、タッチ状態、非タッチ状態のいずれにおいても、周波数fとfとで、デジタル値Dsの変化量は小さい(たとえば10)。 At room temperature (25° C.), the leak current I LEAK is small, so the amount of change in the digital value Ds between the frequencies f H and f L is small (for example, 10) in both the touch state and the non-touch state.

高温状態(85℃)では、リーク電流ILEAKが増大する。したがって、遅い周波数fで動作させると、速い周波数fで動作させたときに比べて、遅い周波数fで得られるデジタル値Dsが小さくなり、差分が大きくなる(たとえば1000)。つまり、2つの異なる周波数f,f2で得られたデジタル値Dsの差分(変化量)にもとづいて、温度変化を検出することができる。 At high temperature (85° C.), leakage current ILEAK increases. Therefore, when operated at the slow frequency f2 , the digital value Ds obtained at the slow frequency fL is smaller than when operated at the fast frequency fH , and the difference is large (for example, 1000). That is, the temperature change can be detected based on the difference (change amount) between the digital values Ds obtained at two different frequencies f H and f L 2 .

この方式は、アナログフロントエンド回路210Aの動作周波数を切り替えるだけでよく、コントローラ240による制御シーケンスを変更する必要がないという利点がある。 This method has the advantage that it is only necessary to switch the operating frequency of the analog front-end circuit 210A, and the control sequence by the controller 240 does not need to be changed.

(実施例2)
実施例2は、アナログフロントエンド回路210の構成は実施例1と同様であり、制御シーケンスが異なる。
(Example 2)
The configuration of the analog front-end circuit 210 of the second embodiment is the same as that of the first embodiment, but the control sequence is different.

実施例2では、転送フェーズφとサンプリングフェーズφの間に、温度検出のためのリークフェーズφLEAKが挿入される。リークフェーズφLEAKでは、すべてのスイッチSW11~SW14がオフとなる。 In Example 2, a leak phase φ LEAK for temperature detection is inserted between the transfer phase φ 2 and the sampling phase φ 3 . In the leak phase φ LEAK , all switches SW11 to SW14 are turned off.

図7(a)、(b)は、実施例2に係る容量検出回路の動作を説明する図である。図7(a)の動作は図5(a)と同様である。 7A and 7B are diagrams for explaining the operation of the capacitance detection circuit according to the second embodiment. The operation of FIG. 7(a) is the same as that of FIG. 5(a).

図7(b)は、リークフェーズφLEAKを含むシーケンスを示す。リークフェーズφLEAKでは、基準キャパシタCrの電荷のみが放電されるため、電圧Vrの低下速度が、転送フェーズφよりも速くなる。つまり温度に依存する電圧Vrの変化量を高感度に検出することができる。ただし、通常動作時と温度検出時で、制御シーケンスを切り替える必要が生ずる。 FIG. 7(b) shows a sequence including a leak phase φ LEAK . In the leak phase φ LEAK , only the charge of the reference capacitor Cr is discharged, so the voltage Vr decreases faster than in the transfer phase φ 2 . That is, the amount of change in voltage Vr that depends on temperature can be detected with high sensitivity. However, it is necessary to switch the control sequence between normal operation and temperature detection.

(実施例3)
図8は、実施例3に係る容量検出回路200Cの回路図である。実施例3では、リーク経路260は、センスピンSNSと接地間に設けられる。その他の構成や動作は、実施例1と同様である。
(Example 3)
FIG. 8 is a circuit diagram of a capacitance detection circuit 200C according to the third embodiment. In Example 3, the leakage path 260 is provided between the sense pin SNS and ground. Other configurations and operations are the same as those of the first embodiment.

転送期間φにおいて、静電容量Csと基準キャパシタCrが接続され、それらの電荷がリーク経路260を介して放電される。これは実施例1の転送期間φと同じである。したがって容量検出回路200Cの動作は、図5(a)、(b)を参照して同様に説明される。 During the transfer period φ 2 , the capacitance Cs and the reference capacitor Cr are connected and their charges are discharged through the leak path 260 . This is the same as the transfer period φ2 of the first embodiment. Therefore, the operation of the capacitance detection circuit 200C will be similarly described with reference to FIGS. 5(a) and 5(b).

(実施例4)
実施例4では、容量検出回路の構成は図8と同様であり、制御シーケンスが異なる。実施例4では、充電フェーズφと転送フェーズφの間にリークフェーズφLEAKが挿入される。リークフェーズφLEAKではすべてのスイッチSW11~SW14がオフである。
(Example 4)
In Example 4, the configuration of the capacitance detection circuit is the same as in FIG. 8, but the control sequence is different. In Example 4, a leak phase φ LEAK is inserted between the charging phase φ 1 and the transfer phase φ 2 . All the switches SW11 to SW14 are off in the leak phase φ LEAK .

図9(a)、(b)は、実施例4に係る容量検出回路の動作を説明する図である。図9(a)では、充電フェーズφ、転送フェーズφ、サンプリングフェーズφが繰り返される。充電フェーズφにおいて、センスピンSNSには電源電圧VDDが印加され、静電容量Csが充電される。 9A and 9B are diagrams for explaining the operation of the capacitance detection circuit according to the fourth embodiment. In FIG. 9(a), charging phase φ 1 , transfer phase φ 2 and sampling phase φ 3 are repeated. In the charging phase φ1 , the power supply voltage VDD is applied to the sense pin SNS to charge the capacitance Cs.

続く転送フェーズφにおいて、静電容量Csと基準キャパシタCrが接続され、電荷が平滑化される。その結果、2つの電圧VSNSとVrは、同じ電圧レベルVsに遷移する。続くサンプリングフェーズφにおいて電圧レベルVsが出力される。 In the subsequent transfer phase φ2 , the capacitance Cs and the reference capacitor Cr are connected to smooth the charge. As a result, the two voltages VSNS and Vr transition to the same voltage level Vs. The voltage level Vs is output in the subsequent sampling phase φ3 .

図9(b)では、充電フェーズφ、リークフェーズφLEAK、転送フェーズφ、サンプリングフェーズφが繰り返される。充電フェーズφにおいて、センスピンSNSには電源電圧VDDが印加され、静電容量Csが充電される。リークフェーズφLEAKでは、静電容量Csがリーク電流ILEAKにより放電され、センスピンの電圧VSNSが、VDD’まで低下する。この電圧VSNSの低下量ΔVは、リーク電流ILEAKの量、すなわち温度に依存する。 In FIG. 9(b), charging phase φ 1 , leak phase φ LEAK , transfer phase φ 2 and sampling phase φ 3 are repeated. In the charging phase φ1 , the power supply voltage VDD is applied to the sense pin SNS to charge the capacitance Cs. In the leakage phase φ LEAK , the capacitance Cs is discharged by the leakage current I LEAK and the sense pin voltage V SNS drops to V DD ′. The amount of decrease ΔV in voltage V SNS depends on the amount of leakage current I LEAK , ie temperature.

続く転送フェーズφにおいて、静電容量Csと基準キャパシタCrが接続され、電荷が平滑化される。その結果、2つの電圧VSNSとVrは、同じ電圧レベルVs’に遷移する。この電圧レベルVs’は、以下の式で与えられる。
Vs’=VDD’×Cs/(Cs+Cr)
=(VDD-ΔV)×Cs/(Cs+Cr)
In the subsequent transfer phase φ2 , the capacitance Cs and the reference capacitor Cr are connected to smooth the charge. As a result, the two voltages V SNS and Vr transition to the same voltage level Vs'. This voltage level Vs' is given by the following equation.
Vs'= VDD '×Cs/(Cs+Cr)
=(V DD -ΔV)×Cs/(Cs+Cr)

続くサンプリングフェーズφにおいて電圧信号Vs’が出力される。 A voltage signal Vs' is output in the subsequent sampling phase φ3 .

ΔVは、リーク電流の大きさ、すなわち温度に依存する。したがって、電圧信号Vs’に応じたデジタル値Ds’は、温度の情報を含むこととなる。 ΔV depends on the magnitude of the leakage current, that is, on temperature. Therefore, the digital value Ds' corresponding to the voltage signal Vs' includes temperature information.

(実施例5)
図10は、実施例5に係る容量検出回路200Dの回路図である。スイッチ群211Dは、スイッチSW21~SW28を含む。コントローラ240は、スイッチ群211を構成するスイッチSW21~SW28を制御する。具体的には、コントローラ240は、アナログフロントエンド回路210Dの状態を、第1フェーズφ~第6フェーズφの6状態で切り替える。
(Example 5)
FIG. 10 is a circuit diagram of a capacitance detection circuit 200D according to the fifth embodiment. The switch group 211D includes switches SW21 to SW28. The controller 240 controls the switches SW21 to SW28 forming the switch group 211. FIG. Specifically, the controller 240 switches the state of the analog front-end circuit 210D between six states of the first phase φ 1 to the sixth phase φ 6 .

図11(a)~(f)は、第1フェーズφ~第6フェーズφにおけるアナログフロントエンド回路210の等価回路図である。第1フェーズφ~第3フェーズφが1回のセンシングの単位であり、第4フェーズφ~第6フェーズφが1回のセンシングの単位である。 FIGS. 11A to 11F are equivalent circuit diagrams of the analog front-end circuit 210 in the first phase φ 1 to sixth phase φ 6 . A first phase φ 1 to a third phase φ 3 is a unit of sensing, and a fourth phase φ 4 to a sixth phase φ 6 is a unit of sensing.

第1フェーズφ~第3フェーズφは、上述の充電フェーズφ、転送フェーズφ、サンプリングフェーズφに相当する。 The first phase φ 1 to third phase φ 3 correspond to the charging phase φ 1 , transfer phase φ 2 and sampling phase φ 3 described above.

図11(a)に示すように、第1フェーズφにおいて、スイッチSW21がオンとなり、静電容量Csがハイレベル電圧V、すなわち電源電圧VDDで充電される。またスイッチSW25、SW27がオンとなり、基準キャパシタCrが放電される。 As shown in FIG. 11(a), in the first phase φ1 , the switch SW21 is turned on, and the electrostatic capacitance Cs is charged with the high level voltage VH , that is, the power supply voltage VDD . Also, the switches SW25 and SW27 are turned on to discharge the reference capacitor Cr.

図11(b)に示すように、第2フェーズφにおいて、スイッチSW23、SW27がオンとなり、静電容量Csと基準キャパシタCr間で電荷の転送が起こり、電荷量Qs,Qrが平滑化される。
Cs×VDD=(Cs+Cr)×Vr
このときの内部電圧Vrは、式(1)で表される。
Vr=Cs/(Cs+Cr)×VDD …(1)
As shown in FIG. 11(b), in the second phase φ2 , the switches SW23 and SW27 are turned on, charge transfer occurs between the capacitance Cs and the reference capacitor Cr, and the charge amounts Qs and Qr are smoothed. be.
Cs×V DD =(Cs+Cr)×Vr
The internal voltage Vr at this time is represented by Equation (1).
Vr=Cs/(Cs+Cr)× VDD (1)

図11(c)に示すように、第3フェーズφにおいて、スイッチSW27,SW28がオンとなり、電圧Vrが電圧信号Vsとして、後段のA/Dコンバータ220に供給される。 As shown in FIG. 11(c), in the third phase φ3 , the switches SW27 and SW28 are turned on, and the voltage Vr is supplied to the subsequent A/D converter 220 as the voltage signal Vs.

図11(d)に示すように、第4フェーズφにおいて、スイッチSW22がオンとなり、静電容量Csの電荷量Qsがゼロとなる。またスイッチSW24,SW26がオンとなり、基準キャパシタCrの電荷量Qrもゼロとなる。 As shown in FIG. 11(d), in the fourth phase φ4 , the switch SW22 is turned on and the charge amount Qs of the capacitance Cs becomes zero. Also, the switches SW24 and SW26 are turned on, and the charge amount Qr of the reference capacitor Cr becomes zero.

図11(e)に示すように、第5フェーズφにおいて、スイッチSW23,SW26がオンとなる。この状態で、内部電圧Vrは、式(2)で表される。
Vr=Cr/(Cs+Cr)×VDD
=VDD-Cs/(Cs+Cr)×VDD …(2)
As shown in FIG. 11(e), the switches SW23 and SW26 are turned on in the fifth phase φ5 . In this state, internal voltage Vr is represented by equation (2).
Vr=Cr/(Cs+Cr)× VDD
=V DD -Cs/(Cs+Cr)×V DD (2)

図11(f)に示すように、第6フェーズφにおいて、スイッチSW26,SW28がオンとなる。これにより電圧Vrが電圧信号Vsとして後段のA/Dコンバータ220に供給される。 As shown in FIG. 11(f), the switches SW26 and SW28 are turned on in the sixth phase φ6 . As a result, the voltage Vr is supplied to the subsequent A/D converter 220 as the voltage signal Vs.

図12は、アナログフロントエンド回路210Dの基本動作を示す波形図である。 FIG. 12 is a waveform diagram showing the basic operation of the analog front-end circuit 210D.

以上がアナログフロントエンド回路210Dの基本動作である。続いて容量検出回路200における温度検出を説明する。 The above is the basic operation of the analog front-end circuit 210D. Next, temperature detection in the capacitance detection circuit 200 will be described.

図13(a)、(b)は、図10の容量検出回路200Dの温度検出を説明する図である。コントローラ240は、アナログフロントエンド回路210Dを異なる動作周波数f、fで動作させる。図13(a)は、速い周波数fで動作させたときの電圧Vrの波形を示す。 13A and 13B are diagrams for explaining temperature detection by the capacitance detection circuit 200D in FIG. Controller 240 causes analog front-end circuit 210D to operate at different operating frequencies f H and f L . FIG. 13(a) shows the waveform of voltage Vr when operated at fast frequency fH .

図13(b)は、遅い周波数fで動作させたときの電圧Vrの波形を示す。遅い周波数で動作させると、転送フェーズに相当する第2フェーズφと第5フェーズφの長さが長くなり、基準キャパシタCrの電荷がリーク電流ILEAKにより放電される。したがって、サンプリングフェーズに相当する第3フェーズφ,第6フェーズφで得られる電圧信号Vsは、リーク電流ILEAK、すなわち温度の影響を受けることとなり、温度情報を取得できる。 FIG. 13(b) shows the waveform of the voltage Vr when operating at the slow frequency fL . When operated at a slow frequency, the length of the second phase φ2 and the fifth phase φ5 corresponding to the transfer phase is lengthened, and the charge of the reference capacitor Cr is discharged by the leak current I LEAK . Therefore, the voltage signal Vs obtained in the third phase φ 3 and the sixth phase φ 6 corresponding to the sampling phase is affected by the leakage current I LEAK , that is, temperature, and temperature information can be obtained.

(実施例6)
実施例6に係る容量検出回路200の構成は、実施例5(図10の容量検出回路200D)と同様である。
(Example 6)
The configuration of the capacitance detection circuit 200 according to the sixth embodiment is the same as that of the fifth embodiment (the capacitance detection circuit 200D in FIG. 10).

実施例6では、コントローラ240は、同じ周波数fでアナログフロントエンド回路210を動作させる。そしてコントローラ240(温度検出部242)は、第2フェーズまたは第5フェーズの後、リークフェーズφLEAKを挿入する。リークフェーズφLEAKは、複数回のセンシングに1回の割合で挿入してもよい。リークフェーズφLEAKでは、基準キャパシタCrがハイインピーダンスとなるように、スイッチSW21~SW28の状態が定められる。たとえばすべてのスイッチSW21~SW28をオフとしてもよい。 In Example 6, controller 240 operates analog front-end circuit 210 at the same frequency fH . Then, the controller 240 (temperature detector 242) inserts the leak phase φ LEAK after the second phase or the fifth phase. The leak phase φ LEAK may be inserted once in multiple sensings. In the leak phase φ LEAK , the states of the switches SW21 to SW28 are determined so that the reference capacitor Cr becomes high impedance. For example, all switches SW21 to SW28 may be turned off.

図14は、実施例6に係る容量検出回路200の動作波形図である。リークフェーズφLEAKにおいて、電圧Vrはリーク電流ILEAKの大きさ、つまり温度に応じて変動する。したがってリークフェーズφLEAKの次のサンプリングフェーズにおいて得られるデジタル信号Dsは、温度情報を含むこととなる。 FIG. 14 is an operation waveform diagram of the capacitance detection circuit 200 according to the sixth embodiment. In the leak phase φ LEAK , the voltage Vr fluctuates according to the magnitude of the leak current I LEAK , that is, the temperature. Therefore, the digital signal Ds obtained in the sampling phase following the leak phase φ LEAK contains temperature information.

続いて、多チャンネルの容量検出回路200の動作シーケンスについて説明する。図15(a)~(c)は、容量検出回路200の動作シーケンスを示す図である。Aは、高い周波数fのセンシングを、Bは低い周波数fのセンシングを示す。 Next, the operation sequence of the multi-channel capacitance detection circuit 200 will be described. 15A to 15C are diagrams showing the operation sequence of the capacitance detection circuit 200. FIG. A shows high frequency fH sensing and B shows low frequency fL sensing.

図15(a)では、全チャンネルCh1~ChNについて、周波数fでのセンシングAを行った後に、周波数fでのセンシングBを行う。同じチャンネルについてセンシングAで得られた信号Dsと、センシングBで得られた信号Dsの差分にもとづいて、温度を検出できる。このシーケンスによれば、センサ電極SEごとの温度を個別に検出できる。 In FIG. 15A, for all channels Ch1 to ChN, sensing A at frequency fH is performed, and then sensing B at frequency fL is performed. The temperature can be detected based on the difference between the signal Ds obtained by sensing A and the signal Ds obtained by sensing B for the same channel. According to this sequence, the temperature of each sensor electrode SE can be detected individually.

図15(b)では、全チャンネルCh1~ChNについて、周波数fでのセンシングAを行った後に、ひとつのチャンネルCHNについて、周波数fでのセンシングBを行う。チャンネルCHNについてセンシングAで得られた信号Dsと、センシングBで得られた信号Dsの差分にもとづいて、温度を検出できる。図15(a)に比べて、センシング周期を短くできるため、応答性を高めることができる。また図15(b)のシーケンスでは、図15(a)に比べて消費電力を削減できる。 In FIG. 15B, after performing sensing A at frequency fH for all channels Ch1 to ChN, sensing B at frequency fL is performed for one channel CHN. The temperature can be detected based on the difference between the signal Ds obtained by sensing A and the signal Ds obtained by sensing B for channel CHN. Since the sensing cycle can be shortened compared to FIG. 15A, the responsiveness can be improved. Moreover, in the sequence of FIG.15(b), power consumption can be reduced compared with FIG.15(a).

図15(c)では、周波数fでのセンシングを複数サイクルにわたり繰り返した後に、周波数fでのセンシングBを行う。図15(c)のシーケンスでは、各チャンネルのセンサ電極ごとの温度を検出できる。また図15(a)に比べて応答性を高めることができ、消費電力を削減できる。 In FIG. 15(c), sensing B at frequency fL is performed after repeating sensing at frequency fH over a plurality of cycles. In the sequence of FIG. 15(c), the temperature of each sensor electrode of each channel can be detected. In addition, the responsiveness can be improved and the power consumption can be reduced as compared with FIG. 15(a).

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms based on the embodiment, the embodiment only shows one aspect of the principle and application of the present invention, and the embodiment does not include the claims. Many variations and rearrangements are permissible without departing from the spirit of the invention as defined in its scope.

100 タッチ式入力装置
110 パネル
SE センサ電極
120 ホストプロセッサ
Cs 静電容量
Cr 基準キャパシタ
200 容量検出回路
210 アナログフロントエンド回路
211 スイッチ群
220 A/Dコンバータ
230 インタフェース回路
240 コントローラ
242 温度検出部
260 リーク経路
REFERENCE SIGNS LIST 100 touch input device 110 panel SE sensor electrode 120 host processor Cs electrostatic capacitance Cr reference capacitor 200 capacitance detection circuit 210 analog front end circuit 211 switch group 220 A/D converter 230 interface circuit 240 controller 242 temperature detector 260 leak path

Claims (10)

センサ電極の静電容量を検出する容量検出回路であって、
前記センサ電極が接続されるセンスピンと、
基準キャパシタを含み、前記基準キャパシタと前記センサ電極の間で電荷を転送することにより、前記静電容量を電圧信号に変換するとともに、前記基準キャパシタおよび前記センサ電極の一方である被リーク素子と接続されるリーク経路を含むアナログフロントエンド回路と、
前記アナログフロントエンド回路の出力信号をデジタル値に変換するA/Dコンバータと、
前記A/Dコンバータの出力にもとづいて、温度を検出する温度検出部と、
を備えることを特徴とする容量検出回路。
A capacitance detection circuit that detects the capacitance of a sensor electrode,
a sense pin to which the sensor electrode is connected;
a reference capacitor for transferring charge between the reference capacitor and the sensor electrode to convert the capacitance into a voltage signal and in communication with a leaked element that is one of the reference capacitor and the sensor electrode; an analog front-end circuit including a leakage path to
an A/D converter that converts the output signal of the analog front-end circuit into a digital value;
a temperature detection unit that detects temperature based on the output of the A/D converter;
A capacitance detection circuit comprising:
前記温度検出部は、前記アナログフロントエンド回路を異なる周波数で動作させたときの前記A/Dコンバータの出力の変化にもとづいて前記温度を検出することを特徴とする請求項1に記載の容量検出回路。 2. The capacitance detection according to claim 1, wherein said temperature detection unit detects said temperature based on a change in the output of said A/D converter when said analog front end circuit is operated at different frequencies. circuit. 前記被リーク素子は前記基準キャパシタであり、
前記温度検出部は、所定時間にわたり前記基準キャパシタをハイインピーダンス状態とし、その後の前記A/Dコンバータの出力にもとづいて温度を検出することを特徴とする請求項1に記載の容量検出回路。
the leaked element is the reference capacitor;
2. The capacitance detection circuit according to claim 1, wherein said temperature detection unit keeps said reference capacitor in a high impedance state for a predetermined period of time, and thereafter detects the temperature based on the output of said A/D converter.
前記リーク経路は、前記基準キャパシタと並列に接続されることを特徴とする請求項1から3のいずれかに記載の容量検出回路。 4. The capacitance detection circuit according to claim 1, wherein said leakage path is connected in parallel with said reference capacitor. 前記リーク経路は、前記センサ電極と接地間に設けられることを特徴とする請求項1または2に記載の容量検出回路。 3. The capacitance detection circuit according to claim 1, wherein the leak path is provided between the sensor electrode and ground. 前記リーク経路は抵抗を含むことを特徴とする請求項1から5のいずれかに記載の容量検出回路。 6. The capacitance detection circuit according to claim 1, wherein said leak path includes a resistor. 前記リーク経路はダイオードを含むことを特徴とする請求項1から5のいずれかに記載の容量検出回路。 6. The capacitance detection circuit according to claim 1, wherein said leakage path includes a diode. 前記リーク経路は、トランジスタを含むことを特徴とする請求項1から5のいずれかに記載の容量検出回路。 6. The capacitance detection circuit according to claim 1, wherein said leakage path includes a transistor. ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項1から8のいずれかに記載の容量検出回路。 9. The capacitance detection circuit according to claim 1, wherein the capacitance detection circuit is monolithically integrated on one semiconductor integrated circuit. センサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するパネルと、
前記センサ電極と接続される請求項1から9のいずれかに記載の容量検出回路と、
を備えることを特徴とする入力装置。
A panel that includes sensor electrodes and changes the capacitance of the sensor electrodes near the coordinates touched by the user;
a capacitance detection circuit according to any one of claims 1 to 9, connected to the sensor electrode;
An input device comprising:
JP2020057688A 2020-03-27 2020-03-27 Capacitance detection circuit, input device Active JP7337742B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020057688A JP7337742B2 (en) 2020-03-27 2020-03-27 Capacitance detection circuit, input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020057688A JP7337742B2 (en) 2020-03-27 2020-03-27 Capacitance detection circuit, input device

Publications (2)

Publication Number Publication Date
JP2021157547A JP2021157547A (en) 2021-10-07
JP7337742B2 true JP7337742B2 (en) 2023-09-04

Family

ID=77918563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020057688A Active JP7337742B2 (en) 2020-03-27 2020-03-27 Capacitance detection circuit, input device

Country Status (1)

Country Link
JP (1) JP7337742B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117310427B (en) * 2023-09-27 2024-03-29 石家庄旭昊电力设备科技有限公司 Fault detection method and high-voltage capacitor group unit on-line monitoring system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011027625A (en) 2009-07-28 2011-02-10 Denso Corp Device for detection of temperature in switching element
JP2011095087A (en) 2009-10-29 2011-05-12 Seiko Epson Corp Temperature sensor and method of detecting temperature
JP2012043275A (en) 2010-08-20 2012-03-01 Alps Electric Co Ltd Capacitance type input device
JP2013090153A (en) 2011-10-18 2013-05-13 Renesas Electronics Corp Semiconductor device, electronic equipment, vehicle, and overheat detection method
JP2014048046A (en) 2012-08-29 2014-03-17 Renesas Electronics Corp Semiconductor integrated circuit device
JP2014066528A (en) 2012-09-24 2014-04-17 Renesas Electronics Corp Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011027625A (en) 2009-07-28 2011-02-10 Denso Corp Device for detection of temperature in switching element
JP2011095087A (en) 2009-10-29 2011-05-12 Seiko Epson Corp Temperature sensor and method of detecting temperature
JP2012043275A (en) 2010-08-20 2012-03-01 Alps Electric Co Ltd Capacitance type input device
JP2013090153A (en) 2011-10-18 2013-05-13 Renesas Electronics Corp Semiconductor device, electronic equipment, vehicle, and overheat detection method
JP2014048046A (en) 2012-08-29 2014-03-17 Renesas Electronics Corp Semiconductor integrated circuit device
JP2014066528A (en) 2012-09-24 2014-04-17 Renesas Electronics Corp Semiconductor device

Also Published As

Publication number Publication date
JP2021157547A (en) 2021-10-07

Similar Documents

Publication Publication Date Title
CN107449810B (en) Capacitance measuring circuit, input device using the same, and electronic apparatus
TWI730035B (en) Fingerprint sensing system with sensing reference potential providing circuitry
US9652104B2 (en) Capacitance voltage conversion circuit, input apparatus using the same, electronic instrument, and capacitance voltage conversion method
CN111208914B (en) Touch detection circuit, input device, and electronic apparatus
US7307626B2 (en) Capacitive touch sensor
TWI585369B (en) Microcontroller and capacitive sensor system for measuring capacitance of a capacitive sensor and mehtod for operating the same
US9557853B2 (en) Touch detecting circuit and semiconductor integrated circuit using the same
US8487639B1 (en) Receive demodulator for capacitive sensing
US10345947B2 (en) Apparatus and method for detecting hovering object, switching matrix, apparatus for determining compensation capacitance, method of compensating for force sensing capacitance, and apparatus for detecting force input
JP7294896B2 (en) Touch detection circuits, input devices, electronic devices
JP2020166656A (en) Touch detection circuit, input device and electronic device
WO2016043643A1 (en) Fingerprint sensor with sync signal input
JP7337742B2 (en) Capacitance detection circuit, input device
TWI408593B (en) Capacitive touch panel and sensing apparatus thereof
WO2018042806A1 (en) Input device
JP7102235B2 (en) Touch detection circuit, input device, electronic device
TWI479400B (en) Sensing circuit relating to capacitive touch panel and mehod thereof using the same
JP6510343B2 (en) Capacitance measurement circuit, input device using it, electronic device
JP7390232B2 (en) Capacitance detection circuit, input device
TWI406032B (en) Readout apparatus and multi-channel readout apparatus for touch panel
CN112334865A (en) Parallel acquisition and measurement of capacitive sensor channels and related systems, methods and devices
JP7432419B2 (en) Capacitance detection circuit, input device
KR101366227B1 (en) Stylus pen, method thereof and system including the same
KR101307227B1 (en) Multi-touch sensing device
JP2019144628A (en) Comptroller circuit of touch panel, comptroller circuit of electrostatic switch, input device using the same, electronic apparatus, and control method of touch panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230823

R150 Certificate of patent or registration of utility model

Ref document number: 7337742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150