JP2014063954A - 半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置 - Google Patents

半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置 Download PDF

Info

Publication number
JP2014063954A
JP2014063954A JP2012209498A JP2012209498A JP2014063954A JP 2014063954 A JP2014063954 A JP 2014063954A JP 2012209498 A JP2012209498 A JP 2012209498A JP 2012209498 A JP2012209498 A JP 2012209498A JP 2014063954 A JP2014063954 A JP 2014063954A
Authority
JP
Japan
Prior art keywords
adhesive layer
semiconductor element
semiconductor
manufacturing
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012209498A
Other languages
English (en)
Other versions
JP6085928B2 (ja
Inventor
Kazuyuki Mitsukura
一行 満倉
Shogo Sobue
省吾 祖父江
Keiichi Hatakeyama
恵一 畠山
Yoshinobu Ozaki
義信 尾崎
Yuki Nakamura
祐樹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2012209498A priority Critical patent/JP6085928B2/ja
Publication of JP2014063954A publication Critical patent/JP2014063954A/ja
Application granted granted Critical
Publication of JP6085928B2 publication Critical patent/JP6085928B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】接着剤層の厚みの均一性を確保し、信頼性を向上できる半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置を提供する。
【解決手段】この半導体素子の製造方法では、接着剤層３の形成から、半硬化、ダイシングテープ６の貼り付けまでを同一の支持台Ｐ上で行っている。これにより、接着剤組成物を塗布したときの厚みの均一性を好適に維持したまま半硬化を実施することができ、接着剤層３の接着強度を十分に確保できる。また、ダイシングテープ６のラミネートを同一の支持台上で行うことで、後の工程において、ダイシングテープ６が積層された状態で半導体ウェハ１の搬送等を行うことができ、半導体ウェハ１の破損や汚染を防止することができる。以上により、この製造方法を用いて製造される半導体装置１５において、信頼性の向上が図られる。
【選択図】図３

Description

本発明は、半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置に関する。
多段に積層された複数の半導体素子を有するスタックパッケージ型の半導体装置がメモリーなどの用途に用いられている。このような半導体装置の製造の際、半導体素子同士、或いは半導体素子と支持部材との接着のためにフィルム状の接着剤が適用される場合がある。近年、製造コストの低減や工程の簡略化のために、接着剤層を半導体ウェハに直接塗布して半硬化する手法が開発されている。例えば特許文献１及び特許文献２では、溶剤を含有する液状の接着剤組成物（接着剤ペースト）を半導体ウェハの裏面に塗布し、加熱によって溶剤を揮発させることによって半硬化された接着剤層を形成している。
特開２００７−１１００９９号公報 特開２０１０−３７４５６号公報
しかしながら、溶剤を含有する接着剤ペーストを用いる場合、溶剤を揮発させて半硬化するまでに時間を要したり、溶剤で半導体ウェハが汚染されたりすることが問題となっている。また、溶剤を揮発させるための加熱によって、半導体ウェハに粘着テープが貼り付けられている場合に粘着テープの剥離が困難になったり、半導体ウェハに反りが生じたりすることも問題となっている。この場合、低温で接着剤組成物を乾燥させると加熱による不具合は抑制されるが、接着剤組成物の粘度安定性が損なわれ、均一な厚みを有する接着剤層の形成が困難となる傾向にある。このため、接着剤層の接着強度が不十分となることが考えられる。
本発明は、上記課題の解決のためになされたものであり、接着剤層の厚みの均一性を確保し、信頼性を向上できる半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置を提供することを目的とする。
上記課題の解決のため、本発明に係る半導体素子の製造方法は、半導体ウェハに接着剤組成物を塗布して接着剤層を形成する接着剤層形成工程と、接着剤層に光を照射して半硬化させる半硬化工程と、半導体ウェハにダイシングテープを貼り付けるダイシングテープ貼付工程と、を備え、接着剤層形成工程、半硬化工程、及びダイシングテープ貼付工程をいずれも同一の支持台上で実施することを特徴としている。
この半導体素子の製造方法では、接着剤層の形成から、半硬化、ダイシングテープの貼り付けまでを同一の支持台上で行っている。これにより、接着剤組成物を塗布したときの厚みの均一性を好適に維持したまま半硬化を実施することができ、接着剤層の接着強度を十分に確保できる。また、ダイシングテープのラミネートを同一の支持台上で行うことで、後の工程において、ダイシングテープが積層された状態で半導体ウェハの搬送等を行うことができ、半導体ウェハの破損や汚染を防止することができる。以上により、この製造方法を用いて製造される半導体装置において信頼性の向上が図られる。
また、半導体ウェハと接着剤層とを所定のパターンでダイシングして接着剤層付き半導体素子を得るダイシング工程を更に備えることが好ましい。このダイシング工程は上記同一の支持台上で実施しても、異なる支持台上で実施してもよい。
また、支持台として、半導体ウェハの半径の８０％〜１２０％の半径を有する円形の支持台を用いることが好ましい。支持台の半径が８０％を下回ると、バックグラインドテープが接着剤組成物の塗布時に汚染されるおそれがある。また、接着剤組成物の塗布時に半導体ウェハにうねりが生じ、接着剤層の厚みの均一性が損なわれるおそれがある。さらに、ダイシングテープのラミネートの際に半導体ウェハに割れが生じ易くなる。一方、支持台の半径が１２０％を超えると、接着剤組成物の塗布時に支持台が汚染されるおそれがある。この場合、ダイシングテープに接着剤組成物が付着してしまうことが考えられる。したがって、上記範囲の半径の支持台を用いることにより、各工程での不具合の発生を抑制できる。
また、接着剤層形成工程において、印刷法、スプレーコート法、円コート法、ジェットディスペンス法、インプリント法、及びインクジェット法のうち少なくとも一つの方法を用いて接着剤組成物を塗布することが好ましい。これらの方法を用いることにより、接着剤層の厚みの均一性をより確実に確保できる。
また、接着剤組成物として、２５℃における粘度が２００ｍＰａ・Ｓ〜３０００ｍＰａ・ｓのものを用いることが好ましい。このような範囲の粘度を有する接着剤組成物を用いることにより、接着剤層の厚みの均一性をより確実に確保できる。
また、接着剤組成物として、分子量が１０００以下の成分から構成されるものを用いることが好ましい。この場合、接着剤組成物のチキソ性を低減でき、半導体ウェハの中心部と縁部との間の接着剤層の厚みに差が生じることを抑制できる。
また、接着剤組成物として、溶剤含有率が５質量％以下であるものを用いることが好ましい。この場合、半硬化後の接着剤層の表面のタック性を低減でき、搬送時やダイシング後のピックアップ時の接着剤層の取扱性を向上できる。
また、本発明に係る接着剤層付き半導体素子は、上記半導体素子の製造方法を用いて作製されたことを特徴としている。この接着剤層付き半導体素子では、接着剤層の厚みの均一性が確保されているので、信頼性を向上できる。
また、本発明に係る半導体装置は、上記接着剤層付き半導体素子を接着剤層を介して他の半導体素子又は支持部材に接合したことを特徴としている。この半導体装置では、接着剤層付き半導体素子における接着剤層の厚みの均一性が確保されているので、信頼性を向上できる。
本発明によれば、接着剤層の厚みの均一性を確保し、信頼性を向上できる。
本発明の一実施形態に係る半導体素子の製造方法を示す図である。 図１の後続の工程を示す図である。 図２の後続の工程を示す図である。 図３の後続の工程を示す図である。 図４の後続の工程を示す図である。 図５の後続の工程を示す図である。 図６の後続の工程を示す図である。 図７の後続の工程を示す図である。 接着剤組成物の粘度測定の条件を示す図である。
以下、図面を参照しながら、本発明に係る半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置の好適な実施形態について詳細に説明する。
本明細書において、「半硬化」とは、硬化反応の中間的な段階、すなわち溶融粘度が上昇した段階を意味する。半硬化された樹脂組成物は、加熱により軟化する。具体的には、半硬化された接着剤層の２０℃〜６０℃における溶融粘度の最大値（最大溶融粘度）が５０００〜１０００００Ｐａ・ｓであるのが好ましく、良好な取り扱い性及びピックアップ性の観点から１００００〜１０００００Ｐａ・ｓであることがより好ましい。
上記最大溶融粘度及び最低溶融粘度は、次のような方法により測定される値である。まず、接着剤組成物をＰＥＴフィルム上に膜厚５０μｍとなるように塗布し、得られた塗膜に、室温空気下でＰＥＴフィルムとは反対面の側から高精度平行露光機（オーク製作所製、「ＥＸＭ−１１７２−Ｂ−∞」（商品名））により１０００ｍＪ／ｃｍ２で露光して、Ｂステージ化された接着剤層を形成させる。形成された接着剤層をテフロン（登録商標）シートに貼り合せ、ロール（温度６０℃、線圧４ｋｇｆ／ｃｍ、送り速度０．５ｍ／分）で加圧する。
その後、ＰＥＴフィルムをはく離し、接着剤層に、露光によりＢステージ化された別の接着剤層を重ね、加圧しながら積層する。これを繰り返して、厚みが約２００μｍの接着剤サンプルを得る。得られた接着剤サンプルの溶融粘度を、粘弾性測定装置（レオメトリックス サイエンティフィック エフ イー株式会社製、商品名：ＡＲＥＳ）を用いて、直径２５ｍｍの平行プレートを測定プレートとして、昇温速度：１０℃／ｍｉｎ、周波数：１Ｈｚの条件で、２０〜２００℃又は２０〜３００℃の測定温度で測定する。得られた溶融粘度と温度との関係から、２０〜６０℃における最大溶融粘度を読み取る。
図１は、本発明の一実施形態に係る半導体素子の製造方法を示す断面図である。同図に示すように、この半導体素子の製造方法では、まず、半導体ウェハ１を準備し、支持台Ｐ上に載置する。半導体ウェハ１は、例えば半径２００ｍｍ〜４５０ｍｍ、厚さ５０μｍ〜７２５μｍ程度の円板状をなしている。半導体ウェハ１の一面側は、回路面１ａとなっている。回路面１ａには、例えばメッキ処理が施された複数の突起電極などが所定のピッチで設けられている。
この回路面１ａには、バックグラインドテープ２が貼り付けられている。バックグラインドテープ２の貼り付けは、予めフィルム状に成形されたバックグラインドテープ２をラミネート装置等によってラミネートすることで実施される。半導体ウェハ１における回路面１ａの反対面１ｂは、グラインド装置によって、半導体ウェハ１の厚みが例えば５０μｍ〜５５０μｍ程度となるように研磨されている。かかる研磨にあたっては、研磨用の治具への固定にバックグラインドテープ２が用いられる。
また、半導体ウェハ１を載置する支持台Ｐは、半導体ウェハ１の形状に合わせて平面視で円形となっている。支持台Ｐの半径は、例えば１６０ｍｍ〜６００ｍｍとなっており、半導体ウェハ１の半径の８０％〜１２０％、好ましくは９５％〜１０５％となっている。この支持台Ｐは、駆動装置に接続され、軸周りに所定の速度で回転可能となっている。
次に、図２に示すように、半導体ウェハ１の反対面１ｂに対し、接着剤層３を形成する。半硬化前の接着剤層３の厚みは、例えば１μｍ〜１００μｍであることが好ましく、３μｍ〜５０μｍであることがより好ましく、更に好ましくは５μｍ〜２０μｍであることが更に好ましい。
接着剤層３の形成は、例えば接着剤組成物の塗布によって行う。接着剤組成物の塗布方法としては、印刷法、スプレーコート法、円コート法、ジェットディスペンス法、インプリント法、及びインクジェット法のうち、少なくとも一つの方法から選択される。
これらの方法の中でも、接着剤層３の薄化及び厚みの均一性の観点から、図３に示すように、支持台Ｐの周りをボックス４で覆い、スピンコート法やスプレーコート法を用いることが好ましい。スピンコート法を用いる場合、半導体ウェハ１のうねり、及び半導体ウェハ１の縁部の盛り上がりを避けるため、支持台Ｐの回転数を５００ｒｐｍ〜５０００ｒｐｍとすることが好ましく、１５００ｒｐｍ〜４０００ｒｐｍとすることがより好ましい。
また、スピンコート法を用いる場合、半導体ウェハ１の縁部に接着剤組成物が過剰に付着することがある。この場合には、スピンコート後に接着剤組成物の余剰部分を溶剤等で洗浄して除去することが好ましい。洗浄方法は特に限定はないが、例えば半導体ウェハ１を回転させながらノズルから溶剤を吐出させる方法が挙げられる。溶剤としては、接着剤組成物を溶解させるものであればよく、例えばメチルエチルケトン、アセトン、イソプロピルアルコール、及びメタノールなどの低沸点溶剤が挙げられる。
接着剤組成物としては、（Ａ）分子内に１つの炭素−炭素二重結合を有する化合物、（Ｂ）光開始剤、（Ｃ）エポキシ樹脂、（Ｄ）イミダゾール、を少なくとも含有する材料であることが好ましい。（Ａ）分子内に１つの炭素−炭素二重結合を有する化合物は、単官能（メタ）アクリレート化合物を含むことが好ましい。さらに、単官能（メタ）アクリレート化合物は、イミド基を有する化合物を含むことが好ましい。
この接着剤組成物の２５℃における粘度は、２００ｍＰａ・Ｓ〜３０００ｍＰａ・ｓとなっていることが好ましい。また、接着剤組成物は、分子量が１０００以下の成分から構成され、溶剤含有率が５質量％以下であることが好ましい。なお、接着剤組成物の粘度を調整する目的で、支持台Ｐに温度調節器を設けてもよい。また、接着剤組成物はシリンジ内に保存しておくことができるが、この場合、スピンコート装置のシリンジセット部分に温度調節器を設けておくことが好適である。
次に、図４に示すように、露光装置５を用いて接着剤層３の半硬化を行う。この工程では、例えば紫外線といった活性光線を接着剤層３側から照射する。これにより、接着剤層５が半導体ウェハ１の反対面１ｂに定着されると共に、接着剤層３の表面のタック性が低減される。接着剤層３の露光は、真空下、窒素下、空気下などの各雰囲気下で実施できる。また、パターニングされたマスクを用いることにより、接着剤層付き半導体素子９（図６参照）の熱圧着時の流動性が異なる接着剤層３を形成することができる。露光後の接着剤層３の厚みは、例えば３０μｍ以下、好ましくは２０μｍ以下とすることが好ましい。
露光装置５による露光量は、タック性の低減及びタクトタイムの観点から、例えば５０ｍＪ／ｃｍ２〜２０００ｍＪ／ｃｍ２とすることが好ましい。また、接着剤組成物の塗布から半硬化までの時間は、厚みの均一性の確保及びピンホールの抑制の観点から、０秒〜１０秒であることが好ましい。工程間の時間が１０秒を超えると、半導体ウェハ１の縁部における接着剤層３の厚みが中心部における接着剤層３の厚みに比べて厚くなり、歩留まりが低下する傾向にある。
ここでの接着剤組成物の塗布とは、スプレーやディスペンスによる接着剤組成物の吐出や回転といった一連の工程を含む。また、接着剤組成物を塗布する工程中に露光を行う場合には、工程間の時間は０秒とみなすことができる。なお、半導体ウェハ１に塗布された状態の接着剤組成物を、露光の前後で、例えば１２０℃以下、好ましくは１００℃以下、より好ましくは８０℃以下に加熱してもよい。
接着剤層３の露光後、図５に示すように、接着剤層３の表面に剥離可能なダイシングテープ６を貼り付ける。ダイシングテープ６の貼り付けは、予めフィルム状に成形された粘着テープを用意し、ラミネータ等の装置を用いて行うことができる。ここまでの工程は、同一の支持台Ｐ上で実施される。
ダイシングテープ６の貼り付け後、半導体ウェハ１の回路面１ａに貼り付けられたバックグラインドテープ２を剥離する。バックグラインドテープ２の剥離の際には、例えば紫外線といった活性光線をバックグラインドテープ２側から照射する。これにより、バックグラインドテープ２の粘着力が低下し、剥離が容易となる。
次に、半導体ウェハ１のダイシングを行う。この工程では、図６に示すように、ダイシングテープ６の縁部にウェハリング７を固定し、例えばダイシングブレード８を用いて半導体ウェハ１及び接着剤層３を所定のダイシングラインに沿って切断する。これにより、複数の接着剤層付き半導体素子９が得られる。
ダイシングの後、得られた接着剤層付き半導体素子９をピックアップし、図７に示すように、支持部材１０上に圧着する。このとき、他の接着剤層付き半導体素子１１を接着剤層付き半導体素子９上に更に圧着してもよい。接着剤層付き半導体素子９，１１のマウントは、加熱しながら行うことが好ましい。接着剤層付き半導体素子９と支持部材１０との間、及び接着剤層付き半導体素子９，１１間の２６０℃におけるせん断強度は、例えば０．２ＭＰａ以上であることが好ましく、０．５ＭＰａ以上であることがより好ましい。せん断強度が０．２ＭＰａ未満である場合、リフロー工程などの際の熱履歴によって剥離が生じやすくなる傾向がある。
最後に、接着剤層付き半導体素子９，１１をワイヤ１２，１３でそれぞれ支持部材１０上の接続端子（不図示）と電気的に接続し、ワイヤ１２，１３を含む接着剤層付き半導体素子９，１１の積層体を封止材１４によって封止することにより、図８に示すように、半導体装置１５が得られる。
以上説明したように、この半導体素子の製造方法では、接着剤層３の形成から、半硬化、ダイシングテープ６の貼り付けまでを同一の支持台Ｐ上で行っている。これにより、接着剤組成物を塗布したときの厚みの均一性を好適に維持したまま半硬化を実施することができ、接着剤層３の接着強度を十分に確保できる。また、ダイシングテープ６のラミネートを同一の支持台上で行うことで、後の工程において、ダイシングテープ６が積層された状態で半導体ウェハ１の搬送等を行うことができ、半導体ウェハ１の破損や汚染を防止することができる。以上により、この製造方法を用いて製造される半導体装置１５において、信頼性の向上が図られる。
また、本実施形態では、支持台Ｐとして、半導体ウェハ１の半径の８０％〜１２０％の半径を有する円形の支持台Ｐを用いている。支持台Ｐの半径が８０％を下回ると、バックグラインドテープ２が接着剤組成物の塗布時に汚染され、バックグラインドテープ２の剥離が困難となるおそれがある。また、接着剤組成物の塗布時に半導体ウェハ１にうねりが生じ、接着剤層３の厚みの均一性が損なわれるおそれがある。さらに、ダイシングテープ６のラミネートの際に半導体ウェハ１に割れが生じ易くなる。一方、支持台Ｐの半径が１２０％を超えると、接着剤組成物の塗布時に支持台Ｐが汚染されるおそれがある。この場合、ダイシングテープ６に接着剤組成物が付着してしまうことが考えられる。したがって、上記範囲の半径の支持台Ｐを用いることにより、各工程での不具合の発生を抑制できる。
また、本実施形態では、印刷法、スプレーコート法、円コート法、ジェットディスペンス法、インプリント法、及びインクジェット法のうち少なくとも一つの方法を用いて接着剤組成物を塗布している。また、接着剤組成物として、２５℃における粘度が２００ｍＰａ・Ｓ〜３０００ｍＰａ・ｓのものを用いている。これにより、接着剤層３の厚みの均一性をより確実に確保できる。
また、本実施形態では、接着剤組成物として、分子量が１０００以下の成分から構成されるものを用いている。これにより、接着剤組成物のチキソ性を低減でき、半導体ウェハ１の中心部と縁部との間の接着剤層３の厚みに差が生じることを抑制できる。
また、本実施形態では、接着剤組成物として、溶剤含有率が５質量％以下であるものを用いている。これにより、半硬化後の接着剤層３の表面のタック性を低減でき、搬送時やダイシング後のピックアップ時の接着剤層３の取扱性を向上できる。
続いて、上述した接着剤層３の実施例について説明する。
本実施例では、まず、２−（１，２−シクロヘキサカルボキシイミド）エチルアクリレート（Ｍ−１４０：東亜合成社製）４０ｇ、２−ヒドロキシ−３−フェノキシプロピルアクリレート（７０２Ａ：新中村化学工業社製）４０ｇに、トリス（ヒドロキシフェニル）メタン型固形エポキシ樹脂（１０３２Ｈ６０：ジャパンエポキシレジン社製）２０ｇを３００ｍＬの容量の３つ口フラスコ内で配合し、溶解するまで６０℃で撹拌した。
次に、２−ジメチルアミノ−２−（４−メチル−ベンジル）−１−（４−モルフォリン−４−イル−フェニル）−ブタン−１−オン（Ｉ−３７９ＥＧ：ＢＡＳＦ社製）３ｇ、ジクミルパーオキサイド（パークミルＤ：日油社製）、１−ベンジル−２−フェニルイミダゾール（１Ｂ２ＰＺ：四国化成社製）を配合し、溶解するまで４０℃で撹拌した。これにより、得られた接着剤組成物の粘度は、約４００ｍＰａ・ｓであった。
接着剤組成物の粘度の測定は、例えば東京計器社製のＥ型粘度計（ＥＨＤ型回転粘度計、標準コーン）を用い、測定温度２５℃、サンプル容量４ｃｃの条件で実施可能である。粘度計の回転数は、図９に示すように、各サンプルにおいて想定される粘度に合わせて設定し、測定開始から１０分経過後の値を測定値とした。
接着剤層の半硬化にあたっては、まず、半導体ウェハ上にスピンコートによって接着剤組成物を塗布した。スピンコート装置としては、例えばミカサ株式会社製ＭＳ−Ａ２００を用い、回転数１０００ｒｐｍ／１０ｓ、２０００ｒｐｍ／２０ｓとした。そして、得られた接着剤組成物の塗膜を、例えばオーク製作所製の高精度平行露光機ＥＸＭ−１１７２−Ｂ−∞を用いて約１０００ｍＪ／ｃｍ２の露光量で露光し、接着剤組成物を半硬化させた。
１…半導体ウェハ、３…接着剤層、６…ダイシングテープ、９…接着剤層付き半導体素子、１５…半導体装置、Ｐ…支持台。

Claims (9)

  1. 半導体ウェハに接着剤組成物を塗布して接着剤層を形成する接着剤層形成工程と、
    前記接着剤層に光を照射して半硬化させる半硬化工程と、
    前記半導体ウェハにダイシングテープを貼り付けるダイシングテープ貼付工程と、を備え、
    前記接着剤層形成工程、前記半硬化工程、及び前記ダイシングテープ貼付工程をいずれも同一の支持台上で実施することを特徴とする半導体素子の製造方法。
  2. 前記半導体ウェハと前記接着剤層とを所定のパターンでダイシングして接着剤層付き半導体素子を得るダイシング工程を更に備えることを特徴とする請求項１記載の半導体素子の製造方法。
  3. 前記支持台として、前記半導体ウェハの半径の８０％〜１２０％の半径を有する円形の支持台を用いることを特徴とする請求項１又は２記載の半導体素子の製造方法。
  4. 前記接着剤層形成工程において、印刷法、スプレーコート法、円コート法、ジェットディスペンス法、インプリント法、及びインクジェット法のうち少なくとも一つの方法を用いて前記接着剤組成物を塗布することを特徴とする請求項１〜３のいずれか一項記載の半導体素子の製造方法。
  5. 前記接着剤組成物として、２５℃における粘度が２００ｍＰａ・Ｓ〜３０００ｍＰａ・ｓのものを用いることを特徴とする請求項１〜４のいずれか一項記載の半導体素子の製造方法。
  6. 前記接着剤組成物として、分子量が１０００以下の成分から構成されるものを用いることを特徴とする請求項１〜５のいずれか一項記載の半導体素子の製造方法。
  7. 前記接着剤組成物として、溶剤含有率が５質量％以下であるものを用いることを特徴とする請求項１〜６のいずれか一項記載の半導体素子の製造方法。
  8. 請求項１〜７のいずれか一項記載の半導体素子の製造方法を用いて作製されたことを特徴とする接着剤層付き半導体素子。
  9. 請求項８記載の接着剤層付き半導体素子を前記接着剤層を介して他の半導体素子又は支持部材に接合したことを特徴とする半導体装置。
JP2012209498A 2012-09-24 2012-09-24 半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置 Expired - Fee Related JP6085928B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012209498A JP6085928B2 (ja) 2012-09-24 2012-09-24 半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012209498A JP6085928B2 (ja) 2012-09-24 2012-09-24 半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2014063954A true JP2014063954A (ja) 2014-04-10
JP6085928B2 JP6085928B2 (ja) 2017-03-01

Family

ID=50618889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012209498A Expired - Fee Related JP6085928B2 (ja) 2012-09-24 2012-09-24 半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置

Country Status (1)

Country Link
JP (1) JP6085928B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016117605A1 (ja) * 2015-01-22 2016-07-28 積水化学工業株式会社 インクジェット用接着剤、半導体装置の製造方法及び電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153659A (ja) * 2006-12-15 2008-07-03 Samsung Electronics Co Ltd 半導体パッケージ製造用のインラインシステム
WO2011058998A1 (ja) * 2009-11-13 2011-05-19 日立化成工業株式会社 液状半導体用接着剤組成物、半導体装置及び半導体装置の製造方法
WO2011058995A1 (ja) * 2009-11-13 2011-05-19 日立化成工業株式会社 半導体装置、半導体装置の製造方法及び接着剤層付き半導体ウェハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153659A (ja) * 2006-12-15 2008-07-03 Samsung Electronics Co Ltd 半導体パッケージ製造用のインラインシステム
WO2011058998A1 (ja) * 2009-11-13 2011-05-19 日立化成工業株式会社 液状半導体用接着剤組成物、半導体装置及び半導体装置の製造方法
WO2011058995A1 (ja) * 2009-11-13 2011-05-19 日立化成工業株式会社 半導体装置、半導体装置の製造方法及び接着剤層付き半導体ウェハ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016117605A1 (ja) * 2015-01-22 2016-07-28 積水化学工業株式会社 インクジェット用接着剤、半導体装置の製造方法及び電子部品
WO2016117606A1 (ja) * 2015-01-22 2016-07-28 積水化学工業株式会社 インクジェット用接着剤、半導体装置の製造方法及び電子部品
JP5969726B1 (ja) * 2015-01-22 2016-08-17 積水化学工業株式会社 インクジェット用接着剤、半導体装置の製造方法及び電子部品
US10066118B2 (en) 2015-01-22 2018-09-04 Sekisui Chemical Co., Ltd. Inkjet adhesive, manufacturing method for semiconductor device, and electronic component
US10202519B2 (en) 2015-01-22 2019-02-12 Sekisui Chemical Co., Ltd. Inkjet adhesive, manufacturing method for semiconductor device, and electronic component
US10961411B2 (en) 2015-01-22 2021-03-30 Sekisui Chemical Co., Ltd. Inkjet adhesive, manufacturing method for semiconductor device, and electronic component

Also Published As

Publication number Publication date
JP6085928B2 (ja) 2017-03-01

Similar Documents

Publication Publication Date Title
TWI303454B (ja)
TWI720190B (zh) 電子零件的加工方法
JP3544362B2 (ja) 半導体チップの製造方法
TWI401326B (zh) 切割背膠一體型黏著片
JP6045773B2 (ja) 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
TWI414579B (zh) 帶有切割片的膠黏薄膜及其製造方法
JPS6372133A (ja) 基材に半導体チップを結着する方法
TWI512070B (zh) 製造半導體之黏著組成物及膜
TW201134912A (en) Thin film for fabrication of semiconductor and method of fabricating semiconductor apparatus
JP2012109538A (ja) 積層体、およびその積層体の分離方法
US20150031215A1 (en) Apparatus, hybrid laminated body, method and materials for temporary substrate support
JP2020514433A (ja) 接着フィルム及び接着基材
WO2019187184A1 (ja) 半導体加工用テープ
JP2004260190A (ja) チップ用保護膜形成用シート
JP6085928B2 (ja) 半導体素子の製造方法、接着剤層付き半導体素子、及び半導体装置
JP2011199307A (ja) 半導体装置の製造方法
JP6213252B2 (ja) 研削された基材の製造方法、並びにこれに用いられるフィルム状粘着剤及び積層体
JP5370416B2 (ja) 接着シート
JP5846232B2 (ja) ウエハ加工用粘着シート一体型接着シート、および電子装置
JP5370414B2 (ja) 接着シートの製造方法
WO2019187185A1 (ja) 半導体加工用テープ
JP7342886B2 (ja) 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用シート並びに半導体装置の製造方法
JP2008130588A (ja) 半導体用接着組成物付き電子デバイス基板、それを用いた電子デバイスシステムおよび電子デバイスシステムの製造方法
JP5370415B2 (ja) 接着シート
WO2021006158A1 (ja) ダイシング・ダイボンディング一体型フィルム、ダイボンディングフィルム、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170117

R151 Written notification of patent or utility model registration

Ref document number: 6085928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees