JP2014056391A

JP2014056391A - プログラマブルコントローラ

Info

Publication number: JP2014056391A
Application number: JP2012200443A
Authority: JP
Inventors: Eiichi Sudo; 栄一須藤
Original assignee: Hitachi Industrial Equipment Systems Co Ltd
Current assignee: Hitachi Industrial Equipment Systems Co Ltd
Priority date: 2012-09-12
Filing date: 2012-09-12
Publication date: 2014-03-27

Abstract

【課題】プログラマブルコントローラの運転前にトランジスタ出力回路のシンク電流又はソース電流の負荷電流方向を自動検出し、それぞれの電流に応じた出力回路で駆動することができるプログラマブルコントローラのトランジスタ出力回路を提供する。
【解決手段】シンク電流またはソース電流の負荷電流を検出するトランジスタ出力回路は、制御回路１００、トランジスタ、負荷１０９及び直流電源１１０より構成され、制御回路は出力トランジスタ制御回路及び電圧比較回路により構成され、トランジスタは、ＮＰＮ型トランジスタ１１４及びＰＮＰ型トランジスタ１１５より構成されることを特徴とする。
【選択図】図１

Description

本発明はプログラマブルコントローラを構成するＩ／Ｏモジュール内のトランジスタ出力回路において、シンク電流またはソース電流の負荷電流方向を自動検出するトランジスタ出力回路に関する。

本発明の先行技術として、特許文献１（特開平０５−１２７７１１号公報）がある。この特許文献１には、「複数の外部入力機器からの信号を受ける複数の信号入力端子と、外部から電源を供給するためにそれぞれ外部に露出された電源供給端子および接地端子とを有する入力回路を備えたプログラマブルコントローラにおいて、電源供給端子または接地端子と複数の信号入力端子との間にそれぞれ定電流素子を配置したことを特徴とする。」と記載されている。

また、プログラマブルコントローラのトランジスタ出力回路には２種類あり、シンク電流用とソース電流用それぞれのトランジスタ回路を顧客で選択して使用するが、負荷の接続を誤って接続するとＯＮ・ＯＦＦ時に出力電圧レベルが逆転して誤動作に至る。また、製造メーカ側は常に２種類のトランジスタ回路を品揃えする必要がるため在庫管理工数が発生する。これを解決することに関する。

特開平０５−１２７７１１号公報

上記特許文献１には、複数の外部入力機器からの信号を受ける複数の信号入力端子と、外部から電源が供給される電源供給端子および接地端子とを有する入力回路を備えたプログラマブルコントローラにおいて、前記電源供給端子または接地端子と前記複数の信号入力端子の各々との間に定電流素子を配置したことが記載されており、入力回路に関するものである。

本発明の目的は、プログラマブルコントローラの運転前にトランジスタ出力回路のシンク電流又はソース電流の負荷電流方向を自動検出し、それぞれの電流に応じた出力回路で駆動することができるプログラマブルコントローラのトランジスタ出力回路を提供することにある。

上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。本願は、I／Ｏモジュールを有するプログラマブルコントローラであって、該I／Ｏモジュールのトランジスタ出力回路で、シンク電流またはソース電流の負荷電流方向かを検出し、それぞれの電流に応じた出力回路で駆動することができるトランジスタ出力回路を備えたI／Ｏモジュールを有することを特徴とする。

本発明は、プログラマブルコントローラのトランジスタ出力に接続されている負荷の接続箇所を自動検出でき、プログラマブルコントローラのトランジスタ出力をＯＮ・ＯＦＦしたときの誤動作を事前に防止することができる。また、１種類のトランジスタ出力回路で在庫管理ができる。

本発明のシンク電流出力を検出するトランジスタ出力回路を示す。電圧比較回路のローレベル電圧検出回路を示す。本発明の制御回路部の処理を説明するフローチャートを示す。本発明のソース電流出力を検出するトランジスタ出力回路を示す。電圧比較回路のハイレベル電圧検出回路を示す。本発明の制御回路部の処理を説明するフローチャートを示す。本発明の各電流方向を表示するトランジスタ出力回路を示す。

以下、本発明の実施例を図面を用いて説明する。
（実施例１）
図１は、本発明のシンク電流出力を検出するトランジスタ出力回路である。
図１において、１０はプログラマブルコントローラで、バス１１６で接続されたＩ／Ｏモジュールの負荷１０９に流れる電流方向を検出する回路を構成する。
制御回路１００は、ＣＰＵを有し、プログラムで動作するトランジスタ制御回路１０１と電圧比較回路１０２で構成される。
また、負荷電流の向きを検出するためにＮＰＮ型トランジスタ１１４とＰＮＰ型トランジスタ１１５を並べて配置し、電圧比較回路１０２と接続し、トランジスタのそれぞれの出力を電圧比較回路１０２に入力する。

次に、図１の回路構成について説明する。
トランジスタ制御回路１０１の出力端子１０５はＮＰＮ型トランジスタ１１４のベース（Ｂ）と接続し、トランジスタ制御回路１０１の出力端子１０６はＰＮＰ型トランジスタ１１５のベース（Ｂ）と接続する。
ＮＰＮ型トランジスタ１１４のコレクタ（Ｃ）とＰＮＰ型トランジスタ１１５のエミッタ（Ｅ）を接続し、出力端子１１２と接続する。
また、ＮＰＮ型トランジスタ１１４のエミッタ（Ｅ）とＰＮＰ型トランジスタ１１５のコレクタ（Ｃ）を接続し、グランド(アース)側端子１１３と接続する。
電圧比較回路１０２については、内部構成を後述するが、１２５は電源端子で、
１２６はグランド(アース)端子である。１０３および１０４は入力端子で、入力端子１０３は出力端子１１２と接続し、入力端子１０４は出力端子１１３と接続する。１０７，１０８は電圧比較回路１０２の出力端子で、比較した結果を“Ｈ”または”Ｌ”で出力する。

電源側は、直流電源Ｖｃｃ１１０の“＋”側に負荷１０９を接続し、さらに負荷１０９は出力端子１１２に接続する。直流電源Ｖｃｃ１１０の“−”側はグランドに接続する。また、直流電源Ｖｃｃ１１０の“＋”側は電圧比較回路１０２の端子１２５に接続する。

次に、電圧比較回路１０２の構成について図２を用いて説明する。
図２は電圧比較回路１０２の構成を示す図で、図２において、１２５はコンパレータ２００の電源端子、１２６はグランド端子、１０４は“＋”入力端子、２０５は“−”入力端子である。
“−”入力端子２０５の比較電圧Ｖｒｅf１は、
Ｖreｆ１＝０．０２×電源電圧（式１）
で表され、ここで電源電圧は端子１２５と端子１２６間の電圧である。
また、（式１）の「０．０２」の値は、図２の回路図において、Ｒ１（２３０）を３．３ＫΩ、Ｒ２（２４０）を６８Ωとしたとき、

より求まる。このように比較電圧は電源電圧を抵抗で分圧した値となっている。また抵抗は電圧比較回路内に内蔵されている。
“＋”入力端子１０４は、グランドに接続された出力端子１１３に接続される。
また、この電圧比較回路１０２において、入力端子１０４の電圧＞比較電圧Ｖref１が成立すると、コンパレータ出力はＯＮで、出力１０８は“Ｌ”が出力され、入力端子１０４の電圧＜比較電圧Ｖref１であれば、コンパレータ出力はＯＦＦで、出力１０８は“Ｈ”が出力される。これはコンパレータをオープンコレクタ出力タイプのものを使用しているためである。

次に図１に示したシンク電流出力を検出する回路構成の動作について説明する。
図３は、図１に示す回路構成の動作を示すフローチャートで、図３において、先ず、電源を投入し（Ｓ１０）、イニシャライズ（初期化）処理を実行する（Ｓ２０）。イニシャライズ処理は、ＮＰＮ型トランジスタ１１４とＰＮＰ型トランジスタ１１５をＯＦＦにすることで、トランジスタ制御回路１０１の出力端子１０５を“Ｌ”レベルにし、出力端子１０６を“Ｈ”レベルにし、２個のトランジスタをＯＦＦにする（Ｓ２０）。
次に、プログラマブルコントローラ１０のＣＰＵよりシステムバス１１６を介して、トランジスタ制御回路１０１に試運転信号が入力されるまで待つ処理が実行され、試運転信号が有効かどうか判断する（Ｓ３０）。
試運転信号が有効でないなら、有効になるまでＳ３０の処理を繰り返す。
試運転信号が有効ならトランジスタ制御回路１０１の出力端子１０５を“Ｈ”レベルにし、ＮＰＮ型トランジスタ１１４を動作し、トランジスタ制御回路１０１の出力端子１０６は“Ｈ”レベルのままで、ＰＮＰ型トランジスタ１１５はＯＦＦのままとする（Ｓ４０）。
ＮＰＮ型トランジスタ１１４が動作すると、直流電源１１０から負荷電流が負荷１０９を流れ、トランジスタ出力端子１１２を通り、ＮＰＮ型トランジスタ１１４に流れる。ＰＮＰ型トランジスタ１１５はＯＦＦしているため電流は流れない。

ＮＰＮ型トランジスタ１１４が動作すると、トランジスタ出力端子１１２の電圧は、ＮＰＮ型トランジスタ１１４のコレクタ（Ｃ）−エミッタ（Ｅ）間の電圧Ｖ_ＣＥ（ｓａｔ）と等しくなり、トランジスタ出力端子１１３の電圧はグランド（０Ｖ）と等しくなる。
また、ＮＰＮ型トランジスタ１１４が動作すると、コンパレータ２００の入力端子１０４と比較電圧Ｖｒｅｆ１を比較する（Ｓ５０）。このコンパレータ２００の入力端子１０４と比較電圧Ｖｒｅｆ１の比較については上記した通りである。
Ｓ５０の比較処理の結果、コンパレータ２００の“Ｌ”レベル電圧検出出力端子１０８がＯＮかの判断処理が実行される（Ｓ６０）。
コンパレータ２００の“Ｌ”レベル電圧検出出力端子１０８がＯＮであれば、
コンパレータ２００の入力端子１０４の電圧＞比較電圧Ｖｒｅｆ１である（Ｓ７０）ため、図１に示すトランジスタ出力回路はシンク電流配線接続と判明する（Ｓ８０）。このトランジスタ出力回路はシンク電流配線接続と判明すると、後述するＬＥＤ１１７を点灯し、動作を終了する。
また、コンパレータ２００の“Ｌ”レベル電圧検出出力端子１０８がＯＦＦであれば、図１のトランジスタ出力回路はシンク電流配線接続でないと判断し、ソース電流配線接続の判定処理を実行する（Ｓ１００）。ソース電流配線接続の判定処理については実施例２で説明する。
以上が、図１に示すトランジスタ出力回路がシンク電流配線接続であることを判断する動作の説明である。

（実施例２）
次に、本発明のソース電流出力を検出するトランジスタ出力回路について説明する。
図４は、ソース電流出力を検出するトランジスタ出力回路を示し、図１の回路構成とほぼ同じであるため説明は省略するが、異なる点は、負荷１０９の一方がトランジスタ出力端子１１３に接続され、他方がグランド１１１に接続されている点である。従って、トランジスタ出力端子１１２には直流電源１１０のみが接続される。
また、図４に示す電圧比較回路１０２の内部構成を図５に示す。
図５において、１２５はコンパレータ２００の電源端子、１２６はグランド端子、１０３は“−”入力端子、２０５は“＋”入力端子である。
“＋”入力端子２０５の比較電圧Ｖｒｅf２は、
Ｖｒｅｆ２＝０．９８×電源電圧（式２）
で表され、ここで電源電圧は端子１２５と端子１２６間の電圧である。
また、（式２）の「０．９８」の値は、Ｒ３（２１０）＝６．８ＫΩ、Ｒ４（２２０）＝３３０ＫΩとしたとき、

から求まる。このように比較電圧は電源電圧を抵抗で分圧した値である。
また、抵抗Ｒ３，Ｒ４は電圧比較回路内に内蔵されている。
“−”入力端子１０３は、直流電源に接続されている。
また、この電圧比較回路１０２において、コンパレータの入力回路１０３の電圧＜比較電圧Ｖｒｅf２であれば、コンパレータ出力はＯＮし、出力１０７は“Ｌ”レベルを出力し、コンパレータの入力回路１０３の電圧＞比較電圧Ｖｒｅf２であれば、コンパレータ出力はＯＦＦし、出力１０７は“Ｈ”レベルを出力する。

次に、図４に示したソース電流出力を検出する回路構成の動作について説明する。
図６は、図４に示す回路構成の動作を示すフローチャートで、図６において、イニシャライズ（初期化）処理を実行する。イニシャライズ処理は、ＮＰＮ型トランジスタ１１４とＰＮＰ型トランジスタ１１５をＯＦＦにし、トランジスタ制御回路１０１の出力端子１０５を“Ｌ”レベルにし、出力端子１０６を“Ｈ”レベルにし、２個のトランジスタをＯＦＦにする（Ｓ１１０）。
次に、プログラマブルコントローラ１０のＣＰＵよりシステムバス１１６を介して制御回路１００内のトランジスタ制御回路１０１に試運転信号が入力されるまで待つ処理が実行され、試運転信号が有効かどうかを判断する（Ｓ１２０）。
試運転信号が有効でないなら、有効になるまでＳ１２０の処理を繰り返す。
試運転信号が有効なら、トランジスタ制御回路１０１の出力端子１０５を“Ｌ”レベルにし、ＮＰＮ型トランジスタ１１４はそのままＯＦＦ状態にし、トランジスタ制御回路１０１の出力端子１０６を“Ｈ”レベルにして、ＰＮＰ型トランジスタ１１５を動作させる（Ｓ１３０）。
ＰＮＰ型トランジスタ１１５が動作すると、直流電源１１０よりトランジスタ出力端子１１２を通り、トランジスタ１１５に電流が流れ、トランジスタ出力端子１１３を通り、負荷１０９を流れる。
ＮＰＮ型トランジスタ１１４はＯＦＦしているため電流は流れない。
ＰＮＰ型トランジスタ１１５が動作すると、トランジスタ出力端子１１３の電圧は、ＰＮＰ型トランジスタ１１５のコレクタ（Ｃ）−エミッタ（Ｅ）間の電圧Ｖ_ＣＥ（ｓａｔ）と等しくなり、トランジスタ出力端子１１３の電圧は、電源電圧と等しくなる。
また、ＰＮＰ型トランジスタ１１５が動作すると、コンパレータ２００の入力端子１０３と比較電圧Ｖｒｅｆ２とを比較する（Ｓ１４０）。
このコンパレータ２００の入力端子１０３と比較電圧Ｖｒｅf２の比較については上述した通りである。
Ｓ１４０の比較処理の結果、コンパレータ２００の“Ｌ”レベル電圧検出出力端子１０７がＯＮかの判断処理が実行される（Ｓ１５０）。
コンパレータ２００の“Ｌ”レベル電圧検出出力端子１０７がＯＮであれば、コンパレータ２００の入力端子１０３の電圧＜比較電圧Ｖｒｅf２であるため（Ｓ１６０）、図４に示すトランジスタ出力回路は、ソース電流配線接続であると判明する（Ｓ１７０）。
このトランジスタ出力回路は、ソース電流配線接続と判明すると、後述するＬＥＤ１１８を点灯し、動作を終了する。
また、コンパレータ２００の“Ｌ”レベル電圧検出出力端子１０７がＯＦＦであれば、トランジスタ出力回路はソース電流配線接続ではないと判断し、動作を終了する。

（実施例３）
次に図４を用いて負荷の電流の向きでシンク電流かソース電流かを検出し、それを表示する方法について説明する。図４において、図１と共通する部分については説明を省略し、異なる部分の表示部について説明する。
トランジスタ制御回路１０１にシンク電流出力表示用ＬＥＤ１１７と、ソース電流出力表示用ＬＥＤ１１８を接続する。そして現在の接続状態がシンク電流なのかソース電流なのかを検出してＬＥＤ１１７またはＬＥＤ１１８を点灯し表示する。また、ＬＥＤの発光色を変えると区別し易い。

１０‥プログラマブルコントローラ１００‥制御回路
１０１‥トランジスタ制御回路１０２‥電圧比較回路
１０３‥ハイレベル電圧検出入力端子
１０４‥ローレベル電圧検出入力端子
１０５‥ＮＰＮトランジスタ制御用出力端子
１０６‥ＰＮＰトランジスタ制御用出力端子
１０７‥ハイレベル電圧検出出力端子
１０８‥ローレベル電圧検出出力端子
１０９‥負荷１１０‥直流電源
１１１‥グランド端子１１２‥トランジスタ出力端子１
１１３‥トランジスタ出力端子２１１４‥ＮＰＮ型トランジスタ
１１５‥ＰＮＰ型トランジスタ１１６‥システムバス
１１７‥シンク電流出力表示用ＬＥＤ
１１８‥ソース電流出力表示用ＬＥＤ
１２５‥コンパレータ用電源端子
１２６‥コンパレータ用グランド端子

Claims

I／Ｏモジュールを有するプログラマブルコントローラであって、
該I／Ｏモジュールのトランジスタ出力回路で、シンク電流またはソース電流の負荷電流方向かを検出し、それぞれの電流に応じた出力回路で駆動することができるトランジスタ出力回路を備えたI／Ｏモジュールを有することを特徴とするプログラマブルコントローラ。
請求項１記載のプログラマブルコントローラにおいて、
前記シンク電流またはソース電流の負荷電流を検出する前記トランジスタ出力回路は、制御回路、トランジスタ、負荷及び直流電源より構成され、
該制御回路は、出力トランジスタ制御回路及び電圧比較回路により構成され、
前記トランジスタは、ＮＰＮ型トランジスタ及びＰＮＰ型トランジスタより構成されることを特徴とするプログラマブルコントローラ。
請求項２記載のプログラマブルコントローラにおいて、
前記シンク電流の負荷電流を検出する前記トランジスタ出力回路は、
前記負荷を前記直流電源と直列に接続し、前記ＮＰＮ型トランジスタのコレクタと前記ＰＮＰ型トランジスタのエミッタとを接続し該接続した点と前記負荷の前記直流電源側と接続した反対側の点とを接続し、
前記ＮＰＮ型トランジスタのベースと前記出力トランジスタ制御回路の出力端子とを接続し、
前記ＰＮＰ型トランジスタのベースと前記出力トランジスタ制御回路の出力端子とを接続し、
前記ＮＰＮ型トランジスタのエミッタと前記ＰＮＰ型トランジスタのコレクタとを接続し、該接続した点をグランドと接続し、
前記ＮＰＮ型トランジスタのコレクタと前記ＰＮＰ型トランジスタのエミッタとを接続した点と前記電圧比較回路の入力端子とを接続し、
前記ＮＰＮ型トランジスタのエミッタと前記ＰＮＰ型トランジスタのコレクタとを接続した点と前記電圧比較回路の入力端子とを接続し、
前記電圧比較回路の出力端子と前記出力トランジスタ制御回路の入力端子を接続し、
前記ＮＰＮ型トランジスタを動作させ、
前記ＮＰＮ型トランジスタのコレクタ電圧とエミッタ電圧を比較し、シンク電流の負荷電流方向を検出するトランジスタ出力回路を備えたことを特徴とするプログラマブルコントローラ。
請求項２記載のプログラマブルコントローラにおいて、
前記ソース電流の負荷電流方向を検出するトランジスタ出力回路は、
負荷の一端を、前記ＮＰＮ型トランジスタのエミッタと前記ＰＮＰ型トランジスタのコレクタを接続した点に直列に接続し、該負荷の他端をグランドに接続し、
前記ＮＰＮ型トランジスタのコレクタと前記ＰＮＰ型トランジスタのエミッタを接続し、該接続した点と前記直流電源とを接続し、
前記ＮＰＮ型トランジスタのベースと前記出力トランジスタ制御回路の出力端子と接続し、
前記ＰＮＰ型トランジスタのベースと該出力トランジスタ制御回路の出力端子と接続し、
前記ＮＰＮ型トランジスタのコレクタと前記ＰＮＰ型トランジスタのエミッタを接続した点と前記電圧比較回路の入力端子とを接続し、
前記ＮＰＮ型トランジスタのエミッタと前記ＰＮＰ型トランジスタのコレクタを接続した点と前記電圧比較回路の入力端子とを接続し、
前記電圧比較回路の出力端子と前記出力トランジスタ制御回路の入力端子とを接続し、
前記ＰＮＰ型トランジスタを動作させ、
前記ＰＮＰ型トランジスタのエミッタ電圧とコレクタ電圧を比較し、ソース電流の負荷電流方向を検出するトランジスタ出力回路を備えたことを特徴とするプログラマブルコントローラ。
請求項２記載のプログラマブルコントローラにおいて、
シンク電流出力表示用ＬＥＤとソース電流出力表示用ＬＥＤを前記トランジスタ制御回路に有し、
前記接続状態がシンク電流またはソース電流を判断し、該表示装置を表示することを特徴とするプログラマブルコントローラ。