JP2014053771A - Semiconductor relay device - Google Patents
Semiconductor relay device Download PDFInfo
- Publication number
- JP2014053771A JP2014053771A JP2012197009A JP2012197009A JP2014053771A JP 2014053771 A JP2014053771 A JP 2014053771A JP 2012197009 A JP2012197009 A JP 2012197009A JP 2012197009 A JP2012197009 A JP 2012197009A JP 2014053771 A JP2014053771 A JP 2014053771A
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- fet
- mosfet
- relay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、光信号を受光して光起電力を発生するフォトダイオードアレイを備えた半導体リレー装置に関するものである。 The present invention relates to a semiconductor relay device including a photodiode array that receives an optical signal and generates a photovoltaic force.
従来、光信号を受光して光起電力を発生するフォトダイオードアレイを、操作用の光電変換装置として用いた半導体リレー装置がある。フォトダイオードアレイは、複数のフォトダイオードを直列に接続させて形成されたものである。この半導体リレー装置では、フォトダイオードアレイは、アノードおよびカソードが出力用FETのゲートおよびソースに接続されている。出力用FETのゲート・ソース間には、充放電制御用のディプレッションモードのFETが設けられており、このFETのゲート・ソースは、フォトダイオードアレイと直列に設けられたバイアス電圧発生用の抵抗の両端にそれぞれ接続されている。(例えば、特許文献1の図5)。 2. Description of the Related Art Conventionally, there is a semiconductor relay device that uses a photodiode array that receives an optical signal and generates a photovoltaic force as a photoelectric conversion device for operation. The photodiode array is formed by connecting a plurality of photodiodes in series. In this semiconductor relay device, the photodiode array has an anode and a cathode connected to the gate and source of the output FET. A depletion mode FET for charge / discharge control is provided between the gate and source of the output FET, and the gate and source of this FET is a resistor for generating a bias voltage provided in series with the photodiode array. Connected to both ends. (For example, FIG. 5 of patent document 1).
近年、半導体リレー装置について低コスト化、小型化が求められている。このために例えば、フォトダイオードアレイを小型化する、といった方法が考えられる。ところが、従来の半導体リレー装置では、フォトダイオードアレイが光起電力を発生させたときに、抵抗の両端に発生する電圧が充放電制御用FETのしきい値電圧よりも高くなるように、構成する必要がある。このため、フォトダイオードアレイを小型化すると、これに伴って、発生する光電流が小さくなるため、抵抗を大型化する必要が生じる。抵抗の大型化はコストアップにつながり、好ましくない。逆に、抵抗を小型化すると、発生する光電流が大きくなるように、フォトダイオードアレイを大型化する必要が生じてしまう。 In recent years, semiconductor relay devices are required to be reduced in cost and size. For this purpose, for example, a method of downsizing the photodiode array can be considered. However, the conventional semiconductor relay device is configured such that when the photodiode array generates photovoltaic power, the voltage generated across the resistor is higher than the threshold voltage of the charge / discharge control FET. There is a need. For this reason, when the photodiode array is reduced in size, the generated photocurrent is reduced accordingly, so that it is necessary to increase the resistance. An increase in resistance leads to an increase in cost, which is not preferable. Conversely, if the resistance is reduced, it is necessary to increase the size of the photodiode array so that the generated photocurrent increases.
このような問題に鑑み、本発明は、低コスト化、小型化が容易な半導体リレー装置を提供することを目的とする。 In view of such a problem, an object of the present invention is to provide a semiconductor relay device that can be easily reduced in cost and reduced in size.
本発明の一態様の半導体リレー装置は、フォトダイオードが直列に接続されてなるフォトダイオードアレイと、前記フォトダイオードアレイの光起電圧がゲート・ソース間に印加され、ドレイン・ソース間がオンオフ制御される出力用MOSFETと、前記出力用MOSFETのゲートへの電荷の充放電を制御する充放電制御回路とを備え、前記充放電制御回路は、前記フォトダイオードアレイと直列に設けられたインピーダンス要素と、ドレインおよびソースが、前記出力用MOSFETのゲートおよびソースにそれぞれ接続され、ゲートが、前記インピーダンス要素と前記フォトダイオードアレイとの間に接続されたFETとを備え、前記インピーダンス要素は、抵抗器を含んでおらず、かつ、アノードが前記FETのゲートに接続されカソードが前記FETのソースに接続された、1個または直列に接続された複数の、ダイオードを含む。 A semiconductor relay device according to one embodiment of the present invention includes a photodiode array in which photodiodes are connected in series, and a photovoltage of the photodiode array is applied between a gate and a source, and the drain and the source are controlled on and off. An output MOSFET, and a charge / discharge control circuit that controls charge / discharge of charges to and from the gate of the output MOSFET, the charge / discharge control circuit comprising: an impedance element provided in series with the photodiode array; A drain and a source are connected to a gate and a source of the output MOSFET, respectively, and the gate includes an FET connected between the impedance element and the photodiode array, and the impedance element includes a resistor. And the anode is connected to the gate of the FET. Sword is connected to the source of the FET, comprising one or a plurality of serially connected, a diode.
そして、前記ダイオードは、降伏電圧が、前記FETのしきい値電圧よりも高いことが好ましい。 The diode preferably has a breakdown voltage higher than the threshold voltage of the FET.
また、前記ダイオードは、ツェナーダイオードであるのが好ましい。 The diode is preferably a Zener diode.
また、前記インピーダンス要素は、前記ダイオードと並列に設けられており、アノードが前記FETのソースに接続され、カソードが前記FETのゲートに接続された、1個または直列に接続された複数の、第2のダイオードを含むのが好ましい。 In addition, the impedance element is provided in parallel with the diode, and has one or a plurality of series-connected first electrodes having an anode connected to a source of the FET and a cathode connected to a gate of the FET. Preferably two diodes are included.
本発明の他の態様の半導体リレー装置は、フォトダイオードが直列に接続されてなるフォトダイオードアレイと、前記フォトダイオードアレイの光起電圧がゲート・ソース間に印加され、ドレイン・ソース間がオンオフ制御される出力用MOSFETと、前記出力用MOSFETのゲートへの電荷の充放電を制御する充放電制御回路とを備え、前記充放電制御回路は、前記フォトダイオードアレイと直列に設けられたインピーダンス要素と、ドレインおよびソースが、前記出力用MOSFETのゲートおよびソースにそれぞれ接続され、ゲートが、前記インピーダンス要素と前記フォトダイオードアレイとの間に接続されたFETとを備え、前記インピーダンス要素は、抵抗器を含んでおらず、かつ、アノードが前記FETのソースに接続され、カソードが前記FETのゲートに接続された、1個または直列に接続された複数の、ダイオードと、前記ダイオードと並列に設けられており、ドレインおよびゲートが前記FETのソースに接続され、ソースが前記FETのゲートに接続された第2のFETとを含む。 A semiconductor relay device according to another aspect of the present invention includes a photodiode array in which photodiodes are connected in series, and a photovoltage of the photodiode array is applied between a gate and a source, and on / off control is performed between the drain and the source. An output MOSFET, and a charge / discharge control circuit for controlling charge / discharge of charges to and from the gate of the output MOSFET, the charge / discharge control circuit comprising an impedance element provided in series with the photodiode array; , A drain and a source are connected to a gate and a source of the output MOSFET, respectively, and a gate is connected between the impedance element and the photodiode array, and the impedance element includes a resistor. Does not contain and the anode is connected to the source of the FET One or a plurality of diodes connected in series with the cathode connected to the gate of the FET, and the diode; the drain and the gate are connected to the source of the FET; And a second FET connected to the gate of the FET.
そして、前記第2のFETは、しきい値電圧が、前記FETのしきい値電圧よりも高いことが好ましい。 The second FET preferably has a threshold voltage higher than the threshold voltage of the FET.
本発明によると、充放電制御用FETのゲート・ソース間に設けられたインピーダンス要素が、抵抗器を含んでいないため、半導体リレー装置を小型化することが容易になる。 According to the present invention, since the impedance element provided between the gate and source of the charge / discharge control FET does not include a resistor, it is easy to reduce the size of the semiconductor relay device.
以下、本発明の実施形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施形態1)
図1は実施形態1に係る半導体リレー装置の構成を示す回路図である。図1の半導体リレー装置は、入力信号に応じて光信号を出力するLED素子によって構成された発光素子1と、発光素子1と光結合されており、発光素子1から出力された光信号を受けて光起電力を発生するフォトダイオードアレイ2と、出力用MOSFET3と、この出力用MOSFET3のゲート電荷の充放電を制御する充放電制御回路10とを備えている。
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration of a semiconductor relay device according to the first embodiment. The semiconductor relay device of FIG. 1 is light-coupled to a light-emitting
フォトダイオードアレイ2は、複数個のフォトダイオードが直列に接続されたものである。充放電制御回路10は、充放電制御用のディプレッション型のMOSFET11と、このMOSFET11のゲート・ソース間に設けられたインピーダンス要素としてのツェナーダイオード12とを備えている。MOSFET11は、ドレインおよびソースが、出力用MOSFET3のゲートおよびソースにそれぞれ接続されており、ゲートが、ツェナーダイオード12とフォトダイオードアレイ2との間に接続されている。ツェナーダイオード12は、アノードがMOSFET11のゲートに接続され、カソードがMOSFET11のソースに接続されている。このツェナーダイオード12は、MOSFET11のしきい値電圧よりも高い降伏電圧を有しており、かつ、ブレークダウンしたときは、その降伏電流によって出力用MOSFET3のゲート・ソース間容量を充電する役割を持つ。
The
フォトダイオードアレイ2のアノードは、出力用MOSFET3のゲートと、MOSFET11のドレインとに接続されている。フォトダイオードアレイ2のカソードは、MOSFET11のゲートと、ツェナーダイオード12のアノードとに接続されている。MOSFET11のソースは、ツェナーダイオード12のカソードと、出力用MOSFET3のソースとに接続されている。出力用MOSFET3のドレインおよびソースが、それぞれ、半導体リレー装置の出力端子4a,4bとなっている。このような構成によって、フォトダイオードアレイ2の光起電圧が出力用MOSFET3のゲート・ソース間に印加され、出力用MOSFET3のドレイン・ソース間がオンオフ制御される。これにより、出力端子4a,4b間を導通または開放させることができる。
The anode of the
図1の半導体リレー装置の動作について説明する。 The operation of the semiconductor relay device of FIG. 1 will be described.
発光素子1に入力信号が印加されると、発光素子1が発光し、フォトダイオードアレイ2はこの光信号を受けて光起電力を発生させる。このとき充放電制御回路10では、MOSFET11のドレイン・ソース間が導通状態になっており、このためツェナーダイオード12の両端に電位差が生じる。ただし、この電位差がツェナーダイオード12の降伏電圧よりも低いときは、ツェナーダイオード12に電流は流れない。ツェナーダイオード12の両端に生じた電位差が、MOSFET11のしきい値電圧よりも大きくなると、MOSFET11のドレイン・ソース間が非導通状態になる。
When an input signal is applied to the
MOSFET11のドレイン・ソース間が非導通状態になり、ツェナーダイオード12がブレークダウンすると、フォトダイオードアレイ2の両端に発生した電圧は、出力用MOSFET3のゲートに印加されて、出力用MOSFET3のゲート・ソース間に電荷が充電される。やがて、ゲート・ソース間電位が出力用MOSFET3のしきい値を超えると、出力用MOSFET3のドレイン・ソース間、すなわち出力端子4a,4b間が導通する。
When the drain and source of the
発光素子1に入力信号が印加されなくなると、発光素子1の発光が止み、フォトダイオードアレイ2には光起電力が生じなくなる。すると、充放電制御回路10では、ツェナーダイオード12の両端、すなわちMOSFET11のゲート・ソース間の電位差がなくなり、MOSFET11のドレイン・ソース間が非導通状態から導通状態に移行する。そうすると、出力用MOSFET3のゲート・ソース間に充電されていた電荷が、MOSFET11を通して放電されるので、出力用MOSFET3のゲート・ソース間電位がしきい値以下になり、出力用MOSFET3のドレイン・ソース間、すなわち出力端子4a,4b間が開放される。
When the input signal is no longer applied to the
図1の構成では、MOSFET11のオンオフ状態を制御するためのインピーダンス要素が、抵抗器を含んでおらず、ツェナーダイオード12によって構成されている。ダイオードは一般に抵抗よりも小さな面積で形成することができるので、図1の構成によって、半導体リレー装置を小型化することが容易になる。
In the configuration of FIG. 1, the impedance element for controlling the on / off state of the
従来のように、インピーダンス要素が抵抗器によって構成されている場合は、フォトダイオードアレイ2が光起電力を発生させたときに抵抗器の両端に発生する電圧がMOSFET11のしきい値電圧よりも高くなるように、半導体リレー装置を構成する必要がある。このため、半導体リレー装置の低コスト化を図るために、例えば、フォトダイオードアレイ2を小型化すると、発生する光電流が小さくなるため、抵抗器を大型化する必要が生じる。一方、抵抗器を小型化すると、発生する光電流が大きくなるように、フォトダイオードアレイ2を大型化する必要が生じる。
When the impedance element is constituted by a resistor as in the prior art, the voltage generated at both ends of the resistor when the
これに対して図1の構成では、インピーダンス要素としてツェナーダイオード12を用いているので、半導体リレー装置の小型化が容易になる。なお、図1ではツェナーダイオード12を1個用いる構成としているが、複数個直列に接続して用いてもよい。この場合、ツェナーダイオード12の個数は、その降伏電圧と、MOSFET11のしきい値電圧とに基づいて定めればよい。
On the other hand, in the configuration of FIG. 1, the
なお、ここでは、インピーダンス要素を構成するダイオードとして、降伏電圧が安定したツェナーダイオード12を用いるものとしたが、これに限られるものではなく、他の種類のダイオードを用いてもかまわない。ただし、降伏電圧が安定したツェナーダイオードを用いることによって、より安定した動作が可能となる。
Here, the
(実施形態2)
図2は実施形態2に係る半導体リレー装置の構成を示す回路図である。図2の半導体リレー装置は、基本的な構成は図1とほぼ同様である。ただし、充放電制御回路10Aにおいて、MOSFET11のゲート・ソース間に設けられたインピーダンス要素の構成が、図1と異なっている。すなわち、インピーダンス要素として、ツェナーダイオード13と、直列に接続された複数の第2のダイオード14とが、並列に、かつ、逆向きに、設けられている。ツェナーダイオード13は、アノードがMOSFET11のゲートに接続され、カソードがMOSFET11のソースに接続されている。このツェナーダイオード13は、図1のツェナーダイオード12と同様に、MOSFET11のしきい値電圧よりも高い降伏電圧を有しており、かつ、ブレークダウンしたときは、その降伏電流によって出力用MOSFET3のゲート・ソース間容量を充電する役割を持つ。一方、第2のダイオード14は、アノードがMOSFET11のソースに接続され、カソードがMOSFET11のゲートに接続されている。
(Embodiment 2)
FIG. 2 is a circuit diagram showing a configuration of the semiconductor relay device according to the second embodiment. The basic configuration of the semiconductor relay device of FIG. 2 is substantially the same as that of FIG. However, in the charge /
図2の半導体リレー装置の動作について説明する。 The operation of the semiconductor relay device of FIG. 2 will be described.
発光素子1に入力信号が印加されると、発光素子1が発光し、フォトダイオードアレイ2はこの光信号を受けて光起電力を発生させる。発生した光電流は、導通状態になっているMOSFET11を介して第2ダイオード14に流れる。このとき、ツェナーダイオード13には電流は流れない。第2ダイオード14の両端に発生する電圧がMOSFET11のしきい値電圧を越えると、MOSFET11のドレイン・ソース間は非導通状態になる。
When an input signal is applied to the
MOSFET11のドレイン・ソース間が非導通状態になると、出力用MOSFET3のゲート・ソース間に電荷が効率良く充電されるようになる。このとき、ツェナーダイオード13がブレークダウンしていると、充電効率がさらに良くなる。やがて、ゲート・ソース間電位が出力用MOSFET3のしきい値を超えると、出力用MOSFET3のドレイン・ソース間、すなわち出力端子4a,4b間が導通する。
When the drain and source of the
発光素子1に入力信号が印加されなくなると、発光素子1の発光が止み、フォトダイオードアレイ2には光起電力が生じなくなる。すると、充放電制御回路10では、第2ダイオード14の両端、すなわちMOSFET11のゲート・ソース間の電位差がなくなり、MOSFET11のドレイン・ソース間が非導通状態から導通状態に移行する。そうすると、出力用MOSFET3のゲート・ソース間に充電されていた電荷が、MOSFET11を通して放電されるので、出力用MOSFET3のゲート・ソース間電位がしきい値以下になり、出力用MOSFET3のドレイン・ソース間、すなわち出力端子4a,4b間が開放される。
When the input signal is no longer applied to the
図2の構成では、MOSFET11のオンオフ状態を制御するためのインピーダンス要素が、抵抗器を含んでおらず、ツェナーダイオード13と第2のダイオード14とによって構成されている。したがって、半導体リレー装置を小型化することが容易になる。しかも、ツェナーダイオード13と並列に第2のダイオード14を設けたことによって、実施形態1と比べて、出力用MOSFET3のゲート・ソース間容量の充電経路が増えるため、充電に要する時間が短くなり、応答時間の高速化が可能となる。
In the configuration of FIG. 2, the impedance element for controlling the on / off state of the
なお、ここでは、インピーダンス要素を構成するダイオードとして、降伏電圧が安定したツェナーダイオード13を用いるものとしたが、これに限られるものではなく、他の種類のダイオードを用いてもかまわない。ただし、降伏電圧が安定したツェナーダイオードを用いることによって、より安定した動作が可能となる。
Here, the
(実施形態3)
図3は実施形態3に係る半導体リレー装置の構成を示す回路図である。図3の半導体リレー装置は、基本的な構成は図1とほぼ同様である。ただし、充放電制御回路10Bにおいて、MOSFET11のゲート・ソース間に設けられたインピーダンス要素の構成が、図1と異なっている。すなわち、インピーダンス要素として、直列に接続された複数のダイオード15と、第2のFET16とが、並列に、設けられている。ダイオード15は、アノードがMOSFET11のソースに接続され、カソードがMOSFET11のゲートに接続されている。第2のFET16は、ドレインおよびゲートが短絡されてMOSFET11のソースに接続され、ソースがMOSFET11のゲートに接続されている。この第2のFET16は、MOSFET11のしきい値電圧よりも高いしきい値電圧を有しており、かつ、導通したときは、そのドレイン電流によって出力用MOSFET3のゲート・ソース間容量を充電する役割を持つ。
(Embodiment 3)
FIG. 3 is a circuit diagram showing a configuration of the semiconductor relay device according to the third embodiment. The basic configuration of the semiconductor relay device of FIG. 3 is substantially the same as that of FIG. However, in the charge /
第2のFET16は、ドレインおよびゲートが短絡されているため、ドレイン・ソース間の電圧がしきい値電圧をこえたときにのみ、ドレイン・ソース間が導通状態になる。このため、第2のFET16は図2のツェナーダイオード13と実質的に同様の動作を行うことになり、図3の回路の動作は、図2と実質的に同様である。ここでは重複する動作説明は省略する。
Since the drain and the gate of the
図3の構成では、MOSFET11のオンオフ状態を制御するためのインピーダンス要素が、抵抗器を含んでおらず、ダイオード15と第2のFET16とによって構成されている。したがって、半導体リレー装置を小型化することが容易になる。しかも、出力用MOSFET3のゲート・ソース間容量の充電経路が複数あるため、充電に要する時間が短くなり、応答時間の高速化が可能となる。
In the configuration of FIG. 3, the impedance element for controlling the on / off state of the
なお、上述の各実施形態では、充放電制御用のFETとして、デプレッション型のMOSFET11を設けるものとしたが、これに限られるものではなく、例えば、接合型FET(JFET)を用いてもかまわない。
In each of the above-described embodiments, the
また、上述の各実施形態では、出力用MOSFET3が1個である構成を示したが、出力用MOSFET3を2個並列接続して使用することも可能である。
In each of the above-described embodiments, the configuration in which one
本発明は、半導体リレー装置を用いる装置の低コスト化、小型化に有効である。 The present invention is effective in reducing the cost and size of a device using a semiconductor relay device.
2 フォトダイオードアレイ
3 出力用MOSFET
10,10A,10B 充放電制御回路
11 ディプレッション型MOSFET(FET)
12,13 ツェナーダイオード(ダイオード)
14 第2のダイオード
15 ダイオード
16 第2のFET
2
10, 10A, 10B Charge /
12, 13 Zener diode (diode)
14
Claims (6)
前記フォトダイオードアレイの光起電圧がゲート・ソース間に印加され、ドレイン・ソース間がオンオフ制御される出力用MOSFETと、
前記出力用MOSFETのゲートへの電荷の充放電を制御する充放電制御回路とを備え、
前記充放電制御回路は、
前記フォトダイオードアレイと直列に設けられたインピーダンス要素と、
ドレインおよびソースが、前記出力用MOSFETのゲートおよびソースにそれぞれ接続され、ゲートが、前記インピーダンス要素と前記フォトダイオードアレイとの間に接続されたFETとを備え、
前記インピーダンス要素は、抵抗器を含んでおらず、かつ、
アノードが前記FETのゲートに接続され、カソードが前記FETのソースに接続された、1個または直列に接続された複数の、ダイオードを含む
ことを特徴とする半導体リレー装置。 A photodiode array in which photodiodes are connected in series;
An output MOSFET in which the photovoltage of the photodiode array is applied between the gate and the source and the drain and the source are controlled to be turned on and off;
A charge / discharge control circuit for controlling charge / discharge of charge to and from the gate of the output MOSFET,
The charge / discharge control circuit includes:
An impedance element provided in series with the photodiode array;
A drain and a source connected to a gate and a source of the output MOSFET, respectively, and a gate connected between the impedance element and the photodiode array;
The impedance element does not include a resistor, and
A semiconductor relay device including one or a plurality of diodes connected in series, each having an anode connected to a gate of the FET and a cathode connected to a source of the FET.
前記ダイオードは、降伏電圧が、前記FETのしきい値電圧よりも高い
ことを特徴とする半導体リレー装置。 The semiconductor relay device according to claim 1,
The semiconductor relay device, wherein the diode has a breakdown voltage higher than a threshold voltage of the FET.
前記ダイオードは、ツェナーダイオードである
ことを特徴とする半導体リレー装置。 The semiconductor relay device according to claim 1,
The semiconductor relay device, wherein the diode is a Zener diode.
前記インピーダンス要素は、
前記ダイオードと並列に設けられており、アノードが前記FETのソースに接続され、カソードが前記FETのゲートに接続された、1個または直列に接続された複数の、第2のダイオードを含む
ことを特徴とする半導体リレー装置。 The semiconductor relay device according to claim 1,
The impedance element is
One or a plurality of second diodes connected in series, provided in parallel with the diode, having an anode connected to the source of the FET and a cathode connected to the gate of the FET. A semiconductor relay device.
前記フォトダイオードアレイの光起電圧がゲート・ソース間に印加され、ドレイン・ソース間がオンオフ制御される出力用MOSFETと、
前記出力用MOSFETのゲートへの電荷の充放電を制御する充放電制御回路とを備え、
前記充放電制御回路は、
前記フォトダイオードアレイと直列に設けられたインピーダンス要素と、
ドレインおよびソースが、前記出力用MOSFETのゲートおよびソースにそれぞれ接続され、ゲートが、前記インピーダンス要素と前記フォトダイオードアレイとの間に接続されたFETとを備え、
前記インピーダンス要素は、抵抗器を含んでおらず、かつ、
アノードが前記FETのソースに接続され、カソードが前記FETのゲートに接続された、1個または直列に接続された複数の、ダイオードと、
前記ダイオードと並列に設けられており、ドレインおよびゲートが前記FETのソースに接続され、ソースが前記FETのゲートに接続された第2のFETとを含む
ことを特徴とする半導体リレー装置。 A photodiode array in which photodiodes are connected in series;
An output MOSFET in which the photovoltage of the photodiode array is applied between the gate and the source and the drain and the source are controlled to be turned on and off;
A charge / discharge control circuit for controlling charge / discharge of charge to and from the gate of the output MOSFET,
The charge / discharge control circuit includes:
An impedance element provided in series with the photodiode array;
A drain and a source connected to a gate and a source of the output MOSFET, respectively, and a gate connected between the impedance element and the photodiode array;
The impedance element does not include a resistor, and
One or a plurality of diodes connected in series with an anode connected to the source of the FET and a cathode connected to the gate of the FET;
A semiconductor relay device comprising: a second FET provided in parallel with the diode, having a drain and a gate connected to the source of the FET, and a source connected to the gate of the FET.
前記第2のFETは、しきい値電圧が、前記FETのしきい値電圧よりも高い
ことを特徴とする半導体リレー装置。 The semiconductor relay device according to claim 5,
The semiconductor relay device, wherein the second FET has a threshold voltage higher than that of the FET.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012197009A JP2014053771A (en) | 2012-09-07 | 2012-09-07 | Semiconductor relay device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012197009A JP2014053771A (en) | 2012-09-07 | 2012-09-07 | Semiconductor relay device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014053771A true JP2014053771A (en) | 2014-03-20 |
Family
ID=50611845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012197009A Pending JP2014053771A (en) | 2012-09-07 | 2012-09-07 | Semiconductor relay device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014053771A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016170724A1 (en) * | 2015-04-21 | 2016-10-27 | Panasonic Intellectual Property Management Co., Ltd. | Solid state relay |
-
2012
- 2012-09-07 JP JP2012197009A patent/JP2014053771A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016170724A1 (en) * | 2015-04-21 | 2016-10-27 | Panasonic Intellectual Property Management Co., Ltd. | Solid state relay |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8410710B2 (en) | Light emitting device driving circuit | |
JP2015107039A (en) | Battery pack having charge and discharge switch circuit | |
JP6295268B2 (en) | Semiconductor drive device | |
US8907583B1 (en) | LED driving device | |
US9762118B2 (en) | Lossless snubber circuit and operation method thereof | |
JP2016072676A (en) | Semiconductor relay | |
JP2014053771A (en) | Semiconductor relay device | |
JP2009117528A (en) | Optical semiconductor relay device | |
CN102298408A (en) | Voltage-stabilizing circuit | |
JP3837372B2 (en) | Semiconductor relay | |
JP6666194B2 (en) | Light emitting device | |
JP2016111514A (en) | Driving device and semiconductor device | |
JP5637886B2 (en) | Semiconductor relay | |
JP2009004522A (en) | Semiconductor relay device | |
CN110177407B (en) | Lighting control device for light emitting element and lighting device | |
KR102467527B1 (en) | Rectification device for energy harvester | |
JP5938725B2 (en) | Semiconductor device | |
JP2015015544A (en) | Semiconductor device and semiconductor relay using the same | |
KR101717673B1 (en) | Buck-boost converter | |
CN105430794B (en) | Driving chip, LED constant current drive control circuit and LED driving methods | |
JP2014140141A (en) | Semiconductor device and semiconductor relay using the same | |
KR101674635B1 (en) | Hybrid Active Diode using Microelectromechanical and Semiconductor Switches | |
JP5781108B2 (en) | Optical coupling device | |
CN101868093A (en) | Driving circuit used for current driving element and luminous device | |
JP2015188124A (en) | Semiconductor device and semiconductor relay |