JP2015188124A - Semiconductor device and semiconductor relay - Google Patents

Semiconductor device and semiconductor relay Download PDF

Info

Publication number
JP2015188124A
JP2015188124A JP2014064282A JP2014064282A JP2015188124A JP 2015188124 A JP2015188124 A JP 2015188124A JP 2014064282 A JP2014064282 A JP 2014064282A JP 2014064282 A JP2014064282 A JP 2014064282A JP 2015188124 A JP2015188124 A JP 2015188124A
Authority
JP
Japan
Prior art keywords
output
circuit
light
output terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014064282A
Other languages
Japanese (ja)
Inventor
優 分木
Yu Wakegi
優 分木
小西 保司
Yasuji Konishi
保司 小西
砂田 卓也
Takuya Sunada
卓也 砂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014064282A priority Critical patent/JP2015188124A/en
Publication of JP2015188124A publication Critical patent/JP2015188124A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a semiconductor relay using the same capable of preventing heat generation when an excess voltage is applied.SOLUTION: A semiconductor device 1 includes: a light-emitting part 2; a light relieving part 3; a light receiving part 5; an impedance circuit 6; and an invalidation circuit 7. The light-emitting part 2 converts an electric signal into light. The light receiving part 3 converts the light output from the light-emitting part 2 into a drive signal. The light receiving part 5 opens/closes an electric circuit L1 across a pair of output terminals 11 and 12 responding to the light output from the light-emitting part 2. The impedance circuit 6 outputs a voltage according to the voltage applied across the pair of output terminal 11 and 12 when the electric circuit L1 is opened/closed. When the output voltage from the impedance circuit 6 exceeds a predetermined voltage, the invalidation circuit 7 invalids the drive signal to a third output terminal 13.

Description

本発明は、一般に半導体装置、半導体リレー、より詳細には過大な電圧から回路を保護する半導体装置及びそれを用いた半導体リレーに関する。   The present invention generally relates to a semiconductor device, a semiconductor relay, and more particularly to a semiconductor device that protects a circuit from an excessive voltage and a semiconductor relay using the semiconductor device.

従来、制御入力に応じてオン/オフする半導体スイッチング素子により、出力端間を導通状態と非導通状態とに切り替える半導体スイッチ装置が知られている。このような半導体スイッチ装置では、半導体スイッチング素子の熱的破壊を防止するための保護回路が設けられており、例えば特許文献1に開示されている。   2. Description of the Related Art Conventionally, there is known a semiconductor switch device that switches between output terminals between a conductive state and a non-conductive state by a semiconductor switching element that is turned on / off according to a control input. In such a semiconductor switch device, a protection circuit for preventing thermal destruction of the semiconductor switching element is provided, which is disclosed in Patent Document 1, for example.

特許文献1に記載の従来例は、電流検出抵抗と、ゲート制御用トランジスタとを備えている。電流検出抵抗は、正の温度係数を有する抵抗であり、半導体スイッチング素子(パワーMOSFET)の一端と、一方の出力端との間に接続される。ゲート制御用トランジスタは、電流検出抵抗で生じる電圧降下に応じて、半導体スイッチング素子のゲート電位を制御する。   The conventional example described in Patent Document 1 includes a current detection resistor and a gate control transistor. The current detection resistor is a resistor having a positive temperature coefficient, and is connected between one end of the semiconductor switching element (power MOSFET) and one output end. The gate control transistor controls the gate potential of the semiconductor switching element according to the voltage drop generated in the current detection resistor.

この従来例では、負荷の短絡等が原因で半導体スイッチング素子のドレイン−ソース間に過大な電圧が印加されると、電流検出抵抗の両端電圧が上昇し、ゲート制御用トランジスタがオンになる。すると、半導体スイッチング素子のゲート電圧が低下することでドレイン電流が抑制されるので、半導体スイッチング素子が保護される。   In this conventional example, when an excessive voltage is applied between the drain and source of the semiconductor switching element due to a short circuit of the load or the like, the voltage across the current detection resistor rises and the gate control transistor is turned on. As a result, the gate current of the semiconductor switching element is lowered to suppress the drain current, so that the semiconductor switching element is protected.

特開2000−307398号公報JP 2000-307398 A

しかしながら、上記従来例では、保護回路が動作している間も半導体スイッチング素子がオンし続ける。このため、上記従来例では、半導体スイッチング素子がオンし続けている状態で出力端間に過大な電圧が印加され続けると、半導体スイッチング素子が発熱する可能性があった。   However, in the above conventional example, the semiconductor switching element is kept on even while the protection circuit is operating. For this reason, in the conventional example, if an excessive voltage is continuously applied between the output terminals while the semiconductor switching element is kept on, the semiconductor switching element may generate heat.

本発明は、上記の点に鑑みて為されており、過大な電圧の印加時における発熱を抑制することのできる半導体装置及びそれを用いた半導体リレーを提供することを目的とする。   The present invention has been made in view of the above points, and an object thereof is to provide a semiconductor device capable of suppressing heat generation when an excessive voltage is applied, and a semiconductor relay using the semiconductor device.

本発明の半導体装置は、電気信号を光に変換する発光部と、前記発光部が出力する光を駆動信号に変換する受光部と、第1出力端と第2出力端との間に電気的に接続され、前記発光部が出力する光に応じて前記第1出力端と前記第2出力端との間の電路を開閉するスイッチング回路と、前記第1出力端と前記第2出力端との間に電気的に接続されるインピーダンス回路と、前記駆動信号が入力される第3出力端に電気的に接続される無効化回路とを備え、前記インピーダンス回路は、前記第1出力端と前記第2出力端との間で前記スイッチング回路と直列に接続され、前記電路が閉成されている状態で前記第1出力端と前記第2出力端との間に印加される電圧に応じた電圧を出力するように構成され、前記無効化回路は、前記インピーダンス回路の出力電圧が所定の電圧を上回ると、前記第3出力端に対する前記駆動信号を無効にするように構成されることを特徴とする。   The semiconductor device according to the present invention is electrically connected between a light emitting unit that converts an electrical signal into light, a light receiving unit that converts light output from the light emitting unit into a drive signal, and a first output terminal and a second output terminal. And a switching circuit that opens and closes an electric circuit between the first output terminal and the second output terminal according to light output from the light emitting unit, and the first output terminal and the second output terminal. And an invalidation circuit electrically connected to a third output terminal to which the drive signal is input, wherein the impedance circuit includes the first output terminal and the first output terminal. A voltage corresponding to a voltage applied between the first output terminal and the second output terminal in a state where the switching circuit is connected in series between the two output terminals and the electric circuit is closed. And the invalidation circuit is configured to output the impedance. When the output voltage of the road is above a predetermined voltage, characterized in that it is configured to disable the drive signal to the third output terminal.

この半導体装置において、前記スイッチング回路は、前記発光部が出力する光に応じて光起電力を発生するフォトダイオードと、前記光起電力に応じてオン/オフを切り替えるスイッチング素子とを含むことが好ましい。   In this semiconductor device, it is preferable that the switching circuit includes a photodiode that generates a photovoltaic power according to light output from the light emitting unit, and a switching element that switches on / off according to the photovoltaic power. .

この半導体装置において、前記スイッチング回路は、前記発光部が出力する光に応じてオン/オフを切り替えるフォトトランジスタを含むことが好ましい。   In this semiconductor device, it is preferable that the switching circuit includes a phototransistor that switches on / off in accordance with light output from the light emitting unit.

この半導体装置において、前記インピーダンス回路は、抵抗、コンデンサ、コイルのうち少なくとも1つを含むことが好ましい。   In this semiconductor device, the impedance circuit preferably includes at least one of a resistor, a capacitor, and a coil.

本発明の半導体リレーは、上記何れかの前記半導体装置と、前記第1出力端と前記第2出力端との間に電気的に接続され、前記駆動信号に応じてオン/オフを切り替える半導体スイッチとを備えることを特徴とする。   The semiconductor relay of the present invention is a semiconductor switch that is electrically connected between any one of the semiconductor devices described above, and the first output terminal and the second output terminal, and that switches on / off according to the drive signal. It is characterized by providing.

本発明は、第1出力端と第2出力端との間に過大な電圧が印加されると、無効化回路が動作することで第3出力端に対する駆動信号が無効になる。このため、本発明は、駆動信号によりオン/オフを切り替える半導体スイッチを用いる場合に、半導体スイッチがオンし続けている状態で過大な電圧が半導体スイッチに印加されるのを防ぐことができる。したがって、本発明は、過大な電圧の印加時における発熱を抑制することができる。   In the present invention, when an excessive voltage is applied between the first output terminal and the second output terminal, the invalidation circuit operates to invalidate the drive signal for the third output terminal. For this reason, the present invention can prevent an excessive voltage from being applied to the semiconductor switch while the semiconductor switch is kept on when the semiconductor switch that is turned on / off by the drive signal is used. Therefore, the present invention can suppress heat generation when an excessive voltage is applied.

本実施形態の半導体装置及び半導体リレーを示す概略図である。It is the schematic which shows the semiconductor device and semiconductor relay of this embodiment. 本実施形態の半導体装置の一例を示す回路図である。It is a circuit diagram showing an example of a semiconductor device of this embodiment. 本実施形態の半導体リレーの動作の説明図である。It is explanatory drawing of operation | movement of the semiconductor relay of this embodiment. 本実施形態の半導体装置における、スイッチング回路の一例を示す回路図である。It is a circuit diagram which shows an example of the switching circuit in the semiconductor device of this embodiment. 従来の半導体装置を示す概略図である。It is the schematic which shows the conventional semiconductor device.

本発明の実施形態に係る半導体装置1は、図1に示すように、発光部2と、受光部3と、スイッチング回路5と、インピーダンス回路6と、無効化回路7とを備える。発光部2は、電気信号を光に変換する。受光部3は、発光部2が出力する光を駆動信号に変換する。スイッチング回路5は、第1出力端11と第2出力端12との間に電気的に接続され、発光部2が出力する光に応じて第1出力端11と第2出力端12との間の電路L1を開閉する。インピーダンス回路6は、第1出力端11と第2出力端12との間に電気的に接続される。無効化回路7は、駆動信号が入力される第3出力端13に電気的に接続される。   As shown in FIG. 1, the semiconductor device 1 according to the embodiment of the present invention includes a light emitting unit 2, a light receiving unit 3, a switching circuit 5, an impedance circuit 6, and a disabling circuit 7. The light emitting unit 2 converts an electrical signal into light. The light receiving unit 3 converts the light output from the light emitting unit 2 into a drive signal. The switching circuit 5 is electrically connected between the first output end 11 and the second output end 12, and between the first output end 11 and the second output end 12 according to the light output from the light emitting unit 2. The electric circuit L1 is opened and closed. The impedance circuit 6 is electrically connected between the first output terminal 11 and the second output terminal 12. The invalidation circuit 7 is electrically connected to the third output terminal 13 to which a drive signal is input.

インピーダンス回路6は、第1出力端11と第2出力端12との間でスイッチング回路5と直列に接続される。そして、インピーダンス回路6は、電路L1が閉成されている状態で第1出力端11と第2出力端12との間に印加される電圧に応じた電圧を出力するように構成される。また、無効化回路7は、インピーダンス回路6の出力電圧が所定の電圧を上回ると、第3出力端13に対する駆動信号を無効にするように構成される。   The impedance circuit 6 is connected in series with the switching circuit 5 between the first output terminal 11 and the second output terminal 12. And the impedance circuit 6 is comprised so that the voltage according to the voltage applied between the 1st output terminal 11 and the 2nd output terminal 12 may be output in the state where the electric circuit L1 is closed. The invalidation circuit 7 is configured to invalidate the drive signal for the third output terminal 13 when the output voltage of the impedance circuit 6 exceeds a predetermined voltage.

また、本発明の実施形態に係る半導体リレー100は、図1に示すように、半導体装置1と、半導体スイッチ8とを備える。半導体スイッチ8は、第1出力端11と第2出力端12との間に電気的に接続され、駆動信号に応じてオン/オフを切り替える。   The semiconductor relay 100 according to the embodiment of the present invention includes a semiconductor device 1 and a semiconductor switch 8 as shown in FIG. The semiconductor switch 8 is electrically connected between the first output end 11 and the second output end 12, and is switched on / off according to a drive signal.

以下、本実施形態の半導体装置1及びそれを用いた半導体リレー100について詳細に説明する。但し、以下に説明する構成は、本発明の一例に過ぎず、本発明は下記の実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。   Hereinafter, the semiconductor device 1 of this embodiment and the semiconductor relay 100 using the same will be described in detail. However, the configuration described below is only an example of the present invention, and the present invention is not limited to the following embodiment, and the technical idea according to the present invention is not deviated from this embodiment. Various changes can be made in accordance with the design or the like as long as they are not.

本実施形態の半導体リレー100は、メカニカルリレーのような可動接点を持たない無接点リレーである。本実施形態の半導体リレー100は、例えばセキュリティ機器、アミューズメント機器、医療機器や蓄電池システム、ヒータ、DCモータ等の制御など、種々の用途がある。   The semiconductor relay 100 of this embodiment is a contactless relay that does not have a movable contact, such as a mechanical relay. The semiconductor relay 100 of this embodiment has various uses such as control of security devices, amusement devices, medical devices, storage battery systems, heaters, DC motors, and the like.

本実施形態の半導体リレー100は、図1に示すように、本実施形態の半導体装置1と、半導体スイッチ8とを備えている。また、本実施形態の半導体リレー100は、一対の入力端子101,102(第1入力端子101、第2入力端子102)と、一対の出力端子103,104(第1出力端子103、第2出力端子104)とを備えている。なお、一対の入力端子101,102は、本実施形態の半導体装置1の一対の入力端子でもある。また、本実施形態の半導体装置1は、一対の出力端11,12(第1出力端11、第2出力端12)と、第3出力端13とを備えている。   As shown in FIG. 1, the semiconductor relay 100 of this embodiment includes the semiconductor device 1 of this embodiment and a semiconductor switch 8. Further, the semiconductor relay 100 of the present embodiment includes a pair of input terminals 101 and 102 (first input terminal 101 and second input terminal 102) and a pair of output terminals 103 and 104 (first output terminal 103 and second output). Terminal 104). The pair of input terminals 101 and 102 is also a pair of input terminals of the semiconductor device 1 of the present embodiment. In addition, the semiconductor device 1 of this embodiment includes a pair of output ends 11 and 12 (first output end 11 and second output end 12) and a third output end 13.

一対の入力端子101,102には、例えばマイコン(マイクロコンピュータ)が電気的に接続される。そして、マイコンが出力する電気信号が一対の入力端子101,102に入力される。また、一対の出力端子103,104には、負荷(図示せず)と、当該負荷に電力を供給する電源(直流電源または交流電源、図示せず)が電気的に接続される。そして、一対の出力端子103,104間が導通しているときは、一対の出力端子103,104間に電流が流れる。以下では、一対の出力端子103,104間を流れる電流を「端子間電流」と称する。また、一対の出力端子103,104間(または一対の出力端11,12間)に印加される電圧を「端子間電圧」と称する。   For example, a microcomputer (microcomputer) is electrically connected to the pair of input terminals 101 and 102. An electric signal output from the microcomputer is input to the pair of input terminals 101 and 102. The pair of output terminals 103 and 104 are electrically connected to a load (not shown) and a power supply (DC power supply or AC power supply, not shown) for supplying power to the load. When the pair of output terminals 103 and 104 are conductive, a current flows between the pair of output terminals 103 and 104. Hereinafter, the current flowing between the pair of output terminals 103 and 104 is referred to as “inter-terminal current”. A voltage applied between the pair of output terminals 103 and 104 (or between the pair of output terminals 11 and 12) is referred to as “inter-terminal voltage”.

本実施形態の半導体装置1は、図1に示すように、発光部2と、受光部3と、駆動回路4と、スイッチング回路5と、インピーダンス回路6と、無効化回路7とを備えている。   As shown in FIG. 1, the semiconductor device 1 of the present embodiment includes a light emitting unit 2, a light receiving unit 3, a drive circuit 4, a switching circuit 5, an impedance circuit 6, and an invalidation circuit 7. .

発光部2は、一対の入力端子101,102に電気的に接続され、一対の入力端子101,102に入力された電気信号を光に変換するように構成されている。本実施形態の半導体装置1では、図2に示すように、発光部2は発光ダイオード21で構成されている。発光ダイオード21は、アノードを第1入力端子101に、カソードを第2入力端子102に接続する向きで設けられている。したがって、第1入力端子101を正極、第2入力端子102を負極とする電圧(順方向電圧)を一対の入力端子101,102間に印加すると、発光ダイオード21が発光する。   The light emitting unit 2 is electrically connected to the pair of input terminals 101 and 102, and is configured to convert an electrical signal input to the pair of input terminals 101 and 102 into light. In the semiconductor device 1 of the present embodiment, the light emitting unit 2 includes a light emitting diode 21 as shown in FIG. The light emitting diode 21 is provided in such a direction that the anode is connected to the first input terminal 101 and the cathode is connected to the second input terminal 102. Therefore, when a voltage (forward voltage) having the first input terminal 101 as the positive electrode and the second input terminal 102 as the negative electrode is applied between the pair of input terminals 101 and 102, the light emitting diode 21 emits light.

受光部3は、発光部2が出力する光を駆動信号に変換するように構成されている。本実施形態の半導体装置1では、図2に示すように、受光部3は複数のフォトダイオード31を直列に接続して成るフォトダイオードアレイで構成されている。受光部3は、その受光面(図示せず)を発光部2の発光面(図示せず)に対向させる向きに配置されている。具体的には、受光部3は、電気絶縁性及び透光性を有する光結合部材(図示せず)を介して、発光部2と向かい合わせに配置されている。このため、発光部2と受光部3とが互いに光結合するので、発光部2の発光面から出力される光が受光部3の受光面へ入射する。そして、受光部3は、発光部2から出力する光を受けると光起電力を発生する。   The light receiving unit 3 is configured to convert light output from the light emitting unit 2 into a drive signal. In the semiconductor device 1 of the present embodiment, as shown in FIG. 2, the light receiving unit 3 includes a photodiode array formed by connecting a plurality of photodiodes 31 in series. The light receiving unit 3 is arranged in a direction in which the light receiving surface (not shown) faces the light emitting surface (not shown) of the light emitting unit 2. Specifically, the light receiving unit 3 is disposed to face the light emitting unit 2 through an optical coupling member (not shown) having electrical insulation and translucency. For this reason, since the light emitting unit 2 and the light receiving unit 3 are optically coupled to each other, the light output from the light emitting surface of the light emitting unit 2 enters the light receiving surface of the light receiving unit 3. And the light-receiving part 3 will generate a photovoltaic power, if the light output from the light emission part 2 is received.

フォトダイオードアレイのアノードは、駆動回路4の正極の入力端に電気的に接続されている。また、フォトダイオードアレイのカソードは、駆動回路4の負極の入力端に電気的に接続されている。このため、駆動回路4の正極の入力端には、受光部3が発生する光起電力により光電流が流れ込むことになる。   The anode of the photodiode array is electrically connected to the positive input terminal of the drive circuit 4. The cathode of the photodiode array is electrically connected to the negative input terminal of the drive circuit 4. For this reason, a photocurrent flows into the positive input terminal of the drive circuit 4 due to the photovoltaic force generated by the light receiving unit 3.

駆動回路4は、図2に示すように、受光部3の出力端間に電気的に接続された可変インピーダンス素子41と、抵抗42とで構成されている。可変インピーダンス素子41と抵抗42とは、受光部3の出力端間に直列に接続されている。本実施形態の半導体装置1では、可変インピーダンス素子41は、nチャネルのデプレッション型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。   As shown in FIG. 2, the drive circuit 4 includes a variable impedance element 41 and a resistor 42 that are electrically connected between the output terminals of the light receiving unit 3. The variable impedance element 41 and the resistor 42 are connected in series between the output ends of the light receiving unit 3. In the semiconductor device 1 of the present embodiment, the variable impedance element 41 is an n-channel depletion type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).

可変インピーダンス素子41のドレインは、受光部3の正極の出力端に電気的に接続されている。可変インピーダンス素子41のソースは、抵抗42を介して受光部3の負極の出力端に電気的に接続されている。可変インピーダンス素子41のゲートは、受光部3の負極の出力端に電気的に接続されている。言い換えれば、抵抗42は、可変インピーダンス素子41のゲート−ソース間に電気的に接続されている。また、可変インピーダンス素子41のドレインは第3出力端13に、ソースは第2出力端12にそれぞれ電気的に接続されている。   The drain of the variable impedance element 41 is electrically connected to the positive output terminal of the light receiving unit 3. The source of the variable impedance element 41 is electrically connected to the output terminal of the negative electrode of the light receiving unit 3 through the resistor 42. The gate of the variable impedance element 41 is electrically connected to the negative output terminal of the light receiving unit 3. In other words, the resistor 42 is electrically connected between the gate and the source of the variable impedance element 41. The drain of the variable impedance element 41 is electrically connected to the third output end 13 and the source is electrically connected to the second output end 12.

以下、駆動回路4の動作について簡単に説明する。受光部3が発生する光起電力により、光電流が可変インピーダンス素子41及び抵抗42を流れると、抵抗42の両端に電位差が生じる。この電位差により、可変インピーダンス素子41はオフに切り替わる。すると、可変インピーダンス素子41のドレイン−ソース間が高インピーダンス状態となる。したがって、駆動回路4は、光電流が流れると、受光部3の発生する光起電力を駆動信号として出力する。駆動回路4が出力する(言い換えれば、受光部3が出力する)駆動信号は、第3出力端13に入力される。   Hereinafter, the operation of the drive circuit 4 will be briefly described. When photocurrent flows through the variable impedance element 41 and the resistor 42 due to the photovoltaic force generated by the light receiving unit 3, a potential difference is generated between both ends of the resistor 42. Due to this potential difference, the variable impedance element 41 is switched off. Then, the drain-source region of the variable impedance element 41 is in a high impedance state. Therefore, when the photocurrent flows, the drive circuit 4 outputs the photovoltaic force generated by the light receiving unit 3 as a drive signal. A drive signal output from the drive circuit 4 (in other words, output from the light receiving unit 3) is input to the third output terminal 13.

受光部3が光起電力を発生しなくなると、光電流が流れずに抵抗42の両端に電位差が生じなくなるため、可変インピーダンス素子41はオンに切り替わる。すると、可変インピーダンス素子41のドレイン−ソース間が低インピーダンス状態となる。したがって、駆動回路4は、受光部3からの光電流が流れなくなると、駆動信号を出力しない。   When the light receiving unit 3 does not generate a photoelectromotive force, a photocurrent does not flow and a potential difference does not occur between both ends of the resistor 42, so that the variable impedance element 41 is turned on. Then, the drain-source region of the variable impedance element 41 is in a low impedance state. Therefore, when the photocurrent from the light receiving unit 3 stops flowing, the drive circuit 4 does not output a drive signal.

スイッチング回路5は、一対の出力端11,12間に電気的に接続されている。また、スイッチング回路5は、発光部2が出力する光に応じて一対の出力端11,12間の電路L1を開閉するように構成されている。本実施形態の半導体装置1では、図2に示すように、スイッチング回路5は、NPN型のフォトトランジスタ51で構成されている。フォトトランジスタ51は、その受光面(図示せず)を発光部2の発光面(図示せず)に対向させる向きに配置される。具体的には、フォトトランジスタ51は、そのベースが発光部2と向かい合わせに配置されている。このため、発光部2とフォトトランジスタ51のベースとが互いに光結合するので、発光部2の発光面から出力する光がフォトトランジスタ51のベースへ入射する。そして、フォトトランジスタ51は、発光部2が出力する光を受けると、コレクタ−エミッタ間が導通し、オンに切り替わる。また、フォトトランジスタ51は、受光しなくなる(つまり、発光部2が光を出力しなくなる)と、コレクタ−エミッタ間が非導通となり、オフに切り替わる。   The switching circuit 5 is electrically connected between the pair of output terminals 11 and 12. The switching circuit 5 is configured to open and close the electric circuit L1 between the pair of output ends 11 and 12 according to the light output from the light emitting unit 2. In the semiconductor device 1 of this embodiment, as shown in FIG. 2, the switching circuit 5 includes an NPN type phototransistor 51. The phototransistor 51 is arranged in a direction in which the light receiving surface (not shown) faces the light emitting surface (not shown) of the light emitting unit 2. Specifically, the base of the phototransistor 51 is disposed facing the light emitting unit 2. For this reason, since the light emitting unit 2 and the base of the phototransistor 51 are optically coupled to each other, the light output from the light emitting surface of the light emitting unit 2 is incident on the base of the phototransistor 51. Then, when the phototransistor 51 receives the light output from the light emitting unit 2, the collector-emitter conducts and is turned on. In addition, when the phototransistor 51 does not receive light (that is, the light emitting unit 2 does not output light), the collector-emitter becomes non-conductive and is turned off.

フォトトランジスタ51のコレクタは、第1出力端11に電気的に接続されている。また、フォトトランジスタ51のエミッタは、インピーダンス回路6を介して第2出力端12に電気的に接続されている。したがって、フォトトランジスタ51は、発光部2の出力する光に応じてオン/オフを切り替えることで、一対の出力端11,12間の電路L1を開閉する。   The collector of the phototransistor 51 is electrically connected to the first output terminal 11. The emitter of the phototransistor 51 is electrically connected to the second output terminal 12 via the impedance circuit 6. Therefore, the phototransistor 51 opens and closes the electric circuit L1 between the pair of output terminals 11 and 12 by switching on / off according to the light output from the light emitting unit 2.

インピーダンス回路6は、一対の出力端11,12間に電気的に接続されている。また、インピーダンス回路6は、一対の出力端11,12間でスイッチング回路5と直列に接続されている。そして、インピーダンス回路6は、電路L1が閉成されている状態で端子間電圧に応じた電圧を出力するように構成されている。本実施形態の半導体装置1では、インピーダンス回路6は、図2に示すように、抵抗61で構成されている。抵抗61の一端は、フォトトランジスタ51のエミッタに電気的に接続されており、抵抗61の他端は、第2出力端12に電気的に接続されている。したがって、フォトトランジスタ51がオン状態のとき、端子間電圧がインピーダンス回路6に印加され、フォトトランジスタ51がオフ状態のとき、端子間電圧がインピーダンス回路6に印加されない。そして、抵抗61の両端電圧が無効化回路7に出力される。   The impedance circuit 6 is electrically connected between the pair of output terminals 11 and 12. The impedance circuit 6 is connected in series with the switching circuit 5 between the pair of output terminals 11 and 12. And the impedance circuit 6 is comprised so that the voltage according to the voltage between terminals may be output in the state by which the electric circuit L1 is closed. In the semiconductor device 1 of the present embodiment, the impedance circuit 6 includes a resistor 61 as shown in FIG. One end of the resistor 61 is electrically connected to the emitter of the phototransistor 51, and the other end of the resistor 61 is electrically connected to the second output terminal 12. Therefore, the inter-terminal voltage is applied to the impedance circuit 6 when the phototransistor 51 is on, and the inter-terminal voltage is not applied to the impedance circuit 6 when the phototransistor 51 is off. Then, the voltage across the resistor 61 is output to the invalidation circuit 7.

無効化回路7は、第3出力端13に電気的に接続されている。そして、無効化回路7は、インピーダンス回路6の出力電圧が所定の電圧を上回ると、第3出力端13に対する駆動信号を無効にするように構成されている。本実施形態の半導体装置1では、図2に示すように、無効化回路7は、nチャネルのエンハンスメント型MOSFETであるスイッチング素子71で構成されている。スイッチング素子71のドレインは、駆動回路4の正極の出力端に電気的に接続されている。また、スイッチング素子71のソースは、駆動回路4の負極の出力端、及び第2出力端12に電気的に接続されている。更に、スイッチング素子71のゲートは、フォトトランジスタ51のエミッタ、及び抵抗61の正極側の一端に電気的に接続されている。   The invalidation circuit 7 is electrically connected to the third output terminal 13. The invalidation circuit 7 is configured to invalidate the drive signal for the third output terminal 13 when the output voltage of the impedance circuit 6 exceeds a predetermined voltage. In the semiconductor device 1 of the present embodiment, as shown in FIG. 2, the invalidation circuit 7 includes a switching element 71 that is an n-channel enhancement type MOSFET. The drain of the switching element 71 is electrically connected to the positive output terminal of the drive circuit 4. The source of the switching element 71 is electrically connected to the negative output terminal of the drive circuit 4 and the second output terminal 12. Further, the gate of the switching element 71 is electrically connected to the emitter of the phototransistor 51 and one end on the positive electrode side of the resistor 61.

つまり、スイッチング素子71のゲート−ソース間には、インピーダンス回路6の出力電圧(ここでは、抵抗61の両端電圧)が印加される。スイッチング素子71は、抵抗61の両端電圧(すなわち、ゲート−ソース間電圧)が第1閾値電圧を上回るとオンになり、抵抗61の両端電圧が第1閾値電圧を下回るとオフになる。そして、スイッチング素子71がオンになると、スイッチング素子71のドレイン−ソース間が低インピーダンス状態となり、駆動信号が第3出力端13に入力されなくなる。   That is, the output voltage of the impedance circuit 6 (here, the voltage across the resistor 61) is applied between the gate and source of the switching element 71. The switching element 71 is turned on when the voltage across the resistor 61 (that is, the gate-source voltage) exceeds the first threshold voltage, and turned off when the voltage across the resistor 61 falls below the first threshold voltage. When the switching element 71 is turned on, the drain-source state of the switching element 71 is in a low impedance state, and the drive signal is not input to the third output end 13.

なお、本実施形態の半導体装置1では、スイッチング回路5の有する抵抗成分を無視すると、抵抗61の両端に端子間電圧が印加される。したがって、スイッチング素子71は、端子間電圧が第1閾値電圧(所定の電圧)を上回るとオンに切り替わる。   In the semiconductor device 1 according to the present embodiment, a terminal voltage is applied across the resistor 61 when the resistance component of the switching circuit 5 is ignored. Therefore, the switching element 71 is turned on when the inter-terminal voltage exceeds the first threshold voltage (predetermined voltage).

半導体スイッチ8は、一対の出力端11,12間に電気的に接続され、駆動信号に応じてオン/オフを切り替えるように構成されている。本実施形態の半導体リレー100では、図2に示すように、半導体スイッチ8は、nチャネルのエンハンスメント型MOSFETであるスイッチング素子81で構成されている。スイッチング素子81のドレインは第1出力端11に電気的に接続されている。また、スイッチング素子81のソースは第2出力端12に電気的に接続されている。さらに、スイッチング素子81のゲートは第3出力端13に電気的に接続されている。   The semiconductor switch 8 is electrically connected between the pair of output terminals 11 and 12, and is configured to be switched on / off according to a drive signal. In the semiconductor relay 100 of the present embodiment, as shown in FIG. 2, the semiconductor switch 8 includes a switching element 81 that is an n-channel enhancement type MOSFET. The drain of the switching element 81 is electrically connected to the first output end 11. The source of the switching element 81 is electrically connected to the second output end 12. Further, the gate of the switching element 81 is electrically connected to the third output end 13.

スイッチング素子81は、第3出力端13を介して入力される駆動信号に応じてオン/オフを切り替える。つまり、スイッチング素子81は、駆動信号の入力によりゲート−ソース間電圧が第2閾値電圧を上回るとオンになる。このとき、一対の出力端子103,104間が導通する。一方、スイッチング素子81は、駆動信号が入力されずにゲート−ソース間電圧が第2閾値電圧を下回るとオフになる。このとき、一対の出力端子103,104間は非導通となる。   The switching element 81 switches on / off according to a drive signal input via the third output end 13. That is, the switching element 81 is turned on when the gate-source voltage exceeds the second threshold voltage due to the input of the drive signal. At this time, the pair of output terminals 103 and 104 are electrically connected. On the other hand, the switching element 81 is turned off when the drive signal is not input and the gate-source voltage falls below the second threshold voltage. At this time, the pair of output terminals 103 and 104 are not conductive.

以下、本実施形態の半導体リレー100の動作について説明する。一対の入力端子101,102間に発光ダイオード21の順方向電圧が印加されると、発光部2が発光する。そして、受光部3は、発光部2が出力する光を受けて光起電力を発生する。この光起電力により、光電流が駆動回路4に流れ、抵抗42の両端間に電圧降下が生じる。この電圧降下により、可変インピーダンス素子41がオフに切り替わるため、可変インピーダンス素子41のドレイン−ソース間が高インピーダンス状態となる。すると、第3出力端13に駆動信号が入力されるため、スイッチング素子81のゲート容量が充電され、スイッチング素子81がオンに切り替わる。つまり、半導体スイッチ8がオンに切り替わり、一対の出力端子103,104間が導通する。   Hereinafter, the operation of the semiconductor relay 100 of the present embodiment will be described. When the forward voltage of the light emitting diode 21 is applied between the pair of input terminals 101 and 102, the light emitting unit 2 emits light. And the light-receiving part 3 receives the light which the light emission part 2 outputs, and generate | occur | produces a photovoltaic power. Due to this photoelectromotive force, a photocurrent flows into the drive circuit 4, and a voltage drop occurs between both ends of the resistor 42. Due to this voltage drop, the variable impedance element 41 is switched off, so that the drain-source between the variable impedance element 41 is in a high impedance state. Then, since the drive signal is input to the third output terminal 13, the gate capacitance of the switching element 81 is charged, and the switching element 81 is turned on. That is, the semiconductor switch 8 is turned on, and the pair of output terminals 103 and 104 are electrically connected.

一方、一対の入力端子101,102間に電圧が印加されていない状態、あるいは発光ダイオード21の順方向電圧を下回る電圧が印加されている状態では、発光部2が発光しない。このため、受光部3で光起電力が発生せず、駆動回路4に光電流が流れない。この状態では、抵抗42の両端間に電圧降下が生じないため、可変インピーダンス素子41がオンに切り替わる。すると、可変インピーダンス素子41のドレイン−ソース間が低インピーダンス状態となる。このとき、第3出力端13に駆動信号が入力されず、スイッチング素子81のゲート容量が可変インピーダンス素子41を介して放電され、スイッチング素子81がオフに切り替わる。つまり、半導体スイッチ8がオフに切り替わり、一対の出力端子103,104間が非導通となる。   On the other hand, the light emitting unit 2 does not emit light when no voltage is applied between the pair of input terminals 101 and 102 or when a voltage lower than the forward voltage of the light emitting diode 21 is applied. For this reason, no photoelectromotive force is generated in the light receiving unit 3, and no photocurrent flows through the drive circuit 4. In this state, there is no voltage drop across the resistor 42, so the variable impedance element 41 is switched on. Then, the drain-source region of the variable impedance element 41 is in a low impedance state. At this time, the drive signal is not input to the third output end 13, the gate capacitance of the switching element 81 is discharged through the variable impedance element 41, and the switching element 81 is switched off. That is, the semiconductor switch 8 is switched off, and the pair of output terminals 103 and 104 are not connected.

次に、本実施形態の半導体装置1の動作について説明する。なお、以下の説明では、一対の出力端子103,104に、負荷と電源とが電気的に接続されていると仮定する。したがって、一対の出力端子103,104間(一対の出力端11,12間)には電源が供給する電圧が印加されている。発光部2が発光すると、フォトトランジスタ51は、発光部2が出力する光を受けてオンに切り替わる。すると、電路L1が閉成され、インピーダンス回路6に端子間電圧が印加される。ここで、負荷の短絡等により端子間電圧が増大すると、端子間電流も増大する(図3参照)。そして、端子間電圧が所定の電圧(図3における“V1”)を上回ると、スイッチング素子71のゲート−ソース間電圧が第1閾値電圧を上回り、スイッチング素子71がオンに切り替わる。すると、駆動信号が第3出力端13に入力されなくなり(つまり、第3出力端13に対する駆動信号が無効になり)、スイッチング素子71を介する経路でスイッチング素子81のゲート容量が放電される。このため、スイッチング素子81がオフに切り替わる。そして、一対の出力端子103,104間が非導通となるので、端子間電流が流れなくなる。   Next, the operation of the semiconductor device 1 of this embodiment will be described. In the following description, it is assumed that a load and a power source are electrically connected to the pair of output terminals 103 and 104. Therefore, a voltage supplied by the power source is applied between the pair of output terminals 103 and 104 (between the pair of output terminals 11 and 12). When the light emitting unit 2 emits light, the phototransistor 51 is turned on in response to the light output from the light emitting unit 2. Then, the electric circuit L <b> 1 is closed, and the inter-terminal voltage is applied to the impedance circuit 6. Here, when the voltage between terminals increases due to a load short circuit or the like, the current between terminals also increases (see FIG. 3). When the voltage between the terminals exceeds a predetermined voltage (“V1” in FIG. 3), the gate-source voltage of the switching element 71 exceeds the first threshold voltage, and the switching element 71 is turned on. Then, the driving signal is not input to the third output terminal 13 (that is, the driving signal for the third output terminal 13 becomes invalid), and the gate capacitance of the switching element 81 is discharged through the path through the switching element 71. For this reason, the switching element 81 is switched off. And since a pair of output terminals 103 and 104 become non-conductive, the electric current between terminals does not flow.

つまり、本実施形態の半導体装置1は、半導体スイッチ8に過大な端子間電流が流れるのを防ぐ過電流保護回路として機能する。また、本実施形態の半導体装置1は、半導体スイッチ8がオンし続けている状態で、半導体スイッチ8に過大な端子間電圧が印加されるのを防ぐ過電圧保護回路としても機能する。   That is, the semiconductor device 1 according to this embodiment functions as an overcurrent protection circuit that prevents an excessive inter-terminal current from flowing through the semiconductor switch 8. In addition, the semiconductor device 1 of this embodiment also functions as an overvoltage protection circuit that prevents an excessive inter-terminal voltage from being applied to the semiconductor switch 8 while the semiconductor switch 8 is kept on.

上述のように、本実施形態の半導体装置1では、第1出力端11と第2出力端12との間に過大な電圧が印加されると、無効化回路7が動作することで第3出力端13に対する駆動信号が無効になる。このため、本実施形態の半導体装置1は、駆動信号によりオン/オフを切り替える半導体スイッチ8を用いる場合に、第1出力端11と第2出力端12との間に過大な電圧が印加されると、半導体スイッチ8をオフに切り替えることができる。つまり、本実施形態の半導体装置1は、半導体スイッチ8がオンし続けている状態で過大な電圧が半導体スイッチ8に印加されるのを防ぐことができる。したがって、本実施形態の半導体装置1は、過大な電圧の印加時における発熱を抑制することができる。   As described above, in the semiconductor device 1 according to the present embodiment, when an excessive voltage is applied between the first output terminal 11 and the second output terminal 12, the invalidation circuit 7 operates to operate the third output. The drive signal for end 13 is disabled. For this reason, in the semiconductor device 1 of the present embodiment, an excessive voltage is applied between the first output terminal 11 and the second output terminal 12 when the semiconductor switch 8 that is turned on / off by the drive signal is used. The semiconductor switch 8 can be switched off. That is, the semiconductor device 1 of this embodiment can prevent an excessive voltage from being applied to the semiconductor switch 8 while the semiconductor switch 8 is kept on. Therefore, the semiconductor device 1 of this embodiment can suppress heat generation when an excessive voltage is applied.

なお、本実施形態の半導体装置1では、スイッチング回路5をフォトトランジスタ51で構成しているが、この構成に限定する趣旨ではない。すなわち、スイッチング回路5は、例えば図4に示すように、複数のフォトダイオード52と、nチャネルのエンハンス型MOSFETであるスイッチング素子53とで構成されていてもよい。複数のフォトダイオード52は、それぞれ発光部2が出力する光に応じて光起電力を発生する。また、複数のフォトダイオード52は、直列に接続されることでフォトダイオードアレイを構成している。フォトダイオードアレイのアノードは、スイッチング素子53のゲートに電気的に接続されている。また、フォトダイオードアレイのカソードは、スイッチング素子53のソースに接続されている。したがって、スイッチング素子53は、複数のフォトダイオード52が発生する光起電力が第3閾値電圧を上回るとオンに切り替わり、第3閾値電圧を下回るとオフに切り替わる。   In the semiconductor device 1 of the present embodiment, the switching circuit 5 is configured by the phototransistor 51, but the present invention is not limited to this configuration. That is, for example, as shown in FIG. 4, the switching circuit 5 may include a plurality of photodiodes 52 and a switching element 53 that is an n-channel enhanced MOSFET. The plurality of photodiodes 52 generate photovoltaic power in accordance with the light output from the light emitting unit 2. The plurality of photodiodes 52 are connected in series to form a photodiode array. The anode of the photodiode array is electrically connected to the gate of the switching element 53. Further, the cathode of the photodiode array is connected to the source of the switching element 53. Accordingly, the switching element 53 is turned on when the photovoltaic power generated by the plurality of photodiodes 52 exceeds the third threshold voltage, and is turned off when the photovoltaic element is lower than the third threshold voltage.

スイッチング素子53のドレインは、第1出力端11に電気的に接続されている。また、スイッチング素子53のソースは、インピーダンス回路6を介して第2出力端12に電気的に接続されている。したがって、スイッチング素子53は、発光部2の出力する光に応じてオン/オフを切り替えることで、一対の出力端11,12間の電路L1を開閉する。   The drain of the switching element 53 is electrically connected to the first output end 11. The source of the switching element 53 is electrically connected to the second output end 12 via the impedance circuit 6. Therefore, the switching element 53 opens and closes the electric circuit L1 between the pair of output ends 11 and 12 by switching on / off according to the light output from the light emitting unit 2.

また、本実施形態の半導体装置1では、インピーダンス回路6を抵抗61で構成しているが、これには以下に示す利点がある。すなわち、インピーダンス回路6として抵抗61を用いることで、インピーダンス回路61を容易に作成することができる。また、抵抗61は、受光部3(フォトダイオードアレイ)や半導体スイッチ8(スイッチング素子81)等を作成する半導体プロセスと同様の半導体プロセスで作成することが可能である。したがって、抵抗61を受光部3や半導体スイッチ8等の部品と併せて同一の半導体チップ上に作成することができ、小型化を図ることができる。   Further, in the semiconductor device 1 of the present embodiment, the impedance circuit 6 is configured by the resistor 61. This has the following advantages. That is, the impedance circuit 61 can be easily created by using the resistor 61 as the impedance circuit 6. The resistor 61 can be formed by a semiconductor process similar to the semiconductor process for forming the light receiving unit 3 (photodiode array), the semiconductor switch 8 (switching element 81), and the like. Therefore, the resistor 61 can be formed on the same semiconductor chip together with components such as the light receiving unit 3 and the semiconductor switch 8, and the size can be reduced.

勿論、上述したインピーダンス回路6の構成は一例に過ぎず、適宜変更可能である。すなわち、インピーダンス回路6は、例えば複数の抵抗を直列に接続した回路で構成されていてもよい。この構成では、例えば端子間電圧が無効化回路7の定格電圧を超える場合に、端子間電圧を複数の抵抗で分圧した電圧を無効化回路7に印加することができる。したがって、この構成では、無効化回路7に定格電圧を超える過大な電圧が印加されるのを防ぐことができる。   Of course, the configuration of the impedance circuit 6 described above is merely an example, and can be changed as appropriate. That is, the impedance circuit 6 may be configured by a circuit in which a plurality of resistors are connected in series, for example. In this configuration, for example, when the inter-terminal voltage exceeds the rated voltage of the invalidation circuit 7, a voltage obtained by dividing the inter-terminal voltage by a plurality of resistors can be applied to the invalidation circuit 7. Therefore, with this configuration, it is possible to prevent an excessive voltage exceeding the rated voltage from being applied to the invalidation circuit 7.

その他、インピーダンス回路6は、コイルやコンデンサなどのインピーダンス素子で構成されていてもよい。つまり、インピーダンス回路6は、抵抗、コンデンサ、コイルのうち少なくとも1つを含むように構成されていてもよい。   In addition, the impedance circuit 6 may be configured by an impedance element such as a coil or a capacitor. That is, the impedance circuit 6 may be configured to include at least one of a resistor, a capacitor, and a coil.

なお、上述した発光部2、受光部3の構成は一例に過ぎず、適宜変更可能である。すなわち、発光部2は、例えば有機EL(Electro-Luminescence)素子など、発光ダイオード以外の発光素子を用いて構成されていてもよい。また、受光部3は、例えば単発のフォトダイオード、フォトトランジスタや太陽電池などを用いて構成されていてもよい。   In addition, the structure of the light-emitting part 2 and the light-receiving part 3 mentioned above is only an example, and can be changed suitably. That is, the light emitting unit 2 may be configured using a light emitting element other than the light emitting diode, such as an organic EL (Electro-Luminescence) element. In addition, the light receiving unit 3 may be configured using, for example, a single-shot photodiode, a phototransistor, a solar cell, or the like.

また、上述した駆動回路4、半導体スイッチ8の回路構成は一例に過ぎず、適宜変更可能である。例えば、半導体スイッチ8は、エンハンスメント型MOSFETを用いた構成に限らず、IGBT(Insulated Gate Bipolar Transistor)等を用いて構成されていてもよい。   The circuit configurations of the drive circuit 4 and the semiconductor switch 8 described above are merely examples, and can be changed as appropriate. For example, the semiconductor switch 8 is not limited to the configuration using the enhancement type MOSFET, but may be configured using an IGBT (Insulated Gate Bipolar Transistor) or the like.

更に、本実施形態の半導体装置1では、無効化回路7は単一のスイッチング素子71(エンハンスメント型MOSFET)で構成されているが、この構成に限定する趣旨ではない。すなわち、無効化回路7は、例えば複数のスイッチング素子で構成されていてもよい。なお、無効化回路7を単一のスイッチング素子71で構成すれば、実装面積が小さくて済み、コストも低減することができる。また、スイッチング素子71は、例えばNPN型のバイポーラトランジスタで構成されていてもよい。   Furthermore, in the semiconductor device 1 of the present embodiment, the invalidation circuit 7 is configured by a single switching element 71 (enhancement type MOSFET), but the present invention is not limited to this configuration. That is, the invalidation circuit 7 may be configured by a plurality of switching elements, for example. If the invalidation circuit 7 is configured by a single switching element 71, the mounting area can be reduced and the cost can be reduced. Further, the switching element 71 may be constituted by, for example, an NPN bipolar transistor.

なお、本実施形態の半導体装置1と、半導体スイッチ8とが別体である場合は、第1出力端11、第2出力端12、第3出力端13は端子である。一方、本実施形態の半導体装置1と半導体スイッチ8とを一体に形成する場合(つまり、半導体リレー100)では、第1出力端11、第2出力端12、第3出力端13は端子ではない。   In addition, when the semiconductor device 1 of this embodiment and the semiconductor switch 8 are separate bodies, the 1st output terminal 11, the 2nd output terminal 12, and the 3rd output terminal 13 are terminals. On the other hand, in the case where the semiconductor device 1 and the semiconductor switch 8 of the present embodiment are integrally formed (that is, the semiconductor relay 100), the first output terminal 11, the second output terminal 12, and the third output terminal 13 are not terminals. .

(比較例)
ここで、上記実施形態の半導体装置1との比較例として、特開平8−162931号公報に記載の半導体装置(スイッチング装置200)について説明する。このスイッチング装置200は、図5に示すように、nチャネルのFET(Field Effect Transistor)201と、抵抗202と、フォトダイオードアレイ203と、発光ダイオード204とを備えている。また、スイッチング装置200の一対の出力端間には、電源300が電気的に接続されている。また、電源300の負極には、負荷400が電気的に接続されている。
(Comparative example)
Here, as a comparative example with the semiconductor device 1 of the above-described embodiment, a semiconductor device (switching device 200) described in JP-A-8-162931 will be described. As shown in FIG. 5, the switching device 200 includes an n-channel FET (Field Effect Transistor) 201, a resistor 202, a photodiode array 203, and a light emitting diode 204. A power supply 300 is electrically connected between the pair of output terminals of the switching device 200. A load 400 is electrically connected to the negative electrode of the power supply 300.

FET201のドレインは、出力端を介して電源300の正極に電気的に接続されている。また、FET201のソースは、出力端及び負荷400を介して電源300の負極に電気的に接続されている。抵抗202は、FET201のゲート−ソース間に電気的に接続されている。フォトダイオードアレイ203は、抵抗202と並列に電気的に接続されている。フォトダイオードアレイ203は、発光ダイオード204の発光により起電力を発生する。   The drain of the FET 201 is electrically connected to the positive electrode of the power supply 300 via the output terminal. The source of the FET 201 is electrically connected to the negative electrode of the power supply 300 via the output terminal and the load 400. The resistor 202 is electrically connected between the gate and source of the FET 201. The photodiode array 203 is electrically connected in parallel with the resistor 202. The photodiode array 203 generates an electromotive force by light emission of the light emitting diode 204.

また、スイッチング装置200は、NPN型のトランジスタ205と、抵抗206,207と、コンデンサ208とを備えている。トランジスタ205のコレクタは、FET201のゲートに電気的に接続されている。また、トランジスタ205のエミッタは、出力端及び負荷400を介して電源300の負極に電気的に接続されている。抵抗206,207は直列に接続されており、その接続点はトランジスタ205のベースに電気的に接続されている。また、抵抗207の接続点と反対側の一端は、出力端及び負荷400を介して電源300の負極に電気的に接続されている。コンデンサ208は、抵抗206の接続点と反対側の一端と、FET201のコレクタとの間に電気的に接続されている。   The switching device 200 includes an NPN transistor 205, resistors 206 and 207, and a capacitor 208. The collector of the transistor 205 is electrically connected to the gate of the FET 201. The emitter of the transistor 205 is electrically connected to the negative electrode of the power supply 300 via the output terminal and the load 400. The resistors 206 and 207 are connected in series, and the connection point is electrically connected to the base of the transistor 205. One end of the resistor 207 opposite to the connection point is electrically connected to the negative electrode of the power supply 300 via the output end and the load 400. The capacitor 208 is electrically connected between one end opposite to the connection point of the resistor 206 and the collector of the FET 201.

以下、スイッチング装置200の動作について簡単に説明する。入力信号により発光ダイオード204が発光すると、フォトダイオードアレイ203が起電力を発生する。この起電力によりFET201のゲート−ソース間に電位差が生じ、FET201がオンに切り替わる。すると、一対の出力端間が導通するため、電源300から負荷400に電流が流れる。   Hereinafter, the operation of the switching device 200 will be briefly described. When the light emitting diode 204 emits light according to the input signal, the photodiode array 203 generates an electromotive force. This electromotive force causes a potential difference between the gate and source of the FET 201, and the FET 201 is turned on. Then, since a pair of output terminals are conducted, a current flows from the power supply 300 to the load 400.

ここで、電源300を投入した状態で電源300及び負荷400をスイッチング装置200に接続するか、又は接続した状態で電源300を投入すると、FET201のドレイン−ソース間に急峻に立ち上がる電圧が印加される。このとき、抵抗206,207及びコンデンサ208で構成される微分回路に電流が流れ、トランジスタ205がオンに切り替わる。これにより、FET201のゲート−ソース間に電位差が生じない。上記の構成により、スイッチング装置200は、FET201が瞬間的にオンに切り替わる現象を防止している。   Here, when the power supply 300 and the load 400 are connected to the switching device 200 with the power supply 300 turned on, or when the power supply 300 is turned on with the power supply 300 connected, a voltage that rises sharply is applied between the drain and source of the FET 201. . At this time, a current flows through a differential circuit composed of resistors 206 and 207 and a capacitor 208, and the transistor 205 is turned on. As a result, no potential difference occurs between the gate and source of the FET 201. With the above configuration, the switching device 200 prevents a phenomenon in which the FET 201 is turned on instantaneously.

このスイッチング装置200は、電源300を投入してから一定時間だけFET201を過大な電圧から保護する機能を有しているが、電源300の投入時における瞬間的な電圧からFET201を保護するための機能でしかない。すなわち、このスイッチング装置200は、電源300を投入してからコンデンサ208の充電が完了するまでの間は保護回路として機能するが、コンデンサ208の充電が完了すると保護回路として機能しない。   The switching device 200 has a function of protecting the FET 201 from an excessive voltage for a certain time after the power supply 300 is turned on, but a function for protecting the FET 201 from an instantaneous voltage when the power supply 300 is turned on. Only it is. That is, the switching device 200 functions as a protection circuit from when the power supply 300 is turned on until charging of the capacitor 208 is completed, but does not function as a protection circuit when charging of the capacitor 208 is completed.

これに対して、上記実施形態の半導体装置1は、発光部2が発光している間はスイッチング回路5が機能するため、電源を投入している間は常に半導体スイッチ8の保護回路として機能する。更に、上記実施形態の半導体装置1は、電源を切るとスイッチング回路5がオフに切り替わって電路L1を開成する。このため、上記実施形態の半導体装置1では、電源を切っている状態ではインピーダンス回路6に端子間電圧が印加されない。したがって、上記実施形態の半導体装置1は、電源を切っている状態における消費電力を低減することができる。   On the other hand, in the semiconductor device 1 of the above-described embodiment, the switching circuit 5 functions while the light emitting unit 2 emits light. Therefore, the semiconductor device 1 always functions as a protection circuit for the semiconductor switch 8 while the power is turned on. . Furthermore, in the semiconductor device 1 of the above embodiment, when the power is turned off, the switching circuit 5 is turned off to open the electric circuit L1. For this reason, in the semiconductor device 1 of the said embodiment, the voltage between terminals is not applied to the impedance circuit 6 in the state which turned off. Therefore, the semiconductor device 1 of the above embodiment can reduce power consumption when the power is turned off.

1 半導体装置
2 発光部
3 受光部
5 スイッチング回路
51 フォトトランジスタ
52 フォトダイオード
53 スイッチング素子
6 インピーダンス回路
7 無効化回路
8 半導体スイッチ
11 第1出力端
12 第2出力端
13 第3出力端
100 半導体リレー
L1 電路
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Light emission part 3 Light reception part 5 Switching circuit 51 Phototransistor 52 Photodiode 53 Switching element 6 Impedance circuit 7 Invalidation circuit 8 Semiconductor switch 11 1st output terminal 12 2nd output terminal 13 3rd output terminal 100 Semiconductor relay L1 Electric circuit

Claims (5)

電気信号を光に変換する発光部と、
前記発光部が出力する光を駆動信号に変換する受光部と、
第1出力端と第2出力端との間に電気的に接続され、前記発光部が出力する光に応じて前記第1出力端と前記第2出力端との間の電路を開閉するスイッチング回路と、
前記第1出力端と前記第2出力端との間に電気的に接続されるインピーダンス回路と、
前記駆動信号が入力される第3出力端に電気的に接続される無効化回路とを備え、
前記インピーダンス回路は、前記第1出力端と前記第2出力端との間で前記スイッチング回路と直列に接続され、前記電路が閉成されている状態で前記第1出力端と前記第2出力端との間に印加される電圧に応じた電圧を出力するように構成され、
前記無効化回路は、前記インピーダンス回路の出力電圧が所定の電圧を上回ると、前記第3出力端に対する前記駆動信号を無効にするように構成されることを特徴とする半導体装置。
A light emitting unit for converting an electrical signal into light;
A light receiving unit that converts light output from the light emitting unit into a drive signal;
A switching circuit that is electrically connected between the first output terminal and the second output terminal, and opens and closes an electric circuit between the first output terminal and the second output terminal in accordance with light output from the light emitting unit. When,
An impedance circuit electrically connected between the first output terminal and the second output terminal;
A disabling circuit electrically connected to a third output terminal to which the drive signal is input,
The impedance circuit is connected in series with the switching circuit between the first output end and the second output end, and the first output end and the second output end in a state where the electric circuit is closed. Is configured to output a voltage according to the voltage applied between
The invalidation circuit is configured to invalidate the drive signal for the third output terminal when an output voltage of the impedance circuit exceeds a predetermined voltage.
前記スイッチング回路は、前記発光部が出力する光に応じて光起電力を発生するフォトダイオードと、前記光起電力に応じてオン/オフを切り替えるスイッチング素子とを含むことを特徴とする請求項1記載の半導体装置。   2. The switching circuit includes a photodiode that generates a photovoltaic power according to light output from the light emitting unit, and a switching element that switches on / off according to the photovoltaic power. The semiconductor device described. 前記スイッチング回路は、前記発光部が出力する光に応じてオン/オフを切り替えるフォトトランジスタを含むことを特徴とする請求項1記載の半導体装置。   The semiconductor device according to claim 1, wherein the switching circuit includes a phototransistor that switches on / off in accordance with light output from the light emitting unit. 前記インピーダンス回路は、抵抗、コンデンサ、コイルのうち少なくとも1つを含むことを特徴とする請求項1乃至3の何れか1項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the impedance circuit includes at least one of a resistor, a capacitor, and a coil. 請求項1乃至4の何れか1項に記載の前記半導体装置と、
前記第1出力端と前記第2出力端との間に電気的に接続され、前記駆動信号に応じてオン/オフを切り替える半導体スイッチとを備えることを特徴とする半導体リレー。
The semiconductor device according to any one of claims 1 to 4,
A semiconductor relay, comprising: a semiconductor switch that is electrically connected between the first output terminal and the second output terminal, and that switches on / off according to the drive signal.
JP2014064282A 2014-03-26 2014-03-26 Semiconductor device and semiconductor relay Pending JP2015188124A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014064282A JP2015188124A (en) 2014-03-26 2014-03-26 Semiconductor device and semiconductor relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014064282A JP2015188124A (en) 2014-03-26 2014-03-26 Semiconductor device and semiconductor relay

Publications (1)

Publication Number Publication Date
JP2015188124A true JP2015188124A (en) 2015-10-29

Family

ID=54430171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014064282A Pending JP2015188124A (en) 2014-03-26 2014-03-26 Semiconductor device and semiconductor relay

Country Status (1)

Country Link
JP (1) JP2015188124A (en)

Similar Documents

Publication Publication Date Title
US11804831B2 (en) NMOS switch driving circuit and power supply device
KR20030048051A (en) Semiconductor device with protective functions
JP2019012830A (en) Electric circuit device having active discharge circuit
JP2007173493A (en) Semiconductor device
JP5659376B2 (en) DC insulation type semiconductor relay device
DK1149452T3 (en) Current limiter with electric valves for limiting short-circuit current in an electrical circuit
KR200420956Y1 (en) Solid state relay
JP2015188124A (en) Semiconductor device and semiconductor relay
CN201877776U (en) Overflow overload short-circuit protection circuit
JP2007095848A (en) Semiconductor device
RU134696U1 (en) NON-CONTACT PIEZOELECTRIC SWITCH
JP2016111514A (en) Driving device and semiconductor device
CN202150690U (en) Protective device of auxiliary power supply
JP2010096696A (en) Hold circuit
CN103516343A (en) Solid state relay
ES2259536A1 (en) Electronic switch comprising a relay with a power supply in series with the load
US9425350B2 (en) Photocoupler and light emitting element
JP2014053771A (en) Semiconductor relay device
CN101868093B (en) Driving circuit used for current driving element and luminous device
CN217849405U (en) Light-operated drive circuit and solid state relay
CN202004739U (en) Full-automatic solid state circuit breaker
CN104953808A (en) Surge voltage protection circuit of switching power supply, switching power supply and motor
CN114465609A (en) Normally closed solid relay
JPH10233669A (en) Semiconductor relay
JP2015177204A (en) Semiconductor device, driver and semiconductor relay