JP2015188124A - Semiconductor device and semiconductor relay - Google Patents
Semiconductor device and semiconductor relay Download PDFInfo
- Publication number
- JP2015188124A JP2015188124A JP2014064282A JP2014064282A JP2015188124A JP 2015188124 A JP2015188124 A JP 2015188124A JP 2014064282 A JP2014064282 A JP 2014064282A JP 2014064282 A JP2014064282 A JP 2014064282A JP 2015188124 A JP2015188124 A JP 2015188124A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- light
- output terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は、一般に半導体装置、半導体リレー、より詳細には過大な電圧から回路を保護する半導体装置及びそれを用いた半導体リレーに関する。 The present invention generally relates to a semiconductor device, a semiconductor relay, and more particularly to a semiconductor device that protects a circuit from an excessive voltage and a semiconductor relay using the semiconductor device.
従来、制御入力に応じてオン/オフする半導体スイッチング素子により、出力端間を導通状態と非導通状態とに切り替える半導体スイッチ装置が知られている。このような半導体スイッチ装置では、半導体スイッチング素子の熱的破壊を防止するための保護回路が設けられており、例えば特許文献1に開示されている。
2. Description of the Related Art Conventionally, there is known a semiconductor switch device that switches between output terminals between a conductive state and a non-conductive state by a semiconductor switching element that is turned on / off according to a control input. In such a semiconductor switch device, a protection circuit for preventing thermal destruction of the semiconductor switching element is provided, which is disclosed in
特許文献1に記載の従来例は、電流検出抵抗と、ゲート制御用トランジスタとを備えている。電流検出抵抗は、正の温度係数を有する抵抗であり、半導体スイッチング素子(パワーMOSFET)の一端と、一方の出力端との間に接続される。ゲート制御用トランジスタは、電流検出抵抗で生じる電圧降下に応じて、半導体スイッチング素子のゲート電位を制御する。
The conventional example described in
この従来例では、負荷の短絡等が原因で半導体スイッチング素子のドレイン−ソース間に過大な電圧が印加されると、電流検出抵抗の両端電圧が上昇し、ゲート制御用トランジスタがオンになる。すると、半導体スイッチング素子のゲート電圧が低下することでドレイン電流が抑制されるので、半導体スイッチング素子が保護される。 In this conventional example, when an excessive voltage is applied between the drain and source of the semiconductor switching element due to a short circuit of the load or the like, the voltage across the current detection resistor rises and the gate control transistor is turned on. As a result, the gate current of the semiconductor switching element is lowered to suppress the drain current, so that the semiconductor switching element is protected.
しかしながら、上記従来例では、保護回路が動作している間も半導体スイッチング素子がオンし続ける。このため、上記従来例では、半導体スイッチング素子がオンし続けている状態で出力端間に過大な電圧が印加され続けると、半導体スイッチング素子が発熱する可能性があった。 However, in the above conventional example, the semiconductor switching element is kept on even while the protection circuit is operating. For this reason, in the conventional example, if an excessive voltage is continuously applied between the output terminals while the semiconductor switching element is kept on, the semiconductor switching element may generate heat.
本発明は、上記の点に鑑みて為されており、過大な電圧の印加時における発熱を抑制することのできる半導体装置及びそれを用いた半導体リレーを提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a semiconductor device capable of suppressing heat generation when an excessive voltage is applied, and a semiconductor relay using the semiconductor device.
本発明の半導体装置は、電気信号を光に変換する発光部と、前記発光部が出力する光を駆動信号に変換する受光部と、第1出力端と第2出力端との間に電気的に接続され、前記発光部が出力する光に応じて前記第1出力端と前記第2出力端との間の電路を開閉するスイッチング回路と、前記第1出力端と前記第2出力端との間に電気的に接続されるインピーダンス回路と、前記駆動信号が入力される第3出力端に電気的に接続される無効化回路とを備え、前記インピーダンス回路は、前記第1出力端と前記第2出力端との間で前記スイッチング回路と直列に接続され、前記電路が閉成されている状態で前記第1出力端と前記第2出力端との間に印加される電圧に応じた電圧を出力するように構成され、前記無効化回路は、前記インピーダンス回路の出力電圧が所定の電圧を上回ると、前記第3出力端に対する前記駆動信号を無効にするように構成されることを特徴とする。 The semiconductor device according to the present invention is electrically connected between a light emitting unit that converts an electrical signal into light, a light receiving unit that converts light output from the light emitting unit into a drive signal, and a first output terminal and a second output terminal. And a switching circuit that opens and closes an electric circuit between the first output terminal and the second output terminal according to light output from the light emitting unit, and the first output terminal and the second output terminal. And an invalidation circuit electrically connected to a third output terminal to which the drive signal is input, wherein the impedance circuit includes the first output terminal and the first output terminal. A voltage corresponding to a voltage applied between the first output terminal and the second output terminal in a state where the switching circuit is connected in series between the two output terminals and the electric circuit is closed. And the invalidation circuit is configured to output the impedance. When the output voltage of the road is above a predetermined voltage, characterized in that it is configured to disable the drive signal to the third output terminal.
この半導体装置において、前記スイッチング回路は、前記発光部が出力する光に応じて光起電力を発生するフォトダイオードと、前記光起電力に応じてオン/オフを切り替えるスイッチング素子とを含むことが好ましい。 In this semiconductor device, it is preferable that the switching circuit includes a photodiode that generates a photovoltaic power according to light output from the light emitting unit, and a switching element that switches on / off according to the photovoltaic power. .
この半導体装置において、前記スイッチング回路は、前記発光部が出力する光に応じてオン/オフを切り替えるフォトトランジスタを含むことが好ましい。 In this semiconductor device, it is preferable that the switching circuit includes a phototransistor that switches on / off in accordance with light output from the light emitting unit.
この半導体装置において、前記インピーダンス回路は、抵抗、コンデンサ、コイルのうち少なくとも1つを含むことが好ましい。 In this semiconductor device, the impedance circuit preferably includes at least one of a resistor, a capacitor, and a coil.
本発明の半導体リレーは、上記何れかの前記半導体装置と、前記第1出力端と前記第2出力端との間に電気的に接続され、前記駆動信号に応じてオン/オフを切り替える半導体スイッチとを備えることを特徴とする。 The semiconductor relay of the present invention is a semiconductor switch that is electrically connected between any one of the semiconductor devices described above, and the first output terminal and the second output terminal, and that switches on / off according to the drive signal. It is characterized by providing.
本発明は、第1出力端と第2出力端との間に過大な電圧が印加されると、無効化回路が動作することで第3出力端に対する駆動信号が無効になる。このため、本発明は、駆動信号によりオン/オフを切り替える半導体スイッチを用いる場合に、半導体スイッチがオンし続けている状態で過大な電圧が半導体スイッチに印加されるのを防ぐことができる。したがって、本発明は、過大な電圧の印加時における発熱を抑制することができる。 In the present invention, when an excessive voltage is applied between the first output terminal and the second output terminal, the invalidation circuit operates to invalidate the drive signal for the third output terminal. For this reason, the present invention can prevent an excessive voltage from being applied to the semiconductor switch while the semiconductor switch is kept on when the semiconductor switch that is turned on / off by the drive signal is used. Therefore, the present invention can suppress heat generation when an excessive voltage is applied.
本発明の実施形態に係る半導体装置1は、図1に示すように、発光部2と、受光部3と、スイッチング回路5と、インピーダンス回路6と、無効化回路7とを備える。発光部2は、電気信号を光に変換する。受光部3は、発光部2が出力する光を駆動信号に変換する。スイッチング回路5は、第1出力端11と第2出力端12との間に電気的に接続され、発光部2が出力する光に応じて第1出力端11と第2出力端12との間の電路L1を開閉する。インピーダンス回路6は、第1出力端11と第2出力端12との間に電気的に接続される。無効化回路7は、駆動信号が入力される第3出力端13に電気的に接続される。
As shown in FIG. 1, the
インピーダンス回路6は、第1出力端11と第2出力端12との間でスイッチング回路5と直列に接続される。そして、インピーダンス回路6は、電路L1が閉成されている状態で第1出力端11と第2出力端12との間に印加される電圧に応じた電圧を出力するように構成される。また、無効化回路7は、インピーダンス回路6の出力電圧が所定の電圧を上回ると、第3出力端13に対する駆動信号を無効にするように構成される。
The
また、本発明の実施形態に係る半導体リレー100は、図1に示すように、半導体装置1と、半導体スイッチ8とを備える。半導体スイッチ8は、第1出力端11と第2出力端12との間に電気的に接続され、駆動信号に応じてオン/オフを切り替える。
The
以下、本実施形態の半導体装置1及びそれを用いた半導体リレー100について詳細に説明する。但し、以下に説明する構成は、本発明の一例に過ぎず、本発明は下記の実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
Hereinafter, the
本実施形態の半導体リレー100は、メカニカルリレーのような可動接点を持たない無接点リレーである。本実施形態の半導体リレー100は、例えばセキュリティ機器、アミューズメント機器、医療機器や蓄電池システム、ヒータ、DCモータ等の制御など、種々の用途がある。
The
本実施形態の半導体リレー100は、図1に示すように、本実施形態の半導体装置1と、半導体スイッチ8とを備えている。また、本実施形態の半導体リレー100は、一対の入力端子101,102(第1入力端子101、第2入力端子102)と、一対の出力端子103,104(第1出力端子103、第2出力端子104)とを備えている。なお、一対の入力端子101,102は、本実施形態の半導体装置1の一対の入力端子でもある。また、本実施形態の半導体装置1は、一対の出力端11,12(第1出力端11、第2出力端12)と、第3出力端13とを備えている。
As shown in FIG. 1, the
一対の入力端子101,102には、例えばマイコン(マイクロコンピュータ)が電気的に接続される。そして、マイコンが出力する電気信号が一対の入力端子101,102に入力される。また、一対の出力端子103,104には、負荷(図示せず)と、当該負荷に電力を供給する電源(直流電源または交流電源、図示せず)が電気的に接続される。そして、一対の出力端子103,104間が導通しているときは、一対の出力端子103,104間に電流が流れる。以下では、一対の出力端子103,104間を流れる電流を「端子間電流」と称する。また、一対の出力端子103,104間(または一対の出力端11,12間)に印加される電圧を「端子間電圧」と称する。
For example, a microcomputer (microcomputer) is electrically connected to the pair of
本実施形態の半導体装置1は、図1に示すように、発光部2と、受光部3と、駆動回路4と、スイッチング回路5と、インピーダンス回路6と、無効化回路7とを備えている。
As shown in FIG. 1, the
発光部2は、一対の入力端子101,102に電気的に接続され、一対の入力端子101,102に入力された電気信号を光に変換するように構成されている。本実施形態の半導体装置1では、図2に示すように、発光部2は発光ダイオード21で構成されている。発光ダイオード21は、アノードを第1入力端子101に、カソードを第2入力端子102に接続する向きで設けられている。したがって、第1入力端子101を正極、第2入力端子102を負極とする電圧(順方向電圧)を一対の入力端子101,102間に印加すると、発光ダイオード21が発光する。
The
受光部3は、発光部2が出力する光を駆動信号に変換するように構成されている。本実施形態の半導体装置1では、図2に示すように、受光部3は複数のフォトダイオード31を直列に接続して成るフォトダイオードアレイで構成されている。受光部3は、その受光面(図示せず)を発光部2の発光面(図示せず)に対向させる向きに配置されている。具体的には、受光部3は、電気絶縁性及び透光性を有する光結合部材(図示せず)を介して、発光部2と向かい合わせに配置されている。このため、発光部2と受光部3とが互いに光結合するので、発光部2の発光面から出力される光が受光部3の受光面へ入射する。そして、受光部3は、発光部2から出力する光を受けると光起電力を発生する。
The
フォトダイオードアレイのアノードは、駆動回路4の正極の入力端に電気的に接続されている。また、フォトダイオードアレイのカソードは、駆動回路4の負極の入力端に電気的に接続されている。このため、駆動回路4の正極の入力端には、受光部3が発生する光起電力により光電流が流れ込むことになる。
The anode of the photodiode array is electrically connected to the positive input terminal of the
駆動回路4は、図2に示すように、受光部3の出力端間に電気的に接続された可変インピーダンス素子41と、抵抗42とで構成されている。可変インピーダンス素子41と抵抗42とは、受光部3の出力端間に直列に接続されている。本実施形態の半導体装置1では、可変インピーダンス素子41は、nチャネルのデプレッション型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。
As shown in FIG. 2, the
可変インピーダンス素子41のドレインは、受光部3の正極の出力端に電気的に接続されている。可変インピーダンス素子41のソースは、抵抗42を介して受光部3の負極の出力端に電気的に接続されている。可変インピーダンス素子41のゲートは、受光部3の負極の出力端に電気的に接続されている。言い換えれば、抵抗42は、可変インピーダンス素子41のゲート−ソース間に電気的に接続されている。また、可変インピーダンス素子41のドレインは第3出力端13に、ソースは第2出力端12にそれぞれ電気的に接続されている。
The drain of the variable impedance element 41 is electrically connected to the positive output terminal of the
以下、駆動回路4の動作について簡単に説明する。受光部3が発生する光起電力により、光電流が可変インピーダンス素子41及び抵抗42を流れると、抵抗42の両端に電位差が生じる。この電位差により、可変インピーダンス素子41はオフに切り替わる。すると、可変インピーダンス素子41のドレイン−ソース間が高インピーダンス状態となる。したがって、駆動回路4は、光電流が流れると、受光部3の発生する光起電力を駆動信号として出力する。駆動回路4が出力する(言い換えれば、受光部3が出力する)駆動信号は、第3出力端13に入力される。
Hereinafter, the operation of the
受光部3が光起電力を発生しなくなると、光電流が流れずに抵抗42の両端に電位差が生じなくなるため、可変インピーダンス素子41はオンに切り替わる。すると、可変インピーダンス素子41のドレイン−ソース間が低インピーダンス状態となる。したがって、駆動回路4は、受光部3からの光電流が流れなくなると、駆動信号を出力しない。
When the
スイッチング回路5は、一対の出力端11,12間に電気的に接続されている。また、スイッチング回路5は、発光部2が出力する光に応じて一対の出力端11,12間の電路L1を開閉するように構成されている。本実施形態の半導体装置1では、図2に示すように、スイッチング回路5は、NPN型のフォトトランジスタ51で構成されている。フォトトランジスタ51は、その受光面(図示せず)を発光部2の発光面(図示せず)に対向させる向きに配置される。具体的には、フォトトランジスタ51は、そのベースが発光部2と向かい合わせに配置されている。このため、発光部2とフォトトランジスタ51のベースとが互いに光結合するので、発光部2の発光面から出力する光がフォトトランジスタ51のベースへ入射する。そして、フォトトランジスタ51は、発光部2が出力する光を受けると、コレクタ−エミッタ間が導通し、オンに切り替わる。また、フォトトランジスタ51は、受光しなくなる(つまり、発光部2が光を出力しなくなる)と、コレクタ−エミッタ間が非導通となり、オフに切り替わる。
The
フォトトランジスタ51のコレクタは、第1出力端11に電気的に接続されている。また、フォトトランジスタ51のエミッタは、インピーダンス回路6を介して第2出力端12に電気的に接続されている。したがって、フォトトランジスタ51は、発光部2の出力する光に応じてオン/オフを切り替えることで、一対の出力端11,12間の電路L1を開閉する。
The collector of the
インピーダンス回路6は、一対の出力端11,12間に電気的に接続されている。また、インピーダンス回路6は、一対の出力端11,12間でスイッチング回路5と直列に接続されている。そして、インピーダンス回路6は、電路L1が閉成されている状態で端子間電圧に応じた電圧を出力するように構成されている。本実施形態の半導体装置1では、インピーダンス回路6は、図2に示すように、抵抗61で構成されている。抵抗61の一端は、フォトトランジスタ51のエミッタに電気的に接続されており、抵抗61の他端は、第2出力端12に電気的に接続されている。したがって、フォトトランジスタ51がオン状態のとき、端子間電圧がインピーダンス回路6に印加され、フォトトランジスタ51がオフ状態のとき、端子間電圧がインピーダンス回路6に印加されない。そして、抵抗61の両端電圧が無効化回路7に出力される。
The
無効化回路7は、第3出力端13に電気的に接続されている。そして、無効化回路7は、インピーダンス回路6の出力電圧が所定の電圧を上回ると、第3出力端13に対する駆動信号を無効にするように構成されている。本実施形態の半導体装置1では、図2に示すように、無効化回路7は、nチャネルのエンハンスメント型MOSFETであるスイッチング素子71で構成されている。スイッチング素子71のドレインは、駆動回路4の正極の出力端に電気的に接続されている。また、スイッチング素子71のソースは、駆動回路4の負極の出力端、及び第2出力端12に電気的に接続されている。更に、スイッチング素子71のゲートは、フォトトランジスタ51のエミッタ、及び抵抗61の正極側の一端に電気的に接続されている。
The
つまり、スイッチング素子71のゲート−ソース間には、インピーダンス回路6の出力電圧(ここでは、抵抗61の両端電圧)が印加される。スイッチング素子71は、抵抗61の両端電圧(すなわち、ゲート−ソース間電圧)が第1閾値電圧を上回るとオンになり、抵抗61の両端電圧が第1閾値電圧を下回るとオフになる。そして、スイッチング素子71がオンになると、スイッチング素子71のドレイン−ソース間が低インピーダンス状態となり、駆動信号が第3出力端13に入力されなくなる。
That is, the output voltage of the impedance circuit 6 (here, the voltage across the resistor 61) is applied between the gate and source of the switching
なお、本実施形態の半導体装置1では、スイッチング回路5の有する抵抗成分を無視すると、抵抗61の両端に端子間電圧が印加される。したがって、スイッチング素子71は、端子間電圧が第1閾値電圧(所定の電圧)を上回るとオンに切り替わる。
In the
半導体スイッチ8は、一対の出力端11,12間に電気的に接続され、駆動信号に応じてオン/オフを切り替えるように構成されている。本実施形態の半導体リレー100では、図2に示すように、半導体スイッチ8は、nチャネルのエンハンスメント型MOSFETであるスイッチング素子81で構成されている。スイッチング素子81のドレインは第1出力端11に電気的に接続されている。また、スイッチング素子81のソースは第2出力端12に電気的に接続されている。さらに、スイッチング素子81のゲートは第3出力端13に電気的に接続されている。
The
スイッチング素子81は、第3出力端13を介して入力される駆動信号に応じてオン/オフを切り替える。つまり、スイッチング素子81は、駆動信号の入力によりゲート−ソース間電圧が第2閾値電圧を上回るとオンになる。このとき、一対の出力端子103,104間が導通する。一方、スイッチング素子81は、駆動信号が入力されずにゲート−ソース間電圧が第2閾値電圧を下回るとオフになる。このとき、一対の出力端子103,104間は非導通となる。
The switching
以下、本実施形態の半導体リレー100の動作について説明する。一対の入力端子101,102間に発光ダイオード21の順方向電圧が印加されると、発光部2が発光する。そして、受光部3は、発光部2が出力する光を受けて光起電力を発生する。この光起電力により、光電流が駆動回路4に流れ、抵抗42の両端間に電圧降下が生じる。この電圧降下により、可変インピーダンス素子41がオフに切り替わるため、可変インピーダンス素子41のドレイン−ソース間が高インピーダンス状態となる。すると、第3出力端13に駆動信号が入力されるため、スイッチング素子81のゲート容量が充電され、スイッチング素子81がオンに切り替わる。つまり、半導体スイッチ8がオンに切り替わり、一対の出力端子103,104間が導通する。
Hereinafter, the operation of the
一方、一対の入力端子101,102間に電圧が印加されていない状態、あるいは発光ダイオード21の順方向電圧を下回る電圧が印加されている状態では、発光部2が発光しない。このため、受光部3で光起電力が発生せず、駆動回路4に光電流が流れない。この状態では、抵抗42の両端間に電圧降下が生じないため、可変インピーダンス素子41がオンに切り替わる。すると、可変インピーダンス素子41のドレイン−ソース間が低インピーダンス状態となる。このとき、第3出力端13に駆動信号が入力されず、スイッチング素子81のゲート容量が可変インピーダンス素子41を介して放電され、スイッチング素子81がオフに切り替わる。つまり、半導体スイッチ8がオフに切り替わり、一対の出力端子103,104間が非導通となる。
On the other hand, the
次に、本実施形態の半導体装置1の動作について説明する。なお、以下の説明では、一対の出力端子103,104に、負荷と電源とが電気的に接続されていると仮定する。したがって、一対の出力端子103,104間(一対の出力端11,12間)には電源が供給する電圧が印加されている。発光部2が発光すると、フォトトランジスタ51は、発光部2が出力する光を受けてオンに切り替わる。すると、電路L1が閉成され、インピーダンス回路6に端子間電圧が印加される。ここで、負荷の短絡等により端子間電圧が増大すると、端子間電流も増大する(図3参照)。そして、端子間電圧が所定の電圧(図3における“V1”)を上回ると、スイッチング素子71のゲート−ソース間電圧が第1閾値電圧を上回り、スイッチング素子71がオンに切り替わる。すると、駆動信号が第3出力端13に入力されなくなり(つまり、第3出力端13に対する駆動信号が無効になり)、スイッチング素子71を介する経路でスイッチング素子81のゲート容量が放電される。このため、スイッチング素子81がオフに切り替わる。そして、一対の出力端子103,104間が非導通となるので、端子間電流が流れなくなる。
Next, the operation of the
つまり、本実施形態の半導体装置1は、半導体スイッチ8に過大な端子間電流が流れるのを防ぐ過電流保護回路として機能する。また、本実施形態の半導体装置1は、半導体スイッチ8がオンし続けている状態で、半導体スイッチ8に過大な端子間電圧が印加されるのを防ぐ過電圧保護回路としても機能する。
That is, the
上述のように、本実施形態の半導体装置1では、第1出力端11と第2出力端12との間に過大な電圧が印加されると、無効化回路7が動作することで第3出力端13に対する駆動信号が無効になる。このため、本実施形態の半導体装置1は、駆動信号によりオン/オフを切り替える半導体スイッチ8を用いる場合に、第1出力端11と第2出力端12との間に過大な電圧が印加されると、半導体スイッチ8をオフに切り替えることができる。つまり、本実施形態の半導体装置1は、半導体スイッチ8がオンし続けている状態で過大な電圧が半導体スイッチ8に印加されるのを防ぐことができる。したがって、本実施形態の半導体装置1は、過大な電圧の印加時における発熱を抑制することができる。
As described above, in the
なお、本実施形態の半導体装置1では、スイッチング回路5をフォトトランジスタ51で構成しているが、この構成に限定する趣旨ではない。すなわち、スイッチング回路5は、例えば図4に示すように、複数のフォトダイオード52と、nチャネルのエンハンス型MOSFETであるスイッチング素子53とで構成されていてもよい。複数のフォトダイオード52は、それぞれ発光部2が出力する光に応じて光起電力を発生する。また、複数のフォトダイオード52は、直列に接続されることでフォトダイオードアレイを構成している。フォトダイオードアレイのアノードは、スイッチング素子53のゲートに電気的に接続されている。また、フォトダイオードアレイのカソードは、スイッチング素子53のソースに接続されている。したがって、スイッチング素子53は、複数のフォトダイオード52が発生する光起電力が第3閾値電圧を上回るとオンに切り替わり、第3閾値電圧を下回るとオフに切り替わる。
In the
スイッチング素子53のドレインは、第1出力端11に電気的に接続されている。また、スイッチング素子53のソースは、インピーダンス回路6を介して第2出力端12に電気的に接続されている。したがって、スイッチング素子53は、発光部2の出力する光に応じてオン/オフを切り替えることで、一対の出力端11,12間の電路L1を開閉する。
The drain of the switching
また、本実施形態の半導体装置1では、インピーダンス回路6を抵抗61で構成しているが、これには以下に示す利点がある。すなわち、インピーダンス回路6として抵抗61を用いることで、インピーダンス回路61を容易に作成することができる。また、抵抗61は、受光部3(フォトダイオードアレイ)や半導体スイッチ8(スイッチング素子81)等を作成する半導体プロセスと同様の半導体プロセスで作成することが可能である。したがって、抵抗61を受光部3や半導体スイッチ8等の部品と併せて同一の半導体チップ上に作成することができ、小型化を図ることができる。
Further, in the
勿論、上述したインピーダンス回路6の構成は一例に過ぎず、適宜変更可能である。すなわち、インピーダンス回路6は、例えば複数の抵抗を直列に接続した回路で構成されていてもよい。この構成では、例えば端子間電圧が無効化回路7の定格電圧を超える場合に、端子間電圧を複数の抵抗で分圧した電圧を無効化回路7に印加することができる。したがって、この構成では、無効化回路7に定格電圧を超える過大な電圧が印加されるのを防ぐことができる。
Of course, the configuration of the
その他、インピーダンス回路6は、コイルやコンデンサなどのインピーダンス素子で構成されていてもよい。つまり、インピーダンス回路6は、抵抗、コンデンサ、コイルのうち少なくとも1つを含むように構成されていてもよい。
In addition, the
なお、上述した発光部2、受光部3の構成は一例に過ぎず、適宜変更可能である。すなわち、発光部2は、例えば有機EL(Electro-Luminescence)素子など、発光ダイオード以外の発光素子を用いて構成されていてもよい。また、受光部3は、例えば単発のフォトダイオード、フォトトランジスタや太陽電池などを用いて構成されていてもよい。
In addition, the structure of the light-emitting
また、上述した駆動回路4、半導体スイッチ8の回路構成は一例に過ぎず、適宜変更可能である。例えば、半導体スイッチ8は、エンハンスメント型MOSFETを用いた構成に限らず、IGBT(Insulated Gate Bipolar Transistor)等を用いて構成されていてもよい。
The circuit configurations of the
更に、本実施形態の半導体装置1では、無効化回路7は単一のスイッチング素子71(エンハンスメント型MOSFET)で構成されているが、この構成に限定する趣旨ではない。すなわち、無効化回路7は、例えば複数のスイッチング素子で構成されていてもよい。なお、無効化回路7を単一のスイッチング素子71で構成すれば、実装面積が小さくて済み、コストも低減することができる。また、スイッチング素子71は、例えばNPN型のバイポーラトランジスタで構成されていてもよい。
Furthermore, in the
なお、本実施形態の半導体装置1と、半導体スイッチ8とが別体である場合は、第1出力端11、第2出力端12、第3出力端13は端子である。一方、本実施形態の半導体装置1と半導体スイッチ8とを一体に形成する場合(つまり、半導体リレー100)では、第1出力端11、第2出力端12、第3出力端13は端子ではない。
In addition, when the
(比較例)
ここで、上記実施形態の半導体装置1との比較例として、特開平8−162931号公報に記載の半導体装置(スイッチング装置200)について説明する。このスイッチング装置200は、図5に示すように、nチャネルのFET(Field Effect Transistor)201と、抵抗202と、フォトダイオードアレイ203と、発光ダイオード204とを備えている。また、スイッチング装置200の一対の出力端間には、電源300が電気的に接続されている。また、電源300の負極には、負荷400が電気的に接続されている。
(Comparative example)
Here, as a comparative example with the
FET201のドレインは、出力端を介して電源300の正極に電気的に接続されている。また、FET201のソースは、出力端及び負荷400を介して電源300の負極に電気的に接続されている。抵抗202は、FET201のゲート−ソース間に電気的に接続されている。フォトダイオードアレイ203は、抵抗202と並列に電気的に接続されている。フォトダイオードアレイ203は、発光ダイオード204の発光により起電力を発生する。
The drain of the
また、スイッチング装置200は、NPN型のトランジスタ205と、抵抗206,207と、コンデンサ208とを備えている。トランジスタ205のコレクタは、FET201のゲートに電気的に接続されている。また、トランジスタ205のエミッタは、出力端及び負荷400を介して電源300の負極に電気的に接続されている。抵抗206,207は直列に接続されており、その接続点はトランジスタ205のベースに電気的に接続されている。また、抵抗207の接続点と反対側の一端は、出力端及び負荷400を介して電源300の負極に電気的に接続されている。コンデンサ208は、抵抗206の接続点と反対側の一端と、FET201のコレクタとの間に電気的に接続されている。
The
以下、スイッチング装置200の動作について簡単に説明する。入力信号により発光ダイオード204が発光すると、フォトダイオードアレイ203が起電力を発生する。この起電力によりFET201のゲート−ソース間に電位差が生じ、FET201がオンに切り替わる。すると、一対の出力端間が導通するため、電源300から負荷400に電流が流れる。
Hereinafter, the operation of the
ここで、電源300を投入した状態で電源300及び負荷400をスイッチング装置200に接続するか、又は接続した状態で電源300を投入すると、FET201のドレイン−ソース間に急峻に立ち上がる電圧が印加される。このとき、抵抗206,207及びコンデンサ208で構成される微分回路に電流が流れ、トランジスタ205がオンに切り替わる。これにより、FET201のゲート−ソース間に電位差が生じない。上記の構成により、スイッチング装置200は、FET201が瞬間的にオンに切り替わる現象を防止している。
Here, when the
このスイッチング装置200は、電源300を投入してから一定時間だけFET201を過大な電圧から保護する機能を有しているが、電源300の投入時における瞬間的な電圧からFET201を保護するための機能でしかない。すなわち、このスイッチング装置200は、電源300を投入してからコンデンサ208の充電が完了するまでの間は保護回路として機能するが、コンデンサ208の充電が完了すると保護回路として機能しない。
The
これに対して、上記実施形態の半導体装置1は、発光部2が発光している間はスイッチング回路5が機能するため、電源を投入している間は常に半導体スイッチ8の保護回路として機能する。更に、上記実施形態の半導体装置1は、電源を切るとスイッチング回路5がオフに切り替わって電路L1を開成する。このため、上記実施形態の半導体装置1では、電源を切っている状態ではインピーダンス回路6に端子間電圧が印加されない。したがって、上記実施形態の半導体装置1は、電源を切っている状態における消費電力を低減することができる。
On the other hand, in the
1 半導体装置
2 発光部
3 受光部
5 スイッチング回路
51 フォトトランジスタ
52 フォトダイオード
53 スイッチング素子
6 インピーダンス回路
7 無効化回路
8 半導体スイッチ
11 第1出力端
12 第2出力端
13 第3出力端
100 半導体リレー
L1 電路
DESCRIPTION OF
Claims (5)
前記発光部が出力する光を駆動信号に変換する受光部と、
第1出力端と第2出力端との間に電気的に接続され、前記発光部が出力する光に応じて前記第1出力端と前記第2出力端との間の電路を開閉するスイッチング回路と、
前記第1出力端と前記第2出力端との間に電気的に接続されるインピーダンス回路と、
前記駆動信号が入力される第3出力端に電気的に接続される無効化回路とを備え、
前記インピーダンス回路は、前記第1出力端と前記第2出力端との間で前記スイッチング回路と直列に接続され、前記電路が閉成されている状態で前記第1出力端と前記第2出力端との間に印加される電圧に応じた電圧を出力するように構成され、
前記無効化回路は、前記インピーダンス回路の出力電圧が所定の電圧を上回ると、前記第3出力端に対する前記駆動信号を無効にするように構成されることを特徴とする半導体装置。 A light emitting unit for converting an electrical signal into light;
A light receiving unit that converts light output from the light emitting unit into a drive signal;
A switching circuit that is electrically connected between the first output terminal and the second output terminal, and opens and closes an electric circuit between the first output terminal and the second output terminal in accordance with light output from the light emitting unit. When,
An impedance circuit electrically connected between the first output terminal and the second output terminal;
A disabling circuit electrically connected to a third output terminal to which the drive signal is input,
The impedance circuit is connected in series with the switching circuit between the first output end and the second output end, and the first output end and the second output end in a state where the electric circuit is closed. Is configured to output a voltage according to the voltage applied between
The invalidation circuit is configured to invalidate the drive signal for the third output terminal when an output voltage of the impedance circuit exceeds a predetermined voltage.
前記第1出力端と前記第2出力端との間に電気的に接続され、前記駆動信号に応じてオン/オフを切り替える半導体スイッチとを備えることを特徴とする半導体リレー。 The semiconductor device according to any one of claims 1 to 4,
A semiconductor relay, comprising: a semiconductor switch that is electrically connected between the first output terminal and the second output terminal, and that switches on / off according to the drive signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014064282A JP2015188124A (en) | 2014-03-26 | 2014-03-26 | Semiconductor device and semiconductor relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014064282A JP2015188124A (en) | 2014-03-26 | 2014-03-26 | Semiconductor device and semiconductor relay |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015188124A true JP2015188124A (en) | 2015-10-29 |
Family
ID=54430171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014064282A Pending JP2015188124A (en) | 2014-03-26 | 2014-03-26 | Semiconductor device and semiconductor relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015188124A (en) |
-
2014
- 2014-03-26 JP JP2014064282A patent/JP2015188124A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11804831B2 (en) | NMOS switch driving circuit and power supply device | |
KR20030048051A (en) | Semiconductor device with protective functions | |
JP2019012830A (en) | Electric circuit device having active discharge circuit | |
JP2007173493A (en) | Semiconductor device | |
JP5659376B2 (en) | DC insulation type semiconductor relay device | |
DK1149452T3 (en) | Current limiter with electric valves for limiting short-circuit current in an electrical circuit | |
KR200420956Y1 (en) | Solid state relay | |
JP2015188124A (en) | Semiconductor device and semiconductor relay | |
CN201877776U (en) | Overflow overload short-circuit protection circuit | |
JP2007095848A (en) | Semiconductor device | |
RU134696U1 (en) | NON-CONTACT PIEZOELECTRIC SWITCH | |
JP2016111514A (en) | Driving device and semiconductor device | |
CN202150690U (en) | Protective device of auxiliary power supply | |
JP2010096696A (en) | Hold circuit | |
CN103516343A (en) | Solid state relay | |
ES2259536A1 (en) | Electronic switch comprising a relay with a power supply in series with the load | |
US9425350B2 (en) | Photocoupler and light emitting element | |
JP2014053771A (en) | Semiconductor relay device | |
CN101868093B (en) | Driving circuit used for current driving element and luminous device | |
CN217849405U (en) | Light-operated drive circuit and solid state relay | |
CN202004739U (en) | Full-automatic solid state circuit breaker | |
CN104953808A (en) | Surge voltage protection circuit of switching power supply, switching power supply and motor | |
CN114465609A (en) | Normally closed solid relay | |
JPH10233669A (en) | Semiconductor relay | |
JP2015177204A (en) | Semiconductor device, driver and semiconductor relay |