JP2014140141A

JP2014140141A - Semiconductor device and semiconductor relay using the same

Info

Publication number: JP2014140141A
Application number: JP2013008813A
Authority: JP
Inventors: Yu Wakegi; 優分木; Yasuji Konishi; 保司小西; Takuya Sunada; 卓也砂田; Sachiko Mugiuda; 沙知子麦生田; Yasushi Asai; 保至浅井
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2013-01-21
Filing date: 2013-01-21
Publication date: 2014-07-31

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of reducing ON/OFF time of a first MOSFET.SOLUTION: A semiconductor device 10 comprises: a photodiode array 2; a first MOSFET 21; a normally-on type second MOSFET 22; and a pnp-type bipolar transistor 23. In the second MOSFET 22, the gate is connected to the cathode of the photodiode array 2, the drain is connected to the anode of the photodiode array 2, and the source is connected to the cathode of the photodiode array 2 via an impedance element 8. In the bipolar transistor 23, the base is connected to the anode of the photodiode array 2, the emitter is connected to the anode of the photodiode array 2 via the gate of the first MOSFET 21 and a diode D1. The impedance element 8 is disposed between the gate and the source of the second MOSFET 22. The collector of the bipolar transistor 23 is connected to the cathode of the photodiode array 2 and the source of the first MOSFET 21.

Description

本発明は、半導体装置およびそれを用いた半導体リレーに関するものである。 The present invention relates to a semiconductor device and a semiconductor relay using the same.

従来から、半導体装置およびそれを用いた半導体リレーが提案されている（例えば、特許文献１）。特許文献１には、２個のＭＯＳ素子、受光素子アレイおよび制御回路等で構成された半導体装置と、ＬＥＤ等の発光素子を有する発光装置とで構成された半導体リレーが記載されている。 Conventionally, a semiconductor device and a semiconductor relay using the semiconductor device have been proposed (for example, Patent Document 1). Patent Document 1 describes a semiconductor relay including a semiconductor device including two MOS elements, a light receiving element array, a control circuit, and the like, and a light emitting device having a light emitting element such as an LED.

また、従来から、半導体リレーとして、光電結合素子を使用したＭＯＳＦＥＴのゲート駆動回路が知られている（例えば、特許文献２）。特許文献２に開示されたＭＯＳＦＥＴのゲート駆動回路は、図３に示す構成を有している。 Conventionally, a MOSFET gate drive circuit using a photoelectric coupling element is known as a semiconductor relay (for example, Patent Document 2). The MOSFET gate drive circuit disclosed in Patent Document 2 has the configuration shown in FIG.

光電結合素子５０の光電発電素子アレイ５６の正極側とＭＯＳＦＥＴ５１のゲートとの間には、ダイオード５２が接続されている。ダイオード５２のアノード側には、ｐｎｐ型のトランジスタ５３のベースが接続されている。ダイオード５２のカソード側には、トランジスタ５３のエミッタが接続されている。なお、特許文献２には、ＭＯＳＦＥＴ５１が、ノーマリオフ型のＭＯＳＦＥＴである旨が記載されている。 A diode 52 is connected between the positive electrode side of the photoelectric generating element array 56 of the photoelectric coupling element 50 and the gate of the MOSFET 51. A base of a pnp transistor 53 is connected to the anode side of the diode 52. The emitter of the transistor 53 is connected to the cathode side of the diode 52. Patent Document 2 describes that the MOSFET 51 is a normally-off MOSFET.

光電発電素子アレイ５６の負極側には、トランジスタ５３のコレクタとＭＯＳＦＥＴ５１のソースが接続されている。 The collector of the transistor 53 and the source of the MOSFET 51 are connected to the negative electrode side of the photoelectric generating element array 56.

トランジスタ５３のベース・コレクタ間には、放電抵抗５４が接続されている。 A discharge resistor 54 is connected between the base and collector of the transistor 53.

上述のＭＯＳＦＥＴのゲート駆動回路では、光電結合素子５０の発光ダイオード５５に電流Ｉ_Fが流れて発光ダイオード５５が発光すると、光電発電素子アレイ５６に起電力Ｖ_Oが発生する。これにより、ＭＯＳＦＥＴのゲート駆動回路では、光電発電素子アレイ５６からダイオード５２を介してＭＯＳＦＥＴ５１のゲート・ソース間が充電され、ＭＯＳＦＥＴ５１がターンオンする。なお、上述のＭＯＳＦＥＴのゲート駆動回路では、光電発電素子アレイ５６に起電力Ｖ_Oが発生したとき、トランジスタ５３のエミッタ・ベース間が逆バイアスとなりトランジスタ５３がオフ状態となる。 In the gate driving circuit of the above MOSFET, when the light emitting diode 55 a current I _F to the light emitting diode 55 flows photoelectric coupling element 50 emits light, the electromotive force V _O is generated in the photoelectric generating element array 56. As a result, in the gate drive circuit of the MOSFET, the gate and source of the MOSFET 51 are charged from the photovoltaic element array 56 via the diode 52, and the MOSFET 51 is turned on. In the gate drive circuit of the MOSFET described above, when an electromotive force V _O is generated in the photovoltaic element array 56, the emitter 53 and the base of the transistor 53 are reverse-biased and the transistor 53 is turned off.

一方、上述のＭＯＳＦＥＴのゲート駆動回路では、発光ダイオード５５に電流Ｉ_Fが流れなくなると、光電発電素子アレイ５６に蓄積されていた電荷が放電抵抗５４を介して放電され、光電発電素子アレイ５６の両端電圧が低下する。これにより、ＭＯＳＦＥＴのゲート駆動回路では、トランジスタ５３のエミッタ・ベース間が順バイアスとなり、トランジスタ５３がオフ状態からオン状態となる。そして、上述のＭＯＳＦＥＴのゲート駆動回路では、トランジスタ５３がオン状態になると、ＭＯＳＦＥＴ５１のゲート・ソース間に蓄積されていた電荷が放電され、ＭＯＳＦＥＴ５１がターンオフする。 On the other hand, in the gate drive circuit of the MOSFET described above, when the current _IF does not flow to the light emitting diode 55, the charge accumulated in the photovoltaic element array 56 is discharged through the discharge resistor 54, and the photovoltaic element array 56 The voltage at both ends decreases. As a result, in the gate drive circuit of the MOSFET, the emitter 53 and the base of the transistor 53 are forward-biased, and the transistor 53 is turned from the off state to the on state. In the MOSFET gate drive circuit described above, when the transistor 53 is turned on, the charge accumulated between the gate and source of the MOSFET 51 is discharged, and the MOSFET 51 is turned off.

特開２００８−１０７７７号公報JP 2008-10777 A 特開平１−１２０９１３号公報JP-A-1-120913

ところで、上述のＭＯＳＦＥＴのゲート駆動回路では、光電発電素子アレイ５６に起電力Ｖ_Oが発生したとき、光電発電素子アレイ５６から流れる電流の一部が放電抵抗５４に流れる。 By the way, in the above-described MOSFET gate drive circuit, when an electromotive force V _O is generated in the photovoltaic element array 56, a part of the current flowing from the photovoltaic element array 56 flows to the discharge resistor 54.

そこで、本願発明者らは、光電発電素子アレイ５６に起電力Ｖ_Oが発生したとき、放電抵抗５４に流れる電流Ｉ_Sを小さくすることで、ＭＯＳＦＥＴ５１のゲート・ソース間が効率よく充電され、ＭＯＳＦＥＴ５１のターンオン時間を短くすることができると考えた。 Accordingly, the present inventors have found that when the electromotive force V _O to the photoelectric generating element array 56 is generated, by decreasing the current I _S flowing through the discharge resistor 54, between the gate and source of the MOSFET 51 is charged efficiently, MOSFET 51 Thought that the turn-on time could be shortened.

しかしながら、上述のＭＯＳＦＥＴのゲート駆動回路では、放電抵抗５４の抵抗値を大きく設定すると、発光ダイオード５５に電流Ｉ_Fが流れなくなったときに、光電発電素子アレイ５６に蓄積されていた電荷を放電する時間が長くなる可能性がある。そのため、ＭＯＳＦＥＴのゲート駆動回路では、発光ダイオード５５に電流Ｉ_Fが流れなくなったとき、トランジスタ５３がオンするまでの時間が長くなる可能性がある。よって、上述のＭＯＳＦＥＴのゲート駆動回路では、ＭＯＳＦＥＴ５１のゲート・ソース間に蓄積されていた電荷を放電する時間が長くなる可能性があり、ＭＯＳＦＥＴ５１がターンオフするのに時間がかかる可能性がある。 However, in the gate drive circuit of the MOSFET described above, if the resistance value of the discharge resistor 54 is set large, the electric charge accumulated in the photovoltaic element array 56 is discharged when the current _IF does not flow through the light emitting diode 55. Time can be long. Therefore, in the MOSFET gate drive circuit, when the current _IF does not flow through the light-emitting diode 55, the time until the transistor 53 is turned on may be long. Therefore, in the above-described MOSFET gate drive circuit, it may take a long time to discharge the charge accumulated between the gate and source of the MOSFET 51, and the MOSFET 51 may take a long time to turn off.

本発明は上記事由に鑑みて為されたものであり、その目的は、ノーマリオフ型のＭＯＳＦＥＴのターンオン時間およびターンオフ時間の短縮化を図ることが可能な半導体装置およびそれを用いた半導体リレーを提供することにある。 The present invention has been made in view of the above reasons, and an object thereof is to provide a semiconductor device capable of reducing the turn-on time and the turn-off time of a normally-off type MOSFET, and a semiconductor relay using the semiconductor device. There is.

本発明の半導体装置は、複数のフォトダイオードが直列に接続されたフォトダイオードアレイと、ノーマリオフ型の第１ＭＯＳＦＥＴと、ノーマリオン型の第２ＭＯＳＦＥＴと、ｐｎｐ型のバイポーラトランジスタとを備え、前記第２ＭＯＳＦＥＴは、ゲート端子が前記フォトダイオードアレイのカソード側、ドレイン端子が前記フォトダイオードアレイのアノード側、ソース端子がインピーダンス素子を介して前記フォトダイオードアレイのカソード側とそれぞれ電気的に接続され、前記バイポーラトランジスタは、ベース端子が前記フォトダイオードアレイのアノード側と電気的に接続され、エミッタ端子が、前記第１ＭＯＳＦＥＴのゲート端子と電気的に接続され、且つ、ダイオードを介して前記フォトダイオードアレイのアノード側と電気的に接続されており、前記インピーダンス素子は、前記第２ＭＯＳＦＥＴのソース端子およびゲート端子の間の電路上に配置され、前記バイポーラトランジスタのコレクタ端子は、前記フォトダイオードアレイのカソード側と電気的に接続され、且つ、前記第１ＭＯＳＦＥＴのソース端子と電気的に接続されてなることを特徴とする。 A semiconductor device of the present invention includes a photodiode array in which a plurality of photodiodes are connected in series, a normally-off type first MOSFET, a normally-on type second MOSFET, and a pnp-type bipolar transistor, and the second MOSFET includes: The gate terminal is electrically connected to the cathode side of the photodiode array, the drain terminal is electrically connected to the anode side of the photodiode array, and the source terminal is electrically connected to the cathode side of the photodiode array via an impedance element. The base terminal is electrically connected to the anode side of the photodiode array, the emitter terminal is electrically connected to the gate terminal of the first MOSFET, and the anode side of the photodiode array is connected via a diode. The impedance element is disposed on an electric path between a source terminal and a gate terminal of the second MOSFET, and a collector terminal of the bipolar transistor is electrically connected to a cathode side of the photodiode array. It is connected and is electrically connected to the source terminal of the first MOSFET.

この半導体装置において、前記インピーダンス素子は、前記第２ＭＯＳＦＥＴのゲート端子と、前記第２ＭＯＳＦＥＴのソース端子および前記バイポーラトランジスタのコレクタ端子の接続点との間の電路上に配置されてなることが好ましい。 In this semiconductor device, it is preferable that the impedance element is disposed on an electric circuit between a gate terminal of the second MOSFET and a connection point between a source terminal of the second MOSFET and a collector terminal of the bipolar transistor.

本発明の半導体リレーは、発光素子と、前記半導体装置とを備えてなることを特徴とする。 The semiconductor relay of the present invention comprises a light emitting element and the semiconductor device.

本発明の半導体装置においては、ノーマリオフ型のＭＯＳＦＥＴのターンオン時間およびターンオフ時間の短縮化を図ることが可能となる。 In the semiconductor device of the present invention, it is possible to shorten the turn-on time and the turn-off time of the normally-off type MOSFET.

本発明の半導体リレーにおいては、ノーマリオフ型のＭＯＳＦＥＴのターンオン時間およびターンオフ時間の短縮化を図ることが可能となる。 In the semiconductor relay of the present invention, it is possible to shorten the turn-on time and the turn-off time of a normally-off type MOSFET.

実施形態１の半導体装置を用いた半導体リレーの回路図である。1 is a circuit diagram of a semiconductor relay using the semiconductor device of Embodiment 1. FIG. 実施形態２の半導体装置を用いた半導体リレーの回路図である。6 is a circuit diagram of a semiconductor relay using the semiconductor device of Embodiment 2. FIG. 従来例のＭＯＳＦＥＴのゲート駆動回路の回路図である。It is a circuit diagram of the gate drive circuit of MOSFET of a prior art example.

（実施形態１）
以下、本実施形態の半導体装置について、図１を参照しながら説明する。 (Embodiment 1)
Hereinafter, the semiconductor device of this embodiment will be described with reference to FIG.

本実施形態の半導体装置１０は、例えば、半導体リレー１１に用いられるものである。 The semiconductor device 10 of this embodiment is used for the semiconductor relay 11, for example.

半導体リレー１１は、発光素子１と、この発光素子１からの光を受光可能なフォトダイオード７を有する半導体装置１０と、一対の入力端子５ａ，５ｂと、一対の出力端子６ａ，６ｂとを備えている。 The semiconductor relay 11 includes a light emitting element 1, a semiconductor device 10 having a photodiode 7 capable of receiving light from the light emitting element 1, a pair of input terminals 5a and 5b, and a pair of output terminals 6a and 6b. ing.

発光素子１としては、例えば、発光ダイオードを用いることができる。発光素子１のアノード側は、一対の入力端子５ａ，５ｂのうちの一方の入力端子５ａに接続されている。発光素子１のカソード側は、一対の入力端子５ａ，５ｂのうちの他方の入力端子５ｂに接続されている。 As the light emitting element 1, for example, a light emitting diode can be used. The anode side of the light emitting element 1 is connected to one input terminal 5a of the pair of input terminals 5a and 5b. The cathode side of the light emitting element 1 is connected to the other input terminal 5b of the pair of input terminals 5a and 5b.

半導体装置１０は、複数のフォトダイオード７が直列に接続されたフォトダイオードアレイ２と、ノーマリオフ型の第１ＭＯＳＦＥＴ２１と、ノーマリオン型の第２ＭＯＳＦＥＴ２２と、ｐｎｐ型のバイポーラトランジスタ２３とを備えている。 The semiconductor device 10 includes a photodiode array 2 in which a plurality of photodiodes 7 are connected in series, a normally-off type first MOSFET 21, a normally-on type second MOSFET 22, and a pnp-type bipolar transistor 23.

フォトダイオードアレイ２は、発光素子１と対向して配置されている。これにより、フォトダイオードアレイ２は、発光素子１からの光を受光することが可能となる。 The photodiode array 2 is disposed to face the light emitting element 1. Thereby, the photodiode array 2 can receive light from the light emitting element 1.

第１ＭＯＳＦＥＴ２１のドレイン端子は、一対の出力端子６ａ，６ｂのうちの一方の出力端子６ａに接続されている。第１ＭＯＳＦＥＴ２１のソース端子は、一対の出力端子６ａ，６ｂのうちの他方の出力端子６ｂに接続されている。第１ＭＯＳＦＥＴ２１のゲート端子は、ダイオードＤ１を介してフォトダイオードアレイ２のアノード側に接続されている。ダイオードＤ１のアノード側は、フォトダイオードアレイ２のアノード側に接続されている。ダイオードＤ１のカソード側は、第１ＭＯＳＦＥＴ２１のゲート端子に接続されている。なお、図１中の第１ＭＯＳＦＥＴ２１の図記号におけるダイオードは、寄生ダイオードを表している。 The drain terminal of the first MOSFET 21 is connected to one output terminal 6a of the pair of output terminals 6a and 6b. The source terminal of the first MOSFET 21 is connected to the other output terminal 6b of the pair of output terminals 6a and 6b. The gate terminal of the first MOSFET 21 is connected to the anode side of the photodiode array 2 via the diode D1. The anode side of the diode D1 is connected to the anode side of the photodiode array 2. The cathode side of the diode D <b> 1 is connected to the gate terminal of the first MOSFET 21. Note that the diode in the symbol of the first MOSFET 21 in FIG. 1 represents a parasitic diode.

第２ＭＯＳＦＥＴ２２のドレイン端子は、フォトダイオードアレイ２のアノード側に接続されている。第２ＭＯＳＦＥＴ２２のソース端子は、インピーダンス素子８に接続されている。第２ＭＯＳＦＥＴ２２のゲート端子は、インピーダンス素子８とフォトダイオードアレイ２のカソード側との第１接続点Ｐ１に接続されている。 The drain terminal of the second MOSFET 22 is connected to the anode side of the photodiode array 2. The source terminal of the second MOSFET 22 is connected to the impedance element 8. The gate terminal of the second MOSFET 22 is connected to the first connection point P <b> 1 between the impedance element 8 and the cathode side of the photodiode array 2.

インピーダンス素子８としては、例えば、抵抗を用いることができる。この抵抗の一端は、第２ＭＯＳＦＥＴ２２のソース端子に接続されている。また、上記抵抗の他端は、第２ＭＯＳＦＥＴ２２のゲート端子およびフォトダイオードアレイ２のカソード側の第１接続点Ｐ１と、バイポーラトランジスタ２３のコレクタ端子との間の電路に接続されている。 For example, a resistor can be used as the impedance element 8. One end of this resistor is connected to the source terminal of the second MOSFET 22. The other end of the resistor is connected to an electric circuit between the gate terminal of the second MOSFET 22 and the first connection point P1 on the cathode side of the photodiode array 2 and the collector terminal of the bipolar transistor 23.

バイポーラトランジスタ２３のベース端子は、第２ＭＯＳＦＥＴ２２のドレイン端子に接続されている。バイポーラトランジスタ２３のエミッタ端子は、第１ＭＯＳＦＥＴ２１のゲート端子に接続されている。バイポーラトランジスタ２３のコレクタ端子は、上記抵抗の他端に接続されている。また、バイポーラトランジスタ２３のコレクタ端子は、第１ＭＯＳＦＥＴ２１のソース端子に接続されている。なお、本実施形態では、インピーダンス素子８として、抵抗を用いているが、これに限らず、例えば、インダクタなどを用いてもよい。また、本実施形態の半導体装置１０は、第２ＭＯＳＦＥＴ２２、バイポーラトランジスタ２３、ダイオードＤ１およびインピーダンス素子８を有する充放電回路３を備えている。 The base terminal of the bipolar transistor 23 is connected to the drain terminal of the second MOSFET 22. The emitter terminal of the bipolar transistor 23 is connected to the gate terminal of the first MOSFET 21. The collector terminal of the bipolar transistor 23 is connected to the other end of the resistor. The collector terminal of the bipolar transistor 23 is connected to the source terminal of the first MOSFET 21. In the present embodiment, a resistor is used as the impedance element 8. However, the present invention is not limited to this. For example, an inductor may be used. In addition, the semiconductor device 10 of the present embodiment includes a charge / discharge circuit 3 having a second MOSFET 22, a bipolar transistor 23, a diode D 1, and an impedance element 8.

ところで、本実施形態の半導体装置１０では、フォトダイオードアレイ２に光起電力Ｖ₁が発生したとき、上記抵抗の両端電圧が、フォトダイオードアレイ２で発生する光起電力（フォトダイオードアレイ２の両端電圧）Ｖ₁と略同じになる。 By the way, in the semiconductor device 10 of the present embodiment, when the photovoltaic power V ₁ is generated in the photodiode array 2, the voltage across the resistor is the photovoltaic power generated in the photodiode array 2 (both ends of the photodiode array 2). Voltage) is substantially the same as V ₁ .

本実施形態の半導体装置１０では、第２ＭＯＳＦＥＴ２２の閾値電圧を、発光素子１が点灯状態におけるフォトダイオードアレイ２の両端電圧（フォトダイオードアレイ２で発生した光起電力）Ｖ₁よりも小さく設定してある。これにより、半導体装置１０では、上記抵抗の両端電圧が、発光素子１が点灯状態におけるフォトダイオードアレイ２の両端電圧Ｖ₁となる前に、第２ＭＯＳＦＥＴ２２を、オン状態からオフ状態にすることが可能となる。また、半導体装置１０では、例えば、フォトダイオードアレイ２で発生する光起電力Ｖ₁が、従来例のＭＯＳＦＥＴのゲート駆動回路における光電発電素子アレイ５６で発生する起電力Ｖ₀と同じである場合、従来例のＭＯＳＦＥＴのゲート駆動回路におけるＭＯＳＦＥＴ５１に比べて、第１ＭＯＳＦＥＴ２１を、早くターンオンすることが可能となる。 In the semiconductor device 10 of this embodiment, the threshold voltage of the second MOSFET 22 is set to be smaller than the voltage across the photodiode array 2 (photoelectromotive force generated in the photodiode array 2) V ₁ when the light emitting element 1 is in the lighting state. is there. Thereby, in the semiconductor device 10, the second MOSFET 22 can be switched from the on state to the off state before the voltage across the resistor becomes the voltage V ₁ across the photodiode array 2 when the light emitting element 1 is in the lighting state. It becomes. In the semiconductor device 10, for example, when the photovoltaic V ₁ generated in the photodiode array 2 is the same as the electromotive force V ₀ generated by the photoelectric generating element array 56 in the gate drive circuit of a conventional example of a MOSFET, Compared with the MOSFET 51 in the conventional MOSFET gate drive circuit, the first MOSFET 21 can be turned on earlier.

また、本実施形態の半導体装置１０では、上記抵抗の抵抗値をＲ、上記抵抗の両端電圧をＶ_R、上記抵抗に流れる電流をＩ_Rとすると、Ｉ_R＝Ｖ_R／Ｒの関係式が成り立つ。これにより、半導体装置１０では、上記抵抗に流れる電流Ｉ_Rの大きさが、従来例のＭＯＳＦＥＴのゲート駆動回路における放電抵抗５４に流れる電流Ｉ_Sの大きさと同じである場合、従来例のＭＯＳＦＥＴのゲート駆動回路における放電抵抗５４に比べて、上記抵抗の抵抗値Ｒを小さくすることが可能となる。 In the semiconductor device 10 of the present embodiment, if the resistance value of the resistor is R, the voltage across the resistor is V _R , and the current flowing through the resistor is I _R , the relational expression of I _R = V _R / R is It holds. Thus, in the semiconductor device 10, when the magnitude of the current I _R flowing through the resistor is the same as the magnitude of the current I _S flowing through the discharge resistor 54 in the gate drive circuit of the conventional MOSFET, Compared with the discharge resistor 54 in the gate drive circuit, the resistance value R of the resistor can be reduced.

以下、本実施形態の半導体装置１０の動作について、説明する。 Hereinafter, the operation of the semiconductor device 10 of the present embodiment will be described.

半導体装置１０では、発光素子１が消灯状態から点灯状態になると、フォトダイオードアレイ２に光起電力Ｖ₁が発生し、第２ＭＯＳＦＥＴ２２を介してインピーダンス素子８（上記抵抗）に、電流Ｉ_Rが流れる。なお、本実施形態では、フォトダイオードアレイ２に光起電力Ｖ₁が発生したとき、バイポーラトランジスタ２３のエミッタ・ベース間が逆バイアスとなるので、バイポーラトランジスタ２３がオフ状態となる。 In the semiconductor device 10, when the light emitting element 1 changes from the extinguished state to the lit state, a photovoltaic power V ₁ is generated in the photodiode array 2, and a current I _R flows to the impedance element 8 (the resistor) via the second MOSFET 22. . In the present embodiment, when the photovoltaic power V ₁ is generated in the photodiode array 2, the bipolar transistor 23 is turned off because the emitter-base of the bipolar transistor 23 is reverse-biased.

半導体装置１０では、上記抵抗の両端電圧が第２ＭＯＳＦＥＴ２２の閾値電圧以上である場合、第２ＭＯＳＦＥＴ２２が、オン状態からオフ状態となる。これにより、半導体装置１０では、フォトダイオードアレイ２で発生する光起電力Ｖ₁を、第１ＭＯＳＦＥＴ２１のゲート・ソース間に、効率よく供給することが可能となり、第１ＭＯＳＦＥＴ２１のゲート・ソース間を早く充電することが可能となる。よって、半導体装置１０では、従来例のＭＯＳＦＥＴのゲート駆動回路におけるＭＯＳＦＥＴ５１に比べて、第１ＭＯＳＦＥＴ２１を、早くターンオンすることが可能となる。言い換えれば、半導体装置１０では、従来例のＭＯＳＦＥＴのゲート駆動回路におけるＭＯＳＦＥＴ５１に比べて、第１ＭＯＳＦＥＴ２１のターンオン時間の短縮化を図ることが可能となる。 In the semiconductor device 10, when the voltage across the resistor is equal to or higher than the threshold voltage of the second MOSFET 22, the second MOSFET 22 changes from the on state to the off state. As a result, in the semiconductor device 10, the photovoltaic power V ₁ generated in the photodiode array 2 can be efficiently supplied between the gate and source of the first MOSFET 21, and the gate and source of the first MOSFET 21 are quickly charged. It becomes possible to do. Therefore, in the semiconductor device 10, the first MOSFET 21 can be turned on faster than the MOSFET 51 in the conventional MOSFET gate drive circuit. In other words, in the semiconductor device 10, the turn-on time of the first MOSFET 21 can be shortened as compared with the MOSFET 51 in the conventional MOSFET gate drive circuit.

ところで、本願発明者らは、充放電回路３が形成されたチップの中で、面積として上記抵抗の占める割合が大きく、上記抵抗の抵抗値Ｒを大きくすればするほど、チップサイズが大きくなり、コストアップする可能性があると考えた。 By the way, the inventors of the present application have a large proportion of the resistance as an area in the chip in which the charge / discharge circuit 3 is formed, and the larger the resistance value R of the resistance, the larger the chip size. I thought there was a possibility of cost increase.

これに対して、本実施形態の半導体装置１０では、従来例のＭＯＳＦＥＴのゲート駆動回路における放電抵抗５４に比べて、上記抵抗の抵抗値Ｒを小さくすることができるので、従来例のＭＯＳＦＥＴのゲート駆動回路における充放電回路（ダイオード５２、トランジスタ５３および放電抵抗５４等）を１チップ化した比較例の半導体装置に比べて、充放電回路３が形成されたチップのサイズを大きくすることなく、第１ＭＯＳＦＥＴ２１のターンオン時間の短縮化を図ることが可能となる。 On the other hand, in the semiconductor device 10 of the present embodiment, the resistance value R of the resistor can be made smaller than the discharge resistance 54 in the gate drive circuit of the conventional MOSFET. Compared to the semiconductor device of the comparative example in which the charge / discharge circuit (diode 52, transistor 53, discharge resistor 54, etc.) in the drive circuit is made into one chip, the size of the chip on which the charge / discharge circuit 3 is formed is not increased. The turn-on time of the 1MOSFET 21 can be shortened.

一方、半導体装置１０では、発光素子１が点灯状態から消灯状態となり、上記抵抗の両端電圧が第２ＭＯＳＦＥＴ２２の閾値電圧未満である場合、第２ＭＯＳＦＥＴ２２が、オフ状態からオン状態となる。また、半導体装置１０では、第２ＭＯＳＦＥＴ２２がオン状態になると、フォトダイオードアレイ２に蓄積されていた電荷が、第２ＭＯＳＦＥＴ２２とインピーダンス素子８を介して放電され、従来例のＭＯＳＦＥＴのゲート駆動回路における光電発電素子アレイ５６に比べて、フォトダイオードアレイ２の両端電圧Ｖ₁を早く低下させることが可能となる。これにより、半導体装置１０では、バイポーラトランジスタ２３のエミッタ・ベース間が順バイアスとなり、バイポーラトランジスタ２３がオフ状態からオン状態となる。そして、半導体装置１０では、バイポーラトランジスタ２３がオン状態になると、第１ＭＯＳＦＥＴ２１のゲート・ソース間に蓄積されていた電荷が放電され、第１ＭＯＳＦＥＴ２１がターンオフする。したがって、半導体装置１０では、従来例のＭＯＳＦＥＴのゲート駆動回路におけるＭＯＳＦＥＴ５１に比べて、第１ＭＯＳＦＥＴ２１のゲート・ソース間に蓄積されていた電荷を早く放電することが可能となり、第１ＭＯＳＦＥＴ２１を、早くターンオフすることが可能となる。言い換えれば、半導体装置１０では、従来例のＭＯＳＦＥＴのゲート駆動回路におけるＭＯＳＦＥＴ５１に比べて、第１ＭＯＳＦＥＴ２１のターンオフ時間の短縮化を図ることが可能となる。 On the other hand, in the semiconductor device 10, when the light emitting element 1 changes from the on state to the off state and the voltage across the resistor is less than the threshold voltage of the second MOSFET 22, the second MOSFET 22 changes from the off state to the on state. Further, in the semiconductor device 10, when the second MOSFET 22 is turned on, the charge accumulated in the photodiode array 2 is discharged through the second MOSFET 22 and the impedance element 8, and the photoelectric generation in the conventional MOSFET gate drive circuit is performed. Compared with the element array 56, the voltage V ₁ across the photodiode array 2 can be reduced more quickly. As a result, in the semiconductor device 10, the emitter-base of the bipolar transistor 23 is forward-biased, and the bipolar transistor 23 is changed from the off state to the on state. In the semiconductor device 10, when the bipolar transistor 23 is turned on, the charge accumulated between the gate and the source of the first MOSFET 21 is discharged, and the first MOSFET 21 is turned off. Therefore, in the semiconductor device 10, compared with the MOSFET 51 in the conventional MOSFET gate drive circuit, the charge accumulated between the gate and the source of the first MOSFET 21 can be discharged earlier, and the first MOSFET 21 is turned off earlier. It becomes possible. In other words, in the semiconductor device 10, the turn-off time of the first MOSFET 21 can be shortened as compared with the MOSFET 51 in the conventional MOSFET gate drive circuit.

以上説明した半導体装置１０は、複数のフォトダイオード７が直列に接続されたフォトダイオードアレイ２と、ノーマリオフ型の第１ＭＯＳＦＥＴ２１と、ノーマリオン型の第２ＭＯＳＦＥＴ２２と、ｐｎｐ型のバイポーラトランジスタ２３とを備えている。また、第２ＭＯＳＦＥＴ２２は、ゲート端子がフォトダイオードアレイ２のカソード側、ドレイン端子がフォトダイオードアレイ２のアノード側、ソース端子がインピーダンス素子８を介してフォトダイオードアレイ２のカソード側とそれぞれ電気的に接続されている。また、バイポーラトランジスタ２３は、ベース端子がフォトダイオードアレイ２のアノード側と電気的に接続され、エミッタ端子が、第１ＭＯＳＦＥＴ２１のゲート端子と電気的に接続され、且つ、ダイオードＤ１を介してフォトダイオードアレイ２のアノード側と電気的に接続されている。また、半導体装置１０では、インピーダンス素子８が、第２ＭＯＳＦＥＴ２２のソース端子およびゲート端子の間の電路上に配置されている。そして、バイポーラトランジスタ２３のコレクタ端子は、フォトダイオードアレイ２のカソード側と電気的に接続され、且つ、第１ＭＯＳＦＥＴ２１のソース端子と電気的に接続されている。これにより、半導体装置１０では、従来例のＭＯＳＦＥＴのゲート駆動回路におけるＭＯＳＦＥＴ５１に比べて、ノーマリオフ型の第１ＭＯＳＦＥＴ２１のターンオン時間およびターンオフ時間の短縮化を図ることが可能となる。 The semiconductor device 10 described above includes a photodiode array 2 in which a plurality of photodiodes 7 are connected in series, a normally-off type first MOSFET 21, a normally-on type second MOSFET 22, and a pnp-type bipolar transistor 23. Yes. The second MOSFET 22 has a gate terminal electrically connected to the cathode side of the photodiode array 2, a drain terminal electrically connected to the anode side of the photodiode array 2, and a source terminal electrically connected to the cathode side of the photodiode array 2 via the impedance element 8. Has been. The bipolar transistor 23 has a base terminal electrically connected to the anode side of the photodiode array 2, an emitter terminal electrically connected to the gate terminal of the first MOSFET 21, and a photodiode array via the diode D1. 2 is electrically connected to the anode side. In the semiconductor device 10, the impedance element 8 is disposed on the electric path between the source terminal and the gate terminal of the second MOSFET 22. The collector terminal of the bipolar transistor 23 is electrically connected to the cathode side of the photodiode array 2 and is electrically connected to the source terminal of the first MOSFET 21. Thus, in the semiconductor device 10, it is possible to shorten the turn-on time and the turn-off time of the normally-off first MOSFET 21 as compared with the MOSFET 51 in the conventional MOSFET gate drive circuit.

また、本実施形態の半導体リレー１１は、発光素子１と、上述の半導体装置１０とを備えている。これにより、本実施形態の半導体リレー１１では、ノーマリオフ型の第１ＭＯＳＦＥＴ２１のターンオン時間およびターンオフ時間の短縮化を図ることが可能となる。 The semiconductor relay 11 of this embodiment includes the light emitting element 1 and the semiconductor device 10 described above. Thereby, in the semiconductor relay 11 of this embodiment, it becomes possible to shorten the turn-on time and the turn-off time of the normally-off type first MOSFET 21.

（実施形態２）
本実施形態の半導体装置１０の基本構成は、実施形態１と同じであり、図２に示すように、インピーダンス素子８が、第２ＭＯＳＦＥＴ２２のゲート端子と、第２ＭＯＳＦＥＴ２２のソース端子およびバイポーラトランジスタ２３のコレクタ端子の第２接続点Ｐ２との間の電路上に配置されている点が実施形態１と相違する。なお、本実施形態では、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。 (Embodiment 2)
The basic configuration of the semiconductor device 10 of the present embodiment is the same as that of the first embodiment. As shown in FIG. 2, the impedance element 8 includes a gate terminal of the second MOSFET 22, a source terminal of the second MOSFET 22, and a collector of the bipolar transistor 23. The point arrange | positioned on the electrical circuit between the 2nd connection point P2 of a terminal is different from Embodiment 1. FIG. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

インピーダンス素子８である上記抵抗の一端は、フォトダイオードアレイ２のカソード側に接続されている。上記抵抗の他端は、第２ＭＯＳＦＥＴ２２のソース端子およびバイポーラトランジスタ２３のコレクタ端子にそれぞれ接続されている。 One end of the resistor which is the impedance element 8 is connected to the cathode side of the photodiode array 2. The other ends of the resistors are connected to the source terminal of the second MOSFET 22 and the collector terminal of the bipolar transistor 23, respectively.

したがって、本実施形態の半導体装置１０では、バイポーラトランジスタ２３のベース・コレクタ間の電路上に、第２ＭＯＳＦＥＴ２２のみを配置しているので、発光素子１が点灯状態から消灯状態になったとき、実施形態１に比べて、フォトダイオードアレイ２に蓄積されていた電荷を、より早く放電することが可能となる。これにより、本実施形態の半導体装置１０では、実施形態１に比べて、第１ＭＯＳＦＥＴ２１のゲート・ソース間に蓄積されていた電荷を、より早く放電することが可能となり、第１ＭＯＳＦＥＴ２１を、より早くターンオフすることが可能となる。言い換えれば、本実施形態の半導体装置１０では、実施形態１に比べて、第１ＭＯＳＦＥＴ２１のターンオフ時間をより短縮することが可能となる。 Therefore, in the semiconductor device 10 of this embodiment, only the second MOSFET 22 is arranged on the electric circuit between the base and the collector of the bipolar transistor 23. Therefore, when the light-emitting element 1 is turned off from the lighting state, the embodiment Compared to 1, the charge accumulated in the photodiode array 2 can be discharged more quickly. As a result, in the semiconductor device 10 of this embodiment, the charge accumulated between the gate and the source of the first MOSFET 21 can be discharged earlier than in the first embodiment, and the first MOSFET 21 is turned off earlier. It becomes possible to do. In other words, in the semiconductor device 10 of the present embodiment, the turn-off time of the first MOSFET 21 can be further shortened compared to the first embodiment.

１発光素子
２フォトダイオードアレイ
７フォトダイオード
８インピーダンス素子
１０半導体装置
１１半導体リレー
２１第１ＭＯＳＦＥＴ
２２第２ＭＯＳＦＥＴ
２３バイポーラトランジスタ
Ｄ１ダイオード
Ｐ２第２接続点（接続点） DESCRIPTION OF SYMBOLS 1 Light emitting element 2 Photodiode array 7 Photodiode 8 Impedance element 10 Semiconductor device 11 Semiconductor relay 21 1st MOSFET
22 Second MOSFET
23 Bipolar transistor D1 Diode P2 Second connection point (connection point)

Claims

A photodiode array including a plurality of photodiodes connected in series, a normally-off type first MOSFET, a normally-on type second MOSFET, and a pnp-type bipolar transistor, wherein the gate terminal of the second MOSFET is the photodiode The cathode side and drain terminal of the array are electrically connected to the anode side of the photodiode array, and the source terminal is electrically connected to the cathode side of the photodiode array via an impedance element, and the base terminal of the bipolar transistor is the photodiode. It is electrically connected to the anode side of the array, the emitter terminal is electrically connected to the gate terminal of the first MOSFET, and is electrically connected to the anode side of the photodiode array via a diode. The impedance element is disposed on an electric circuit between a source terminal and a gate terminal of the second MOSFET, a collector terminal of the bipolar transistor is electrically connected to a cathode side of the photodiode array, and the first A semiconductor device characterized by being electrically connected to a source terminal of 1MOSFET.

The said impedance element is arrange | positioned on the electrical circuit between the gate terminal of said 2nd MOSFET, and the connection point of the source terminal of said 2nd MOSFET, and the collector terminal of said bipolar transistor, The said 1st aspect is characterized by the above-mentioned. Semiconductor device.

A semiconductor relay comprising a light emitting element and the semiconductor device according to claim 1.