JP2014041945A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2014041945A
JP2014041945A JP2012183931A JP2012183931A JP2014041945A JP 2014041945 A JP2014041945 A JP 2014041945A JP 2012183931 A JP2012183931 A JP 2012183931A JP 2012183931 A JP2012183931 A JP 2012183931A JP 2014041945 A JP2014041945 A JP 2014041945A
Authority
JP
Japan
Prior art keywords
silicon carbide
trench
semiconductor device
layer
residue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012183931A
Other languages
English (en)
Other versions
JP5900243B2 (ja
Inventor
Takeyoshi Masuda
健良 増田
Takeshi Saito
雄 斎藤
Kenji Hiratsuka
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012183931A priority Critical patent/JP5900243B2/ja
Priority to EP13831436.4A priority patent/EP2889898A4/en
Priority to PCT/JP2013/068849 priority patent/WO2014030453A1/ja
Priority to US13/944,562 priority patent/US8772113B2/en
Publication of JP2014041945A publication Critical patent/JP2014041945A/ja
Application granted granted Critical
Publication of JP5900243B2 publication Critical patent/JP5900243B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】トレンチ内の表面荒れに起因した耐圧の低下を抑制する。
【解決手段】二酸化珪素層４０によって被覆された主面ＭＳを有する炭化珪素基板が準備される。二酸化珪素層４０に開口部ＯＰがエッチングによって形成される。開口部ＯＰにおいて炭化珪素基板上にエッチングの残渣ＲＳが存在する。不活性ガスのみが導入されるプラズマエッチングによって残渣ＲＳが除去される。残渣ＲＳが除去された後に、開口部ＯＰが形成されたマスク層４０によって被覆された炭化珪素基板に対して加熱下で反応性ガスの供給を行うことで、炭化珪素基板の主面ＭＳにトレンチが形成される。
【選択図】図１１

Description

この発明は、炭化珪素半導体装置の製造方法に関するものであり、特に、トレンチが形成された炭化珪素基板を有する炭化珪素半導体装置の製造方法に関するものである。
国際公開第２０１２／０１７７９８号によれば、トレンチが形成された炭化珪素基板を有するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の製造方法が開示されている。この方法によれば、たとえば次のようにトレンチが形成される。まず炭化珪素基板上にＣＶＤ（Chemical Vapor Deposition）法によってシリコン酸化膜が形成される。このシリコン酸化膜上に、フォトリソグラフィ法を用いて、所定の開口パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いてシリコン酸化膜がエッチングされることで、炭化珪素基板上に、開口パターンを有するマスク層が形成される。このマスク層をマスクとして用いたＲＩＥにより、炭化珪素基板に予備的なトレンチが形成される。次に熱エッチングが行われることで、炭化珪素基板に最終的なトレンチが形成される。
国際公開第２０１２／０１７７９８号
上記方法において、エッチングによってシリコン酸化膜に開口パターンが設けられた際に、開口パターンにおいて炭化珪素基板上にエッチングの残渣が存在し得る。炭化珪素基板上に残渣が存在する状態で熱エッチングが行われると、この残渣に対応した突起がトレンチ内に形成され得る。すなわちトレンチの表面荒れが生じ得る。荒れた表面を有するトレンチ上にゲート絶縁膜が形成されると、炭化珪素半導体装置の耐圧が低下し得る。熱エッチングに先立って予備的にＲＩＥが行われる場合、上記残渣をある程度は除去し得るものの、ＲＩＥの反応生成物によって新たに発生する残渣などが原因となって、残渣を十分に除去することは困難である。またＲＩＥにより生じた表面荒れが、その後の熱エッチング後の表面荒れの原因となり、上記と同様に耐圧の低下を引き起こし得る。
本発明は、このような課題を解決するために成されたものであり、この発明の目的は、トレンチ内の表面荒れに起因した耐圧の低下を抑制することができる炭化珪素半導体装置の製造方法を提供することである。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。二酸化珪素層によって被覆された主面を有する炭化珪素基板が準備される。二酸化珪素層上に、パターンを有するフォトレジスト層が形成される。フォトレジスト層をマスクとして用いたエッチングによって、二酸化珪素層に、主面の一部を露出する開口部が形成される。開口部によって露出された主面の一部の上にエッチングの残渣が存在する。不活性ガスのみが導入されるプラズマエッチングによって残渣が除去される。残渣が除去された後に、開口部が形成された二酸化珪素層によって被覆された主面を有する炭化珪素基板に対して加熱下で反応性ガスの供給を行うことで、炭化珪素基板の主面に、側壁面を有するトレンチが形成される。トレンチの側壁面上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。
この製造方法によれば、残渣の除去のためのプラズマエッチングにおいて導入されるガスが不活性ガスのみである。これにより、既存の残渣を除去する際に、化学反応によって新たな残渣が発生することを防止することができる。よって残渣の少ない状態で熱エッチングを行うことができる。よって、熱エッチングにより形成されるトレンチ内の表面荒れに起因した耐圧の低下を抑制することができる。
好ましくは上記プラズマエッチングは、１％以下の残留酸素量を有する雰囲気下で行われる。これにより酸化反応による新たな残渣の発生を抑制することができる。
好ましくは上記反応性ガスはハロゲンガスを含む。これにより熱エッチングを、ハロゲンガスと炭化珪素との反応を用いて行うことができる。
好ましくは上記反応性ガスは酸素ガスを含む。これにより、熱エッチング中に生じる炭素が効率的に除去されるので、熱エッチングの速度を高めることができる。
好ましくはトレンチが形成された主面上において、高さ１０ｎｍ以上の突起の数密度が１ｃｍ-2以下である。これにより、トレンチ内の表面荒れに起因した耐圧の低下を十分に抑制することができる。
上記のように本発明によれば、トレンチ内の表面荒れに起因した耐圧の低下を抑制することができる。
本発明の実施の一形態における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図１の炭化珪素半導体装置が有する炭化珪素基板の形状を概略的に示す部分斜視図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。 図１０の一部拡大図であり、残渣の存在を示す図である。 図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１１工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１２工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１３工程を概略的に示す部分断面図である。 特殊面を有する側壁面の微視的構造を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。 図１８の線ＸＩＸ−ＸＩＸに沿う（１１−２０）面の結晶構造を示す図である。 図１７の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。 図１７の複合面を（０１−１０）面から見た図である。 巨視的に見たチャネル面および（０００−１）面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および＜０−１１−２＞方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。 図１７の変形例を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
図１および図２に示すように、本実施の形態のＭＯＳＦＥＴ２０１（炭化珪素半導体装置）は、エピタキシャル基板１０１（炭化珪素基板）と、ゲート酸化膜９１（ゲート絶縁膜）と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、ソース配線層９５と、ドレイン電極９８とを有する。エピタキシャル基板１０１は、炭化珪素からなり、好ましくはポリタイプ４Ｈを有する。エピタキシャル基板１０１は具体的には、単結晶基板８０と、その上に設けられることで主面ＭＳを構成しているエピタキシャル層とを有する。このエピタキシャル層は、ｎドリフト層８１と、ｐベース層８２と、ｎ領域８３と、ｐコンタクト領域８４とを有する。
単結晶基板８０は、ｎ型（第１の導電型）を有する。ｎドリフト層８１は単結晶基板８０上に形成されたエピタキシャル層である。ｎドリフト層８１はｎ型を有する。ｎドリフト層８１の不純物濃度は、単結晶基板８０の不純物濃度よりも低いことが好ましい。ｎドリフト層８１のドナー濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であり、たとえば８×１０15ｃｍ-3である。
ｐベース層８２はｐ型を有する。ｐベース層８２はｎドリフト層８１上に設けられている。ｐベース層８２の不純物濃度は、たとえば１×１０18ｃｍ-3である。ｎ領域８３はｎ型を有する。ｎ領域８３は、ｐベース層８２によってｎドリフト層８１から隔てられるようにｐベース層８２上に設けられている。ｐコンタクト領域８４はｐ型を有する。ｐコンタクト領域８４はｐベース層８２につながっている。
エピタキシャル基板１０１の単結晶基板８０と反対の面（図１における上面）、すなわち主面ＭＳには、トレンチＴＲが設けられている。トレンチＴＲは側壁面ＳＷおよび底面ＢＴを有する。側壁面ＳＷはｎ領域８３およびｐベース層８２を貫通してｎドリフト層８１に至っている。側壁面ＳＷはｐベース層８２上において、ＭＯＳＦＥＴ２０１のチャネル面を含む。
側壁面ＳＷはエピタキシャル基板１０１の主面ＭＳ（図１における上面）に対して傾斜しており、これによりトレンチＴＲは開口に向かってテーパ状に拡がっている。側壁面ＳＷの面方位は、（０００−１）面に対して５０°以上６５°以下傾斜していることが好ましい。好ましくは側壁面ＳＷは、特にｐベース層８２上の部分において、所定の結晶面（特殊面とも称する）を有する。特殊面の詳細については後述する。底面ＢＴはｎドリフト層８１上に位置している。本実施の形態においてはエピタキシャル基板１０１の主面ＭＳとほぼ平行な平坦な形状を有する。
ゲート酸化膜９１は、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々を覆っている。ゲート電極９２はゲート酸化膜９１上に設けられている。ソース電極９４は、ｎ領域８３およびｐコンタクト領域８４の各々に接している。ソース配線層９５はソース電極９４に接している。ソース配線層９５は、たとえばアルミニウム層である。層間絶縁膜９３はゲート電極９２とソース配線層９５との間を絶縁している。
図３に示すように、単結晶基板８０上における炭化珪素のエピタキシャル成長によってｎドリフト層８１が形成される。単結晶基板８０の、エピタキシャル成長が行われる面は、｛０００−１｝面から８度以内のオフ角を有することが好ましく、（０００−１）面から８度以内のオフ角を有することがより好ましい。エピタキシャル成長はＣＶＤ（Chemical Vapor Deposition）法により行われ得る。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
図４に示すように、ｎドリフト層８１上にｐベース層８２およびｎ領域８３が形成されることでエピタキシャル基板１０１が得られる。これらの形成は、たとえばｎドリフト層８１の全面上へのイオン注入により行い得る。ｐベース層８２を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するための不純物がイオン注入される。またｎ領域８３を形成するためのイオン注入においては、たとえばリン（Ｐ）などの、ｎ型を付与するための不純物がイオン注入される。なおイオン注入の代わり、不純物の添加をともなうにエピタキシャル成長が用いられてもよい。
図５に示すように、エピタキシャル基板１０１のｎ領域８３上にレジスト層６０が形成される。次にレジスト層６０に対する露光および現像が行われる。これにより、ｐコンタクト領域８４が形成されることになる位置に対応した開口を有するレジスト層６１（図６）が形成される。次にレジスト層６１を用いたイオン注入により、ｐコンタクト領域８４が形成される。次にレジスト層６１が除去される（図７）。次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばアルゴン（Ａｒ）雰囲気である。
図８を参照して、まず、ｎ領域８３およびｐコンタクト領域８４からなる主面ＭＳ上にマスク層４０（二酸化珪素層）が形成される。言い換えれば、マスク層４０によって被覆された主面ＭＳを有するエピタキシャル基板１０１が準備される。好ましくはマスク層４０は主面ＭＳの熱酸化により形成される。次にマスク層４０上に、パターンを有するフォトレジスト層３０が、フォトレジストの塗布、乾燥、露光および現像により形成される。パターンの開口部はトレンチＴＲ（図１）の位置に対応して形成される。
図９に示すように、フォトレジスト層３０をマスクとして用いたエッチングによって、マスク層４０に、主面ＭＳの一部を露出する開口部ＯＰが形成される。次にフォトレジスト層３０が除去される（図１０）。
図１１に示すように、開口部ＯＰによって露出された主面ＭＳの一部の上に、開口部ＯＰを形成するエッチングの際に生じた残渣ＲＳが存在する。この残渣ＲＳが、不活性ガスのみが導入されるプラズマエッチングによって除去される。なお残渣ＲＳのすべてが除去されることが好ましいが、必ずしも残渣ＲＳのすべてが除去される必要はない。好ましくは上記プラズマエッチングは、１％程度以下の残留酸素量を有する雰囲気下で行われる。たとえば、プラズマエッチング前にエッチングチャンバ（図示せず）を１×１０-4Ｐａ程度以下まで排気した後にプラズマエッチングの圧力を０．１Ｐａ程度とすると、プラズマエッチング中のエッチングチャンバ内の残留酸素量を１％程度以下とすることができる。
図１２に示すように、開口部ＯＰが形成されたマスク層４０によって被覆された主面ＭＳを有するエピタキシャル基板１０１に対して、加熱下で反応性ガスの供給が行われる。これによりエピタキシャル基板１０１の主面ＭＳにトレンチＴＲが形成される。言い換えればトレンチＴＲが熱エッチングによって形成される。熱エッチングの反応性ガスはハロゲンガスを含むことが好ましい。ハロゲンガスとしては、たとえば塩素ガスを用い得る。また反応性ガスは酸素ガスを含むことが好ましい。たとえば、反応性ガスとして塩素ガスと酸素ガスとの混合ガスが用いられる。熱エッチングにおけるエピタキシャル基板１０１の温度は、たとえば７００℃程度以上１０００℃以下程度とされる。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えてキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、炭化珪素のエッチング速度はたとえば約７０μｍ／時になる。この場合に、二酸化珪素から作られたマスク層４０は、炭化珪素に対する選択比が極めて大きいので、炭化珪素のエッチング中に実質的にエッチングされない。
好ましくは、トレンチＴＲの形成時に、側壁面ＳＷ上、特にｐベース層８２上において、特殊面が自己形成される。次にマスク層４０がエッチングなど任意の方法により除去される。
図１３に示すように、熱エッチング前に存在していた残渣ＲＳ（図１１）の影響などによって、熱エッチングによってトレンチＴＲが形成された主面ＭＳ上において、高さＨＴが１０ｎｍ以上の突起ＰＲが形成され得る。本実施の形態においては熱エッチング前に、上述したように残渣ＲＳが少なくとも部分的に除去されるので、突起ＰＲの発生が抑制される。好ましくは、エピタキシャル基板１０１（図１２）の主面ＭＳの全体の面積によって、エピタキシャル基板１０１（図１２）の主面ＭＳの全体における突起ＰＲの数を除した値、すなわち突起ＰＲの数密度は、１ｃｍ-2以下である。
図１４に示すように、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの上にゲート酸化膜９１が形成される。ゲート酸化膜９１は、たとえば熱酸化により形成され得る。
ゲート酸化膜９１の形成後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。温度プロファイルは、たとえば、温度１１００℃以上１３００℃以下、保持時間１時間程度の条件を有する。これにより、ゲート酸化膜９１とｐベース層８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。
このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート酸化膜９１の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート酸化膜９１とｐベース層８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
図１５に示すように、ゲート酸化膜９１上にゲート電極９２が形成される。具体的には、トレンチＴＲの内部の領域をゲート酸化膜９１を介して埋めるように、ゲート酸化膜９１上にゲート電極９２が形成される。ゲート電極９２の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰとによって行い得る。
図１６を参照して、ゲート電極９２の露出面を覆うように、ゲート電極９２およびゲート酸化膜９１上に層間絶縁膜９３が形成される。層間絶縁膜９３およびゲート酸化膜９１に開口部が形成されるようにエッチングが行われる。この開口部により主面ＭＳ上においてｎ領域８３およびｐコンタクト領域８４の各々が露出される。次に主面ＭＳ上においてｎ領域８３およびｎコンタクト領域８４の各々に接するソース電極９４が形成される。ｎドリフト層８１上に、単結晶基板８０を介して、ドレイン電極９８が形成される。
再び図１を参照して、ソース配線層９５が形成される。これにより、ＭＯＳＦＥＴ２０１が得られる。
本実施の形態によれば、残渣ＲＳ（図１１）の除去のためのプラズマエッチングにおいて導入されるガスが不活性ガスのみである。これにより、既存の残渣ＲＳを除去する際に、化学反応によって新たな残渣ＲＳが発生することを防止することができる。よって残渣ＲＳの少ない状態で熱エッチングを行うことができる。よって、熱エッチングにおける突起ＰＲ（図１３）の形成が抑制される。よってトレンチＴＲ内の表面荒れに起因した耐圧の低下を抑制することができる。
好ましくは上記プラズマエッチングは、１％以下の残留酸素量を有する雰囲気下で行われる。これにより酸化反応による新たな残渣ＲＳの発生を抑制することができる。好ましくは上記反応性ガスはハロゲンガスを含む。これにより熱エッチングを、ハロゲンガスと炭化珪素との反応を用いて行うことができる。好ましくは上記反応性ガスは酸素ガスを含む。これにより、熱エッチング中に生じる炭素が効率的に除去されるので、熱エッチングの速度を高めることができる。好ましくはトレンチＴＲが形成された主面ＭＳ上において、高さ１０ｎｍ以上の突起ＰＲ（図１３）の数密度が１ｃｍ-2以下である。これにより、トレンチＴＲ内の表面荒れに起因した耐圧の低下を十分に抑制することができる。
次に上述した「特殊面」について詳しく説明する。上述したように、側壁面ＳＷは特殊面を有することが好ましく、以下、この場合について説明する。
図１７に示すように、特殊面を有する側壁面ＳＷは、面Ｓ１（第１の面）を含む。面Ｓ１は面方位｛０−３３−８｝を有し、好ましくは面方位（０−３３−８）を有する。好ましくは側壁面ＳＷは面Ｓ１を微視的に含む。好ましくは側壁面ＳＷはさらに面Ｓ２（第２の面）を微視的に含む。面Ｓ２は面方位｛０−１１−１｝を有し、好ましくは面方位（０−１１−１）を有する。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）を用いることができる。
好ましくは側壁面ＳＷは複合面ＳＲを有する。複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。複合面ＳＲは面方位｛０−１１−２｝を有し、好ましくは面方位（０−１１−２）を有する。この場合、複合面ＳＲは｛０００−１｝面に対して巨視的に６２°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。好ましくは、チャネル面上においてキャリアが流れる方向であるチャネル方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。
次に、複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図１８に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
図１９に示すように、（１１−２０）面（図１８の線ＸＩＸ−ＸＩＸの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図１９においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図２０に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図１９）に対応する。
図２１に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図２１においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図２１においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。
次に図２２を参照して、側壁面ＳＷの結晶面と、チャネル面の移動度ＭＢとの関係について説明する。図２２のグラフにおいて、横軸は、チャネル面を有する側壁面ＳＷの巨視的な面方位と（０００−１）面とのなす角度Ｄ１を示し、縦軸は移動度ＭＢを示す。プロット群ＣＭは側壁面ＳＷが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群ＭＣはそのような熱エッチングがなされない場合に対応する。
プロット群ＭＣにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−３３−８）のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が（０−３３−８）とされることによって、微視的な面方位（０−３３−８）、つまり原子レベルまで考慮した場合の面方位（０−３３−８）が形成される割合が確率的に高くなったためと考えられる。
一方、プロット群ＣＭにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−１１−２）のとき（矢印ＥＸ）に最大となった。この理由は、図２０および図２１に示すように、面方位（０−３３−８）を有する多数の面Ｓ１が面Ｓ２を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位（０−３３−８）が占める割合が高くなったためと考えられる。
なお移動度ＭＢは複合面ＳＲ上において方位依存性を有する。図２３に示すグラフにおいて、横軸はチャネル方向と＜０−１１−２＞方向との間の角度Ｄ２を示し、縦軸はチャネル面の移動度ＭＢ（任意単位）を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度ＭＢを大きくするには、チャネル方向ＣＤ（図１７）が有する角度Ｄ２は、０°以上６０°以下であることが好ましく、ほぼ０°であることがより好ましいことがわかった。
図２４に示すように、側壁面ＳＷは複合面ＳＲ（図２４においては直線で単純化されて示されている。）に加えてさらに面Ｓ３（第３の面）を含んでもよい。この場合、側壁面ＳＷの｛０００−１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０−３３−８}面となる表面がある。より好ましくは、側壁面ＳＷの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。
より具体的には側壁面ＳＷは、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを含んでもよい。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
３０ フォトレジスト層、４０ マスク層（二酸化珪素層）、８０ 単結晶基板、８１ ｎドリフト層、８２ ｐベース層、８３ ｎ領域、８４ ｐコンタクト領域、９１ ゲート酸化膜（ゲート絶縁膜）、９２ ゲート電極、９３ 層間絶縁膜、９４ ソース電極、９５ ソース配線層、９８ ドレイン電極、１０１ エピタキシャル基板（炭化珪素基板）、２０１ ＭＯＳＦＥＴ（炭化珪素半導体装置）、ＢＴ 底面、ＭＳ 主面、ＯＰ 開口部、ＰＲ 突起、ＲＳ 残渣、ＳＷ 側壁面、ＴＲ トレンチ。

Claims (5)

  1. 二酸化珪素層によって被覆された主面を有する炭化珪素基板を準備する工程と、
    前記二酸化珪素層上に、パターンを有するフォトレジスト層を形成する工程と、
    前記フォトレジスト層をマスクとして用いたエッチングによって、前記二酸化珪素層に、前記主面の一部を露出する開口部を形成する工程とを備え、前記開口部によって露出された前記主面の一部の上に前記エッチングの残渣が存在し、さらに
    不活性ガスのみが導入されるプラズマエッチングによって前記残渣を除去する工程と、
    前記残渣を除去する工程の後に、前記開口部が形成された前記二酸化珪素層によって被覆された前記主面を有する前記炭化珪素基板に対して加熱下で反応性ガスの供給を行うことで、前記炭化珪素基板の前記主面に、側壁面を有するトレンチを形成する工程と、
    前記トレンチの前記側壁面上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。
  2. 前記プラズマエッチングは、１％以下の残留酸素量を有する雰囲気下で行われる、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記反応性ガスはハロゲンガスを含む、請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記反応性ガスは酸素ガスを含む、請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 前記トレンチが形成された前記主面上において、高さ１０ｎｍ以上の突起の数密度が１ｃｍ-2以下である、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2012183931A 2012-08-23 2012-08-23 炭化珪素半導体装置の製造方法 Expired - Fee Related JP5900243B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012183931A JP5900243B2 (ja) 2012-08-23 2012-08-23 炭化珪素半導体装置の製造方法
EP13831436.4A EP2889898A4 (en) 2012-08-23 2013-07-10 METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE
PCT/JP2013/068849 WO2014030453A1 (ja) 2012-08-23 2013-07-10 炭化珪素半導体装置の製造方法
US13/944,562 US8772113B2 (en) 2012-08-23 2013-07-17 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012183931A JP5900243B2 (ja) 2012-08-23 2012-08-23 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014041945A true JP2014041945A (ja) 2014-03-06
JP5900243B2 JP5900243B2 (ja) 2016-04-06

Family

ID=50148345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012183931A Expired - Fee Related JP5900243B2 (ja) 2012-08-23 2012-08-23 炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8772113B2 (ja)
EP (1) EP2889898A4 (ja)
JP (1) JP5900243B2 (ja)
WO (1) WO2014030453A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220408A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2018046053A (ja) * 2016-09-12 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171726B2 (en) * 2009-11-06 2015-10-27 Infineon Technologies Ag Low noise semiconductor devices
JP2016048747A (ja) * 2014-08-28 2016-04-07 株式会社豊田中央研究所 トレンチゲート電極を備えている半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237494A (ja) * 2001-02-08 2002-08-23 Sony Corp 半導体素子およびその製造方法
WO2012017798A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237494A (ja) * 2001-02-08 2002-08-23 Sony Corp 半導体素子およびその製造方法
WO2012017798A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220408A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2018046053A (ja) * 2016-09-12 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10600896B2 (en) 2016-09-12 2020-03-24 Renesas Electronics Corporation Semiconductor device and method for producing the same

Also Published As

Publication number Publication date
JP5900243B2 (ja) 2016-04-06
US20140057424A1 (en) 2014-02-27
WO2014030453A1 (ja) 2014-02-27
EP2889898A4 (en) 2016-05-04
EP2889898A1 (en) 2015-07-01
US8772113B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
WO2012017798A1 (ja) 半導体装置およびその製造方法
JP2013069964A (ja) 炭化珪素半導体装置
JP2014241368A (ja) 炭化珪素半導体装置
JP6357869B2 (ja) 炭化珪素半導体装置の製造方法
JP5900243B2 (ja) 炭化珪素半導体装置の製造方法
JP2012038771A (ja) 半導体装置およびその製造方法
JP5811973B2 (ja) 炭化珪素半導体装置の製造方法
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6265122B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2014075475A (ja) 炭化珪素半導体装置の製造方法
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2014027520A1 (ja) 炭化珪素半導体装置
WO2013172124A1 (ja) 炭化珪素半導体装置
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
US9793365B2 (en) Method for manufacturing silicon carbide semiconductor device having trench
JP2014033068A (ja) 炭化珪素半導体装置の製造方法および炭化珪素基板
WO2014041879A1 (ja) 炭化珪素半導体装置
JP2014013850A (ja) 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置
JP2014075474A (ja) 炭化珪素半導体装置の製造方法
WO2013172125A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2014049458A (ja) 炭化珪素半導体装置の製造方法
JP2014063871A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5900243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees