JP2014032249A - 液晶表示装置および液晶表示装置の製造方法 - Google Patents
液晶表示装置および液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP2014032249A JP2014032249A JP2012171303A JP2012171303A JP2014032249A JP 2014032249 A JP2014032249 A JP 2014032249A JP 2012171303 A JP2012171303 A JP 2012171303A JP 2012171303 A JP2012171303 A JP 2012171303A JP 2014032249 A JP2014032249 A JP 2014032249A
- Authority
- JP
- Japan
- Prior art keywords
- mother substrate
- liquid crystal
- region
- substrates
- seal member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】製造歩留まりを向上させる液晶表示装置および液晶表示装置の製造方法を提供する。
【解決手段】マトリクス状に配置された表示画素PXを含む表示部6と、互いに対向して配置された一対の基板3、4と、一対の基板3、4間おいて、表示画素PXが配列する行方向と略平行な方向および列方向と略平行な方向に沿って、一対の基板3、4の一端から他端へ延びて表示部6を囲むシール部材15と、一対の基板3、4間においてシール部材15に囲まれた領域に保持された液晶層5と、を備えた液晶表示装置。
【選択図】図1
Description
本発明の実施形態は、液晶表示装置および液晶表示装置の製造方法に関する。
液晶表示装置は、例えば、複数のアレイ基板となる第1マザー基板と、複数の対向基板となる第2マザー基板とを、位置合わせして貼り合わせた後に、対向する一対のアレイ基板および対向基板を切り出して形成される。
第1マザー基板のアレイ基板となる領域には、マトリクス状に配置された複数の画素電極と、画素電極が配列する行方向に沿って配置された複数の走査線と、画素電極が配列する列方向に沿って配置された複数の信号線と、信号線と画素電極との間の電気的接続を走査線から印加される信号により切替える画素スイッチと、が配置される。
第1マザー基板のアレイ基板となる領域において、複数の画素電極が配列した表示部の周囲には、複数の走査線および複数の信号線を介して表示画素を駆動する駆動回路、および、映像信号や制御信号が入力される各種配線が配置されている。
第1マザー基板と第2マザー基板とは、表示部を囲むように描画されたシール部材により、互いに対向して固定される。第1マザー基板と第2マザー基板とのシール部材に囲まれた領域には液晶材料が充填された後に、第1マザー基板および第2マザー基板が所定の位置で割断されて複数の液晶表示装置が切り出される。
本発明の実施形態は、製造歩留まりを向上させる液晶表示装置および液晶表示装置の製造方法を提供することを目的とする。
実施形態によれば、マトリクス状に配置された表示画素を含む表示部と、互いに対向して配置された一対の基板と、前記一対の基板間において、前記表示画素が配列する行方向と略平行な方向および列方向と略平行な方向に沿って、前記一対基板の一端から他端へ延びて前記表示部を囲むシール部材と、前記一対の基板間において前記シール部材に囲まれた領域に保持された液晶層と、を備えた液晶表示装置が提供される。
以下、一実施形態に係る液晶表示装置及びその製造方法について図面を参照して説明する。
図1は、一実施形態の液晶表示装置の一構成例を概略的に示す図である。
本実施形態の液晶表示装置は、略矩形平板状の液晶表示パネル1を備えている。この液晶表示パネル1は、対向して配置された一対の基板すなわちアレイ基板3及び対向基板4と、これら一対の基板の間に光変調層として保持された液晶層5と、を備えている。
本実施形態の液晶表示装置は、略矩形平板状の液晶表示パネル1を備えている。この液晶表示パネル1は、対向して配置された一対の基板すなわちアレイ基板3及び対向基板4と、これら一対の基板の間に光変調層として保持された液晶層5と、を備えている。
図2は、一実施形態の液晶表示装置の断面の一例を示す図である。
この液晶表示パネル1は、画像を表示する略矩形状の表示部6を備えている。表示部6は、マトリクス状に配置された複数の表示画素PXを含んでいる。
この液晶表示パネル1は、画像を表示する略矩形状の表示部6を備えている。表示部6は、マトリクス状に配置された複数の表示画素PXを含んでいる。
アレイ基板3は、表示部6の一部を構成する表示領域6Aを有している。表示領域6Aは、配線、例えば、表示画素PXの行方向に沿って延在する複数の走査線Y(1、2、3、…、m)や、表示画素PXの列方向に沿って延在する複数の信号線X(1、2、3、…、n)を備えている。また、アレイ基板3は、表示領域6Aにおいて、これらの各種配線の他に、走査線Yと信号線Xとの交差部付近において表示画素PX毎に配置されたスイッチング素子7、スイッチング素子7に接続された画素電極8等を備えている。
スイッチング素子7は、例えば薄膜トランジスタ(TFT)等で構成されている。このスイッチング素子7のゲート電極7Gは、対応する走査線Yに電気的に接続されている(あるいは走査線と一体に形成されている)。スイッチング素子7のソース電極7Sは、対応する信号線Xに電気的に接続されている(あるいは信号線と一体に形成されている)。スイッチング素子7のドレイン電極7Dは、対応する表示画素PXの画素電極8に電気的に接続されている。画素電極8の表面は、配向膜16Aによって覆われている。スイッチング素子7の半導体層SCは、ゲート電極7Gと絶縁層を介して対向して配置され、ソース電極7Sとドレイン電極7Dとの間に電気的に接続している。半導体層SCは、ポリシリコンあるいはアモルファスシリコンにより形成されている。
アレイ基板3は、対向基板4に対向した第1領域3Aと、対向基板4の端部4Eより外方に延在した第2領域3Bとを備えている。第1領域3Aは、表示領域6Aを含む領域である。第2領域3Bは、表示部6に駆動信号を供給する駆動信号源を接続するための接続部11、及び、表示領域6Aから接続部に引き出された配線Wを含む領域である。接続部11は、駆動信号源として駆動ICチップを配置可能な第1接続部11A、駆動信号源としてフレキシブル配線基板(FPC)を接続可能な第2接続部11Bなどを有している。配線Wは、信号線Xや走査線Yの他にコモン電位を供給するコモン配線などの一部に相当する。
対向基板4は、アレイ基板3の第1領域3Aに対向する有効領域4Aを有している。有効領域4Aは、表示部6の一部を構成する表示領域6Bを有している。表示領域6Bは、全表示画素PXに共通の対向電極9等を備えている。対向電極9は、インジウム・ティン・オキサイド(ITO:Indium Tin Oxide)などの光透過性を有する導電性部材によって形成されている。対向電極9の表面は、配向膜16Bによって覆われている。
アレイ基板3と対向基板4とは、画素電極8上の配向膜16Aと対向電極9上の配向膜16Bとが対向する状態で配設され、これらの間に液晶層5を介してシール部材15によって貼り合わせられている。
本実施形態では、シール部材15は、表示部6を囲むグリッド状に配置されている。すなわち、走査線Yと略平行な方向(Y方向(第1方向))における表示部6の両端において、信号線Xと略平行に延びたシール部材15と、信号線Xと略平行な方向(X方向(第2方向))における表示部6の両端において、走査線Yと略平行に延びたシール部材15とが配置されている。それぞれシール部材15は、対向した一対の基板の一端から他端へ横断あるいは縦断している。シール部材15が交差する部分では、互いに略直交している。すなわち、シール部材15の直線は、交差する部分で途切れること無く延出した部分を有する。
アレイ基板3と対向基板4とは、アレイ基板3あるいは対向基板4の一方に設けられたスペーサSSにより所定の間隔を置いて対向して配置され、シール部材15により固定されている。本実施形態では、シール部材15が交差した部分の表示部6側に少なくとも1つのスペーサSSが配置されている。
液晶層5は、アレイ基板3と対向基板4との間に封止された液晶材料によって形成されている。
アレイ基板3の第1領域3A、及び対向基板4の有効領域4Aには、液晶層5とは反対側となる主面に偏光板14が貼り付けられている。
カラー表示タイプの液晶表示装置の液晶表示パネル1は、複数種類の表示画素、例えば赤を表示する赤色画素、緑を表示する緑色画素、青を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタ12Rを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタ12Gを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタ12Bを備えている。これらカラーフィルタ12R、12G、12Bから成るカラーフィルタ層12は、有効領域4Aの液晶層5側の主面に配置される。
また、各カラーフィルタ12R、12G、12B間(すなわち表示画素間)、及び表示領域6Bの周囲には、遮光層13が形成されている。各カラーフィルタ12R、12G、12B間に形成された遮光層13は、アレイ基板3上の信号線X及び走査線Yに対向するように配置されている。この遮光層13は、例えば、黒色に着色された着色樹脂によって形成される。
次に、上記の液晶表示パネル1の製造方法について図3〜図7を用いて説明する。
図3は、複数のアレイ基板3となる第1マザー基板M1を形成する方法の一例を説明するための図である。
図3は、複数のアレイ基板3となる第1マザー基板M1を形成する方法の一例を説明するための図である。
最初に、図3に示すように、アレイ基板3となる第1マザー基板M1を製造する。すなわち、透明な絶縁基板を用意する。この絶縁基板上に、金属膜や絶縁膜の成膜とパターニングとを繰り返して信号線Xや走査線Yなどの各種配線、スイッチング素子7、画素電極8、配向膜16Aなどを備えた表示領域6Aを含む第1領域3Aを形成するとともに、接続部11A及び11B、及び、表示領域6Aから引き出された配線Wを含む第2領域3Bを形成する。
図4は、複数の対向基板4となる第2マザー基板M2を形成する方法の一例を説明するための図である。
続いて、図4に示すように、対向基板4となる第2マザー基板M2を製造する。すなわち、透明な絶縁基板を用意する。この絶縁基板上に、黒色に着色された着色樹脂を成膜した後にパターンニングし、有効領域4Aにおける表示画素間及びアレイ基板3の表示領域6Aを囲む領域に対向する遮光層13を形成する。
続いて、図4に示すように、対向基板4となる第2マザー基板M2を製造する。すなわち、透明な絶縁基板を用意する。この絶縁基板上に、黒色に着色された着色樹脂を成膜した後にパターンニングし、有効領域4Aにおける表示画素間及びアレイ基板3の表示領域6Aを囲む領域に対向する遮光層13を形成する。
第2マザー基板M2を製造する工程では、遮光層13の形成工程の後に、有効領域4Aにカラーフィルタ層12を形成する。すなわち、赤に着色された着色樹脂を成膜した後にパターンニングし、赤色画素に対応して赤色カラーフィルタ12Rを配置する。同様に、緑に着色された着色樹脂を成膜した後にパターンニングし、緑色画素に対応して緑色カラーフィルタ12Gを配置する。同様に、青に着色された着色樹脂を成膜した後にパターンニングし、青色画素に対応して青色カラーフィルタ12Bを配置する。
ここで、遮光層13およびカラーフィルタ層12を形成するときに、例えば複数の樹脂層を積層して、所定の高さのスペーサSSを同時に形成する。表示領域6Bに形成するスペーサSSは、遮光層13や各種配線により遮光される領域に形成される。本実施形態では、後に描画するシール部材15の交差する部分の近傍にもスペーサSSを形成する。スペーサSSは、走査線Yと略平行に延びたシール部材15と信号線Xと略平行に延びたシール部材15とが交差して配置される位置の近傍であって、少なくとも表示領域6B側に形成される。
さらに、カラーフィルタ層12の上に金属膜や絶縁膜の成膜とパターニングとを繰り返して対向電極9、配向膜16Bなどを備えた表示領域6Bを含む有効領域4Aを形成する。
続いて、第1マザー基板M1あるいは第2マザー基板M2にシール部材15を描画する。このとき、本実施形態では、シール部材15を略直線状に描画し、表示部6を囲むグリッド状に形成している。
図5および図6は、シール部材15を描画する方法の一例を説明する図である。なお、ここでは、第2マザー基板M2にシール部材15を描画するものとして説明する。また、Y方向に延びたシール部材15を第1シール部材15Aとし、X方向に延びたシール部材15を第2シール部材15Bとして以下に説明する。
まず、図5に示すように、第2マザー基板M2の表示領域6Bの周囲において走査線Yが延びる方向(Y方向(第1方向))と略平行に、複数のシール部材(第1シール部材)15Aを描画する。このシール部材は、第1マザー基板M2のY方向における一端から他端へと延びている。このとき、信号線Xが延びる方向(X方向(第2方向))において各表示領域6Bの両脇に描画されるシール部材15Aは、その表示領域6Bが形成された有効領域4Aに配置する。
ここで、シール部材15を描画するヘッドが複数ある場合には、互いに平行な2以上のシール部材15Aを同時に描画することにより、工程に要する時間を短縮することが出来る。上記のように、第2マザー基板Mの一端から他端へとX方向に順次複数のシール部材15Aを描画する。
続いて、図6に示すように、第2マザー基板M2の表示領域6Bの周囲において、信号線Xが延びる方向(X方向)と略平行に、複数のシール部材(第2シール部材)15Bを描画する。このシール部材15BはX方向における第2マザー基板M2の一端から他端へ伸びている。このとき、走査線Yが延びる方向において各表示領域6Bの両脇に描画されるシール部材15Bは、その表示領域6Bが形成された有効領域4Aに配置する。
ここで、シール部材15を描画するヘッドが複数ある場合には、互いに平行な2以上のシール部材15Bを同時に描画することにより工程に要する時間を短縮することが出来る。上記のように、走査線Yが延びる方向に、順次複数のシール部材15Bを描画する。
上記のように、略直交するグリッド状にシール部材15を描画すると、表示領域6Bとアレイ基板3および対向基板4の端との距離を短くすることが出来る。すなわち、各表示部6を囲むループ状にシール部材15を描画する場合、略区形状の表示領域6Bの角に沿ってシール部材15が屈曲する。シール部材15は、屈曲する際に表示領域6Bから離れる方向にうねることがある。この場合、シール部材15が描画される方向と略直交する方向におけるシール部材の幅は、シール部材15を略直線状に描画したときよりも大きくなる。したがって、シール部材15を略直線状に描画した場合には、表示部6の端と基板端との距離を小さくすることが可能となり、狭額縁化を実現することができる。
また、各表示部6を囲むループ状のシール部材を描画する場合、シール部材が屈曲する際に描画速度が減速する等により、シール部材の描画に要する時間が長くなる。一方、シール部材15を略直線状に描画すると、減速せずにシール部材15を描画可能であるため描画に要する時間を短縮して、製造歩留まりを改善することができる。なお、描画時間の短縮は、マザー基板M1、M2から切り出す液晶表示パネル1の数が増加するほど効果的である。
図7は、第1マザー基板M1と第2マザー基板M2とを貼り合わせた状態の一構成例を説明する平面図である。シール部材15は、第1マザー基板M1と第2マザー基板M2との割断ラインCLおよび割断ラインCLXにより囲まれた領域において、表示部6を囲むように略直線状に延びて描画されている。
なお、本実施形態では、第1マザー基板M2と第2マザー基板M2とを貼り合わせる前に、第2マザー基板M2の有効領域4Aにおいてシール部材15により囲まれた領域に、所定量の液晶材料を滴下する。
続いて、図7に示すように、第1領域3Aと有効領域4Aとが対向し、第2領域3Bと除去領域4Bとが対向するように第1マザー基板M1と第2マザー基板M2とを配置し、第1領域3Aと有効領域4Aとの間に液晶層5を保持した状態でシール部材15によってこれらを貼り合せる。
このとき、シール部材15同士が交差する部分はシール部材15の量が多くなるため、第1マザー基板M1と第2マザー基板M2とを貼り合わせる際に、交差部分のシール部材15が表示部6へ流れ出すことがある。そこで、本実施形態では、シール部材15の交差部分の近傍の表示部6側に、スペーサSSを配置して、表示部6側へ流れ出すシール部材15を塞き止めている。このことにより、シール部材15が表示部6へ流れ出た不良品が発生することを回避し、製造歩留まりを向上することが出来る。
図8は、第1マザー基板M1と第2マザー基板M2とを貼り合わせた一構成例を示す断面図である。
続いて、図8に示すように、貼り合わせた第1マザー基板M1と第2マザー基板M2とを割断ラインCL及びCLXに沿って割断して、アレイ基板3となる第1領域3A、第2領域3B、及び対向基板4となる有効領域4Aを切り出す。ここで、第2マザー基板M2の除去領域4Bは取り除かれて、第1領域3Aと有効領域4Aが対向し、第2領域3Bが有効領域4Aの端部4Eから延出した液晶表示パネル1が製造される。
上記のように、本実施形態によれば、製造歩留まりを向上させる液晶表示装置および液晶表示装置の製造方法を提供することができる。
なお、上記実施形態では、シール部材15が交差した部分のそれぞれの表示部6側の1つのスペーサSSを配置していたが、複数のスペーサSSが配置されてもよい。
図9は、スペーサSSを配置する位置の他の例について説明するための図である。
この例では、シール部材15が交差した4つの角のそれぞれの近傍にスペーサSSが配置されている。このように4つの角のそれぞれに対向したスペーサSSを配置すると、交差した部分の余分なシール部材15は、スペーサSSによりシール部材15が延びた方向に誘導される。したがって、この例によれば、シール部材15が表示部6や割断ラインCL上へ流れ出ることを回避することが出来る。
この例では、シール部材15が交差した4つの角のそれぞれの近傍にスペーサSSが配置されている。このように4つの角のそれぞれに対向したスペーサSSを配置すると、交差した部分の余分なシール部材15は、スペーサSSによりシール部材15が延びた方向に誘導される。したがって、この例によれば、シール部材15が表示部6や割断ラインCL上へ流れ出ることを回避することが出来る。
図10は、スペーサSSを配置する位置の他の例について説明するための図である。
この例では、図9に示す例よりもさらに多くのスペーサSSが、シール部材15の交差する位置近傍に配置されている。すなわち、スペーサSSは、交差した各シール部材15が延びる方向と略直交する方向におけるシール部材15の両脇において、シール部材15が延びる方向に沿って並んで配置されている。このようにシール部材15が延びる方向に沿って、シール部材15の両脇にスペーサSSを配置すると、交差した部分の余分なシール部材15は、スペーサSSによりシール部材15が延びた方向に誘導される。したがって、この例によれば、シール部材15が表示部6や割断ラインCL上へ流れ出ることを回避することが出来る。
この例では、図9に示す例よりもさらに多くのスペーサSSが、シール部材15の交差する位置近傍に配置されている。すなわち、スペーサSSは、交差した各シール部材15が延びる方向と略直交する方向におけるシール部材15の両脇において、シール部材15が延びる方向に沿って並んで配置されている。このようにシール部材15が延びる方向に沿って、シール部材15の両脇にスペーサSSを配置すると、交差した部分の余分なシール部材15は、スペーサSSによりシール部材15が延びた方向に誘導される。したがって、この例によれば、シール部材15が表示部6や割断ラインCL上へ流れ出ることを回避することが出来る。
なお、シール部材15は割断ラインCL上にも配置されているが、スペーサSSは割断ラインCLから所定の距離を置いて配置することが望ましい。
また、上記の液晶表示装置の製造方法では、第1マザー基板M1と第2マザー基板M2とを貼り合わせる前に、シール部材15により囲まれた領域に液晶材料を滴下した後、第1マザー基板M1と第2マザー基板M2とを貼り合わせて液晶層5を形成したが、第1マザー基板M1と第2マザー基板M2とを貼り合わせた後に液晶材料を注入して液晶層5を形成してもよい。この場合には、例えば、シール部材15は連続的に描画せずに液晶材料を注入する注入口の部分を空けた破線状に形成し、液晶材料を注入した後に封止材により注入口を封止する。上記の場合であっても上述の実施形態と同様の効果を得ることが出来る。
また、上記実施形態では、信号線Xと略平行に延びたシール部材15は、信号線Xと略平行に延びた割断ラインCLを挟んで、走査線Yと略平行な方向における両側に配置されていたが、信号線Xと略平行に延びたシール部材15は信号線Xと略平行に延びた割断ラインCL上に描画されてもよい。同様に、走査線Yと略平行に延びたシール部材15は、走査線Yと略平行に延びた割断ラインCLおよび割断ラインCLX上に描画されてもよい。
これらの場合には、第1マザー基板M1および第2マザー基板M2を割断する際にシール部材15も割断される。上記の場合であっても上述の実施形態と同様の効果を得ることが出来るとともに、第1マザー基板M1あるいは第2マザー基板M2に描画するシール部材15の数が減少するため製造に要する時間をさらに短縮することが出来る。また、シール部材15と割断ラインCLとの間の領域がなくなるため、より狭額縁化を実現することが出来る。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
PX…表示画素、Y…走査線、X…信号線、SS…スペーサ、M1…第1マザー基板、M2…第2マザー基板、CL、CLX…割断ライン、1…液晶表示パネル、3…アレイ基板、3A…第1領域、3B…第2領域、4…対向基板、4E…端部、4A…有効領域、4B…除去領域、5…液晶層、6…表示部、6A…表示領域(第1表示領域)、6B…表示領域(第2表示領域)、7…スイッチング素子、8…画素電極、9…対向電極、11…接続部、15、15A、15B…シール部材。
Claims (6)
- マトリクス状に配置された表示画素を含む表示部と、
互いに対向して配置された一対の基板と、
前記一対の基板間において、前記表示画素が配列する行方向と略平行な方向および列方向と略平行な方向に沿って、前記一対の基板の一端から他端へ延びて前記表示部を囲むシール部材と、
前記一対の基板間において前記シール部材に囲まれた領域に保持された液晶層と、を備えた液晶表示装置。 - 前記一対の基板間に配置された複数のスペーサをさらに備え、
前記シール部材が交差する位置近傍の前記表示部側に少なくとも1つの前記スペーサが配置されている請求項1記載の液晶表示装置。 - 前記一対の基板間に配置された複数のスペーサをさらに備え、
前記シール部材が交差した4つの角のそれぞれの近傍に前記スペーサが配置されている請求項1記載の液晶表示装置。 - 前記一対の基板間に配置された複数のスペーサをさらに備え、
前記シール部材が交差した位置近傍において、各シール部材が延びる方向と略直交する方向における両脇において、前記シール部材が延びる方向に沿って並んだ複数の前記スペーサが配置されている請求項1記載の液晶表示装置。 - 複数の画素電極がマトリクス状に配置された表示領域を含む第1領域と、駆動信号源を接続するための接続部及び表示領域から接続部に引き出された配線を含む第2領域と、を有する第1マザー基板を製造する工程と、
前記第1領域と対向する有効領域と、前記第2領域と対向する除去領域と、を有する第2マザー基板を製造する工程と、
前記第1マザー基板あるいは前記第2マザー基板上に、第1方向における前記第1マザー基板あるいは前記第2マザー基板の一端から他端へ延びた複数の第1シール部材を描画する工程と、
前記第1マザー基板あるいは前記第2マザー基板上に、第1方向と交差する第2方向における前記第1マザー基板あるいは前記第2マザー基板の一端から他端へ延びた複数の第2シール部材を描画する工程と、
前記第1領域と前記有効領域とが対向するように前記第1マザー基板と前記第2マザー基板とを貼り合せる工程と、
貼り合わせた前記第1マザー基板と前記第2マザー基板とを割断して前記除去領域を除去する工程と、を備えた液晶表示装置の製造方法。 - 前記複数の第1シール部材を描画する工程は、2以上の第1シール部材を同時に描画する工程を備え、
前記複数の第2シール部材を描画する工程は、2以上の第2シール部材を同時に描画する工程を備える請求項5記載の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171303A JP2014032249A (ja) | 2012-08-01 | 2012-08-01 | 液晶表示装置および液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171303A JP2014032249A (ja) | 2012-08-01 | 2012-08-01 | 液晶表示装置および液晶表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014032249A true JP2014032249A (ja) | 2014-02-20 |
Family
ID=50282120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012171303A Pending JP2014032249A (ja) | 2012-08-01 | 2012-08-01 | 液晶表示装置および液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014032249A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9612485B2 (en) | 2013-12-11 | 2017-04-04 | Japan Display Inc. | Method of manufacturing display apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001324720A (ja) * | 2000-05-17 | 2001-11-22 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
JP2009025355A (ja) * | 2007-07-17 | 2009-02-05 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
JP2009294601A (ja) * | 2008-06-09 | 2009-12-17 | Sharp Corp | 表示装置 |
-
2012
- 2012-08-01 JP JP2012171303A patent/JP2014032249A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001324720A (ja) * | 2000-05-17 | 2001-11-22 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
JP2009025355A (ja) * | 2007-07-17 | 2009-02-05 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
JP2009294601A (ja) * | 2008-06-09 | 2009-12-17 | Sharp Corp | 表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9612485B2 (en) | 2013-12-11 | 2017-04-04 | Japan Display Inc. | Method of manufacturing display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101367135B1 (ko) | 표시 장치 및 그의 제조 방법 | |
US11003029B2 (en) | Display device | |
KR101595659B1 (ko) | 액정 표시 소자 및 그 제조 방법 | |
JP5292612B2 (ja) | 液晶表示装置 | |
KR101039216B1 (ko) | 액정 표시 장치의 제조 방법 | |
KR100848768B1 (ko) | 기판 장치 및 표시 소자의 제조 방법 | |
JP2016126041A (ja) | 表示装置 | |
JP5771550B2 (ja) | 液晶表示装置 | |
JP2013007769A (ja) | 液晶表示装置 | |
JP7269051B2 (ja) | 表示装置 | |
JP5170668B2 (ja) | 基板装置およびその製造方法 | |
JP2012226156A (ja) | 液晶表示装置およびマザー基板 | |
JP2013003453A (ja) | 液晶表示装置 | |
JP5450516B2 (ja) | 液晶表示装置 | |
JP2014032249A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
JP2008262005A (ja) | 液晶表示装置 | |
JP5292594B2 (ja) | 液晶表示パネル | |
JP5840879B2 (ja) | 液晶表示装置 | |
KR101490635B1 (ko) | 액정 표시 장치의 제조 방법 | |
JP2013205625A (ja) | 液晶表示装置 | |
JP6780062B2 (ja) | 液晶表示装置 | |
JP6180492B2 (ja) | 液晶表示装置 | |
JP2016071151A (ja) | 液晶表示装置 | |
WO2018221315A1 (ja) | 表示パネル及び連成表示パネル | |
JP5542994B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160906 |