JP2014029536A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2014029536A
JP2014029536A JP2013179211A JP2013179211A JP2014029536A JP 2014029536 A JP2014029536 A JP 2014029536A JP 2013179211 A JP2013179211 A JP 2013179211A JP 2013179211 A JP2013179211 A JP 2013179211A JP 2014029536 A JP2014029536 A JP 2014029536A
Authority
JP
Japan
Prior art keywords
data line
electro
data
potential
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013179211A
Other languages
Japanese (ja)
Other versions
JP5605478B2 (en
Inventor
Junichi Wakabayashi
淳一 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013179211A priority Critical patent/JP5605478B2/en
Publication of JP2014029536A publication Critical patent/JP2014029536A/en
Application granted granted Critical
Publication of JP5605478B2 publication Critical patent/JP5605478B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optical device capable of suppressing variations of gradation of each electro-optical element for each data line due to parasitic capacitance between data lines.SOLUTION: An electro-optical device includes: a first data line 104 (data line 104[1] of a block Bk+1) in which data potential varies twice; a second data line 104 (data line 104[2] of a block Bk) in which data potential varies once; and a third data line 104 (data line 104[3] of the block Bk) that is disposed between the first data line 104 and the second data line 104 and is selected subsequent to selection of the second data line 104 while being adjacent to both data lines 104. In a capacitance adjustment area, an interval L3 between the first data line 104 and the third data line 104 is greater than an interval L2 between the second data line 104 and the third data line 104.

Description

本発明は、電気光学装置および電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus.

液晶などの電気光学物質を利用した電気光学装置が従来から広く普及している。このような電気光学装置を駆動する方式のひとつとしてマルチプレクサ方式が知られている(例えば特許文献1参照)。図15は、特許文献1に係る電気光学装置10の概略構成を示す図である。図15に示す電気光学装置10は、3本毎に複数(N個)のブロックBに区分された複数(3N本)のデータ線104と、各データ線104を駆動するデータ線駆動回路30と、各データ線104に対応する複数の画素回路11と、各ブロックBに対応する複数の画像信号線106とを具備する。図15において、各ブロックBに含まれる3本のデータ線104のうち左から数えて第1列目のデータ線104に対応する各画素回路素子11の表示色は「R(赤色)」であり、第2列目のデータ線104に対応する各画素回路11の表示色は「G(緑色)」であり、第3列目のデータ線104に対応する各画素回路11の表示色は「B(青色)」である。   An electro-optical device using an electro-optical material such as a liquid crystal has been widely used. As one of methods for driving such an electro-optical device, a multiplexer method is known (see, for example, Patent Document 1). FIG. 15 is a diagram illustrating a schematic configuration of the electro-optical device 10 according to Patent Document 1. As illustrated in FIG. The electro-optical device 10 shown in FIG. 15 includes a plurality (3N) of data lines 104 divided into a plurality of (N) blocks B every three, and a data line driving circuit 30 that drives each data line 104. A plurality of pixel circuits 11 corresponding to the respective data lines 104 and a plurality of image signal lines 106 corresponding to the respective blocks B are provided. In FIG. 15, among the three data lines 104 included in each block B, the display color of each pixel circuit element 11 corresponding to the data line 104 in the first column counting from the left is “R (red)”. The display color of each pixel circuit 11 corresponding to the data line 104 in the second column is “G (green)”, and the display color of each pixel circuit 11 corresponding to the data line 104 in the third column is “B”. (Blue) ".

図15に示すデータ線駆動回路30は、各ブロックBに対応するN個の選択部50を含む。第i段目(1≦i≦N)の選択部50(デマルチプレクサ)における3個のスイッチ51の各々は、第i段目の画像信号線106とデータ線104との間に介在して両者の電気的な接続を制御する。各ブロックBの第1段目のスイッチ51はサンプリング信号SEL−Rで制御され、第2段目のスイッチ51はサンプリング信号SEL−Gで制御され、第3段目のスイッチ51はサンプリング信号SEL−Bで制御される。   The data line driving circuit 30 illustrated in FIG. 15 includes N selection units 50 corresponding to the respective blocks B. Each of the three switches 51 in the selection unit 50 (demultiplexer) of the i-th stage (1 ≦ i ≦ N) is interposed between the image signal line 106 and the data line 104 of the i-th stage. Control the electrical connection. The first stage switch 51 of each block B is controlled by the sampling signal SEL-R, the second stage switch 51 is controlled by the sampling signal SEL-G, and the third stage switch 51 is controlled by the sampling signal SEL-. B is controlled.

図16に示すように、走査線が選択される水平走査期間H内の期間T1〜T3にて3系統のサンプリング信号(SEL−R、SEL−G、SEL−B)が順番にアクティブレベルに遷移する。これにより、各選択部50における3個のスイッチ51が順番にオン状態になる。図16に示すように、各画像信号線106に供給される階調信号dは、期間T1にて電位VRに設定され、期間T2にて電位VGに設定され、期間T3にて電位VBに設定される。したがって、期間T1では各ブロックBの第1列目のデータ線104に電位VRが供給され、期間T2では第2列目のデータ線104に電位VGが供給され、期間T3では第3列目のデータ線104に電位VBが供給される。一方、スイッチ51がオフ状態に遷移するとデータ線104は電気的なフローティング状態になる。   As shown in FIG. 16, the three sampling signals (SEL-R, SEL-G, and SEL-B) are sequentially shifted to the active level in the periods T1 to T3 in the horizontal scanning period H in which the scanning line is selected. To do. Accordingly, the three switches 51 in each selection unit 50 are turned on in turn. As shown in FIG. 16, the gradation signal d supplied to each image signal line 106 is set to the potential VR in the period T1, set to the potential VG in the period T2, and set to the potential VB in the period T3. Is done. Accordingly, in the period T1, the potential VR is supplied to the data line 104 in the first column of each block B, in the period T2, the potential VG is supplied to the data line 104 in the second column, and in the period T3, the potential in the third column is supplied. A potential VB is supplied to the data line 104. On the other hand, when the switch 51 transits to the off state, the data line 104 enters an electrically floating state.

2006−154745号公報2006-154745

ところで、隣接するデータ線104間には寄生容量が付随する。図15において、第k+1番目のブロックBk+1(1≦k≦N−1)の第1列目のデータ線104は、ブロックBk+1の第2列目のデータ線104と容量的に結合するとともに、ブロックBk+1から見てX方向の負側に隣接する第k番目のブロックBkの第3列目のデータ線104と容量的に結合する。また、ブロックBk+1の第2列目のデータ線104はブロックBk+1の第1列目のデータ線104および第3列目のデータ線104と容量的に結合する。   By the way, a parasitic capacitance accompanies between adjacent data lines 104. In FIG. 15, the data line 104 in the first column of the (k + 1) th block Bk + 1 (1 ≦ k ≦ N−1) is capacitively coupled to the data line 104 in the second column of the block Bk + 1, and the block Capacitively coupled to the data line 104 in the third column of the kth block Bk adjacent to the negative side in the X direction when viewed from Bk + 1. The data line 104 in the second column of the block Bk + 1 is capacitively coupled to the data line 104 in the first column and the data line 104 in the third column of the block Bk + 1.

いま、期間T1にて第1列目のデータ線104に電位VRが供給された後、期間T1の経過後の期間T2にて第2列目のデータ線104に電位VGが供給される場合を考える。期間T2において、第1列目のデータ線104は電気的にフローティング状態である。従って、図16に示すように、第2列目のデータ線104の電位が直前の電位から電位VGへ変化する時点t1において、当該第2列目のデータ線104と容量的に結合する第1列目のデータ線104の電位は当該第2列目のデータ線104の電位の変化量に応じた電位△V1だけ所望の電位VRから変化する。   Now, the case where the potential VR is supplied to the data line 104 in the first column in the period T1, and then the potential VG is supplied to the data line 104 in the second column in the period T2 after the lapse of the period T1. Think. In the period T2, the data line 104 in the first column is in an electrically floating state. Accordingly, as shown in FIG. 16, at the time t1 when the potential of the data line 104 in the second column changes from the immediately preceding potential to the potential VG, the first data line capacitively coupled to the data line 104 in the second column. The potential of the data line 104 in the column changes from the desired potential VR by a potential ΔV1 corresponding to the amount of change in the potential of the data line 104 in the second column.

次に、期間T2の経過後の期間T3において第3列目のデータ線104に電位VBが供給される場合を考える。期間T3において、第2列目のデータ線104および第1列目のデータ線104は電気的にフローティング状態である。従って、図16に示すように、第3列目のデータ線104の電位が直前の電位から電位VBへ変化する時点t2において、当該第3列目のデータ線104と容量的に結合する第2列目のデータ線104の電位は当該第3列目のデータ線104の電位の変化量に応じた電位△V2だけ所望の電位VGから変化する。また、ブロックBkの第3列目のデータ線104と容量的に結合するブロックBk+1の第1列目のデータ線104の電位も当該第3列目のデータ線104の電位の変化量に応じた電位△V3だけ直前の電位から変化する。   Next, consider a case where the potential VB is supplied to the data line 104 in the third column in the period T3 after the lapse of the period T2. In the period T3, the data line 104 in the second column and the data line 104 in the first column are in an electrically floating state. Accordingly, as shown in FIG. 16, at the time t2 when the potential of the data line 104 in the third column changes from the previous potential to the potential VB, the second data line capacitively coupled to the data line 104 in the third column. The potential of the data line 104 in the column changes from the desired potential VG by a potential ΔV2 corresponding to the amount of change in the potential of the data line 104 in the third column. Further, the potential of the first column data line 104 of the block Bk + 1 that is capacitively coupled to the third column data line 104 of the block Bk also corresponds to the amount of change in the potential of the third column data line 104. It changes from the previous potential by the potential ΔV3.

以上のように、各ブロックBにおいて、期間T1にて電位VRに設定された第1列目のデータ線104の電位は、期間T2における第2列目のデータ線104に対する電位VGの供給時t1と期間T3における第3列目のデータ線104に対する電位VBの供給時t2との計2回にわたって変動する。一方、期間T2にて電位VGに設定された第2列目のデータ線104の電位が変動するのは、期間T2の経過後の期間T3における第3列目のデータ線104に対する電位VBの供給時t2のみである。これにより、図17に示すように、第1列目のデータ線104に対応する画素回路11の表示色である「R(赤色)」の輝度特性(指定階調と実際の輝度との関係)と、第2列目のデータ線104に対応する画素回路11の表示色である「G(緑色)」の輝度特性と、第3列目のデータ線104に対応する画素回路11の表示色である「B(青色)」の輝度特性との間にばらつきが生じるという問題がある。
以上の事情に鑑みて、本発明は、各電気光学素子の階調がデータ線間の寄生容量に起因してデータ線ごとにばらつくことを抑制するという課題の解決を目的としている。
As described above, in each block B, the potential of the data line 104 in the first column set to the potential VR in the period T1 is t1 when the potential VG is supplied to the data line 104 in the second column in the period T2. And the time t2 when the potential VB is supplied to the data line 104 in the third column in the period T3. On the other hand, the potential of the second column data line 104 set to the potential VG in the period T2 varies because the potential VB is supplied to the third column data line 104 in the period T3 after the period T2. Only at time t2. As a result, as shown in FIG. 17, the luminance characteristic of “R (red)” that is the display color of the pixel circuit 11 corresponding to the data line 104 in the first column (relationship between the designated gradation and the actual luminance). And the luminance characteristic of “G (green)”, which is the display color of the pixel circuit 11 corresponding to the data line 104 in the second column, and the display color of the pixel circuit 11 corresponding to the data line 104 in the third column. There is a problem that variation occurs between the luminance characteristics of a certain “B (blue)”.
In view of the above circumstances, an object of the present invention is to solve the problem of suppressing the gradation of each electro-optic element from varying for each data line due to the parasitic capacitance between the data lines.

以上の課題を解決するために、本発明に係る電気光学装置は、3本以上を単位として複数のブロックに区分された複数のデータ線と、各データ線に対応して配置された複数の電気光学素子と、複数のブロックの各々に対応する複数の画像信号線と、複数のブロックの各々に対応して配置されるとともに、当該ブロックに属する各データ線を時分割で選択して当該ブロックに対応する画像信号線に導通させる動作を複数のブロックについて並列に実行する複数の選択手段と、を具備し、複数のデータ線は、第1データ線(例えば図3に示すブロックBk+1のデータ線104[1])と、第1データ線の一方側(例えば図3に示すX方向の負側)に位置するとともに第1データ線の選択後に選択される第2データ線(例えば図3に示すブロックBkのデータ線104[2])と、第1データ線と第2データ線との間に配置されて双方のデータ線に隣接するとともに第2データ線の選択後に選択される第3データ線(例えば図3に示すブロックBkのデータ線104[3])と、第1データ線の他方側(例えば図3に示すX方向の正側)に隣接するとともに第1データ線の選択後に選択されるデータ線(例えば図3に示すブロックBk+1のデータ線104[2])と、第2データ線の一方側に隣接するとともに第2データ線の選択前に選択されるデータ線(例えば図3に示すブロックBkのデータ線104[1])とを含み、各電気光学素子が配置される表示領域とは別の容量調整領域内において、第1データ線と第3データ線との間隔(例えば図3に示すL3)は、第2データ線と第3データ線との間隔(例えば図3に示すL2)よりも大きい。   In order to solve the above-described problems, an electro-optical device according to the present invention includes a plurality of data lines divided into a plurality of blocks in units of three or more, and a plurality of electric lines arranged corresponding to each data line. An optical element, a plurality of image signal lines corresponding to each of the plurality of blocks, and a plurality of blocks are arranged corresponding to each of the plurality of blocks, and each data line belonging to the block is selected in a time-sharing manner to the block. And a plurality of selection means for executing the operation of conducting the corresponding image signal line in parallel for a plurality of blocks. The plurality of data lines are the first data lines (for example, the data line 104 of the block Bk + 1 shown in FIG. 3). [1]) and a second data line (for example, the block shown in FIG. 3) that is located on one side of the first data line (eg, the negative side in the X direction shown in FIG. 3) and is selected after the selection of the first data line B Data line 104 [2]) and a third data line (for example, selected after the selection of the second data line, which is arranged between the first data line and the second data line and is adjacent to both data lines) Data adjacent to the data line 104 [3] of the block Bk shown in FIG. 3 and the other side of the first data line (for example, the positive side in the X direction shown in FIG. 3) and selected after the selection of the first data line Line (for example, data line 104 [2] of block Bk + 1 shown in FIG. 3) and a data line (for example, the block shown in FIG. 3) that is adjacent to one side of the second data line and selected before the second data line is selected. Bk data line 104 [1]), and the distance between the first data line and the third data line (for example, in FIG. 3) in a capacitance adjustment area different from the display area in which each electro-optic element is arranged. L3) indicates that the second data line and the third data line Spacing greater than (L2 shown in FIG. 3 for example).

この態様によれば、第1データ線と第3データ線との間隔を第2データ線と第3データ線との間隔よりも大きくすることにより、第1データ線と第3データ線との間に付随する寄生容量の値が低減されるとともに、第2データ線と第3データ線との間に付随する寄生容量の値が大きくなる。従って、第3データ線の選択に伴って生じる第1データ線の電位の変化量が抑制されるとともに、第3データ線の選択に伴って生じる第2データ線の電位の変化量が大きくなるから、データ電位が2回変動する第1データ線の電位変化量の総和とデータ電位が1回だけ変動する第2データ線の電位変化量との差を小さくできる。これにより、第1データ線に対応する電気光学素子の輝度特性と、第2データ線に対応する電気光学素子の輝度特性とがばらつくことを抑制できるから、電気光学装置の表示品質の低下を抑制できるという利点がある。   According to this aspect, by setting the interval between the first data line and the third data line to be larger than the interval between the second data line and the third data line, the interval between the first data line and the third data line is established. The value of the parasitic capacitance associated with is reduced, and the value of the parasitic capacitance associated with the second data line and the third data line is increased. Therefore, the amount of change in potential of the first data line caused by the selection of the third data line is suppressed, and the amount of change in potential of the second data line caused by the selection of the third data line is increased. The difference between the total potential change amount of the first data line in which the data potential changes twice and the potential change amount in the second data line in which the data potential changes only once can be reduced. As a result, it is possible to suppress variations in the luminance characteristics of the electro-optical element corresponding to the first data line and the luminance characteristics of the electro-optical element corresponding to the second data line, thereby suppressing deterioration in display quality of the electro-optical device. There is an advantage that you can.

また、本発明に係る電気光学装置は、3本以上を単位として複数のブロックに区分された複数のデータ線と、各データ線に対応して配置された複数の電気光学素子と、複数のブロックの各々に対応する複数の画像信号線と、複数のブロックの各々に対応して配置されるとともに当該ブロックに属する各データ線を時分割に選択して当該ブロックに対応する画像信号線に導通させる動作を複数のブロックについて並列に実行する複数の選択手段と、を具備し、複数のデータ線は、両側に隣接する2本のデータ線の選択前に選択される第1データ線(例えば図3に示すブロックBk+1のデータ線104[1])と、一方側に隣接するデータ線の選択後であって他方側に隣接するデータ線の選択前に選択される第2データ線(例えば図3に示すブロックBk+1のデータ線104[2])と、を含み、各電気光学素子が配置される表示領域とは別の容量調整領域内において、第1データ線の両側に隣接する2本のデータ線の間隔(例えば図3に示すL1+L3)は、第2データ線の両側に隣接する2本のデータ線の間隔(例えば図3に示すL1+L2)よりも大きく、第2データ線と当該第2データ線に一方側にて隣接するデータ線(例えば図3に示すブロックBk+1のデータ線104[1])との間隔(例えば図3に示すL1)は、第2データ線と当該第2データ線の他方側にて隣接するデータ線(例えば図3に示すブロックBk+1のデータ線104[3])との間隔(例えば図3に示すL2)よりも大きい。   The electro-optical device according to the present invention includes a plurality of data lines that are divided into a plurality of blocks in units of three or more, a plurality of electro-optical elements that are arranged corresponding to the data lines, and a plurality of blocks. A plurality of image signal lines corresponding to each of the plurality of blocks and a plurality of blocks arranged in correspondence with each of the plurality of blocks and each data line belonging to the block are selected in a time-sharing manner to be conducted to the image signal lines corresponding to the block. A plurality of selection means for performing an operation in parallel on a plurality of blocks, and the plurality of data lines are selected before the selection of two data lines adjacent to both sides (for example, FIG. 3). Data line 104 [1]) of block Bk + 1 shown in FIG. 3 and a second data line (for example, shown in FIG. 3) selected after selection of the data line adjacent to one side and before selection of the data line adjacent to the other side. Show bro And Bk + 1 data lines 104 [2]) in a capacitance adjustment region different from the display region in which each electro-optic element is arranged, and two data lines adjacent to both sides of the first data line. The interval (eg, L1 + L3 shown in FIG. 3) is larger than the interval between two data lines adjacent to both sides of the second data line (eg, L1 + L2 shown in FIG. 3), and the interval between the second data line and the second data line is larger. The distance (eg, L1 shown in FIG. 3) between the data line adjacent on one side (eg, the data line 104 [1] of the block Bk + 1 shown in FIG. 3) is the other side of the second data line and the second data line. Is larger than the interval (for example, L2 shown in FIG. 3) between the adjacent data lines (for example, the data line 104 [3] of the block Bk + 1 shown in FIG. 3).

この態様によれば、第1データ線と、当該第1データ線の両側に隣接する2本のデータ線の各々との間に付随する寄生容量の値は、第2データ線と当該第2データ線の両側に隣接する2本のデータ線の各々との間に付随する寄生容量の値よりも小さいから、第1データ線の両側に隣接する2本のデータ線の選択によって生じる第1データ線の電位変化量を抑制できる。また、第2データ線と当該第2データ線に他方側にて隣接するデータ線との間に付随する寄生容量の値は、第2データ線と当該第2データ線の一方側にて隣接するデータ線との間に付随する寄生容量の値よりも大きいから、第2データ線の他方側に隣接するデータ線の選択によって生じる第2データ線の電位変化量を大きくできる。従って、データ電位が2回変動する第1データ線の電位変化量の総和と、データ電位が1回だけ変動する第2データ線の電位変化量との差を小さくできるから、第1データ線に対応する電気光学素子の輝度特性と、第2データ線に対応する電気光学素子の輝度特性とがばらつくことを抑制できる。   According to this aspect, the value of the parasitic capacitance between the first data line and each of the two data lines adjacent to both sides of the first data line is the second data line and the second data. The first data line generated by selection of two data lines adjacent to both sides of the first data line because the value of the parasitic capacitance associated with each of the two data lines adjacent to both sides of the line is smaller The amount of potential change can be suppressed. Further, the value of the parasitic capacitance that accompanies the second data line and the data line adjacent to the second data line on the other side is adjacent to the second data line on one side of the second data line. Since it is larger than the value of the parasitic capacitance associated with the data line, the potential change amount of the second data line caused by the selection of the data line adjacent to the other side of the second data line can be increased. Therefore, the difference between the total amount of potential change of the first data line in which the data potential changes twice and the potential change amount of the second data line in which the data potential changes only once can be reduced. It can be suppressed that the luminance characteristic of the corresponding electro-optical element and the luminance characteristic of the electro-optical element corresponding to the second data line vary.

また、本発明に係る電気光学装置の態様として、第1データ線に対応する電気光学素子の表示色と、第2データ線に対応する電気光学素子の表示色とは同じであることが好ましい。表示色が同じである画素間の輝度特性のばらつきは、表示色が異なる画素間の輝度特性のばらつきよりも観察者に視認され易いところ、上記態様によれば、表示色が同じである画素間の輝度特性のばらつきを、表示色が異なる画素間の輝度特性のばらつきよりも小さくできる。従って、電気光学装置の表示品質の低下を抑制できるという利点がある。   In the electro-optical device according to the aspect of the invention, it is preferable that the display color of the electro-optical element corresponding to the first data line is the same as the display color of the electro-optical element corresponding to the second data line. The variation in luminance characteristics between pixels with the same display color is more visible to the observer than the variation in luminance characteristics between pixels with different display colors. The variation in luminance characteristics can be made smaller than the variation in luminance characteristics between pixels with different display colors. Accordingly, there is an advantage that it is possible to suppress a decrease in display quality of the electro-optical device.

また、本発明に係る電気光学装置の態様として、第1データ線に対応する電気光学素子および第2データ線に対応する電気光学素子の各々にて表示される色は、各電気光学素子によって表示される複数の色のうち視感度が最も低い色以外の色であることが好ましい。視感度が最も低い色については、他の色との間で輝度特性がばらついても、そのばらつきは観察者によって知覚されにくいから、最も視感度が低い色以外の色について輝度特性のばらつきを抑制することが好ましい。   Further, as an aspect of the electro-optical device according to the present invention, the color displayed on each of the electro-optical element corresponding to the first data line and the electro-optical element corresponding to the second data line is displayed by each electro-optical element. Of the plurality of colors, a color other than the color having the lowest visibility is preferable. For the color with the lowest visibility, even if the luminance characteristics vary with other colors, the variation is difficult to be perceived by the observer, so the variation in the luminance characteristics for the colors other than the color with the lowest visibility is suppressed. It is preferable to do.

また、本発明に係る電気光学装置の態様として、各ブロックにおいて最初のデータ線の選択が開始される前に、複数のデータ線の各々にプリチャージ電位が供給される態様とすることもできる。この態様においては、データ線の選択前(データ電位の供給前)に電気光学素子の階調とは無関係にプリチャージ電位が各データ線に供給されるから、各データ線の電位の変化(プリチャージ電位→データ電位)する頻度および変化量は、データ線の選択前にプリチャージを行わない態様に比べて大きい。このような場合において、本発明の構成は特に有効である。   Further, as an aspect of the electro-optical device according to the present invention, a precharge potential can be supplied to each of the plurality of data lines before the selection of the first data line in each block is started. In this embodiment, since the precharge potential is supplied to each data line regardless of the gray level of the electro-optic element before the data line is selected (before the data potential is supplied), the potential change (pre-voltage) of each data line is supplied. The frequency and amount of change (charge potential → data potential) are larger than in the case where precharge is not performed before selection of the data line. In such a case, the configuration of the present invention is particularly effective.

また、本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置(印刷装置)においては、像担持体を露光する手段(いわゆる露光ヘッド)として本発明の電気光学装置を採用することもできる。   In addition, the electro-optical device according to the invention is used in various electronic apparatuses. A typical example of this electronic apparatus is an apparatus using an electro-optical device as a display device. Examples of this type of device include personal computers and mobile phones. However, the use of the electro-optical device according to the present invention is not limited to image display. For example, in an image forming apparatus (printing apparatus) configured to form a latent image on an image carrier such as a photosensitive drum by irradiation of light, the electro-optic of the present invention is used as a means for exposing the image carrier (so-called exposure head). An apparatus can also be employed.

第1実施形態に係る電気光学装置の概略構成を示すブロック図である。1 is a block diagram illustrating a schematic configuration of an electro-optical device according to a first embodiment. 同実施形態に係る電気光学装置の動作を示すチャート図である。FIG. 6 is a chart showing an operation of the electro-optical device according to the embodiment. 容量調整領域内における各データ線の配置を示した模式図である。It is the model which showed arrangement | positioning of each data line in a capacity | capacitance adjustment area | region. 対比例における各データ線の配置を示した模式図である。It is the schematic diagram which showed arrangement | positioning of each data line in comparative. 同実施形態における輝度特性を示した図である。It is the figure which showed the luminance characteristic in the same embodiment. 対比例における輝度特性を示した図である。It is the figure which showed the luminance characteristic in contrast. 第2実施形態に係る電気光学装置の概略構成を示すブロック図である。FIG. 6 is a block diagram illustrating a schematic configuration of an electro-optical device according to a second embodiment. 第3実施形態に係る電気光学装置の概略構成を示すブロック図である。FIG. 10 is a block diagram illustrating a schematic configuration of an electro-optical device according to a third embodiment. 同実施形態に係る電気光学装置の動作を示すチャート図である。FIG. 6 is a chart showing an operation of the electro-optical device according to the embodiment. 容量調整領域内における各データ線の配置を示した模式図である。It is the model which showed arrangement | positioning of each data line in a capacity | capacitance adjustment area | region. 対比例における各データ線の配置を示した模式図である。It is the schematic diagram which showed arrangement | positioning of each data line in comparative. 本発明に係る電子機器の具体例を示す斜視図である。It is a perspective view which shows the specific example of the electronic device which concerns on this invention. 本発明に係る電子機器の具体例を示す斜視図である。It is a perspective view which shows the specific example of the electronic device which concerns on this invention. 本発明に係る電子機器の具体例を示す斜視図である。It is a perspective view which shows the specific example of the electronic device which concerns on this invention. 従来の電気光学装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the conventional electro-optical apparatus. 従来の電気光学装置の動作を示すチャート図である。It is a chart showing the operation of a conventional electro-optical device. 従来の電気光学装置の輝度特性を示す図である。It is a figure which shows the luminance characteristic of the conventional electro-optical apparatus.

<A:第1実施形態>
図1は、本発明の第1実施形態に係る電気光学装置10の構成を示すブロック図である。この電気光学装置10は、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路11が面状に配列された画素アレイ部100と、走査線駆動回路20と、データ線駆動回路30と、制御回路40とを有する。
<A: First Embodiment>
FIG. 1 is a block diagram showing a configuration of an electro-optical device 10 according to the first embodiment of the present invention. The electro-optical device 10 is a device that is employed in various electronic devices as means for displaying an image. The electro-optical device 10 includes a pixel array unit 100 in which a plurality of pixel circuits 11 are arranged in a plane, and a scanning line driving circuit 20. And a data line driving circuit 30 and a control circuit 40.

図1に示すように、画素アレイ部100には、X方向に延在するm本の走査線102と、X方向に直交するY方向に延在する3n本のデータ線104とが設けられる(mおよびnは自然数)。各画素回路11は、走査線102とデータ線104との交差に対応する位置に配置される。従って、これらの画素回路Pは縦m行×横3n列のマトリクス状に配列する。各画素回路11は、間隔をあけて対向する画素電極および対向電極と両者間の液晶とで構成される液晶素子を含む。各液晶素子の透過率(図示しないバックライトから液晶素子に照射される光のうち観察側に透過する光量の割合)は、当該液晶素子に印加される電圧に応じて変化する。本実施形態では、液晶素子に印加される電圧が大きいほど液晶素子の透過率が大きくなるノーマリーブラックモードである。   As shown in FIG. 1, the pixel array unit 100 is provided with m scanning lines 102 extending in the X direction and 3n data lines 104 extending in the Y direction orthogonal to the X direction ( m and n are natural numbers). Each pixel circuit 11 is arranged at a position corresponding to the intersection of the scanning line 102 and the data line 104. Accordingly, these pixel circuits P are arranged in a matrix of m rows × 3n columns. Each pixel circuit 11 includes a liquid crystal element composed of a pixel electrode opposed to each other with a space therebetween, and a counter electrode and a liquid crystal therebetween. The transmittance of each liquid crystal element (the ratio of the amount of light transmitted to the observation side from the light emitted from the backlight (not shown) to the liquid crystal element) varies depending on the voltage applied to the liquid crystal element. In the present embodiment, a normally black mode in which the transmittance of the liquid crystal element increases as the voltage applied to the liquid crystal element increases.

走査線駆動回路20は、複数の画素回路11を水平走査期間(1H)ごとに行単位で選択するための回路である。走査線駆動回路20は、順次アクティブになる走査信号G1〜Gmをm本の走査線102の各々に出力する。第i行(1≦i≦m)の走査線102に出力される走査信号Giのアクティブレベルへの遷移は、第i行の選択を意味する。   The scanning line driving circuit 20 is a circuit for selecting a plurality of pixel circuits 11 in units of rows every horizontal scanning period (1H). The scanning line driving circuit 20 outputs the scanning signals G1 to Gm that are sequentially activated to each of the m scanning lines 102. The transition to the active level of the scanning signal Gi output to the scanning line 102 in the i-th row (1 ≦ i ≦ m) means selection of the i-th row.

本実施形態においては、3n本のデータ線104は、相隣接する3本(104[1],104[2],104[3])を単位としてn個のブロックB(B1,B2,・・・Bn)に区分される。図1に示すように、各ブロックBに含まれる3本のデータ線104のうち左から数えて第1列目のデータ線104[1]に対応する各画素回路11の表示色は「R(赤色)」である。また、左から数えて第2列目のデータ線104[2]に対応する各画素回路11の表示色は「G(緑色)」である。さらに、左から数えて第3列目のデータ線104[3]に対応する各画素回路11の表示色は「B(青色)」である。   In the present embodiment, the 3n data lines 104 include n blocks B (B1, B2,...) In units of three adjacent ones (104 [1], 104 [2], 104 [3]).・ Bn). As shown in FIG. 1, among the three data lines 104 included in each block B, the display color of each pixel circuit 11 corresponding to the data line 104 [1] in the first column counted from the left is “R ( Red) ”. Further, the display color of each pixel circuit 11 corresponding to the data line 104 [2] in the second column from the left is “G (green)”. Further, the display color of each pixel circuit 11 corresponding to the data line 104 [3] in the third column from the left is “B (blue)”.

図1に示す制御回路40は、電気光学装置10の全体の動作を制御するための回路である。制御回路40は、走査線駆動回路20やデータ線駆動回路30に対してクロック信号などの制御信号を出力するほか、サンプリング信号S1〜S3を生成して各々をサンプリング信号線41a〜41cに出力する。   A control circuit 40 shown in FIG. 1 is a circuit for controlling the overall operation of the electro-optical device 10. The control circuit 40 outputs a control signal such as a clock signal to the scanning line driving circuit 20 and the data line driving circuit 30, and also generates sampling signals S1 to S3 and outputs them to the sampling signal lines 41a to 41c. .

データ線駆動回路30は、各ブロックBに対応するn個の選択部50と、信号出力回路32と、各ブロックBに対応するn本の画像信号線106とを有する。図1に示すように、各選択部50は画像信号線106とデータ線104との間に各々が配置される3つのスイッチング素子51を備える。各スイッチング素子51のゲートは、サンプリング信号線41に接続される。より具体的には、各ブロックBのデータ線104[1]に対応する各スイッチング素子51のゲートはサンプリング信号線41aに並列的に接続され、データ線104[2]に対応する各スイッチング素子51のゲートはサンプリング信号線41bに並列的に接続され、データ線104[3]に対応する各スイッチング素子51のゲートはサンプリング信号線41cに並列的に接続される。   The data line driving circuit 30 includes n selection units 50 corresponding to each block B, a signal output circuit 32, and n image signal lines 106 corresponding to each block B. As shown in FIG. 1, each selection unit 50 includes three switching elements 51 each disposed between an image signal line 106 and a data line 104. The gate of each switching element 51 is connected to the sampling signal line 41. More specifically, the gate of each switching element 51 corresponding to the data line 104 [1] of each block B is connected in parallel to the sampling signal line 41a, and each switching element 51 corresponding to the data line 104 [2]. Are connected in parallel to the sampling signal line 41b, and the gate of each switching element 51 corresponding to the data line 104 [3] is connected in parallel to the sampling signal line 41c.

サンプリング信号Sf(f=1〜3)がアクティブレベルに遷移すると、各ブロックBのデータ線104[f]に対応するn個のスイッチング素子51が一斉にオン状態になり、各ブロックBのデータ線104[f]と当該ブロックBに対応する画像信号線106とが導通する。例えばサンプリング信号S1がアクティブレベルに遷移すると、各ブロックBのデータ線104[1]に対応するn個のスイッチ素子51が一斉にオン状態になり、各ブロックBのデータ線104[1]と当該ブロックBに対応する画像信号線106とが導通するという具合である。本実施形態では、サンプリング信号Sfのアクティブレベルへの遷移は、各ブロックBにおける第f列目のデータ線104[f]の選択を意味する。   When the sampling signal Sf (f = 1 to 3) transitions to the active level, the n switching elements 51 corresponding to the data lines 104 [f] of each block B are turned on simultaneously, and the data lines of each block B are turned on. 104 [f] is electrically connected to the image signal line 106 corresponding to the block B. For example, when the sampling signal S1 transitions to the active level, n switch elements 51 corresponding to the data lines 104 [1] of each block B are turned on at the same time, and the data lines 104 [1] of each block B That is, the image signal line 106 corresponding to the block B becomes conductive. In the present embodiment, the transition of the sampling signal Sf to the active level means selection of the data line 104 [f] in the f-th column in each block B.

信号出力回路32は、各ブロックBに対応するn系統の階調信号dを生成して各画像信号線106に出力する。各画像信号線106に供給される階調信号dは、当該画像信号線106に対応するブロックBの3列分のデータ線104と選択された走査線102との各交差に対応する3つの画素回路11の階調を時分割で指定する電圧信号である。   The signal output circuit 32 generates n systems of gradation signals d corresponding to each block B and outputs them to the image signal lines 106. The gradation signal d supplied to each image signal line 106 includes three pixels corresponding to the intersections of the data lines 104 for three columns of the block B corresponding to the image signal line 106 and the selected scanning line 102. This is a voltage signal for designating the gradation of the circuit 11 in a time division manner.

図2は、電気光学装置10の動作を示すタイミングチャートである。図2に示すように、走査線駆動回路20から出力される走査信号Giは、水平走査期間(1H)ごとに順番にハイレベル(アクティブレベル)になる。すなわち、走査信号Giは、垂直走査期間のうち第i番目の水平走査期間においてハイレベルを維持するとともにそれ以外の期間ではローレベル(非アクティブレベル)を維持する。   FIG. 2 is a timing chart showing the operation of the electro-optical device 10. As shown in FIG. 2, the scanning signal Gi output from the scanning line driving circuit 20 sequentially becomes a high level (active level) every horizontal scanning period (1H). That is, the scanning signal Gi maintains a high level in the i-th horizontal scanning period in the vertical scanning period and maintains a low level (inactive level) in other periods.

図2に示すように、ひとつの水平走査期間Hは、当該水平走査期間Hの開始時点から所定期間が経過するまでのプリチャージ期間Tpと、プリチャージ期間Tpの経過後の第1期間T1と、第1期間T1の経過後の第2期間T2と、第2期間T2の経過後の第3期間T3とを有する。図2においては第1行目の走査線102が選択される最初の水平走査期間Hのみが例示されているが、他の水平走査期間Hについても同様である。   As shown in FIG. 2, one horizontal scanning period H includes a precharge period Tp from when the horizontal scanning period H starts until a predetermined period elapses, and a first period T1 after the precharge period Tp elapses. The second period T2 after the elapse of the first period T1 and the third period T3 after the elapse of the second period T2. In FIG. 2, only the first horizontal scanning period H in which the scanning line 102 in the first row is selected is illustrated, but the same applies to the other horizontal scanning periods H.

プリチャージ期間Tpは、3n本のデータ線104に対して共通のプリチャージ電位Vpを一斉に供給(プリチャージ)する期間である。図2に示すように、プリチャージ期間Tpにおいて、サンプリング信号S1ないしS3は一斉にハイレベル(アクティブレベル)に遷移する。これにより、各ブロックBに属する3つのスイッチング素子51は一斉にオン状態になる。プリチャージ期間Tpにおいて、データ線駆動回路30から各画像信号線106へ出力される階調信号dはプリチャージ電位Vpに設定され、総てのデータ線104に対してプリチャージ電位Vpが一斉に供給される。本実施形態においては、プリチャージ電位Vpは、各画素回路11に供給された場合に中間の階調(灰色)を表示させる電位に設定される。プリチャージ期間Tpが終了すると、サンプリング信号S1ないしS3は一斉にローレベルに遷移し、各ブロックBに属する3つのスイッチング素子51は一斉にオフ状態になる。   The precharge period Tp is a period in which a common precharge potential Vp is simultaneously supplied (precharged) to the 3n data lines 104. As shown in FIG. 2, in the precharge period Tp, the sampling signals S1 to S3 are simultaneously changed to a high level (active level). Thereby, the three switching elements 51 belonging to each block B are turned on simultaneously. In the precharge period Tp, the gradation signal d output from the data line driving circuit 30 to each image signal line 106 is set to the precharge potential Vp, and the precharge potential Vp is simultaneously applied to all the data lines 104. Supplied. In the present embodiment, the precharge potential Vp is set to a potential for displaying an intermediate gradation (gray) when supplied to each pixel circuit 11. When the precharge period Tp ends, the sampling signals S1 to S3 are simultaneously shifted to the low level, and the three switching elements 51 belonging to each block B are simultaneously turned off.

図2に示すように、第1期間T1〜第3期間T3にて3系統のサンプリング信号S(S1〜S3)が順番にアクティブレベルに遷移する。図2に示すように、第1期間T1においては、サンプリング信号S1がハイレベルに遷移する一方、サンプリング信号S2およびS3はローレベルを維持する。従って、各ブロックBのデータ線104[1]に対応するスイッチング素子51がオン状態に遷移して、各ブロックBのデータ線[1]と当該ブロックBに対応する画像信号線106とが導通する。第1期間T1において、信号出力回路32から各画像信号線106に供給される階調信号dは、当該画像信号線106に対応するブロックBにおけるデータ線104[1]と、選択された走査線102との交差に対応する画素回路11の階調に応じた電位VRに設定され、当該電位VRがデータ線104[1]に供給される。   As shown in FIG. 2, in the first period T1 to the third period T3, the three systems of sampling signals S (S1 to S3) sequentially shift to the active level. As shown in FIG. 2, in the first period T1, the sampling signal S1 transitions to a high level, while the sampling signals S2 and S3 maintain a low level. Accordingly, the switching element 51 corresponding to the data line 104 [1] of each block B is turned on, and the data line [1] of each block B and the image signal line 106 corresponding to the block B become conductive. . In the first period T1, the gradation signal d supplied from the signal output circuit 32 to each image signal line 106 includes the data line 104 [1] in the block B corresponding to the image signal line 106 and the selected scanning line. The potential VR corresponding to the gray level of the pixel circuit 11 corresponding to the intersection with the pixel 102 is set, and the potential VR is supplied to the data line 104 [1].

同様に、第2期間T2においては、各選択部50の第2段目のスイッチング素子51がハイレベルのサンプリング信号S2によってオン状態に遷移することで、各ブロックBのデータ線104[2]に電位VGの階調信号dが供給される。また、第3期間T3においては、各選択部50の第3段目のスイッチング素子51がハイレベルのサンプリング信号S3によってオン状態に遷移することで、各ブロックBのデータ線104[3]に電位VBの階調信号dが供給される。   Similarly, in the second period T2, the switching element 51 of the second stage of each selection unit 50 is turned on by the high level sampling signal S2, so that the data line 104 [2] of each block B is turned on. A gradation signal d of potential VG is supplied. In the third period T3, the third-stage switching element 51 of each selection unit 50 is turned on by the high-level sampling signal S3, so that the potential on the data line 104 [3] of each block B A VB gradation signal d is supplied.

一方、図2に示すように、サンプリング信号Sfは、プリチャージ期間Tpおよび期間Tf以外の期間においてローレベルを維持するから、当該期間においてデータ線104[f]は電気的にフローティング状態である。   On the other hand, as shown in FIG. 2, since the sampling signal Sf maintains a low level in a period other than the precharge period Tp and the period Tf, the data line 104 [f] is in an electrically floating state in this period.

ところで、隣接するデータ線104間には寄生容量が付随する。例えば図1において、第k+1番目のブロックBk+1(1≦k≦n−1)のデータ線104[1]は、ブロックBk+1のデータ線104[2]と容量的に結合するとともに、ブロックBk+1から見てX方向の負側に隣接する第k番目のブロックBkのデータ線104[3]と容量的に結合する。また、ブロックBk+1のデータ線104[2]はブロックBk+1のデータ線104 [1]およびデータ線104[3]と容量的に結合する。   By the way, a parasitic capacitance accompanies between adjacent data lines 104. For example, in FIG. 1, the data line 104 [1] of the (k + 1) th block Bk + 1 (1 ≦ k ≦ n−1) is capacitively coupled to the data line 104 [2] of the block Bk + 1 and is viewed from the block Bk + 1. And capacitively coupled to the data line 104 [3] of the kth block Bk adjacent to the negative side in the X direction. The data line 104 [2] of the block Bk + 1 is capacitively coupled to the data line 104 [1] and the data line 104 [3] of the block Bk + 1.

いま、第1期間T1にてデータ線104[1]に供給される電位VRを中間階調に対応する電位Vg(=Vp)とし、第2期間T2にてデータ線104[2]に供給される電位VGを黒色に対応する電位Vm(<Vp)とし、第3期間T3にてデータ線104[3]に供給される電位VBを黒色に対応する電位Vmとする場合を考える。   Now, the potential VR supplied to the data line 104 [1] in the first period T1 is set to the potential Vg (= Vp) corresponding to the intermediate gradation, and is supplied to the data line 104 [2] in the second period T2. A case is considered in which the potential VG is set to the potential Vm corresponding to black (<Vp), and the potential VB supplied to the data line 104 [3] in the third period T3 is set to the potential Vm corresponding to black.

図2に示すように、第2期間T2の始点t1において、データ線104[2]の電位はプリチャージ電位Vpから電位Vmへ変化する。第2期間T2において、データ線104[1]は電気的にフローティング状態であるから、図2に示すように、時点t1でデータ線104[2]の電位が変化すると、データ線104[2]と容量的に結合するデータ線104 [1]の電位は第1期間T1で設定された電位Vgからデータ線104[2]の電位の変化量(Vp→Vm)に応じた電位△V1だけ変化する。   As shown in FIG. 2, at the start point t1 of the second period T2, the potential of the data line 104 [2] changes from the precharge potential Vp to the potential Vm. Since the data line 104 [1] is in an electrically floating state in the second period T2, as shown in FIG. 2, when the potential of the data line 104 [2] changes at the time t1, the data line 104 [2] The potential of the data line 104 [1] that is capacitively coupled to the potential changes from the potential Vg set in the first period T1 by the potential ΔV1 corresponding to the amount of change in the potential of the data line 104 [2] (Vp → Vm). To do.

第3期間T3の始点t2においても同様に、各ブロックBのデータ線104[3]の電位はプリチャージ電位Vpから電位Vmへ変化する。第3期間T3において、データ線104[1]およびデータ線104[3]は電気的にフローティング状態であるから、図2に示すように、時点t2でデータ線104[3]の電位が変化すると、データ線104[3]と容量的に結合するデータ線104[2]の電位は第2期間T2で設定された電位Vmからデータ線104[3]の電位の変化量(Vp→Vm)に応じた電位△V2だけ変化する。また、時点t2でブロックBkのデータ線104[3]の電位が変化すると、当該データ線104[3]と容量的に結合するブロックBk+1のデータ線104[1]の電位も第2期間T2における電位Vg−△V1からデータ線104[3]の電位の変化量に応じた電位△V3だけ変化する。   Similarly, at the start point t2 of the third period T3, the potential of the data line 104 [3] of each block B changes from the precharge potential Vp to the potential Vm. In the third period T3, since the data line 104 [1] and the data line 104 [3] are in an electrically floating state, as shown in FIG. 2, when the potential of the data line 104 [3] changes at time t2. The potential of the data line 104 [2] capacitively coupled to the data line 104 [3] changes from the potential Vm set in the second period T2 to the potential change amount (Vp → Vm) of the data line 104 [3]. It changes by the corresponding potential ΔV2. Further, when the potential of the data line 104 [3] of the block Bk changes at time t2, the potential of the data line 104 [1] of the block Bk + 1 that is capacitively coupled to the data line 104 [3] is also in the second period T2. The potential Vg−ΔV1 changes by a potential ΔV3 corresponding to the amount of change in the potential of the data line 104 [3].

すなわち、各ブロックBにおいて、第1期間T1にて電位Vgに設定されたデータ線104[1]の電位は、第2期間T2におけるデータ線104[2]に対する電位Vmの供給時t1と第3期間T3におけるデータ線104[3]に対する電位Vmの供給時t2との計2回にわたって変動する。一方、第2期間T2にて電位Vmに設定されたデータ線104[2]の電位は、第3期間T3におけるデータ線104[3]に対する電位Vmの供給時t2の1回だけ変動する。これにより、データ線104[1]に対応する画素回路11の表示色である「R」の輝度特性と、データ線104[2]に対応する画素回路11の表示色である「G」の輝度特性と、データ線104[3]に対応する画素回路11の表示色である「B」の輝度特性との間にばらつきが生じてしまうという問題が起こる。   That is, in each block B, the potential of the data line 104 [1] set to the potential Vg in the first period T1 is equal to the third time t1 when the potential Vm is supplied to the data line 104 [2] in the second period T2. It fluctuates twice in total with the supply time t2 of the potential Vm to the data line 104 [3] in the period T3. On the other hand, the potential of the data line 104 [2] set to the potential Vm in the second period T2 varies only once at the time t2 when the potential Vm is supplied to the data line 104 [3] in the third period T3. Accordingly, the luminance characteristic of “R” that is the display color of the pixel circuit 11 corresponding to the data line 104 [1] and the luminance characteristic of “G” that is the display color of the pixel circuit 11 corresponding to the data line 104 [2]. There arises a problem that variation occurs between the characteristic and the luminance characteristic of “B” which is the display color of the pixel circuit 11 corresponding to the data line 104 [3].

以上のような各表示色(「R」,「G」,「B」)の輝度特性のばらつきを抑制するために、本実施形態では、図1に示す領域A(以下、「容量調整領域A」という)において各データ線104間の間隔を調整することでデータ線104間の容量を調整している。図1に示すように、容量調整領域Aは、画素アレイ部100とデータ線駆動回路30との間の領域である。図3は、容量調整領域A内における各データ線104の配置を示した模式図である。図3には、左から数えて第k番目(1≦k≦n−1)のブロックBkと、第k+1番目のブロックBk+1とが示されている。   In order to suppress the variation in the luminance characteristics of the respective display colors (“R”, “G”, “B”) as described above, in the present embodiment, the area A shown in FIG. The capacitance between the data lines 104 is adjusted by adjusting the interval between the data lines 104. As shown in FIG. 1, the capacitance adjustment area A is an area between the pixel array unit 100 and the data line driving circuit 30. FIG. 3 is a schematic diagram showing the arrangement of the data lines 104 in the capacity adjustment area A. As shown in FIG. FIG. 3 shows a kth (1 ≦ k ≦ n−1) block Bk counted from the left and a (k + 1) th block Bk + 1.

図3に示すように、各ブロックBにおいて、データ線104[1]とデータ線104[2]とは間隔L1をあけて隣接し、データ線104[2]とデータ線104[3]とは間隔L2をあけて隣接する。また、図3に示すように、ブロックBk+1におけるデータ線104[1]と、ブロックBkにおけるデータ線104[3]との間隔L3は、ブロックBkにおけるデータ線104[2]とデータ線104[3]との間隔L2よりも大きい。間隔L1、L2、L3の間にはL2+L3=2L1の関係が成り立つ。つまり、図4に示すように、各データ線104が等間隔L1で配列される態様(以下、「対比例」という)の各ブロックBにおけるデータ線104[3]の位置を所定距離△L(L1−△L=L2,L1+△L=L3)だけX方向の負側にずらしたものが図3の態様になる。これらの関係は他のブロックBにおいても同様である。   As shown in FIG. 3, in each block B, the data line 104 [1] and the data line 104 [2] are adjacent to each other with an interval L1, and the data line 104 [2] and the data line 104 [3] are Adjacent with an interval L2. Further, as shown in FIG. 3, the interval L3 between the data line 104 [1] in the block Bk + 1 and the data line 104 [3] in the block Bk is equal to the data line 104 [2] and the data line 104 [3 in the block Bk. ] Is larger than the interval L2. A relationship of L2 + L3 = 2L1 is established between the intervals L1, L2, and L3. That is, as shown in FIG. 4, the position of the data line 104 [3] in each block B in the form in which the data lines 104 are arranged at equal intervals L1 (hereinafter referred to as “proportional”) is defined as a predetermined distance ΔL ( 3 is shifted to the negative side in the X direction by L1-ΔL = L2, L1 + ΔL = L3). These relationships are the same in the other blocks B.

別の見方をすれば、図3において、ブロックBk+1のデータ線104[1]の両側に隣接する2本のデータ線(ブロックBk+1のデータ線104[2]およびブロックBkのデータ線104[3])の間隔L1+L3は、ブロックBk+1のデータ線104[2]の両側に隣接する2本のデータ線104(ブロックBk+1におけるデータ線[1]104およびデータ線104[3])の間隔L1+L2よりも大きく、データ線104[2]と当該データ線104[2]の選択前に選択されるデータ線104[1]との間隔L1は、データ線104 [2]と当該データ線104[2]の選択後に選択されるデータ線104[3]との間隔L2よりも大きい。なお、本実施形態では、画素アレイ部100内に位置する各データ線104は等間隔L1で配列される。   From another viewpoint, in FIG. 3, two data lines adjacent to both sides of the data line 104 [1] of the block Bk + 1 (the data line 104 [2] of the block Bk + 1 and the data line 104 [3] of the block Bk) ) Interval L1 + L3 is larger than the interval L1 + L2 between two data lines 104 adjacent to both sides of the data line 104 [2] of the block Bk + 1 (the data line [1] 104 and the data line 104 [3] in the block Bk + 1). The interval L1 between the data line 104 [2] and the data line 104 [1] selected before the selection of the data line 104 [2] is selected between the data line 104 [2] and the data line 104 [2]. It is larger than the interval L2 with the data line 104 [3] selected later. In the present embodiment, the data lines 104 positioned in the pixel array unit 100 are arranged at equal intervals L1.

以上のように、本実施形態においては、データ線104[1]と当該データ線104[1]から見てX方向の負側に隣接するデータ線104[3]との間隔L3が対比例に比べて大きいから、両者間の寄生容量Cxの値は対比例に比べて小さい。従って、第3期間T3の時点t2におけるデータ線104[3]の電位の変化(Vp→Vm)に連動したデータ線104[1]の電位の変化量△V3は対比例に比べて小さい。   As described above, in this embodiment, the distance L3 between the data line 104 [1] and the data line 104 [3] adjacent to the negative side in the X direction when viewed from the data line 104 [1] is proportional. Since the value is larger than the other, the value of the parasitic capacitance Cx between the two is smaller than the proportionality. Accordingly, the amount of change ΔV3 in the potential of the data line 104 [1] linked to the change in potential of the data line 104 [3] (Vp → Vm) at the time point t2 in the third period T3 is smaller than the proportionality.

また、本実施形態においては、データ線104[2]とデータ線104[3]との間隔L2が対比例に比べて小さいから、データ線104[2]とデータ線104[3]との間に付随する寄生容量Cyの値は対比例に比べて大きい。従って、第3期間T3の時点t2におけるデータ線104[3]の電位の変化(Vp→Vm)に連動したデータ線104[2]の電位の変化量△V2は対比例に比べて大きい。   In this embodiment, since the distance L2 between the data line 104 [2] and the data line 104 [3] is smaller than the proportionality, the distance between the data line 104 [2] and the data line 104 [3] The value of the parasitic capacitance Cy associated with is larger than the proportionality. Therefore, the change amount ΔV2 of the potential of the data line 104 [2] linked to the change of the potential of the data line 104 [3] (Vp → Vm) at the time point t2 in the third period T3 is larger than the proportionality.

すなわち、本実施形態によれば、時点t1と時点t2とにおけるデータ線104[1]の電位変化量の総和(=△V1+△V3)と、時点t2におけるデータ線104[2]の電位変化量(=△V2)との差を対比例に比べて小さくできる。従って、図5に示すように、データ線104[1]に対応する画素回路11の表示色である「R」の輝度特性と、データ線104[2]に対応する画素回路11の表示色である「G」の輝度特性とのばらつきを図6に示す対比例の態様に比べて抑制できる。すなわち、電気光学装置10の表示品質の低下を抑制できるという利点がある。   That is, according to the present embodiment, the total potential change amount (= ΔV1 + ΔV3) of the data line 104 [1] at time t1 and time t2 and the potential change amount of the data line 104 [2] at time t2. The difference from (= ΔV2) can be made smaller than the proportionality. Accordingly, as shown in FIG. 5, the luminance characteristic of “R”, which is the display color of the pixel circuit 11 corresponding to the data line 104 [1], and the display color of the pixel circuit 11 corresponding to the data line 104 [2]. The variation with the brightness characteristic of a certain “G” can be suppressed as compared with the comparative aspect shown in FIG. In other words, there is an advantage that deterioration in display quality of the electro-optical device 10 can be suppressed.

なお、本実施形態によれば、各画素回路11の表示色である「R」「G」「B」のうち「R」の輝度特性と「G」の輝度特性とのばらつきを抑制できるが、「B」の輝度特性と、「R」または「G」の輝度特性とはばらつく。しかしながら、「B」は「R」「G」と比べて比視感度が低いから、他の色との間で輝度特性がばらついても、そのばらつきは観察者によって知覚されにくい。このため、本実施形態のように、最も視感度が低い「B」以外の色について輝度特性のばらつきを抑制することが好ましい。   According to the present embodiment, it is possible to suppress variation between the luminance characteristics of “R” and “G” among the display colors “R”, “G”, and “B” that are display colors of the pixel circuits 11. The luminance characteristic of “B” and the luminance characteristic of “R” or “G” vary. However, since “B” has a lower relative visibility than “R” and “G”, even if the luminance characteristics vary with other colors, the variation is hardly perceived by the observer. For this reason, as in this embodiment, it is preferable to suppress variations in luminance characteristics for colors other than “B” having the lowest visibility.

容量調整領域A内に例えば静電保護回路や検査回路などが設けられると、各データ線104の間隔が小さくなる場合がある。この場合、容量調整領域A内に位置する各データ線104間の寄生容量の値も大きくなるから、各画素回路11の表示色である「R」「G」「B」間の輝度特性のばらつきが特に深刻になる。このような事情を考慮すると、各表示色の輝度特性のばらつきを抑制できる本実施形態の構成は、容量調整領域A内に例えば静電保護回路や検査回路などが設けられて各データ線104の間隔が小さくなる場合に特に有効である。   If, for example, an electrostatic protection circuit or an inspection circuit is provided in the capacity adjustment region A, the interval between the data lines 104 may be reduced. In this case, since the value of the parasitic capacitance between the data lines 104 located in the capacitance adjustment region A also increases, variation in luminance characteristics between the display colors “R”, “G”, and “B” of the pixel circuits 11. Will be particularly serious. In consideration of such circumstances, the configuration of the present embodiment that can suppress the variation in the luminance characteristics of each display color is provided with, for example, an electrostatic protection circuit, an inspection circuit, and the like in the capacitance adjustment area A. This is particularly effective when the interval is small.

また、データ線駆動回路30をICチップで構成した場合、各データ線104はデータ線駆動回路30に向けて集約するようにY方向に延びるから、容量調整領域Aに位置する各データ線104の間隔が画素アレイ部100に位置する各データ線104間の間隔に比べて小さい場合がある。この場合、容量調整領域Aに位置する各データ線104の寄生容量の値が大きくなるから、各表示色の輝度特性のばらつきが特に深刻になる。このような場合においても、本実施形態の構成は有効である。   Further, when the data line driving circuit 30 is configured by an IC chip, the data lines 104 extend in the Y direction so as to be aggregated toward the data line driving circuit 30, so that the data lines 104 positioned in the capacity adjustment region A The interval may be smaller than the interval between the data lines 104 located in the pixel array unit 100. In this case, since the value of the parasitic capacitance of each data line 104 located in the capacitance adjustment area A becomes large, the variation in luminance characteristics of each display color becomes particularly serious. Even in such a case, the configuration of the present embodiment is effective.

各表示色の輝度特性のばらつきを抑制する方法としては、容量調整領域Aにおいて各データ線104の間隔を調整する代わりに、指定階調とデータ線104に出力される階調信号dとの関係を表示色ごとに補正する補正回路を設ける態様も考えられるが、本実施形態の構成によれば、そのような補正回路を設ける必要が無いからデータ処理量を軽減できるとともに構成が簡素化されるという利点がある。   As a method of suppressing the variation in luminance characteristics of each display color, instead of adjusting the interval between the data lines 104 in the capacity adjustment region A, the relationship between the designated gradation and the gradation signal d output to the data line 104 However, according to the configuration of this embodiment, since it is not necessary to provide such a correction circuit, the data processing amount can be reduced and the configuration is simplified. There is an advantage.

<B:第2実施形態>
図7は、本発明の第2実施形態に係る電気光学装置10の構成を示すブロック図である。本実施形態においては、各ブロックBの第1列目のデータ線104[1]に対応する各画素回路11の表示色および第2列目のデータ線104[2]に対応する各画素回路11の表示色は「R」であり、第3列目のデータ線104[3]に対応する各画素回路11の表示色は「G」である点が第1実施形態と異なる。その他の構成は第1実施形態の構成と同じ(例えば容量調整領域A内の各データ線104の間隔は上述の第1実施形態と同じ)であるから、重複する部分については説明を省略する。
<B: Second Embodiment>
FIG. 7 is a block diagram illustrating the configuration of the electro-optical device 10 according to the second embodiment of the invention. In the present embodiment, the display color of each pixel circuit 11 corresponding to the first data line 104 [1] of each block B and each pixel circuit 11 corresponding to the second data line 104 [2]. Is different from the first embodiment in that the display color of each pixel circuit 11 corresponding to the data line 104 [3] in the third column is “G”. The other configuration is the same as that of the first embodiment (for example, the interval between the data lines 104 in the capacity adjustment region A is the same as that of the first embodiment), and thus the description of the overlapping portions is omitted.

図8に示すように、画素(表示単位)Cは、「R」を表示色とする2個の画素回路11と「G」を表示色とする1個の画素回路11とで構成される。ひとつの画素Cは、「R」および「G」の各々の単独の色、または、「R」と「G」との混合に相当する色を表示する。「R」に関しては、ひとつの画素C内の2個の画素回路11の階調が個別に制御(一種の面積制御)される。したがって、ひとつの画素Cに「R」の画素回路11を1個だけ設けた構成と比較して「R」に関する階調の変化幅が広く確保される。   As shown in FIG. 8, the pixel (display unit) C is composed of two pixel circuits 11 having “R” as a display color and one pixel circuit 11 having “G” as a display color. One pixel C displays a single color of “R” and “G” or a color corresponding to a mixture of “R” and “G”. With respect to “R”, the gradation of the two pixel circuits 11 in one pixel C is individually controlled (a kind of area control). Therefore, compared to a configuration in which only one “R” pixel circuit 11 is provided in one pixel C, a wide change range of gradation regarding “R” is ensured.

ここで、同じ表示色間の輝度特性のばらつきは、異なる表示色間の輝度特性のばらつきよりも観察者に知覚され易いため、同じ表示色間の輝度特性のばらつきは、異なる表示色間の輝度特性のばらつきよりも小さいことが望ましい。本実施形態によれば、データ線104[1]に対応する画素回路11によって表示される「R」の輝度特性と第2データ線104に対応する画素回路11によって表示される「R」の輝度特性とのばらつきを、「R」と「G」との輝度特性のばらつきよりも小さくできるから、電気光学装置10の表示品質の低下を抑制できるという利点がある。   Here, since the variation in the luminance characteristics between the same display colors is more easily perceived by the observer than the variation in the luminance characteristics between the different display colors, the variation in the luminance characteristics between the same display colors is the luminance between the different display colors. It is desirable that it be smaller than the variation in characteristics. According to the present embodiment, the luminance characteristic of “R” displayed by the pixel circuit 11 corresponding to the data line 104 [1] and the luminance characteristic of “R” displayed by the pixel circuit 11 corresponding to the second data line 104. Since the variation in characteristics can be made smaller than the variation in luminance characteristics between “R” and “G”, there is an advantage that it is possible to suppress a decrease in display quality of the electro-optical device 10.

<C:第3実施形態>
図8は、本発明の第3実施形態に係る電気光学装置10のうちデータ線104の駆動に関する部分の構成を示す回路図である。図8に示すように、本実施形態においては、複数のデータ線104は、相隣接する6本(104[1],104[2],104[3],104[4],104[5],104[6])を単位としてn個のブロックB(B1,B2,・・・Bn)に区分される。各ブロックBに含まれる6本のデータ線104のうち第1列目のデータ線104[1]および第4列目のデータ線104[4]の各々に対応する画素回路11の表示色は「R」である。また、第2列目のデータ線104[2]および第5列目のデータ線104[5]の各々に対応する画素回路11の表示色は「G」である。さらに、第3列目のデータ線104[3]および第6列目のデータ線104[6]の各々に対応する画素回路11の表示色は「B」である。
<C: Third Embodiment>
FIG. 8 is a circuit diagram showing a configuration of a portion related to driving of the data line 104 in the electro-optical device 10 according to the third embodiment of the present invention. As shown in FIG. 8, in the present embodiment, the plurality of data lines 104 include six adjacent lines (104 [1], 104 [2], 104 [3], 104 [4], 104 [5]. , 104 [6]) are divided into n blocks B (B1, B2,... Bn). Of the six data lines 104 included in each block B, the display color of the pixel circuit 11 corresponding to each of the data line 104 [1] in the first column and the data line 104 [4] in the fourth column is “ R ". The display color of the pixel circuit 11 corresponding to each of the data line 104 [2] in the second column and the data line 104 [5] in the fifth column is “G”. Further, the display color of the pixel circuit 11 corresponding to each of the data line 104 [3] in the third column and the data line 104 [6] in the sixth column is “B”.

図8においては、ブロックBkに対応する第k段目の選択部50が例示されている。第k段目の選択部50における6個のスイッチング素子51の各々は、第k段目の画像信号線106とデータ線106との間に介在して両者の電気的な接続を制御する。各ブロックBの第i段目(i=1〜6)のスイッチング素子51はサンプリング信号Siで制御される。例えば第1段目のスイッチング素子51はサンプリング信号線41aに供給されるサンプリング信号S1で制御され、第2段目のスイッチング素子51はサンプリング信号線41bに供給されるサンプリング信号S2で制御されるという具合である。   FIG. 8 illustrates the k-th selection unit 50 corresponding to the block Bk. Each of the six switching elements 51 in the selection unit 50 in the k-th stage is interposed between the image signal line 106 and the data line 106 in the k-th stage and controls the electrical connection between them. The switching element 51 at the i-th stage (i = 1 to 6) of each block B is controlled by the sampling signal Si. For example, the first stage switching element 51 is controlled by the sampling signal S1 supplied to the sampling signal line 41a, and the second stage switching element 51 is controlled by the sampling signal S2 supplied to the sampling signal line 41b. Condition.

図9は、電気光学装置10の動作を示すタイミングチャートである。図9に示すように、一の走査線102が選択される水平走査期間Hは、プリチャージ期間Tpと、第1期間T1〜第6期間T6とを有する。   FIG. 9 is a timing chart showing the operation of the electro-optical device 10. As shown in FIG. 9, the horizontal scanning period H in which one scanning line 102 is selected has a precharge period Tp and a first period T1 to a sixth period T6.

図9に示すように、プリチャージ期間Tpにおいて、サンプリング信号S1ないしS6は一斉にハイレベルに遷移し、総てのデータ線104に対してプリチャージ電位Vpが一斉に供給される。上述の各実施形態と同様、プリチャージ電位Vpは中間階調に対応する電位である。   As shown in FIG. 9, during the precharge period Tp, the sampling signals S1 to S6 are simultaneously shifted to the high level, and the precharge potential Vp is supplied to all the data lines 104 all at once. As in the above-described embodiments, the precharge potential Vp is a potential corresponding to the intermediate gradation.

第1実施形態と同様に、各ブロックBのデータ線104[i]には、サンプリング信号Siがアクティブレベルに維持される期間にて画像信号線106に供給されている階調信号dが供給される。図9に示すように、サンプリング信号S1〜S6は、期間T1〜T6においてS1→S4→S2→S5→S3→S6の順番で順次にアクティブレベルに設定される。従って、n個のブロックBの各々における6本のデータ線104[1]〜104[6]には、104[1]→104[4]→104[2]→104[5]→104[3]→104[6]の順番で時分割に階調信号dの電位(VR,VR’,VG,VG’,VB,VB’)が供給される。例えば図9においては、第1期間T1にてデータ線104[1]に電位VRが供給され、第2期間T2にてデータ線104[4]に電位VR’が供給され、第3期間T3にてデータ線104[2]に電位VGが供給されるという具合である。一方、第1実施形態と同様に、サンプリング信号Siは、プリチャージ期間Tpおよび当該サンプリング信号Siがハイレベルに遷移する期間T(T1〜T6の何れか)以外の期間においてローレベルを維持するから、当該期間においてデータ線104[i]は電気的にフローティング状態である。例えばデータ線104[1]はプリチャージ期間Tpおよび第1期間T1以外の期間において電気的にフローティング状態であり、データ線104[2]はプリチャージ期間Tpおよび第3期間T3以外の期間において電気的にフローティング状態であり、データ線104 [3]はプリチャージ期間Tpおよび第5期間T5以外の期間において電気的にフローティング状態であるという具合である。   As in the first embodiment, the gradation signal d supplied to the image signal line 106 is supplied to the data line 104 [i] of each block B during the period in which the sampling signal Si is maintained at the active level. The As shown in FIG. 9, the sampling signals S1 to S6 are sequentially set to the active level in the order of S1, S4, S2, S5, S3, and S6 in the periods T1 to T6. Accordingly, the six data lines 104 [1] to 104 [6] in each of the n blocks B have 104 [1] → 104 [4] → 104 [2] → 104 [5] → 104 [3]. ] → 104 [6], the potentials (VR, VR ′, VG, VG ′, VB, VB ′) of the gradation signal d are supplied in a time division manner. For example, in FIG. 9, the potential VR is supplied to the data line 104 [1] in the first period T1, the potential VR ′ is supplied to the data line 104 [4] in the second period T2, and in the third period T3. Thus, the potential VG is supplied to the data line 104 [2]. On the other hand, as in the first embodiment, the sampling signal Si maintains the low level in a period other than the precharge period Tp and the period T (any one of T1 to T6) in which the sampling signal Si transitions to the high level. In this period, the data line 104 [i] is in an electrically floating state. For example, the data line 104 [1] is in an electrically floating state in a period other than the precharge period Tp and the first period T1, and the data line 104 [2] is electrically in a period other than the precharge period Tp and the third period T3. In other words, the data line 104 [3] is in an electrically floating state in a period other than the precharge period Tp and the fifth period T5.

ここで、隣接するデータ線104間には寄生容量が付随するから、図8において、ブロックBkのデータ線104[1]は、ブロックBkのデータ線104[2]と容量的に結合するとともに、ブロックBkから見てX方向の負側に隣接するブロックBk−1(図示省略)の第6列目のデータ線104[6]と容量的に結合する。また、ブロックBkのデータ線104[2]はブロックBkのデータ線104[1]および104[3]と容量的に結合する。   Here, since a parasitic capacitance is attached between the adjacent data lines 104, in FIG. 8, the data line 104 [1] of the block Bk is capacitively coupled to the data line 104 [2] of the block Bk. This is capacitively coupled to the data line 104 [6] in the sixth column of the block Bk-1 (not shown) adjacent to the negative side in the X direction when viewed from the block Bk. The data line 104 [2] of the block Bk is capacitively coupled to the data lines 104 [1] and 104 [3] of the block Bk.

また、ブロックBkのデータ線104[4]はブロックBkのデータ線104[3]およびデータ線104[5]と容量的に結合する。さらに、ブロックBkのデータ線104[5]はブロックBkのデータ線104[4]およびデータ線104[6]と容量的に結合する。   The data line 104 [4] of the block Bk is capacitively coupled to the data line 104 [3] and the data line 104 [5] of the block Bk. Further, the data line 104 [5] of the block Bk is capacitively coupled to the data line 104 [4] and the data line 104 [6] of the block Bk.

いま、第1期間T1にてデータ線104[1]に供給される電位VRおよび第2期間T2にてデータ線104[4]に供給される電位VR’を中間階調に対応する電位Vg(=Vp)とし、第3期間T3にてデータ線104[2]に供給される電位VGおよび第4期間T4にてデータ線104[5]に供給される電位VG’を黒色の階調に対応する電位Vmとし、第5期間T5にてデータ線104[3]に供給される電位VBおよび第6期間T6にてデータ線104[6]に供給される電位VB’を電位Vmとする場合を考える。   Now, the potential VR supplied to the data line 104 [1] in the first period T1 and the potential VR ′ supplied to the data line 104 [4] in the second period T2 are set to the potential Vg ( = Vp), and the potential VG supplied to the data line 104 [2] in the third period T3 and the potential VG 'supplied to the data line 104 [5] in the fourth period T4 correspond to the black gradation. And the potential VB supplied to the data line 104 [3] in the fifth period T5 and the potential VB ′ supplied to the data line 104 [6] in the sixth period T6 are set to the potential Vm. Think.

各データ線104は、自身に階調信号dが供給される期間T(T1〜T6)以外において電気的にフローティング状態であるから、期間Tにてデータ線104[i]に供給および保持されたデータ電位は、データ線104[i]に隣接する他のデータ線104に階調信号dが供給される時点において、両データ線104間の寄生容量に起因して変動する。   Since each data line 104 is in an electrically floating state other than the period T (T1 to T6) in which the gradation signal d is supplied to itself, it is supplied and held in the data line 104 [i] in the period T. The data potential fluctuates due to the parasitic capacitance between the data lines 104 at the time when the gradation signal d is supplied to another data line 104 adjacent to the data line 104 [i].

例えば図9に示すように、データ線104[2]に電位Vm(VG)が供給される時点t3では、第1期間T1にてデータ線104[1]に保持された電位Vgが、データ線104 [2]の電位の変化量(Vp→Vm)に応じた変化量△V11だけ変動する。同様に、データ線104[5]の電位が変化(Vp→Vm)する時点t4においては、データ線104[4]の電位が第2期間T2にて設定された電位Vgから△V12だけ変動する。また、データ線104[3]の電位が変化(Vp→Vm)する時点t5においては、データ線104 [2]の電位が第3期間T3にて設定された電位Vmから△V13だけ変動するとともにデータ線104[4]の電位が直前の電位Vg−△12から△14だけ変動する。さらに、ブロックBkのデータ線104[6]の電位が変化(Vp→Vm)する時点t6においては、データ線104[5]の電位が第4期間T4にて設定された電位Vmから△V15だけ変動するとともにブロックBk+1のデータ線104[1]の電位が直前の電位Vg−△V11から△V16だけ変動する。   For example, as shown in FIG. 9, at the time t3 when the potential Vm (VG) is supplied to the data line 104 [2], the potential Vg held in the data line 104 [1] in the first period T1 is changed to the data line 104 [2]. 104 [2] fluctuates by a change amount ΔV11 corresponding to the change amount of the potential (Vp → Vm). Similarly, at time t4 when the potential of the data line 104 [5] changes (Vp → Vm), the potential of the data line 104 [4] varies by ΔV12 from the potential Vg set in the second period T2. . Further, at the time t5 when the potential of the data line 104 [3] changes (Vp → Vm), the potential of the data line 104 [2] varies by ΔV13 from the potential Vm set in the third period T3. The potential of the data line 104 [4] varies by Δ14 from the immediately preceding potential Vg−Δ12. Further, at time t6 when the potential of the data line 104 [6] of the block Bk changes (Vp → Vm), the potential of the data line 104 [5] is ΔV15 from the potential Vm set in the fourth period T4. At the same time, the potential of the data line 104 [1] of the block Bk + 1 changes from the previous potential Vg−ΔV11 by ΔV16.

以上のように、階調信号dに応じて設定された電位がその設定後に他のデータ線104の電位の変化の影響で変動する回数は、データ線104[1]およびデータ線104[4]については2回であるのに対し、データ線104[2]およびデータ線104[5]については1回である。   As described above, the number of times that the potential set according to the gradation signal d fluctuates due to the change in potential of the other data line 104 after the setting is determined is the data line 104 [1] and the data line 104 [4]. Is twice, while the data line 104 [2] and the data line 104 [5] are once.

これにより、データ線104[1]およびデータ線104[4]の各々に対応する画素回路11の表示色である「R」の輝度特性と、データ線104[2]およびデータ線104[5]の各々に対応する画素回路11の表示色である「G」の輝度特性と、データ線104[3]およびデータ線104[6]の各々に対応する画素回路11の表示色である「B」の輝度特性との間にばらつきが生じてしまうという問題が起こる。各表示色の輝度特性のばらつきを抑制するために、本実施形態においても、容量調整領域A内において各データ線104間の間隔が調整されている。以下、具体的な内容について説明する。   Accordingly, the luminance characteristic of “R”, which is the display color of the pixel circuit 11 corresponding to each of the data line 104 [1] and the data line 104 [4], the data line 104 [2], and the data line 104 [5]. Luminance characteristic of “G”, which is the display color of the pixel circuit 11 corresponding to each of the data lines 104, and “B”, which is the display color of the pixel circuit 11 corresponding to each of the data lines 104 [3] and 104 [6]. There arises a problem that variation occurs between the luminance characteristics of the two. In this embodiment, the interval between the data lines 104 is adjusted in the capacity adjustment region A in order to suppress variations in the luminance characteristics of the display colors. Hereinafter, specific contents will be described.

本実施形態においては、図10に示すように、各ブロックBにおいて、データ線104 [1]とデータ線104[2]とは間隔L1をあけて隣接するとともにデータ線104[4]とデータ線104[5]とは間隔L1をあけて隣接する。また、データ線104[2]とデータ線104[3]とは間隔L2をあけて隣接するとともにデータ線104[5]とデータ線104[6]とは間隔L2をあけて隣接する。   In this embodiment, as shown in FIG. 10, in each block B, the data line 104 [1] and the data line 104 [2] are adjacent to each other with an interval L1, and the data line 104 [4] and the data line It is adjacent to 104 [5] with an interval L1. The data line 104 [2] and the data line 104 [3] are adjacent to each other with an interval L2, and the data line 104 [5] and the data line 104 [6] are adjacent to each other with an interval L2.

また、図10に示すように、ブロックBk+1におけるデータ線104[1]と、ブロックBkにおけるデータ線104[6]との間隔L3は、ブロックBkにおけるデータ線104[5]とデータ線104[6]との間隔L2よりも大きい。さらに、ブロックBkにおけるデータ線104[3]とデータ線104[4]との間隔L3は、ブロックBkにおけるデータ線104[2]とデータ線104[3]との間隔L2よりも大きい。間隔L1、L2、L3の間にはL2+L3=2L1の関係が成り立つ。つまり、図11に示すように、各データ線104が等間隔L1で配列される対比例の各ブロックBにおけるデータ線104[3]およびデータ線104[6]の位置を距離△L(L1−△L=L2,L1+△L=L3)だけX方向の負側にずらしたものが図10の態様になる。これらの関係は他のブロックBにおいても同様である。   Further, as shown in FIG. 10, the interval L3 between the data line 104 [1] in the block Bk + 1 and the data line 104 [6] in the block Bk is the data line 104 [5] and data line 104 [6] in the block Bk. ] Is larger than the interval L2. Further, the interval L3 between the data line 104 [3] and the data line 104 [4] in the block Bk is larger than the interval L2 between the data line 104 [2] and the data line 104 [3] in the block Bk. A relationship of L2 + L3 = 2L1 is established between the intervals L1, L2, and L3. That is, as shown in FIG. 11, the positions of the data lines 104 [3] and 104 [6] in the respective proportional blocks B in which the data lines 104 are arranged at equal intervals L1 are represented by a distance ΔL (L1- 10 shifted to the negative side in the X direction by ΔL = L2, L1 + ΔL = L3) is the aspect of FIG. These relationships are the same in the other blocks B.

別の見方をすれば、図10において、ブロックBk+1のデータ線104[1]の両側に隣接する2本のデータ線(ブロックBk+1のデータ線104[2]およびブロックBkのデータ線104[6])の間隔L1+L3は、ブロックBk+1のデータ線104[2]の両側に隣接する2本のデータ線104(ブロックBk+1におけるデータ線[1]104およびデータ線104[3])の間隔L1+L2よりも大きく、ブロックBk+1におけるデータ線104[2]と当該データ線104[2]の選択前に選択されるブロックBk+1のデータ線104[1]との間隔L1は、ブロックBk+1のデータ線104[2]と当該データ線104[2]の選択後に選択されるブロックBk+1のデータ線104[3]との間隔L2よりも大きい。   From another point of view, in FIG. 10, two data lines adjacent to both sides of the data line 104 [1] of the block Bk + 1 (the data line 104 [2] of the block Bk + 1 and the data line 104 [6] of the block Bk) ) Interval L1 + L3 is larger than the interval L1 + L2 between two data lines 104 adjacent to both sides of the data line 104 [2] of the block Bk + 1 (the data line [1] 104 and the data line 104 [3] in the block Bk + 1). The interval L1 between the data line 104 [2] in the block Bk + 1 and the data line 104 [1] of the block Bk + 1 selected before the selection of the data line 104 [2] is the same as the data line 104 [2] of the block Bk + 1. It is larger than the interval L2 between the data line 104 [3] of the block Bk + 1 selected after the selection of the data line 104 [2].

また、データ線104[4]の両側に隣接する2本のデータ線(データ線104[3]およびデータ線104[5])の間隔L1+L3は、データ線104[5]の両側に隣接する2本のデータ線104(データ線104[4]およびデータ線104[6])の間隔L1+L2よりも大きく、データ線104[5]と当該データ線104[5]の選択前に選択されるデータ線104[4]との間隔L1は、データ線104[5]と当該データ線104[5]の選択後に選択されるデータ線104[6]との間隔L2よりも大きい。   The interval L1 + L3 between two data lines adjacent to both sides of the data line 104 [4] (data line 104 [3] and data line 104 [5]) is 2 adjacent to both sides of the data line 104 [5]. Data line 104 (data line 104 [4] and data line 104 [6]) is larger than the interval L1 + L2, and is selected before the data line 104 [5] and the data line 104 [5] are selected. An interval L1 between the data line 104 [4] and the data line 104 [6] selected after the data line 104 [5] is selected is larger than an interval L2 between the data line 104 [5] and the data line 104 [5].

以上のように、本実施形態においては、データ線104[1]と当該データ線104[1]から見てX方向の負側に隣接するデータ線104[6]との間隔L3が対比例に比べて大きいから、両者間の寄生容量Cxの値は対比例に比べて小さい。従って、第6期間T6の時点t6におけるデータ線104[6]の電位の変化(Vp→Vm)に連動したデータ線104[1]の電位の変化量△V16は対比例に比べて小さい。同様に、データ線104[4]と当該データ線104[4]に隣接するデータ線104[3]との間隔L3も対比例に比べて大きいから、第5期間T5の時点t5におけるデータ線104[3]の電位の変化(Vp→Vm)に連動したデータ線104[4]の電位の変化量△V14は対比例に比べて小さい。   As described above, in the present embodiment, the interval L3 between the data line 104 [1] and the data line 104 [6] adjacent to the negative side in the X direction when viewed from the data line 104 [1] is proportional. Since the value is larger than the other, the value of the parasitic capacitance Cx between the two is smaller than the proportionality. Therefore, the change amount ΔV16 of the potential of the data line 104 [1] linked to the change of the potential of the data line 104 [6] (Vp → Vm) at the time point t6 in the sixth period T6 is smaller than the proportionality. Similarly, since the distance L3 between the data line 104 [4] and the data line 104 [3] adjacent to the data line 104 [4] is also larger than the proportionality, the data line 104 at the time point t5 in the fifth period T5. The amount of change ΔV14 in the potential of the data line 104 [4] linked to the change in potential [3] (Vp → Vm) is smaller than the proportionality.

また、本実施形態においては、データ線104[2]とデータ線104[3]との間隔L2が対比例に比べて小さいから、データ線104[2]とデータ線104[3]との間に付随する寄生容量Cyの値は対比例に比べて大きい。従って、第5期間T5の時点t5におけるデータ線104[3]の電位の変化に連動したデータ線104[2]の電位の変化量△V13は対比例に比べて大きい。同様に、データ線104[5]とデータ線104[6]との間隔L2も対比例に比べて小さいから、第6期間T6の時点t6におけるデータ線104[6]の電位の変化に連動したデータ線104[5]の電位の変化量△V15は対比例に比べて大きい。   In this embodiment, since the distance L2 between the data line 104 [2] and the data line 104 [3] is smaller than the proportionality, the distance between the data line 104 [2] and the data line 104 [3] The value of the parasitic capacitance Cy associated with is larger than the proportionality. Therefore, the amount of change ΔV13 in the potential of the data line 104 [2] in conjunction with the change in the potential of the data line 104 [3] at the time point t5 in the fifth period T5 is larger than the proportionality. Similarly, since the interval L2 between the data line 104 [5] and the data line 104 [6] is also smaller than the proportionality, it is linked with the change in the potential of the data line 104 [6] at the time point t6 in the sixth period T6. The amount of change ΔV15 in the potential of the data line 104 [5] is larger than the proportionality.

すなわち、本実施形態によれば、データ線104の電位が2回にわたって変動するデータ線104[1]の電位変化量の総和(=△V11+△V16)またはデータ線104[4]の電位変化量の総和(=△12+△14)と、データ線104の電位が1回だけ変動するデータ線104[2]の電位変化量(=△V13)またはデータ線104[5]の電位変化量(=△15)との差を対比例に比べて小さくできる。従って、データ線104[1]およびデータ線104[4]の各々に対応する画素回路11の表示色である「R」の輝度特性と、データ線104[2]およびデータ線104[5]の各々に対応する画素回路11の表示色である「G」の輝度特性とのばらつきを対比例に比べて抑制できる。   That is, according to the present embodiment, the total potential change amount (= ΔV11 + ΔV16) of the data line 104 [1] in which the potential of the data line 104 fluctuates twice or the potential change amount of the data line 104 [4]. Of the data line 104 [2] in which the potential of the data line 104 changes only once (= ΔV13) or the potential change amount of the data line 104 [5] (= The difference from Δ15) can be made smaller than the proportionality. Therefore, the luminance characteristic of “R”, which is the display color of the pixel circuit 11 corresponding to each of the data line 104 [1] and the data line 104 [4], and the data line 104 [2] and the data line 104 [5]. Variations in luminance characteristics of “G”, which is the display color of the pixel circuit 11 corresponding to each, can be suppressed as compared with the proportionality.

<D:変形例>
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
<D: Modification>
The present invention is not limited to the above-described embodiments, and for example, the following modifications are possible. Also, two or more of the modifications shown below can be combined.

(1)変形例1
上述の各実施形態においては、3本のデータ線104ごとにブロックBに区分される態様や6本のデータ線104ごとにブロックBに区分される態様が例示されているが、ブロックBに属するデータ線104の本数は任意である。また、各ブロックBに属するデータ線104の選択の順番も任意である。
(1) Modification 1
In each of the above-described embodiments, a mode in which the data lines 104 are divided into blocks B and a mode in which the data lines 104 are divided into blocks B are exemplified. The number of data lines 104 is arbitrary. The order of selecting the data lines 104 belonging to each block B is also arbitrary.

要するに、本発明に係る電気光学装置10は、データ電位が2回にわたって変動する第1データ線104(例えば図3に示すブロックBk+1のデータ線104[1])と、データ電位が1回だけ変動する第2データ線104(例えば図3に示すブロックBkのデータ線104[2])と、第1データ線104と第2データ線104との間に配置されて双方のデータ線104に隣接するとともに第2データ線104の選択後に選択される第3データ線104(例えば図3に示すブロックBkのデータ線104[3])とを含み、容量調整領域A内において、第1データ線104と第3データ線104との間隔(例えば図3に示すL3)は、第2データ線104と第3データ線104との間隔(例えば図3に示すL2)よりも大きい態様であればよい。   In short, the electro-optical device 10 according to the present invention includes the first data line 104 (for example, the data line 104 [1] of the block Bk + 1 shown in FIG. 3) in which the data potential varies twice, and the data potential varies only once. The second data line 104 (for example, the data line 104 [2] of the block Bk shown in FIG. 3) is disposed between the first data line 104 and the second data line 104 and is adjacent to both the data lines 104. And the third data line 104 selected after the selection of the second data line 104 (for example, the data line 104 [3] of the block Bk shown in FIG. 3), and in the capacity adjustment region A, The interval (for example, L3 shown in FIG. 3) with respect to the third data line 104 may be larger than the interval (for example, L2 shown in FIG. 3) between the second data line 104 and the third data line 104.

別の見方をすれば、本発明に係る電気光学装置10は、両側に隣接する2本のデータ線104の選択前に選択される第1データ線104(例えば図3に示すブロックBk+1のデータ線104[1])と、一方側に隣接するデータ線104の選択後であって他方側に隣接するデータ線104の選択前に選択される第2データ線(例えば図3に示すブロックBk+1のデータ線104[2])とを含み、容量調整領域A内において、第1データ線104の両側に隣接する2本のデータ線104の間隔(例えば図3に示すL1+L3)は、第2データ線104の両側に隣接する2本のデータ線104の間隔(例えば図3に示すL1+L2)よりも大きく、第2データ線104と当該第2データ線104に一方側にて隣接するデータ線104(例えば図3に示すブロックBk+1のデータ線104[1])との間隔(例えば図3に示すL1)は、第2データ線104と当該第2データ線104の他方側にて隣接するデータ線104(例えば図3に示すブロックBk+1のデータ線104[3])との間隔(例えば図3に示すL2)よりも大きい態様であればよい。   From another point of view, the electro-optical device 10 according to the present invention includes the first data line 104 (for example, the data line of the block Bk + 1 shown in FIG. 3) selected before the selection of the two data lines 104 adjacent to both sides. 104 [1]) and the second data line (for example, data of block Bk + 1 shown in FIG. 3) selected after the selection of the data line 104 adjacent to one side and before the selection of the data line 104 adjacent to the other side. The interval between two data lines 104 adjacent to both sides of the first data line 104 in the capacitance adjustment region A (for example, L1 + L3 shown in FIG. 3) is the second data line 104. Is larger than the interval between two data lines 104 adjacent to both sides of the data line (for example, L1 + L2 shown in FIG. 3), and adjacent to the second data line 104 and the second data line 104 on one side (for example, FIG. 3 The data line 104 (for example, L1 shown in FIG. 3) between the block Bk + 1 and the data line 104 adjacent to the other side of the second data line 104 (for example, FIG. As long as it is larger than the interval (for example, L2 shown in FIG. 3) with the data line 104 [3]) of the block Bk + 1 shown in FIG.

(2)変形例2
上述の各実施形態においては、画素アレイ部100とデータ線駆動回路30との間の領域Aにおいて各データ線104間の間隔を調整する態様が例示されているが、これに限らず、例えば画素アレイ部100を挟んでデータ線駆動回路30とは反対側の領域において各データ線104間の間隔を調整する態様とすることもできる。この態様は、画素アレイ部100を挟んでデータ線駆動回路30とは反対側の領域内に静電保護回路や検査回路などが設けられて各データ線104の間隔が小さくなる場合に特に有効である。
(2) Modification 2
In each of the above-described embodiments, the mode in which the interval between the data lines 104 is adjusted in the region A between the pixel array unit 100 and the data line driving circuit 30 is illustrated. The space between the data lines 104 may be adjusted in a region opposite to the data line driving circuit 30 with the array unit 100 interposed therebetween. This aspect is particularly effective when an electrostatic protection circuit, an inspection circuit, or the like is provided in a region on the opposite side of the data line driving circuit 30 with the pixel array unit 100 interposed therebetween so that the interval between the data lines 104 is reduced. is there.

また、各データ線104に抵抗が付随する場合には、データ線104のうちデータ線駆動回路30から離間した位置ほど階調信号dの波形が鈍る(電位が低下する)。以上のように各データ線104の電位の降下を想定する場合、鈍化後の階調信号dの電位変動に起因したデータ線104の電位の変動を抑制するよりも、鈍化前の階調信号dの電位変動に起因したデータ線104の電位の変動を抑制する方が、データ線104毎の階調特性のバラツキを抑制するという観点からすると効果的である。以上の観点からすると、画素アレイ部100を挟んでデータ線駆動回路30とは反対側の領域において各データ線104間の間隔を調整する態様よりも、図1に示す容量調整領域Aにおいて各データ線104間の間隔を調整する態様の方が好適であると言える。   Further, when a resistance is associated with each data line 104, the waveform of the gradation signal d becomes duller (potential decreases) as the position of the data line 104 is farther from the data line driving circuit 30. As described above, when the potential drop of each data line 104 is assumed, the gradation signal d before the dulling is suppressed rather than the fluctuation of the potential of the data line 104 due to the fluctuation in the potential of the gradation signal d after the dulling. From the viewpoint of suppressing variation in gradation characteristics for each data line 104, it is more effective to suppress the fluctuation in the potential of the data line 104 due to the potential fluctuation. From the above viewpoint, each data in the capacitance adjustment region A shown in FIG. 1 is more than in the mode in which the interval between the data lines 104 is adjusted in the region opposite to the data line driving circuit 30 across the pixel array unit 100. It can be said that the mode of adjusting the interval between the lines 104 is more preferable.

(3)変形例3
上述の各実施形態においては、電気光学素子の一例として、液晶素子を取り上げたが、これに限らず、例えば有機EL素子や無機発光ダイオードなどであってもよい。要は、印加される電気エネルギに応じた発光輝度で発光するのであれば、どのような素子であってもよい。
(3) Modification 3
In each of the above-described embodiments, a liquid crystal element is taken as an example of an electro-optical element. However, the present invention is not limited to this, and may be, for example, an organic EL element or an inorganic light emitting diode. In short, any element may be used as long as it emits light with light emission luminance corresponding to the applied electric energy.

<E:電子機器>
次に、本発明に係る電気光学装置10を利用した電子機器について説明する。図12は、以上に説明した何れかの形態に係る表示装置10を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、電気光学装置10と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
<E: Electronic equipment>
Next, an electronic apparatus using the electro-optical device 10 according to the present invention will be described. FIG. 12 is a perspective view showing the configuration of a mobile personal computer employing the display device 10 according to any one of the embodiments described above. The personal computer 2000 includes the electro-optical device 10 and a main body 2010. The main body 2010 is provided with a power switch 2001 and a keyboard 2002.

図13に、本発明に係る電気光学装置10を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置10を備える。スクロールボタン3002を操作することによって、電気光学装置(表示装置)10に表示される画面がスクロールされる。   FIG. 13 shows a configuration of a mobile phone to which the electro-optical device 10 according to the present invention is applied. The cellular phone 3000 includes a plurality of operation buttons 3001, scroll buttons 3002, and the display device 10. By operating the scroll button 3002, the screen displayed on the electro-optical device (display device) 10 is scrolled.

図14に、本発明に係る電気光学装置10を適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置10を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置(表示装置)10に表示される。   FIG. 14 shows a configuration of a personal digital assistant (PDA) to which the electro-optical device 10 according to the present invention is applied. The information portable terminal 4000 includes a plurality of operation buttons 4001, a power switch 4002, and the display device 10. When the power switch 4002 is operated, various types of information such as an address book and a schedule book are displayed on the electro-optical device (display device) 10.

なお、本発明に係る電気光学装置が適用される電子機器としては、図12から図14に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される。   The electronic apparatus to which the electro-optical device according to the present invention is applied includes those shown in FIGS. 12 to 14, a digital still camera, a television, a video camera, a car navigation device, a pager, an electronic notebook, electronic paper, Examples include calculators, word processors, workstations, videophones, POS terminals, printers, scanners, copiers, video players, devices equipped with touch panels, and the like. The use of the electro-optical device according to the invention is not limited to image display. For example, in an image forming apparatus such as an optical writing type printer or an electronic copying machine, a writing head that exposes a photosensitive member according to an image to be formed on a recording material such as paper is used. However, the electro-optical device of the present invention is used.

10……電気光学装置、30……データ線駆動回路、41……サンプリング信号線、50……選択部、51……スイッチング素子、100……画素アレイ部、104……データ線、106……画像信号線、A……容量調整領域、B……ブロック、d……階調信号、s……サンプリング信号、Tp……プリチャージ期間、T……期間。   DESCRIPTION OF SYMBOLS 10 ... Electro-optical device, 30 ... Data line drive circuit, 41 ... Sampling signal line, 50 ... Selection part, 51 ... Switching element, 100 ... Pixel array part, 104 ... Data line, 106 ... Image signal line, A ... capacity adjustment region, B ... block, d ... gradation signal, s ... sampling signal, Tp ... precharge period, T ... period.

以上の課題を解決するために、本発明に係る電気光学装置は、第1のデータ線と、前記第1のデータ線に隣り合う第2のデータ線と、前記第2のデータ線に隣り合う第3のデータ線と、前記第1のデータ線と走査線との交差に対応して配置される第1の画素回路と、前記第2のデータ線と前記走査線との交差に対応して配置される第2の画素回路と、前記第3のデータ線と前記走査線との交差に対応して配置される第3の画素回路と、前記第1、前記第2及び前記第3のデータ線と画像信号線との間を順番に接続するデータ線駆動回路と、を備え、前記第1、前記第2及び前記第3の画素回路が配置される表示領域と、前記データ線駆動回路との間において、前記第1のデータ線と前記第2のデータ線との間隔は、前記第2のデータ線と前記第3のデータ線との間隔よりも大きいことを特徴とする。 In order to solve the above problems, an electro-optical device according to the present invention is adjacent to a first data line, a second data line adjacent to the first data line, and the second data line. Corresponding to the intersection of the third data line, the first pixel circuit arranged corresponding to the intersection of the first data line and the scanning line, and the second data line and the scanning line A second pixel circuit disposed; a third pixel circuit disposed corresponding to an intersection of the third data line and the scanning line; and the first, second, and third data. A data line driving circuit for sequentially connecting the line and the image signal line, a display area in which the first, second and third pixel circuits are arranged, and the data line driving circuit, The interval between the first data line and the second data line is between the second data line and the second data line. It is larger than the interval between the third data line.

この態様によれば、前記第1のデータ線と前記第2のデータ線との間隔は、前記第2のデータ線と前記第3のデータ線との間隔よりも大きくすることにより、第1データ線と第2データ線との間に付随する寄生容量の値が低減されるとともに、第2データ線と第3データ線との間に付随する寄生容量の値が大きくなる。従って、第2データ線の選択に伴って生じる第1データ線の電位の変化量が抑制されるとともに、第3データ線の選択に伴って生じる第2データ線の電位の変化量が大きくなるから、データ電位が2回変動する第2データ線の電位変化量の総和とデータ電位が1回だけ変動する第1データ線の電位変化量との差を小さくできる。これにより、第1データ線に対応する電気光学素子の輝度特性と、第2データ線に対応する電気光学素子の輝度特性とがばらつくことを抑制できるから、電気光学装置の表示品質の低下を抑制できるという利点がある。   According to this aspect, the interval between the first data line and the second data line is set to be larger than the interval between the second data line and the third data line. The value of the parasitic capacitance associated with the line and the second data line is reduced, and the value of the parasitic capacitance associated with the second data line and the third data line is increased. Accordingly, the amount of change in the potential of the first data line caused by the selection of the second data line is suppressed, and the amount of change in the potential of the second data line caused by the selection of the third data line is increased. The difference between the total potential change amount of the second data line where the data potential changes twice and the potential change amount of the first data line where the data potential changes only once can be reduced. As a result, it is possible to suppress variations in the luminance characteristics of the electro-optical element corresponding to the first data line and the luminance characteristics of the electro-optical element corresponding to the second data line, thereby suppressing deterioration in display quality of the electro-optical device. There is an advantage that you can.

また、本発明に係る電気光学装置は、前記第1のデータ線に前記第2のデータの反対側で隣り合う第4のデータ線を備え、前記データ線駆動回路が、前記第1のデータ線と前記画像信号線との接続の前に前記第4のデータ線と第2の画像信号線との間を接続する場合、
前記表示領域と前記データ線駆動回路との間において、前記第4のデータ線と前記第2のデータ線との間隔は、前記第1のデータ線と前記第3のデータ線との間隔より広い構成としてもよい。
The electro-optical device according to the aspect of the invention further includes a fourth data line adjacent to the first data line on the opposite side of the second data, and the data line driving circuit includes the first data line. When connecting the fourth data line and the second image signal line before connecting to the image signal line,
Between the display area and the data line driving circuit, the interval between the fourth data line and the second data line is wider than the interval between the first data line and the third data line. It is good also as a structure.

また、本発明に係る電気光学装置は、前記データ線駆動回路は、プリチャージ期間において、前記第1、前記第2及び前記第3のデータ線と前記画像信号線とを接続する構成としてもよい。   In the electro-optical device according to the aspect of the invention, the data line driving circuit may connect the first, second, and third data lines and the image signal line in a precharge period. .

また、本発明に係る電気光学装置は、第1のデータ線と、前記第1のデータ線に隣り合う第2のデータ線と、前記第2のデータ線に隣り合う第3のデータ線と、前記第3のデータ線に隣り合う第4のデータ線と、前記第4のデータ線に隣り合う第5のデータ線と、前記第6のデータ線に隣り合う第7のデータ線と、前記第1のデータ線と走査線との交差に対応して配置される第1の画素回路と、前記第2のデータ線と前記走査線との交差に対応して配置される第2の画素回路と、前記第3のデータ線と前記走査線との交差に対応して配置される第3の画素回路と、前記第4のデータ線と前記走査線との交差に対応して配置される第4の画素回路と、前記第5のデータ線と前記走査線との交差に対応して配置される第6の画素回路と、前記第6のデータ線と前記走査線との交差に対応して配置される第7の画素回路と、前記第1、前記第2及び前記第3のデータ線と第1の画像信号線との間を順番に接続し、前記第4、前記第5及び前記第6のデータ線と第2の画像信号線との間を順番に接続するデータ線駆動回路と、を備え、前記第1、前記第2、前記第3、前記第4、前記第5及び前記第6の画素回路が配置される表示領域と、前記データ線駆動回路との間において、前記第1のデータ線と前記第2のデータ線との間隔は、前記第2のデータ線と前記第3のデータ線との間隔よりも大きく、前記第4のデータ線と前記第5のデータ線との間隔は、前記第5のデータ線と前記第6のデータ線との間隔よりも大きいことを特徴とする。   The electro-optical device according to the invention includes a first data line, a second data line adjacent to the first data line, a third data line adjacent to the second data line, A fourth data line adjacent to the third data line; a fifth data line adjacent to the fourth data line; a seventh data line adjacent to the sixth data line; A first pixel circuit disposed corresponding to the intersection of one data line and the scanning line; and a second pixel circuit disposed corresponding to the intersection of the second data line and the scanning line. , A third pixel circuit disposed corresponding to the intersection of the third data line and the scanning line, and a fourth pixel circuit disposed corresponding to the intersection of the fourth data line and the scanning line. A pixel circuit, a sixth pixel circuit arranged corresponding to the intersection of the fifth data line and the scanning line, and the sixth A seventh pixel circuit arranged corresponding to the intersection of the data line and the scanning line, and the first, second and third data lines and the first image signal line in order. And a data line driving circuit for sequentially connecting the fourth, fifth and sixth data lines and the second image signal line, and the first, second, and Between the display area in which the third, fourth, fifth and sixth pixel circuits are arranged and the data line driving circuit, the first data line and the second data line The interval is larger than the interval between the second data line and the third data line, and the interval between the fourth data line and the fifth data line is the fifth data line and the fifth data line. It is characterized by being larger than the interval with 6 data lines.

また、本発明に係る電気光学装置は、前記第1の画素回路は、第1表示色を表示し、前記第2の画素回路は、前記第1の表示色とは異なる第2表示色を表示し、前記第3の画素回路は、第3表示色を表示する場合、前記第3の表示色は、前記第1の表示色及び前記第2の表示色よりも視感度が最も低い色である構成としてもよい。
In the electro-optical device according to the aspect of the invention, the first pixel circuit displays a first display color, and the second pixel circuit displays a second display color different from the first display color. When the third pixel circuit displays the third display color, the third display color is a color having the lowest visibility than the first display color and the second display color. It is good also as a structure.

Claims (6)

3本以上を単位として複数のブロックに区分された複数のデータ線と、
前記各データ線に対応して配置された複数の電気光学素子と、
前記複数のブロックの各々に対応する複数の画像信号線と、
前記複数のブロックの各々に対応して配置されるとともに、当該ブロックに属する各データ線を時分割で選択して当該ブロックに対応する前記画像信号線に導通させる動作を前記複数のブロックについて並列に実行する複数の選択手段と、を具備し、
前記複数のデータ線は、
第1データ線と、前記第1データ線の一方側に位置するとともに前記第1データ線の選択後に選択される第2データ線と、前記第1データ線と前記第2データ線との間に配置されて双方のデータ線に隣接するとともに前記第2データ線の選択後に選択される第3データ線とを含み、
前記各電気光学素子が配置される表示領域とは別の容量調整領域内において、前記第1データ線と前記第3データ線との間隔は、前記第2データ線と前記第3データ線との間隔よりも大きい、
電気光学装置。
A plurality of data lines divided into a plurality of blocks in units of three or more;
A plurality of electro-optic elements arranged corresponding to the data lines;
A plurality of image signal lines corresponding to each of the plurality of blocks;
An operation of selecting each data line belonging to the block in a time-division manner and conducting the connection to the image signal line corresponding to the block is arranged in parallel for the plurality of blocks. A plurality of selection means for executing,
The plurality of data lines are:
A first data line; a second data line located on one side of the first data line and selected after the selection of the first data line; and between the first data line and the second data line A third data line disposed adjacent to both data lines and selected after selection of the second data line;
In a capacitance adjustment area different from the display area in which each electro-optic element is arranged, the interval between the first data line and the third data line is the distance between the second data line and the third data line. Greater than the interval,
Electro-optic device.
3本以上を単位として複数のブロックに区分された複数のデータ線と、
前記各データ線に対応して配置された複数の電気光学素子と、
前記複数のブロックの各々に対応する複数の画像信号線と、
前記複数のブロックの各々に対応して配置されるとともに当該ブロックに属する各データ線を時分割に選択して当該ブロックに対応する前記画像信号線に導通させる動作を前記複数のブロックについて並列に実行する複数の選択手段と、を具備し、
前記複数のデータ線は、
両側に隣接する2本のデータ線の選択前に選択される第1データ線と、
一方側に隣接するデータ線の選択後であって他方側に隣接するデータ線の選択前に選択される第2データ線と、を含み、
前記各電気光学素子が配置される表示領域とは別の容量調整領域内において、
前記第1データ線の両側に隣接する2本の前記データ線の間隔は、前記第2データ線の両側に隣接する2本の前記データ線の間隔よりも大きく、
前記第2データ線と当該第2データ線に前記一方側にて隣接する前記データ線との間隔は、前記第2データ線と当該第2データ線の前記他方側にて隣接する前記データ線との間隔よりも大きい、
電気光学装置。
A plurality of data lines divided into a plurality of blocks in units of three or more;
A plurality of electro-optic elements arranged corresponding to the data lines;
A plurality of image signal lines corresponding to each of the plurality of blocks;
An operation of selecting each data line belonging to the block in a time division manner and making it conductive to the image signal line corresponding to the block is performed in parallel for the plurality of blocks. A plurality of selection means,
The plurality of data lines are:
A first data line selected before selection of two data lines adjacent to both sides;
A second data line selected after the selection of the data line adjacent to one side and before the selection of the data line adjacent to the other side,
In a capacity adjustment area different from the display area in which each electro-optical element is arranged,
An interval between the two data lines adjacent to both sides of the first data line is larger than an interval between the two data lines adjacent to both sides of the second data line,
The interval between the second data line and the data line adjacent to the second data line on the one side is the same as that between the second data line and the data line adjacent to the other side of the second data line. Greater than the spacing of
Electro-optic device.
前記第1データ線に対応する前記電気光学素子の表示色と、前記第2データ線に対応する前記電気光学素子の表示色とは同じである、
請求項1または請求項2の電気光学装置。
The display color of the electro-optical element corresponding to the first data line is the same as the display color of the electro-optical element corresponding to the second data line.
The electro-optical device according to claim 1.
前記第1データ線に対応する前記電気光学素子および前記第2データ線に対応する前記電気光学素子の各々にて表示される色は、前記各電気光学素子によって表示される複数の色のうち視感度が最も低い色以外の色である、
請求項1から請求項3の何れかの電気光学装置。
The color displayed on each of the electro-optical element corresponding to the first data line and the electro-optical element corresponding to the second data line is a visual color among a plurality of colors displayed by the electro-optical elements. A color other than the one with the lowest sensitivity,
The electro-optical device according to claim 1.
前記各ブロックにおいて最初のデータ線の選択が開始される前に、前記複数のデータ線の各々にプリチャージ電位が供給される、
請求項1から請求項4の何れかの電気光学装置。
Before the selection of the first data line in each block is started, a precharge potential is supplied to each of the plurality of data lines.
The electro-optical device according to claim 1.
請求項1から請求項5の何れかの電気光学装置を具備する電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2013179211A 2013-08-30 2013-08-30 Electro-optical device and electronic apparatus Expired - Fee Related JP5605478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013179211A JP5605478B2 (en) 2013-08-30 2013-08-30 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013179211A JP5605478B2 (en) 2013-08-30 2013-08-30 Electro-optical device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008174261A Division JP5401851B2 (en) 2008-07-03 2008-07-03 Electro-optical device and electronic apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014172392A Division JP2015018267A (en) 2014-08-27 2014-08-27 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2014029536A true JP2014029536A (en) 2014-02-13
JP5605478B2 JP5605478B2 (en) 2014-10-15

Family

ID=50202089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013179211A Expired - Fee Related JP5605478B2 (en) 2013-08-30 2013-08-30 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5605478B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611733A (en) * 1992-03-11 1994-01-21 Honeywell Inc Multi-gap color liquid crystal display device
JPH1185058A (en) * 1997-09-11 1999-03-30 Sharp Corp Signal transmission path for display and display device
JPH11161246A (en) * 1997-09-30 1999-06-18 Samsung Electron Co Ltd Liquid crystal display device and driving method thereof
JP2001228491A (en) * 2000-02-16 2001-08-24 Toshiba Corp Liquid crystal display device
JP2003330041A (en) * 2002-05-10 2003-11-19 Sharp Corp Semiconductor device and display panel module provided therewith
JP2005115342A (en) * 2003-09-17 2005-04-28 Sharp Corp Display device and its driving method
JP2006106676A (en) * 2004-10-08 2006-04-20 Samsung Sdi Co Ltd Light emission display device
JP2006113548A (en) * 2004-10-13 2006-04-27 Samsung Sdi Co Ltd Light emitting display
JP2006154745A (en) * 2004-10-25 2006-06-15 Seiko Epson Corp Electro-optical device, its driving circuit, driving method and electronic apparatus
JP2007003967A (en) * 2005-06-27 2007-01-11 Sharp Corp Display apparatus

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611733A (en) * 1992-03-11 1994-01-21 Honeywell Inc Multi-gap color liquid crystal display device
JPH1185058A (en) * 1997-09-11 1999-03-30 Sharp Corp Signal transmission path for display and display device
JPH11161246A (en) * 1997-09-30 1999-06-18 Samsung Electron Co Ltd Liquid crystal display device and driving method thereof
JP2001228491A (en) * 2000-02-16 2001-08-24 Toshiba Corp Liquid crystal display device
JP2003330041A (en) * 2002-05-10 2003-11-19 Sharp Corp Semiconductor device and display panel module provided therewith
JP2005115342A (en) * 2003-09-17 2005-04-28 Sharp Corp Display device and its driving method
JP2006106676A (en) * 2004-10-08 2006-04-20 Samsung Sdi Co Ltd Light emission display device
JP2006113548A (en) * 2004-10-13 2006-04-27 Samsung Sdi Co Ltd Light emitting display
JP2006154745A (en) * 2004-10-25 2006-06-15 Seiko Epson Corp Electro-optical device, its driving circuit, driving method and electronic apparatus
JP2007003967A (en) * 2005-06-27 2007-01-11 Sharp Corp Display apparatus

Also Published As

Publication number Publication date
JP5605478B2 (en) 2014-10-15

Similar Documents

Publication Publication Date Title
US10074335B2 (en) Electrooptical device and electronic apparatus
JP5754182B2 (en) Integrated circuit for driving and electronic device
JP2007025523A (en) Electronic device, electro-optical device, and electronic apparatus
JP4400637B2 (en) Liquid crystal device, driving method of liquid crystal device, and electronic apparatus
JP2008233454A (en) Electrooptical device, driving method, driving circuit, and electronic apparatus
US9111496B2 (en) Electro-optic device and electronic apparatus with a control signal including a precharge period
US20150348457A1 (en) Display device and electronic apparatus
JP4893207B2 (en) Electronic circuit, electro-optical device and electronic apparatus
JP2008298904A (en) Liquid crystal display device
JP5401851B2 (en) Electro-optical device and electronic apparatus
US11107442B2 (en) Electro-optical device, driving method for electro-optical device, and electronic apparatus
US20120098874A1 (en) Pixel circuit, driving method thereof, electro-optical apparatus and electronic device
JP2017167426A (en) Electronic optical device, and electronic instrument
JP2015018267A (en) Electro-optical device and electronic apparatus
JP5605478B2 (en) Electro-optical device and electronic apparatus
JP6322944B2 (en) Electro-optical device, driving integrated circuit, driving method of electro-optical device, and electronic apparatus
JP2018017793A (en) Electro-optic device and electronic apparatus
JP2010055041A (en) Electrooptical device and electronic device
US10199001B2 (en) Electrooptical device, control method of electrooptical device, and electronic device
JP2007279590A (en) Electro-optical device and electronic equipment
JP2012173499A (en) Method for driving liquid crystal display device
JP5668529B2 (en) Electro-optical device and electronic apparatus
JP2008151987A (en) Electro-optical device and electric equipment
JP2018017787A (en) Electro-optic device, method for controlling the same, and electronic apparatus
JP2006011251A (en) Electro-optical device, its driving method and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R150 Certificate of patent or registration of utility model

Ref document number: 5605478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees