JP6322944B2 - Electro-optical device, driving integrated circuit, driving method of electro-optical device, and electronic apparatus - Google Patents

Electro-optical device, driving integrated circuit, driving method of electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP6322944B2
JP6322944B2 JP2013207161A JP2013207161A JP6322944B2 JP 6322944 B2 JP6322944 B2 JP 6322944B2 JP 2013207161 A JP2013207161 A JP 2013207161A JP 2013207161 A JP2013207161 A JP 2013207161A JP 6322944 B2 JP6322944 B2 JP 6322944B2
Authority
JP
Japan
Prior art keywords
voltage
pixel
signal
precharge
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013207161A
Other languages
Japanese (ja)
Other versions
JP2015072328A (en
Inventor
伊藤 昭彦
昭彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013207161A priority Critical patent/JP6322944B2/en
Publication of JP2015072328A publication Critical patent/JP2015072328A/en
Application granted granted Critical
Publication of JP6322944B2 publication Critical patent/JP6322944B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置の駆動用集積回路及び駆動方法、並びに、当該駆動用集積回路を備える電気光学装置、更に該電気光学装置を備えて構成される例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a driving integrated circuit and a driving method for an electro-optical device such as a liquid crystal device, an electro-optical device including the driving integrated circuit, and a liquid crystal projector including the electro-optical device. The present invention relates to the technical field of electronic equipment.

この種の電気光学装置では、一対の電極間に画像信号に対応する駆動電圧を印加することによって、電極間に挟持された電気光学物質(例えば、液晶等)を配向制御し、画像表示を行う。駆動電圧は表示画像の焼き付きを防止する或いはフリッカを防止するべく、極性反転しながら印加される。このような極性反転駆動方式の中でも、対向基板側のコモン電極の電位をデータ線に供給される信号に同期して極性反転がなされる駆動方式は、コモン電圧交流反転駆動方式と呼ばれる。このコモン電圧交流反転駆動方式の利点は、データ線に供給される信号の電圧振幅にコモン電極の電圧振幅がバイアスされたものが
液晶層に印加されるので、データ線に供給される信号の最大電圧振幅を小さくすることができる点にある(例えば、特許文献1)。
In this type of electro-optical device, by applying a driving voltage corresponding to an image signal between a pair of electrodes, the orientation of an electro-optical material (for example, liquid crystal) sandwiched between the electrodes is controlled to display an image. . The drive voltage is applied while reversing the polarity in order to prevent burn-in of the display image or flicker. Among such polarity inversion driving methods, a driving method in which the polarity inversion is performed in synchronization with the signal supplied to the data line of the common electrode on the counter substrate is called a common voltage AC inversion driving method. The advantage of this common voltage AC inversion driving method is that the voltage amplitude of the common electrode biased to the voltage amplitude of the signal supplied to the data line is applied to the liquid crystal layer, so that the maximum of the signal supplied to the data line is The voltage amplitude can be reduced (for example, Patent Document 1).

特許文献1では、コモン電極の電位を反転させた際に、データ線及び画像電極の電位が低下して表示むらが発生するのを防止するために、正極性書き込みと負極性書き込みとで、同じコモン電圧をプリチャージする技術が開示されている。   In Patent Document 1, when the potential of the common electrode is inverted, the same applies to the positive polarity writing and the negative polarity writing in order to prevent the potential of the data line and the image electrode from decreasing and display unevenness. A technique for precharging the common voltage is disclosed.

特開2003−323160号公報JP 2003-323160 A

しかしながら、コモン電圧交流反転駆動方式に発生する表示むらには、画素電極の電位の変動に起因する、画面上下方向における輝度むらの他に、いわゆる縦クロストークと呼ばれる現象がある。電気光学装置の駆動では、複数の走査線を順番に選択し、選択した走査線に対応する画素回路にデータ線を介して画像信号を書き込む。このため、データ線の電圧は、水平走査期間ごとに変化する。ところで、データ線と液晶素子とは、浮遊容量によって容量結合している。このため、ある走査線に対応する画素回路に画像信号を書き込んでから、次に画像信号を書き込むまでの期間において、データ線の電圧が変動すると、容量カップリングによって液晶素子で保持する画像信号の電圧が変動してしまう。この結果、表示画像の品質が劣化する。特に、コモン電圧交流反転駆動方式を採用する場合に、データ線の電圧が大きく変動するだけでなく、コモン電圧が変動するため、縦クロストークと呼ばれる現象が発生することがある。   However, the display unevenness that occurs in the common voltage AC inversion driving method has a phenomenon called so-called vertical crosstalk in addition to the brightness unevenness in the vertical direction of the screen due to the fluctuation of the potential of the pixel electrode. In driving the electro-optical device, a plurality of scanning lines are sequentially selected, and an image signal is written to the pixel circuit corresponding to the selected scanning line via the data line. For this reason, the voltage of the data line changes every horizontal scanning period. By the way, the data line and the liquid crystal element are capacitively coupled by stray capacitance. For this reason, if the voltage of the data line fluctuates in the period from writing an image signal to a pixel circuit corresponding to a certain scanning line until writing the next image signal, the image signal held in the liquid crystal element by capacitive coupling The voltage will fluctuate. As a result, the quality of the display image is degraded. In particular, when the common voltage AC inversion driving method is adopted, not only the voltage of the data line largely fluctuates but also the common voltage fluctuates, so that a phenomenon called vertical crosstalk may occur.

本発明は、例えば上記問題点に鑑みてなされたものであり、画面上下方向における輝度むらだけでなく、縦クロストークを解消して、表示画像の高画質化が可能な電気光学装置の駆動装置及び方法、並びに、該駆動装置を備えた電気光学装置、及び該電気光学装置を備えた電子機器を提供することを課題とする。   The present invention has been made in view of the above problems, for example, and is a drive device for an electro-optical device capable of improving not only luminance unevenness in the vertical direction of the screen but also eliminating vertical crosstalk and improving the display image quality. It is another object of the present invention to provide an electro-optical device including the driving device and an electronic apparatus including the electro-optical device.

上記課題を解決するために本発明の電気光学装置の一態様は、複数の走査線と、複数の信号線と、前記複数の走査線および前記複数の走査線の交差に各々対応して設けられた画素とを備え、前記画素は、画素電極と、コモン電極と、前記画素電極および前記コモン電極に挟持された液晶と、前記画素電極と前記信号線との間に設けられ、前記走査線を介して供給される走査信号に基づいてオン状態またはオフ状態の一方に制御されるスッチング素子とを備え、前記コモン電極に正極性フィールドと負極性フィールドとで反転するコモン電圧を供給するコモン電圧供給部と、前記走査線に前記走査信号を供給する走査線駆動部と、表示すべき階調に応じた大きさのデータ電圧を前記画素に前記信号線を介して供給し、前記正極性フィールドでは、前記データ電圧を前記コモン電圧よりも高い電圧値とし、前記負極性フィールドでは、前記データ電圧を前記コモン電圧よりも低い電圧値とする信号線駆動部と、前記画素電極へ前記データ電圧が書き込まれる前のプリチャージ期間において、前記信号線にプリチャージ電圧を供給し、前記正極性フィールドでは前記プリチャージ電圧を前記コモン電圧よりも低い第1電圧に設定するプリチャージ部と、を備えることを特徴とする電気光学装置。   In order to solve the above problems, an electro-optical device according to an aspect of the invention is provided corresponding to each of a plurality of scanning lines, a plurality of signal lines, and the intersections of the plurality of scanning lines and the plurality of scanning lines. The pixel is provided between a pixel electrode, a common electrode, a liquid crystal sandwiched between the pixel electrode and the common electrode, and the pixel electrode and the signal line. A common voltage supply that supplies a common voltage that is inverted between a positive polarity field and a negative polarity field to the common electrode. A scanning line driving unit that supplies the scanning signal to the scanning line, and a data voltage having a magnitude corresponding to a gradation to be displayed is supplied to the pixel through the signal line. The data voltage is written to the pixel electrode and the signal line driving unit that sets the data voltage to a voltage value higher than the common voltage and sets the data voltage to a voltage value lower than the common voltage in the negative polarity field. A precharge unit configured to supply a precharge voltage to the signal line in a previous precharge period and set the precharge voltage to a first voltage lower than the common voltage in the positive polarity field. An electro-optical device.

この態様によれば、コモン電極に1フィールドごとに反転するコモン電圧を供給し、信号線にコモン電圧よりも高い電圧値のデータ電圧が書き込まれる正極性フィールドにおいては、画素電極へのデータ電圧の書き込みタイミングの前に、コモン電圧よりも低い第1電圧を信号線にプリチャージする。したがって、反転するコモン電圧の影響で変位する画素電極の電位が、反転後の信号線の電位から受ける影響を少なくして、上下の輝度むらと縦クロストークを解消する。   According to this aspect, in the positive polarity field in which a common voltage that is inverted for each field is supplied to the common electrode and a data voltage having a voltage value higher than the common voltage is written to the signal line, the data voltage to the pixel electrode is reduced. Prior to the write timing, a first voltage lower than the common voltage is precharged to the signal line. Therefore, the influence of the pixel electrode potential displaced by the effect of the inverted common voltage is less affected by the potential of the signal line after the inversion, and the vertical luminance unevenness and the vertical crosstalk are eliminated.

上述した電気光学装置の一態様において、前記プリチャージ部は、前記負極性フィールドでは前記プリチャージ電圧を前記コモン電圧付近の第2電圧に設定することが好ましい。この態様によれば、信号線にコモン電圧よりも低い電圧値のデータ電圧が書き込まれる負極性フィールドにおいては、画素電極へのデータ電圧の書き込みタイミングの前に、コモン電圧付近の第2電圧を信号線にプリチャージする。したがって、反転するコモン電圧の影響で変位する画素電極の電位が、反転後の信号線の電位から受ける影響を少なくして、上下の輝度むらと縦クロストークを解消する。   In one aspect of the electro-optical device described above, it is preferable that the precharge unit sets the precharge voltage to a second voltage near the common voltage in the negative polarity field. According to this aspect, in the negative polarity field in which a data voltage having a voltage value lower than the common voltage is written to the signal line, the second voltage near the common voltage is signaled before the data voltage is written to the pixel electrode. Precharge the line. Therefore, the influence of the pixel electrode potential displaced by the effect of the inverted common voltage is less affected by the potential of the signal line after the inversion, and the vertical luminance unevenness and the vertical crosstalk are eliminated.

上述した電気光学装置の一態様において、前記プリチャージ部は、前記正極性フィールドの前記プリチャージ期間において、前記プリチャージ電圧を、前記第1電圧から前記データ電圧のダイナミックレンジ内の所定の電圧へ変化させ、前記負極性フィールドの前記プリチャージ期間において、前記プリチャージ電圧を、前記第2電圧から前記データ電圧のダイナミックレンジ内の所定の電圧へ変化させることが好ましい。この態様によれば、上下の輝度むらと縦クロストークを解消しつつ、画素電極のデータ電圧の書き込みが容易になる。   In one aspect of the electro-optical device described above, the precharge unit changes the precharge voltage from the first voltage to a predetermined voltage within a dynamic range of the data voltage in the precharge period of the positive polarity field. Preferably, the precharge voltage is changed from the second voltage to a predetermined voltage within a dynamic range of the data voltage in the precharge period of the negative polarity field. According to this aspect, writing of the data voltage of the pixel electrode is facilitated while eliminating vertical luminance unevenness and vertical crosstalk.

上述した電気光学装置の一態様において、前記走査線駆動部は、前記プリチャージ電圧を前記所定の電圧とする期間に、前記スイッチング素子をオン状態とする前記走査信号を前記走査線に供給することが好ましい。この態様によれば、画素における表示の影響を極力小さくしつつ、プリチャージの作用を確実にすることができる。   In one aspect of the electro-optical device described above, the scanning line driving unit supplies the scanning signal that turns on the switching element to the scanning line during a period in which the precharge voltage is set to the predetermined voltage. Is preferred. According to this aspect, the effect of the precharge can be ensured while minimizing the influence of display on the pixel.

上述した電気光学装置の一態様において、前記走査線駆動部は、前記プリチャージ期間に、前記スイッチング素子をオン状態とする前記走査信号を前記走査線に供給することが好ましい。この態様によれば、プリチャージの作用を確実にすることができる。   In one aspect of the electro-optical device described above, it is preferable that the scanning line driving unit supplies the scanning signal for turning on the switching element to the scanning line during the precharge period. According to this aspect, the effect of precharging can be ensured.

本発明に係る電気光学装置の制御方法の一態様は、複数の走査線と、複数の信号線と、前記複数の走査線および前記複数の走査線の交差に各々対応して設けられた画素とを備え、前記画素は、画素電極と、コモン電極と、前記画素電極および前記コモン電極に挟持された液晶と、前記画素電極と前記信号線との間に設けられ、前記走査線を介して供給される走査信号に基づいてオン状態またはオフ状態の一方に制御されるスッチング素子とを備える電気光学装置の制御方法であって、前記コモン電極に正極性フィールドと負極性フィールドとで反転するコモン電圧を供給し、前記走査線に前記走査信号を供給し、表示すべき階調に応じた大きさのデータ電圧を前記画素に前記信号線を介して供給し、前記正極性フィールドでは、前記データ電圧を前記コモン電圧よりも高い電圧値とし、前記負極性フィールドでは、前記データ電圧を前記コモン電圧よりも低い電圧値とし、前記画素電極へ前記データ電圧が書き込まれる前のプリチャージ期間において、前記信号線にプリチャージ電圧を供給し、前記正極性フィールドでは前記プリチャージ電圧を前記コモン電圧よりも低い第1電圧に設定する、ことを特徴とする。   One aspect of the control method of the electro-optical device according to the invention includes a plurality of scanning lines, a plurality of signal lines, and pixels provided corresponding to the intersections of the plurality of scanning lines and the plurality of scanning lines, respectively. The pixel is provided between a pixel electrode, a common electrode, a liquid crystal sandwiched between the pixel electrode and the common electrode, and the pixel electrode and the signal line, and is supplied via the scanning line. A control method of an electro-optical device comprising a switching element controlled to one of an on state and an off state based on a scanning signal, wherein the common electrode is inverted between a positive field and a negative field , The scanning signal is supplied to the scanning line, a data voltage having a magnitude corresponding to the gradation to be displayed is supplied to the pixel via the signal line, and the data field is supplied in the positive polarity field. Is set to a voltage value higher than the common voltage, and in the negative polarity field, the data voltage is set to a voltage value lower than the common voltage, and in the precharge period before the data voltage is written to the pixel electrode, the signal A precharge voltage is supplied to the line, and the precharge voltage is set to a first voltage lower than the common voltage in the positive polarity field.

本発明に係る駆動用集積回路の一態様は、複数の走査線と、複数の信号線と、前記複数の走査線および前記複数の走査線の交差に各々対応して設けられた画素とを備え、前記画素は、画素電極と、コモン電極と、前記画素電極および前記コモン電極に挟持された液晶と、前記画素電極と前記信号線との間に設けられ、前記走査線を介して供給される走査信号に基づいてオン状態またはオフ状態の一方に制御されるスッチング素子とを備え、前記コモン電極に正極性フィールドと負極性フィールドとで反転するコモン電圧を供給するコモン電圧供給部と、前記走査線に前記走査信号を供給する走査線駆動部とを備える電気光学パネルの駆動用集積回路であって、表示すべき階調に応じた大きさのデータ電圧を前記画素に前記信号線を介して供給し、前記正極性フィールドでは、前記データ電圧を前記コモン電圧よりも高い電圧値とし、前記負極性フィールドでは、前記データ電圧を前記コモン電圧よりも低い電圧値とする信号線駆動部と、前記画素電極へ前記データ電圧が書き込まれる前のプリチャージ期間において、前記信号線にプリチャージ電圧を供給し、前記正極性フィールドでは前記プリチャージ電圧を前記コモン電圧よりも低い第1電圧に設定するプリチャージ部とを備えることを特徴とする。   One embodiment of the driving integrated circuit according to the present invention includes a plurality of scanning lines, a plurality of signal lines, and pixels provided corresponding to the intersections of the plurality of scanning lines and the plurality of scanning lines. The pixel is provided between the pixel electrode, the common electrode, the liquid crystal sandwiched between the pixel electrode and the common electrode, the pixel electrode and the signal line, and supplied through the scanning line. A switching device that is controlled to be turned on or off based on a scanning signal, and that supplies a common voltage that is inverted between a positive field and a negative field to the common electrode, and the scanning An integrated circuit for driving an electro-optical panel, comprising: a scanning line driving unit that supplies the scanning signal to a line; and a data voltage having a magnitude corresponding to a gradation to be displayed is applied to the pixel via the signal line. Supply In the positive field, the data voltage is set to a voltage value higher than the common voltage, and in the negative field, the data line is set to a voltage value lower than the common voltage, and the pixel electrode A precharge unit that supplies a precharge voltage to the signal line in a precharge period before the data voltage is written, and sets the precharge voltage to a first voltage lower than the common voltage in the positive polarity field. It is characterized by providing.

次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備える。そのような電子機器は、液晶ディスプレイ等の表示装置において、輝度むらや縦クロストークのない良好な表示を行うことができる。   Next, an electronic apparatus according to the invention includes the above-described electro-optical device according to the invention. Such an electronic device can perform good display without uneven luminance and vertical crosstalk in a display device such as a liquid crystal display.

本発明の第1実施形態に係る駆動用集積回路を備える電気光学装置の説明図である。1 is an explanatory diagram of an electro-optical device including a driving integrated circuit according to a first embodiment of the present invention. FIG. 同実施形態に係る駆動用集積回路を備える電気光学装置の構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of an electro-optical device including the driving integrated circuit according to the embodiment. 画素の構成を示す回路図である。It is a circuit diagram which shows the structure of a pixel. 電気光学装置の動作を示すタイミングチャートである。6 is a timing chart showing the operation of the electro-optical device. 輝度むらを説明する図であり、(A)は輝度むらが発生していない状態を示す図、(B)は、輝度むらが発生している状態を示す図である。It is a figure explaining brightness irregularity, (A) is a figure showing the state where brightness irregularity has not occurred, and (B) is a figure showing the state where brightness irregularity has occurred. 縦クロストークを説明する図であり、(A)は縦クロストークが発生していない状態を示す図、(B)は、縦クロストークが発生している状態を示す図である。It is a figure explaining longitudinal crosstalk, (A) is a figure showing the state where longitudinal crosstalk has not occurred, and (B) is a figure showing the state where longitudinal crosstalk has occurred. 図5(A)に示す画面を表示させる際のコモン電圧、信号線電圧、画素電圧の変化を示す図である。It is a figure which shows the change of the common voltage at the time of displaying the screen shown to FIG. 5 (A), a signal line voltage, and a pixel voltage. 図6(A)に示す画面を表示させる際のコモン電圧、信号線電圧、画素電圧の変化を示す図である。It is a figure which shows the change of the common voltage at the time of displaying the screen shown to FIG. 6 (A), a signal line voltage, and a pixel voltage. 本発明の第2実施形態に係る駆動用集積回路を備える電気光学装置の構成を示すブロック図である。FIG. 5 is a block diagram illustrating a configuration of an electro-optical device including a driving integrated circuit according to a second embodiment of the present invention. 変形例に係る電気光学装置の動作を示すタイミングチャートである。10 is a timing chart illustrating an operation of an electro-optical device according to a modification. 変形例に係る電気光学装置の動作を示すタイミングチャートである。10 is a timing chart illustrating an operation of an electro-optical device according to a modification. 変形例に係る電気光学装置の動作を示すタイミングチャートである。10 is a timing chart illustrating an operation of an electro-optical device according to a modification. 電子機器の一例を示す説明図である。It is explanatory drawing which shows an example of an electronic device. 電子機器の他の例を示す説明図である。It is explanatory drawing which shows the other example of an electronic device.

<第1実施形態>
図1は電気光学装置1に対する信号伝送系の構成を示す図である。図1に示すように、電気光学装置1は、電気光学パネル100と、駆動用集積回路200と、フレキシブル回路基板300とを備え、電気光学パネル100が、駆動用集積回路200の搭載されたフレキシブル回路基板300に接続されている。電気光学パネル100は、このフレキシブル回路基板300および駆動用集積回路200を介して、図示しないホストCPUに接続されている。ここで、駆動用集積回路200は、ホストCPUからフレキシブル回路基板300を介して画像信号および駆動制御のための各種の制御信号を受信し、フレキシブル回路基板300を介して電気光学パネル100を駆動する装置である。
<First Embodiment>
FIG. 1 is a diagram illustrating a configuration of a signal transmission system for the electro-optical device 1. As shown in FIG. 1, the electro-optical device 1 includes an electro-optical panel 100, a driving integrated circuit 200, and a flexible circuit board 300, and the electro-optical panel 100 is a flexible on which the driving integrated circuit 200 is mounted. It is connected to the circuit board 300. The electro-optical panel 100 is connected to a host CPU (not shown) via the flexible circuit board 300 and the driving integrated circuit 200. Here, the driving integrated circuit 200 receives an image signal and various control signals for driving control from the host CPU via the flexible circuit board 300, and drives the electro-optical panel 100 via the flexible circuit board 300. Device.

図2は、電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。図2に示すように、電気光学パネル100は、画素部10と、走査線駆動部としての走査線駆動回路22と、J個のデマルチプレクサー57[11]〜57[J]とを備えている。駆動用集積回路200は、信号線駆動部としてのデータ線駆動回路30と、プリチャージ部としての制御回路40とを備えている。   FIG. 2 is a block diagram illustrating the configuration of the electro-optical panel 100 and the driving integrated circuit 200. As shown in FIG. 2, the electro-optical panel 100 includes a pixel unit 10, a scanning line driving circuit 22 as a scanning line driving unit, and J demultiplexers 57 [11] to 57 [J]. Yes. The driving integrated circuit 200 includes a data line driving circuit 30 as a signal line driving unit and a control circuit 40 as a precharge unit.

画素部10には、相互に交差するM本の走査線12とN本の信号線14とが形成されている(M,Nは自然数)。複数の画素回路PIXは、各走査線12と各信号線14との交差に対応して設けられており、縦M行×横N列の行列状に配列されている。   In the pixel portion 10, M scanning lines 12 and N signal lines 14 that intersect with each other are formed (M and N are natural numbers). The plurality of pixel circuits PIX are provided corresponding to the intersections of the scanning lines 12 and the signal lines 14 and are arranged in a matrix of vertical M rows × horizontal N columns.

図3は、各画素回路PIXの回路図である。図3に示すように、各画素回路PIXは、液晶素子60とTFT等のスイッチング素子SWとを含む。液晶素子60は、相互に対向する画素電極62およびコモン電極64と両電極間の液晶66とで構成された電気光学素子である。画素電極62とコモン電極64との間の印加電圧に応じて液晶66の透過率(表示階調)が変化する。なお、液晶素子60に並列に補助容量を接続した構成も採用され得る。スイッチング素子SWは、例えば、走査線12にゲートが接続されたNチャネル型のトランジスターで構成され、液晶素子60と信号線14との間に設けられ両者の電気的な接続(導通/絶縁)を制御する。走査信号Y[m]が選択電位に設定されることで第m行の各画素回路PIXにおけるスイッチング素子SWが同時にオン状態に遷移する。   FIG. 3 is a circuit diagram of each pixel circuit PIX. As shown in FIG. 3, each pixel circuit PIX includes a liquid crystal element 60 and a switching element SW such as a TFT. The liquid crystal element 60 is an electro-optical element composed of a pixel electrode 62 and a common electrode 64 facing each other and a liquid crystal 66 between both electrodes. The transmittance (display gradation) of the liquid crystal 66 changes according to the voltage applied between the pixel electrode 62 and the common electrode 64. A configuration in which an auxiliary capacitor is connected in parallel to the liquid crystal element 60 may also be employed. The switching element SW is composed of, for example, an N-channel transistor having a gate connected to the scanning line 12, and is provided between the liquid crystal element 60 and the signal line 14 to provide electrical connection (conduction / insulation) between them. Control. By setting the scanning signal Y [m] to the selection potential, the switching elements SW in the pixel circuits PIX in the m-th row are simultaneously turned on.

画素回路PIXに対応する走査線12が選択され、当該画素回路PIXのスイッチング素子SWがオン状態に制御されたとき、当該画素回路PIXの液晶素子60には、信号線14から当該画素回路PIXに供給される画像信号D[n]に応じた電圧が印加され、当該画素回路PIXの液晶66は、画像信号D[n]に応じた透過率に設定される。また、図示しない光源がオン(点灯)状態となり、光源から光が出射されると、当該光は、画素回路PIXが備える液晶素子60の液晶66を透過して、観察者側に進行する。すなわち、液晶素子60に画像信号D[n]に応じた電圧が印加され、且つ、光源がオン状態となることで、当該画素回路PIXに対応する画素は、画像信号D[n]に応じた階調を表示することになる。   When the scanning line 12 corresponding to the pixel circuit PIX is selected and the switching element SW of the pixel circuit PIX is controlled to be in the ON state, the liquid crystal element 60 of the pixel circuit PIX has the signal line 14 to the pixel circuit PIX. A voltage corresponding to the supplied image signal D [n] is applied, and the liquid crystal 66 of the pixel circuit PIX is set to a transmittance corresponding to the image signal D [n]. When a light source (not shown) is turned on (lighted) and light is emitted from the light source, the light passes through the liquid crystal 66 of the liquid crystal element 60 included in the pixel circuit PIX and travels to the viewer side. That is, when a voltage corresponding to the image signal D [n] is applied to the liquid crystal element 60 and the light source is turned on, the pixel corresponding to the pixel circuit PIX corresponds to the image signal D [n]. The gradation is displayed.

画素回路PIXの液晶素子60に画像信号D[n]に応じた電圧が印加された後、スイッチング素子SWがオフ状態となると、理想的には当該画像信号D[n]に対応する印加電圧が保持される。従って、理想的には、各画素は、スイッチング素子SWがオン状態となった後から、次にオン状態となるまでの期間において、画像信号D[n]に応じた階調を表示する。   After the voltage corresponding to the image signal D [n] is applied to the liquid crystal element 60 of the pixel circuit PIX, when the switching element SW is turned off, the applied voltage corresponding to the image signal D [n] is ideally set. Retained. Therefore, ideally, each pixel displays a gradation corresponding to the image signal D [n] in a period from when the switching element SW is turned on to when it is next turned on.

しかし、スイッチング素子SWのオフ抵抗が低いために、液晶素子60の印加電圧と信号線14の印加電圧との間の差が大きい場合には、オフ状態のスイッチング素子SWのリーク電流が発生し、液晶素子60の印加電圧が変動することがある。また、図3に示すように、信号線14と画素電極62との間(または、信号線14と、画素電極62及びスイッチング素子SWを電気的に接続する配線との間)には、容量Caが寄生する。そのため、スイッチング素子SWがオフ状態である間に、信号線14の電位変動が容量Caを介して画素電極62に伝播し、液晶素子60の印加電圧が変動することがある。これらの場合には、当該画素は、画像信号D[n]に応じた階調を正確に表示できなくなる。   However, since the off resistance of the switching element SW is low, when the difference between the applied voltage of the liquid crystal element 60 and the applied voltage of the signal line 14 is large, a leakage current of the switching element SW in the off state is generated. The applied voltage of the liquid crystal element 60 may fluctuate. Further, as shown in FIG. 3, there is a capacitance Ca between the signal line 14 and the pixel electrode 62 (or between the signal line 14 and a wiring that electrically connects the pixel electrode 62 and the switching element SW). Is parasitic. Therefore, while the switching element SW is in the off state, the potential fluctuation of the signal line 14 may propagate to the pixel electrode 62 via the capacitor Ca, and the applied voltage of the liquid crystal element 60 may fluctuate. In these cases, the pixel cannot accurately display the gradation corresponding to the image signal D [n].

また、コモン電極64には、図示しないコモン線を介して、1F周期ごとに極性が反転するコモン電圧LCCOMが供給される。コモン電圧LCCOMとしては、画像信号の振幅が0〜5Vの場合には、同じ振幅の0〜5Vの交流電圧が用いられる。なお、スイッチング素子SWの特性によって各画素の保持電圧が下がる場合があるので、コモン電圧LCCOMとしては、画像信号の振幅よりも若干低い電圧に設定するようにしてもよい。   The common electrode 64 is supplied with a common voltage LCCOM whose polarity is inverted every 1F period via a common line (not shown). As the common voltage LCCOM, when the amplitude of the image signal is 0 to 5 V, an AC voltage of 0 to 5 V having the same amplitude is used. Note that the holding voltage of each pixel may be lowered depending on the characteristics of the switching element SW. Therefore, the common voltage LCCOM may be set to a voltage slightly lower than the amplitude of the image signal.

なお、以下の説明では便宜的に、画素電極62がコモン電極64と比較して高電位である場合の液晶素子60の印加電圧を正極性と表記し、画素電極62が低電位である場合の印加電圧を負極性と表記する。   In the following description, for the sake of convenience, the voltage applied to the liquid crystal element 60 when the pixel electrode 62 is at a higher potential than the common electrode 64 is expressed as positive polarity, and the pixel electrode 62 is at a low potential. The applied voltage is expressed as negative polarity.

説明を図2に戻す。制御回路40は、図示しない外部の装置より入力される垂直同期信号Vs、水平同期信号Hs、ドットクロック信号DCLK等の外部信号に基づいて、走査線駆動回路22、データ線駆動回路30を同期制御する。この同期制御の下、走査線駆動回路22及びデータ線駆動回路30は、互いに協働して画素部10の表示制御を行う。   Returning to FIG. The control circuit 40 synchronously controls the scanning line driving circuit 22 and the data line driving circuit 30 based on external signals such as a vertical synchronizing signal Vs, a horizontal synchronizing signal Hs, and a dot clock signal DCLK input from an external device (not shown). To do. Under this synchronization control, the scanning line driving circuit 22 and the data line driving circuit 30 cooperate with each other to perform display control of the pixel unit 10.

走査線駆動回路22は、走査信号G[1]〜G[M]をM本の走査線12の各々に出力する。走査線駆動回路22は、制御回路40から水平同期信号Hsが出力されるのに応じて、各走査線12に対する走査信号G[1]〜G[M]を一水平走査期間Hずつ順次アクティブレベルとする。   The scanning line driving circuit 22 outputs the scanning signals G [1] to G [M] to each of the M scanning lines 12. In response to the horizontal synchronization signal Hs output from the control circuit 40, the scanning line driving circuit 22 sequentially applies the scanning signals G [1] to G [M] for each scanning line 12 to the active level for each horizontal scanning period H. And

ここで、第m行に対応した走査信号G[m]がアクティブレベルであり、当該行に対応した走査線が選択されている期間は、第m行のN個の画素回路PIXの各スイッチング素子SWがON状態となり、これらのスイッチング素子SWを各々介してN本の信号線14が第m行のN個の画素回路PIXの各画素電極62に各々接続される。   Here, during the period when the scanning signal G [m] corresponding to the m-th row is at the active level and the scanning line corresponding to the row is selected, each switching element of the N pixel circuits PIX in the m-th row. The SW is turned on, and the N signal lines 14 are connected to the pixel electrodes 62 of the N pixel circuits PIX in the m-th row through the switching elements SW, respectively.

画素部10内のN本の信号線14は、相隣接する4本を単位としてJ個の配線ブロックB[1]〜B[J]に区分されている(J=N/4)。デマルチプレクサー57[11]〜57[J]は、このJ個の配線ブロックB[1]〜B[J]に各々対応している。   The N signal lines 14 in the pixel unit 10 are divided into J wiring blocks B [1] to B [J] in units of four adjacent ones (J = N / 4). The demultiplexers 57 [11] to 57 [J] correspond to the J wiring blocks B [1] to B [J], respectively.

デマルチプレクサー57[j](j=1〜J)の各々は、4個のスイッチ58[1]〜58[4]により構成されている。デマルチプレクサー57[j](j=1〜J)の各々において、4個のスイッチ58[1]〜58[4]の各々の一方の接点は共通接続されている。そして、デマルチプレクサー57[j](j=1〜J)の各々の4個のスイッチ58[1]〜58[4]の一方の接点の共通接続点は、J本の信号線15に各々接続されている。このJ本の信号線15は、フレキシブル回路基板300を介して駆動用集積回路200のデータ線駆動回路30に接続されている。また、デマルチプレクサー57[j](j=1〜J)の各々において、4個のスイッチ58[1]〜58[4]の各々の他方の接点は、当該デマルチプレクサー57[j]に対応した配線ブロックB[j]を構成する4本の信号線14に各々接続されている。   Each of the demultiplexers 57 [j] (j = 1 to J) includes four switches 58 [1] to 58 [4]. In each of the demultiplexers 57 [j] (j = 1 to J), one contact of each of the four switches 58 [1] to 58 [4] is commonly connected. The common connection point of one contact point of each of the four switches 58 [1] to 58 [4] of the demultiplexer 57 [j] (j = 1 to J) is connected to the J signal lines 15, respectively. It is connected. The J signal lines 15 are connected to the data line driving circuit 30 of the driving integrated circuit 200 through the flexible circuit board 300. In each of the demultiplexers 57 [j] (j = 1 to J), the other contact of each of the four switches 58 [1] to 58 [4] is connected to the demultiplexer 57 [j]. Each is connected to four signal lines 14 constituting the corresponding wiring block B [j].

各デマルチプレクサー57[j](j=1〜J)の4個のスイッチ58[1]〜58[4]のON/OFFは、4個の選択信号S1〜S4により各々切り換えられる。この4個の選択信号S1〜S4は、フレキシブル回路基板300を介して駆動用集積回路200の制御回路40から供給される。ここで、例えば1個の選択信号S1がアクティブレベル、他の3個の選択信号S2〜S4が非アクティブレベルである場合には、デマルチプレクサー57[j](j=1〜J)に各々属するJ個のスイッチ58[1]のみがONとなる。従って、デマルチプレクサー57[j](j=1〜J)の各々は、J本の信号線15上の画像信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の1番目の信号線14に各々出力する。以下、同様にして、J本の信号線15上の画像信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の2番目、3番目、4番目の信号線14に各々出力する。   ON / OFF of the four switches 58 [1] to 58 [4] of each demultiplexer 57 [j] (j = 1 to J) is respectively switched by four selection signals S1 to S4. The four selection signals S1 to S4 are supplied from the control circuit 40 of the driving integrated circuit 200 via the flexible circuit board 300. Here, for example, when one selection signal S1 is at an active level and the other three selection signals S2 to S4 are at an inactive level, each of the demultiplexers 57 [j] (j = 1 to J) Only the J switches 58 [1] to which they belong are turned on. Therefore, each of the demultiplexers 57 [j] (j = 1 to J) converts the image signals D [1] to D [J] on the J signal lines 15 into the wiring blocks B [1] to B [ To the first signal line 14 of J]. Similarly, the image signals D [1] to D [J] on the J signal lines 15 are converted into the second, third and fourth signal lines of the wiring blocks B [1] to B [J]. 14 respectively.

制御回路40は、フレームメモリを備えており、画素部10の解像度に相当するM×Nビットのメモリ空間を少なくとも有し、外部の装置から入力される表示データをフレーム単位で格納・保持する。ここで、画素部10の階調を規定する表示データは、一例として、6ビットで構成される64階調データである。フレームメモリより読み出された表示データは、6ビットのバスを介して、表示データ信号としてデータ線駆動回路30にシリアルに転送される。なお、この表示データ信号には、後述するプリチャージ信号も含まれている。   The control circuit 40 includes a frame memory, has at least an M × N-bit memory space corresponding to the resolution of the pixel unit 10, and stores and holds display data input from an external device in units of frames. Here, the display data defining the gradation of the pixel unit 10 is, for example, 64 gradation data composed of 6 bits. Display data read from the frame memory is serially transferred to the data line driving circuit 30 as a display data signal via a 6-bit bus. The display data signal includes a precharge signal which will be described later.

データ線駆動回路30は、走査線駆動回路22と協働して、データの書込対象となる画素行毎に供給すべきデータを信号線14に出力する。データ線駆動回路30は、制御回路40から出力される選択信号S1〜S4に基づいてラッチ信号を生成し、シリアルデータとして供給されたN個の6ビットの表示データ信号を順次ラッチする。表示データ信号は、4画素分ごとに時系列的なデータとしてグループ化される。また、データ線駆動回路30には、D/A(Digital to Analog)変換回路が備えられており、グループ化されたデジタルデータをD/A変換し、アナログデータとしての電圧を生成する。これにより、プリチャージ信号は所定のプリチャージ電圧Vpreに変換され、4画素単位で時系列化された表示データ信号も所定のデータ電圧に変換される。そして、プリチャージ電圧と4画素分のデータ電圧とのセットは、この順序で各信号線15に供給される。   The data line driving circuit 30 cooperates with the scanning line driving circuit 22 to output data to be supplied for each pixel row to which data is to be written to the signal line 14. The data line driving circuit 30 generates a latch signal based on the selection signals S1 to S4 output from the control circuit 40, and sequentially latches N 6-bit display data signals supplied as serial data. Display data signals are grouped as time-series data every four pixels. The data line driving circuit 30 is provided with a D / A (Digital to Analog) conversion circuit, which D / A converts the grouped digital data to generate a voltage as analog data. As a result, the precharge signal is converted into a predetermined precharge voltage Vpre, and the display data signal time-series in units of four pixels is also converted into a predetermined data voltage. The set of the precharge voltage and the data voltage for four pixels is supplied to each signal line 15 in this order.

デマルチプレクサー57[j](j=1〜J)の各スイッチ58[1]〜58[4]は、制御回路40から出力される選択信号S1〜S4によって導通制御され、所定のタイミングでオンしていく。これによって、1Hにおいて、各信号線15に供給されたプリチャージ電圧と4画素分のデータ電圧とのセットは、スイッチ58[1]〜58[4]により時系列的に信号線14に出力される。
以上が電気光学装置1の構成である。
The switches 58 [1] to 58 [4] of the demultiplexer 57 [j] (j = 1 to J) are conduction controlled by the selection signals S1 to S4 output from the control circuit 40 and are turned on at a predetermined timing. I will do it. Thereby, at 1H, the set of the precharge voltage supplied to each signal line 15 and the data voltage for four pixels is output to the signal line 14 in time series by the switches 58 [1] to 58 [4]. The
The above is the configuration of the electro-optical device 1.

図4に駆動用集積回路200のタイミングチャートを示す。制御回路40に外部の装置から水平同期信号Hsが入力されると、制御回路40は水平同期信号Hsに同期させて走査線駆動回路22を駆動する。走査線駆動回路22は、各走査線12に対する走査信号G[1]〜G[M]を一水平走査期間Hずつ順次アクティブレベルとする。制御回路40は、水平同期信号Hsに同期させて選択信号S1〜S4をデータ線駆動回路30と各デマルチプレクサー57[j](j=1〜J)の4個のスイッチ58[1]〜58[4]に出力する。データ線駆動回路30は、選択信号S1〜S4に基づいて、プリチャージ信号を含む表示データ信号をラッチし、画像D[1]〜D[j]を生成して、データ線駆動回路30の出力端子d1〜djから信号線15に画像D[1]〜D[j]を出力する。各デマルチプレクサー57[j](j=1〜J)の4個のスイッチ58[1]〜58[4]は、選択信号S1〜S4に基づいてON/OFFされ、プリチャージ信号を含む画像信号D[1]〜D[j]が信号線14に各々出力される。   FIG. 4 shows a timing chart of the driving integrated circuit 200. When the horizontal synchronization signal Hs is input to the control circuit 40 from an external device, the control circuit 40 drives the scanning line driving circuit 22 in synchronization with the horizontal synchronization signal Hs. The scanning line driving circuit 22 sequentially sets the scanning signals G [1] to G [M] for each scanning line 12 to an active level for each horizontal scanning period H. The control circuit 40 synchronizes the selection signals S1 to S4 with the data line driving circuit 30 and the four switches 58 [1] to 58 [j] (j = 1 to J) in synchronization with the horizontal synchronization signal Hs. 58 [4]. The data line driving circuit 30 latches the display data signal including the precharge signal based on the selection signals S1 to S4, generates images D [1] to D [j], and outputs the data line driving circuit 30. Images D [1] to D [j] are output to the signal line 15 from the terminals d1 to dj. The four switches 58 [1] to 58 [4] of each demultiplexer 57 [j] (j = 1 to J) are turned on / off based on the selection signals S1 to S4, and include an image including a precharge signal. The signals D [1] to D [j] are output to the signal line 14, respectively.

一方、各画素回路PIXのコモン電極64には、図示しないコモン線を介して、1F周期ごとに極性が反転するコモン電圧LCCOMが供給される。本実施形態では、画像信号が0〜5Vの振幅を有しているので、コモン電圧LCCOMにも0〜5Vの振幅の交流電圧が用いられる。   On the other hand, a common voltage LCCOM whose polarity is inverted every 1F period is supplied to the common electrode 64 of each pixel circuit PIX via a common line (not shown). In the present embodiment, since the image signal has an amplitude of 0 to 5V, an AC voltage having an amplitude of 0 to 5V is also used for the common voltage LCCOM.

図4に示す例では、最初の垂直同期信号Vsに同期して、コモン電圧LCCOMは、5Vから0Vに反転し、最初の1Fの期間において0Vを維持する。また、最初の水平同期信号Hsに同期して、制御回路40から選択信号S1〜S4が順次出力され、データ線駆動回路30から画像信号D[1]〜D[j]が出力されるが、データ線駆動回路30からは、画像信号D[1]〜D[j]に先行してプリチャージ信号が出力される。本実施形態では、コモン電圧LCCOMが0Vの場合には、−4Vのプリチャージ信号が出力される。その結果、画像信号D[1]〜D[j]が各信号線14に書き込まれ、画素電極62に書き込まれる前に、−4Vのプリチャージ信号が各信号線14に書き込まれることになる。以下同様にしても、各水平同期信号Hsに同期して、−4Vのプリチャージ信号と画像信号D[1]〜D[j]が各信号線14に書き込まれる。   In the example shown in FIG. 4, the common voltage LCCOM is inverted from 5 V to 0 V in synchronization with the first vertical synchronization signal Vs, and maintains 0 V in the first 1F period. The selection signals S1 to S4 are sequentially output from the control circuit 40 and the image signals D [1] to D [j] are output from the data line driving circuit 30 in synchronization with the first horizontal synchronization signal Hs. A precharge signal is output from the data line driving circuit 30 prior to the image signals D [1] to D [j]. In the present embodiment, when the common voltage LCCOM is 0V, a precharge signal of −4V is output. As a result, the image signals D [1] to D [j] are written to the signal lines 14 and the -4V precharge signal is written to the signal lines 14 before being written to the pixel electrodes 62. Similarly, the -4V precharge signal and the image signals D [1] to D [j] are written to the signal lines 14 in synchronization with the horizontal synchronization signals Hs.

次に、垂直同期信号Vsに同期して、コモン電圧LCCOMは、0Vから5Vに反転し、1Fの期間において5Vを維持する。この1Fの期間における最初の水平同期信号Hsに同期して、制御回路40から選択信号S1〜S4が順次出力され、データ線駆動回路30から画像信号D[1]〜D[j]が出力されるが、データ線駆動回路30からは、画像信号D[1]〜D[j]に先行してプリチャージ信号が出力される。本実施形態では、コモン電圧LCCOMが5Vの場合には、0Vのプリチャージ信号が出力される。その結果、画像信号D[1]〜D[j]が各信号線14に書き込まれ、画素電極62に書き込まれる前に、0Vのプリチャージ信号が各信号線14に書き込まれることになる。以下同様にしても、各水平同期信号Hsに同期して、0Vのプリチャージ信号と画像信号D[1]〜D[j]が各信号線14に書き込まれる。   Next, in synchronization with the vertical synchronization signal Vs, the common voltage LCCOM is inverted from 0V to 5V and is maintained at 5V in the period of 1F. In synchronization with the first horizontal synchronizing signal Hs in the 1F period, the selection signals S1 to S4 are sequentially output from the control circuit 40, and the image signals D [1] to D [j] are output from the data line driving circuit 30. However, the data line driving circuit 30 outputs a precharge signal prior to the image signals D [1] to D [j]. In the present embodiment, when the common voltage LCCOM is 5V, a 0V precharge signal is output. As a result, the image signal D [1] to D [j] is written to each signal line 14 and the 0V precharge signal is written to each signal line 14 before being written to the pixel electrode 62. In the same manner, the 0V precharge signal and the image signals D [1] to D [j] are written to the signal lines 14 in synchronization with the horizontal synchronization signals Hs.

本実施形態においては、以上のように、コモン電圧LCCOMが0Vの期間においては、−4Vのプリチャージ信号を信号線14に供給し、コモン電圧LCCOMが5Vの期間においては、0Vのプリチャージ信号を信号線14に供給することにより、画素部10における表示領域の上下方向における輝度むらを防止すると共に、縦クロストークを防止することができる。   In the present embodiment, as described above, the -4V precharge signal is supplied to the signal line 14 when the common voltage LCCOM is 0V, and the 0V precharge signal is supplied when the common voltage LCCOM is 5V. Is supplied to the signal line 14, luminance unevenness in the vertical direction of the display area in the pixel portion 10 can be prevented, and vertical crosstalk can be prevented.

以下、本実施形態のプリチャージ信号による輝度むらの防止と縦クロストークの防止について詳しく説明する。   Hereinafter, prevention of luminance unevenness and vertical crosstalk due to the precharge signal according to the present embodiment will be described in detail.

(上下輝度むらの防止)
まず、図5および図7を用いて、輝度むらの防止について説明する。なお、図5および図7では、電気光学装置1が、液晶素子60に電圧が印加されていない状態において画素が黒表示となるノーマリーブラックモードである場合を想定する。
(Prevents uneven brightness)
First, prevention of luminance unevenness will be described with reference to FIGS. 5 and FIG. 7, it is assumed that the electro-optical device 1 is in a normally black mode in which the pixel displays black when no voltage is applied to the liquid crystal element 60.

(負極性フィールド)
まず、画像信号の電圧をコモン電圧LCCOMよりも低い電圧値とする負極性フィールドについて説明する。負極性フィールドにおいて、電気光学装置1の画素部10に、図5(A)に示すように全体が白色の画像を表示させる場合には、図7に示すようにタイミングt0でコモン電圧LCCOMが0Vから5Vに切り替わると、信号線14には0Vの画像信号が書き込まれ、これに同期して走査信号G[1]〜G[M]が、画素部10の最上部にある走査線12から最下部にある走査線12までに順次書き込まれると、各々の画素電極62に0Vの画像信号が書き込まれる。しかしながら、信号線14に対するプリチャージ信号の書き込みを行わない場合には、画素のスイッチング素子SWのリーク電流が主な原因となって、画素の保持電圧が低下する。
(Negative field)
First, the negative field in which the voltage of the image signal is a voltage value lower than the common voltage LCCOM will be described. In the negative polarity field, when the pixel portion 10 of the electro-optical device 1 displays a white image as a whole as shown in FIG. 5A, the common voltage LCCOM is 0 V at timing t0 as shown in FIG. Is switched to 5 V, an image signal of 0 V is written to the signal line 14, and in synchronization with this, the scanning signals G [1] to G [M] are transmitted from the scanning line 12 at the top of the pixel portion 10 to the maximum. When data is sequentially written up to the scanning line 12 at the bottom, an image signal of 0 V is written to each pixel electrode 62. However, when the precharge signal is not written to the signal line 14, the holding voltage of the pixel decreases mainly due to the leakage current of the switching element SW of the pixel.

一例として、図5(B)に示すように、画素部10の最上部から少し下がったa部の位置の画素電圧と、画素部10の最下部から少し上がったb部の位置の画素電圧の変化について説明する。本実施形態では、ノーマリーブラックモードにおいて白色の画像を表示させる場合に、画素の保持電圧(絶対値)として5Vが必要であるとする。図7に示すように、タイミングt0でコモン電圧LCCOMが0Vから5Vに切り替わると、a部の画素電圧は、画素の保持電圧(絶対値)である5Vを保持するために、10Vに変化する。   As an example, as shown in FIG. 5B, the pixel voltage at the position “a” slightly lowered from the uppermost portion of the pixel portion 10 and the pixel voltage at the position “b” slightly raised from the lowermost portion of the pixel portion 10. The change will be described. In the present embodiment, when a white image is displayed in the normally black mode, it is assumed that 5V is required as the holding voltage (absolute value) of the pixel. As shown in FIG. 7, when the common voltage LCCOM is switched from 0V to 5V at timing t0, the pixel voltage of the a part changes to 10V in order to hold 5V which is the holding voltage (absolute value) of the pixel.

そして、タイミングt1において、a部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行なわれると、a部の画素に対応する信号線14aには0Vの画像信号が書き込まれているので、a部の画素電圧は0Vとなる。このようにa部の画素電圧は0Vになった後も、a部の画素に対応する信号線14aには、1フィールドの期間内において0Vが印加ており、a部の画素電圧とa部の画素に対応する信号線14aに書き込まれている電圧との差は殆どなく、a部の画素のスイッチング素子SWのリーク電流によるa部の画素電圧の低下は殆どない。   At timing t1, when a scanning signal is written to activate the scanning line 12 corresponding to the pixel in the a portion, an image signal of 0V is written to the signal line 14a corresponding to the pixel in the a portion. Therefore, the pixel voltage of the a part is 0V. Thus, even after the pixel voltage of the a portion becomes 0 V, 0 V is applied to the signal line 14a corresponding to the pixel of the a portion within the period of one field, and the pixel voltage of the a portion and the a portion of the a portion There is almost no difference from the voltage written in the signal line 14a corresponding to the pixel, and there is almost no decrease in the pixel voltage of the a portion due to the leakage current of the switching element SW of the pixel of the a portion.

一方、b部の画素電圧は、図7に示すように、タイミングt0でコモン電圧LCCOMが0Vから5Vに切り替わると、画素の保持電圧(絶対値)である5Vを保持するために、10Vに変化する。b部の位置は、画素部10の最下部から少し上がった位置なので、タイミングt4にて、b部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行われるまで、b部の画素電圧は10Vを維持することになる。   On the other hand, as shown in FIG. 7, when the common voltage LCCOM is switched from 0V to 5V at timing t0, the pixel voltage in the portion b changes to 10V in order to hold the pixel holding voltage (absolute value) 5V. To do. Since the position of the b section is a position slightly raised from the lowermost part of the pixel section 10, the b section is written until the scanning signal is written to activate the scanning line 12 corresponding to the pixel of the b section at the timing t4. The pixel voltage of 10V is maintained at 10V.

しかしながら、b部の画素電圧が10Vであるのに対し、b部の画素に対応する信号線14aには0Vの画像信号が書き込まれているので、信号線14aに印加される電圧と、b部の画素電圧との差が大きくなり、オフ状態となっているb部の画素のスイッチング素子SWにはリーク電流が発生し、b部の画素電圧の低下が大きくなり、白色の画像を表示させるために必要な画素の保持電圧(絶対値)を保てなくなる。その結果、図5(B)に示すようにb部の画素の輝度は低下してしまう。このように、プリチャージ信号を印加しない場合には、上下方向における輝度むらが発生してしまう。   However, since the pixel voltage of the portion b is 10V, an image signal of 0V is written in the signal line 14a corresponding to the pixel of the portion b, so that the voltage applied to the signal line 14a and the portion b In order to display a white image due to a large difference from the pixel voltage and a leakage current generated in the switching element SW of the pixel b in the off state, resulting in a large drop in the pixel voltage of the pixel b. It is impossible to maintain the pixel holding voltage (absolute value) necessary for the operation. As a result, as shown in FIG. 5B, the luminance of the pixels in the b section is lowered. Thus, when the precharge signal is not applied, uneven brightness in the vertical direction occurs.

したがって、0Vより高く、例えば3Vのプリチャージ信号を、1Hsの期間ごとに全ての信号線14に印加すると、b部の画素に対応する信号線14aの電圧と、b部の画素電圧との差が小さくなり、b部の画素のスイッチング素子SWにおけるリーク電流の発生を抑えることができ、上下方向における輝度むらを防止することができる。   Therefore, when a precharge signal higher than 0 V, for example, 3 V, is applied to all the signal lines 14 every 1 Hs period, the difference between the voltage of the signal line 14 a corresponding to the pixel in the portion b and the pixel voltage in the portion b. Is reduced, the occurrence of leakage current in the switching element SW of the pixel in the portion b can be suppressed, and uneven brightness in the vertical direction can be prevented.

(正極性フィールド)
次に、画像信号の電圧をコモン電圧LCCOMよりも高い電圧値とする正極性フィールドについて説明する。正極性フィールドにおいて、電気光学装置1の画素部10に、図5(A)に示すように全体が白色の画像を表示させる場合には、図7に示すようにタイミングt5でコモン電圧LCCOMが5Vから0Vに切り替わると、信号線14には5Vの画像信号が書き込まれ、これに同期して走査信号G[1]〜G[M]が、画素部10の最上部にある走査線12から最下部にある走査線12までに順次書き込まれると、各々の画素電極62に0Vの画像信号が書き込まれる。しかしながら、信号線14に対するプリチャージ信号の書き込みを行わない場合には、画素のスイッチング素子SWのリーク電流が主な原因となって、画素の保持電圧が低下する。
(Positive field)
Next, a positive field in which the voltage of the image signal is a voltage value higher than the common voltage LCCOM will be described. In the positive polarity field, when displaying a white image as a whole as shown in FIG. 5A on the pixel unit 10 of the electro-optical device 1, the common voltage LCCOM is 5 V at timing t5 as shown in FIG. When switching from 0 to 0 V, an image signal of 5 V is written to the signal line 14, and in synchronization with this, the scanning signals G [1] to G [M] are transmitted from the scanning line 12 at the top of the pixel unit 10 to the maximum. When data is sequentially written up to the scanning line 12 at the bottom, an image signal of 0 V is written to each pixel electrode 62. However, when the precharge signal is not written to the signal line 14, the holding voltage of the pixel decreases mainly due to the leakage current of the switching element SW of the pixel.

図7に示すように、タイミングt5でコモン電圧LCCOMが5Vから0Vに切り替わると、a部の画素電圧は、画素の保持電圧(絶対値)である5Vを保持するために、−5Vに変化する。そして、タイミングt6において、a部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行なわれると、a部の画素に対応する信号線14aには5Vの画像信号が書き込まれているので、a部の画素電圧は5Vとなる。このようにa部の画素電圧は5Vになった後も、a部の画素に対応する信号線14aには、1フィールドの期間内において5Vが印加されており、a部の画素電圧とa部の画素に対応する信号線14aに書き込まれている電圧との差は殆どなく、a部の画素のスイッチング素子SWのリーク電流によるa部の画素電圧の低下は殆どない。   As shown in FIG. 7, when the common voltage LCCOM is switched from 5V to 0V at timing t5, the pixel voltage of the a part changes to −5V in order to hold 5V which is the holding voltage (absolute value) of the pixel. . At timing t6, when a scanning signal is written to activate the scanning line 12 corresponding to the pixel in the a section, a 5V image signal is written to the signal line 14a corresponding to the pixel in the a section. Therefore, the pixel voltage at the part a is 5V. Thus, even after the pixel voltage of the a section becomes 5 V, 5 V is applied to the signal line 14a corresponding to the pixel of the a section within the period of one field, and the pixel voltage of the a section and the a section There is almost no difference from the voltage written in the signal line 14a corresponding to the pixel, and there is almost no decrease in the pixel voltage of the a portion due to the leakage current of the switching element SW of the pixel of the a portion.

一方、b部の画素電圧は、図7に示すように、タイミングt5でコモン電圧LCCOMが5Vから0Vに切り替わると、画素の保持電圧(絶対値)である5Vを保持するために、−5Vに変化する。b部の位置は、画素部10の最下部から少し上がった位置なので、タイミングt9にて、b部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行われるまで、b部の画素電圧は−5Vを維持することになる。   On the other hand, as shown in FIG. 7, when the common voltage LCCOM is switched from 5V to 0V at timing t5, the pixel voltage of the portion b is set to −5V in order to hold 5V that is the holding voltage (absolute value) of the pixel. Change. Since the position of the b section is a position slightly raised from the lowermost part of the pixel section 10, the b section is written until the scanning signal for making the scanning line 12 corresponding to the pixel of the b section active is written at timing t9. The pixel voltage of −5V is maintained at −5V.

しかしながら、b部の画素電圧が−5Vであるのに対し、b部の画素に対応する信号線14aには5Vの画像信号が書き込まれているので、信号線14aに印加される電圧と、b部の画素電圧との差が大きくなり、オフ状態となっているb部の画素のスイッチング素子SWにはリーク電流が発生し、b部の画素電圧の低下が大きくなり、白色の画像を表示させるために必要な画素の保持電圧(絶対値)を保てなくなる。その結果、図5(B)に示すようにb部の画素の輝度は低下してしまう。このように、プリチャージ信号を印加しない場合には、上下方向における輝度むらが発生してしまう。   However, since the pixel voltage of the portion b is -5V, but the image signal of 5V is written in the signal line 14a corresponding to the pixel of the portion b, the voltage applied to the signal line 14a, and b The difference from the pixel voltage of the portion b becomes large, a leakage current is generated in the switching element SW of the pixel b of the b portion that is in the off state, and the decrease in the pixel voltage of the portion b increases, thereby displaying a white image Therefore, the pixel holding voltage (absolute value) necessary for this cannot be maintained. As a result, as shown in FIG. 5B, the luminance of the pixels in the b section is lowered. Thus, when the precharge signal is not applied, uneven brightness in the vertical direction occurs.

したがって、約−4Vのプリチャージ信号を、1Hsの期間ごとに全ての信号線14に印加すると、b部の画素に対応する信号線14aの電圧と、b部の画素電圧との差が小さくなり、b部の画素のスイッチング素子SWにおけるリーク電流は小さくなる。一方、約−4Vのプリチャージ信号を信号線14aに印加すると、信号線14aの電圧とa部の画素電圧との差が大きくなり、a部の画素のスイッチング素子SWにおけるリーク電流は大きくなる。つまり、a部の画素のスイッチング素子SWにおけるリーク電流は大きくなり、b部の画素のスイッチング素子SWにおけるリーク電流は小さくなるため、全体として、上下方向における輝度むらを防止することができる。   Therefore, when a precharge signal of about −4 V is applied to all the signal lines 14 every 1 Hs, the difference between the voltage of the signal line 14 a corresponding to the pixel in the b portion and the pixel voltage in the b portion is reduced. , The leakage current in the switching element SW of the pixel in the portion b becomes small. On the other hand, when a precharge signal of about -4 V is applied to the signal line 14a, the difference between the voltage of the signal line 14a and the pixel voltage of the a portion increases, and the leakage current in the switching element SW of the pixel of the a portion increases. That is, since the leakage current in the switching element SW of the pixel in the a portion becomes large and the leakage current in the switching element SW of the pixel in the b portion becomes small, it is possible to prevent uneven brightness in the vertical direction as a whole.

(縦クロストークの防止)
次に、本実施形態に係る電気光学装置1における縦クロストークの防止について図6および図8を参照しつつ説明する。なお、図6および図8では、電気光学装置1が、液晶素子60に電圧が印加されていない状態において画素が黒表示となるノーマリーブラックモードである場合を想定する。
(Preventing vertical crosstalk)
Next, prevention of vertical crosstalk in the electro-optical device 1 according to the present embodiment will be described with reference to FIGS. 6 and 8, it is assumed that the electro-optical device 1 is in a normally black mode in which the pixel displays black when no voltage is applied to the liquid crystal element 60.

(負極性フィールド)
まず、画像信号の電圧をコモン電圧LCCOMよりも低い電圧値とする負極性フィールドについて説明する。負極性フィールドにおいて、電気光学装置1の画素部10に、図6(A)に示すような、白色の背景Ar1の中に黒色のウインドウAr2を表した画像を表示させる場合には、図8に示すようにタイミングt0でコモン電圧LCCOMが0Vから5Vに切り替わると、タイミングt2までは信号線14には0Vの画像信号が書き込まれ、これに同期して走査信号G[1]〜G[M]が、画素部10の最上部にある走査線12から順次アクティブ状態になると、タイミングt2までは各々の画素電極62に0Vの画像信号が書き込まれる。また、タイミングt2からタイミングt3までは信号線14には5Vの画像信号が書き込まれ、各々の画素電極62に5Vの画像信号が書き込まれる。そして、タイミングt3からタイミングt5までは信号線14には0Vの画像信号が書き込まれ、各々の画素電極62に0Vの画像信号が書き込まれる。しかしながら、信号線14に対するプリチャージ信号の書き込みを行わない場合には、画素のスイッチング素子SWのリーク電流が主な原因となって、画素の保持電圧が低下する。
(Negative field)
First, the negative field in which the voltage of the image signal is a voltage value lower than the common voltage LCCOM will be described. When displaying an image representing a black window Ar2 in a white background Ar1 as shown in FIG. 6A on the pixel unit 10 of the electro-optical device 1 in the negative polarity field, FIG. As shown, when the common voltage LCCOM is switched from 0V to 5V at timing t0, an image signal of 0V is written to the signal line 14 until timing t2, and the scanning signals G [1] to G [M] are synchronized with this. However, when the active state is sequentially started from the scanning line 12 at the top of the pixel portion 10, an image signal of 0V is written to each pixel electrode 62 until timing t2. From timing t2 to timing t3, a 5V image signal is written to the signal line 14, and a 5V image signal is written to each pixel electrode 62. From timing t3 to timing t5, a 0V image signal is written to the signal line 14, and a 0V image signal is written to each pixel electrode 62. However, when the precharge signal is not written to the signal line 14, the holding voltage of the pixel decreases mainly due to the leakage current of the switching element SW of the pixel.

一例として、図6(B)に示すように、黒色のウインドウAr2を含む領域において画素部10の最上部から少し下がったa部の位置の画素電圧と、画素部10の最下部から少し上がったb部の位置の画素電圧の変化について説明する。また、比較のために、黒色のウインドウAr2を含まない領域においてa部の位置に対応するc部の位置の画素電圧、および、b部の位置に対応するd部の位置の画素電圧についても参照する。   As an example, as shown in FIG. 6B, in the region including the black window Ar <b> 2, the pixel voltage at the position “a” slightly lowered from the uppermost portion of the pixel portion 10 and slightly increased from the lowermost portion of the pixel portion 10. A change in the pixel voltage at the position of the part b will be described. For comparison, also refer to the pixel voltage at the position c corresponding to the position a and the pixel voltage at the position d corresponding to the position b in the region not including the black window Ar2. To do.

本実施形態では、ノーマリーブラックモードにおいて白色の画像を表示させる場合に、画素の保持電圧(絶対値)として5Vが必要であるとする。図8に示すように、タイミングt0でコモン電圧LCCOMが0Vから5Vに切り替わると、a部の画素電圧は、画素の保持電圧(絶対値)である5Vを保持するために、10Vに変化する。   In the present embodiment, when a white image is displayed in the normally black mode, it is assumed that 5V is required as the holding voltage (absolute value) of the pixel. As shown in FIG. 8, when the common voltage LCCOM is switched from 0V to 5V at timing t0, the pixel voltage of the a part changes to 10V in order to hold 5V which is the holding voltage (absolute value) of the pixel.

そして、タイミングt1において、a部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行なわれると、a部の画素に対応する信号線14aには0Vの画像信号が書き込まれているので、a部の画素電圧は0Vとなる。   At timing t1, when a scanning signal is written to activate the scanning line 12 corresponding to the pixel in the a portion, an image signal of 0V is written to the signal line 14a corresponding to the pixel in the a portion. Therefore, the pixel voltage of the a part is 0V.

同様に、タイミングt0でコモン電圧LCCOMが0Vから5Vに切り替わると、c部の画素電圧も、画素の保持電圧(絶対値)である5Vを保持するために、10Vに変化する。そして、タイミングt1において、c部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行なわれると、c部の画素に対応する信号線14bには0Vの画像信号が書き込まれているので、c部の画素電圧は0Vとなる。その後、1フィールドの期間内において、c部の画素電圧は0Vを維持する。   Similarly, when the common voltage LCCOM is switched from 0V to 5V at timing t0, the pixel voltage of the c section also changes to 10V in order to hold 5V that is the pixel holding voltage (absolute value). At timing t1, when a scanning signal is written to activate the scanning line 12 corresponding to the pixel in the c section, an image signal of 0V is written to the signal line 14b corresponding to the pixel in the c section. Therefore, the pixel voltage at the c section is 0V. Thereafter, the pixel voltage of the portion c is maintained at 0 V within one field period.

また、a部の画素電圧も1フィールドの期間内において0Vを維持することになるが、黒色のウインドウAr2を含む領域においては、黒色のウインドウAr2を表示するために、タイミングt2でa部の画素に対応する信号線14aに5Vが書き込まれる。その結果、a部の画素電圧とa部の画素に対応する信号線14aに書き込まれている電圧との差が大きくなり、a部の画素のスイッチング素子SWにおけるリーク電流が発生し、a部の画素電圧が低下する。   In addition, the pixel voltage of the a section is also maintained at 0 V within the period of one field. However, in the region including the black window Ar2, the pixel of the a section is displayed at the timing t2 in order to display the black window Ar2. 5V is written to the signal line 14a corresponding to. As a result, the difference between the pixel voltage of the a portion and the voltage written in the signal line 14a corresponding to the pixel of the a portion becomes large, and a leakage current occurs in the switching element SW of the pixel of the a portion. The pixel voltage decreases.

一方、a部の画素と対比されるc部の画素においては、c部の画素に対応する信号線14bに5Vが書き込まれることがなく0Vのままなので、c部の画素電圧とc部の画素に対応する信号線14bに書き込まれている電圧との差は殆どなく、c部の画素のスイッチング素子SWにおけるリーク電流が発生することがない。つまり、c部の画素電圧は低下しない。   On the other hand, in the pixel of the c section compared with the pixel of the a section, 5V is not written to the signal line 14b corresponding to the pixel of the c section and remains 0V. Therefore, the pixel voltage of the c section and the pixel of the c section There is almost no difference from the voltage written in the signal line 14b corresponding to, and a leak current does not occur in the switching element SW of the pixel in the portion c. That is, the pixel voltage at the c section does not decrease.

したがって、a部の画素とc部の画素とを比較すると、c部の画素は白色を維持しているが、a部の画素が含まれる領域Ar1aはc部の画素を含む領域よりも暗い色になってしまう。   Therefore, when comparing the pixel in the a section and the pixel in the c section, the pixel in the c section maintains white, but the area Ar1a including the pixel in the a section is darker than the area including the pixel in the c section. Become.

また、b部の画素電圧は、図8に示すように、タイミングt0でコモン電圧LCCOMが0Vから5Vに切り替わると、画素の保持電圧(絶対値)である5Vを保持するために、10Vに変化する。b部の位置は、画素部10の最下部から少し上がった位置なので、タイミングt4にて、b部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行われるまで、b部の画素電圧は10Vを維持することになる。   Further, as shown in FIG. 8, when the common voltage LCCOM is switched from 0V to 5V at the timing t0, the pixel voltage in the portion b changes to 10V in order to hold the pixel holding voltage (absolute value) 5V. To do. Since the position of the b section is a position slightly raised from the lowermost part of the pixel section 10, the b section is written until the scanning signal is written to activate the scanning line 12 corresponding to the pixel of the b section at the timing t4. The pixel voltage of 10V is maintained at 10V.

同様に、b部の画素に対応するd部の画素の電圧も、図8に示すように、タイミングt0でコモン電圧LCCOMが0Vから5Vに切り替わると、画素の保持電圧(絶対値)である5Vを保持するために、10Vに変化する。d部の位置もb部の位置と同様に、画素部10の最下部から少し上がった位置なので、タイミングt4にて、d部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行われるまで、d部の画素電圧は10Vを維持することになる。   Similarly, as shown in FIG. 8, when the common voltage LCCOM is switched from 0V to 5V at the timing t0, the voltage of the pixel in the d section corresponding to the pixel in the b section is also 5V which is a holding voltage (absolute value) of the pixel. In order to maintain the voltage, it changes to 10V. Similarly to the position of the b section, the position of the d section is a position slightly raised from the lowermost part of the pixel section 10, so that at timing t4, the scanning signal writing that activates the scanning line 12 corresponding to the pixels of the d section is written. Until the operation is performed, the pixel voltage of the portion d is maintained at 10V.

しかしながら、b部の画素に対応する信号線14bには、タイミングt1からタイミングt2まで、および、タイミングt3からタイミングt5までは0Vが書き込まれ、タイミングt2からタイミングt3までは、黒色のウインドウAr2を表示するために、5Vが書き込まれる。その結果、b部の画素電圧とb部の画素に対応する信号線14bに書き込まれている電圧との差は、タイミングt1からタイミングt2まで、および、タイミングt3からタイミングt5までは10Vとなり、タイミングt2からタイミングt3までは、5Vとなる。その結果、b部の画素のスイッチング素子SWにおけるリーク電流が発生し、b部の画素電圧は低下する。   However, 0 V is written to the signal line 14b corresponding to the pixel in the portion b from the timing t1 to the timing t2 and from the timing t3 to the timing t5, and the black window Ar2 is displayed from the timing t2 to the timing t3. To do so, 5V is written. As a result, the difference between the pixel voltage of the part b and the voltage written to the signal line 14b corresponding to the pixel of the part b is 10 V from timing t1 to timing t2 and from timing t3 to timing t5. From t2 to timing t3, the voltage is 5V. As a result, a leak current is generated in the switching element SW of the pixel in the b portion, and the pixel voltage in the b portion is lowered.

一方、b部の画素に対応するd部の画素の電圧は、d部の画素に対応する信号線14bに0Vが書き込まれているため、d部の画素電圧とd部の画素に対応する信号線14bに書き込まれている電圧との差が大きくなり、d部の画素のスイッチング素子SWにおけるリーク電流が発生し、d部の画素電圧が低下する。   On the other hand, as for the voltage of the pixel in the d section corresponding to the pixel in the b section, 0V is written in the signal line 14b corresponding to the pixel in the d section, so the pixel voltage in the d section and the signal corresponding to the pixel in the d section The difference from the voltage written in the line 14b becomes large, a leak current is generated in the switching element SW of the pixel in the d portion, and the pixel voltage in the d portion is lowered.

ここで、b部の画素とd部の画素を比較すると、b部の画素に対応する信号線14aには、タイミングt2からタイミングt3の期間、5Vの電圧が印加されるので、この期間におけるb部の画素電圧とb部の画素に対応する信号線14aとの電圧差は、d部の画素電圧とd部の画素に対応する信号線14bとの電圧差よりも小さくなる。したがって、1フィールド期間を考えると、全体としては、b部の画素におけるリーク電流よりも、d部の画素におけるリーク電流の方が大きくなり、d部の画素電圧がb部の画素電圧よりも低くなり、d部の画素が含まれる領域は、b部の画素が含まれる領域Ar1bに比べて暗い色になる。   Here, comparing the pixels in the b section and the pixels in the d section, a voltage of 5 V is applied to the signal line 14a corresponding to the pixels in the b section from the timing t2 to the timing t3. The voltage difference between the pixel voltage at the portion and the signal line 14a corresponding to the pixel at the portion b is smaller than the voltage difference between the pixel voltage at the portion d and the signal line 14b corresponding to the pixel at the portion d. Therefore, considering one field period, as a whole, the leak current in the d portion pixel is larger than the leak current in the b portion pixel, and the d portion pixel voltage is lower than the b portion pixel voltage. Thus, the region including the pixels of the d portion is darker than the region Ar1b including the pixels of the b portion.

以上のように、プリチャージ信号を印加しない場合には、a部の画素とb部の画素を含む縦のラインと、c部の画素とd部の画素を含む縦のラインとを比べると、互いに対比されるa部の画素とc部の画素との間、および、b部の画素とd部の画素との間に、輝度差が生じることになり、いわゆる縦クロストークが生じてしまう。   As described above, when the precharge signal is not applied, the vertical line including the pixel in the a portion and the pixel in the b portion is compared with the vertical line including the pixel in the c portion and the pixel in the d portion. A luminance difference is generated between the pixels in the a section and the c section that are compared with each other, and between the pixels in the b section and the d section, and so-called vertical crosstalk is generated.

そこで、0V付近の電圧のプリチャージ信号を1Hsの期間ごとに信号線14に印加すると、信号線14に対してタイミングt2において5Vの電圧が書き込まれた場合でも、a部の画素に対応する信号線14aの電圧と、a部の画素電圧との差が小さくなり、a部の画素のスイッチング素子SWにおけるリーク電流が減少する。その結果、a部の画素とc部の画素との輝度差が減少する。また、0V付近の電圧のプリチャージ信号を信号線14に印加すると、b部の画素に対応する信号線14aの電圧と、b部の画素電圧との差が大きくなり、b部の画素のスイッチング素子SWにおけるリーク電流が増加する。その結果、b部の画素とd部の画素との輝度差が減少する。このように、0V付近の電圧のプリチャージ信号を1Hsの期間ごとに信号線14に印加すると、縦クロストークの発生を防止することができる。   Therefore, when a precharge signal having a voltage near 0 V is applied to the signal line 14 every 1 Hs period, even when a voltage of 5 V is written to the signal line 14 at the timing t2, the signal corresponding to the pixel in the a section. The difference between the voltage of the line 14a and the pixel voltage of the a portion becomes small, and the leakage current in the switching element SW of the pixel of the a portion decreases. As a result, the luminance difference between the pixels in the a portion and the c portion is reduced. Further, when a precharge signal having a voltage of about 0 V is applied to the signal line 14, the difference between the voltage of the signal line 14a corresponding to the pixel in the b portion and the pixel voltage in the b portion becomes large, and the switching of the pixels in the b portion is performed. The leakage current in the element SW increases. As a result, the luminance difference between the pixels in the b portion and the d portion is reduced. In this way, when a precharge signal having a voltage near 0 V is applied to the signal line 14 every 1 Hs period, it is possible to prevent the occurrence of vertical crosstalk.

(正極性フィールド)
次に、正極性フィールドについて説明する。正極性フィールドにおいて、電気光学装置1の画素部10に、図6(A)に示すように白色の背景Ar1の中に黒色のウインドウAr2を表した画像を表示させる場合には、図8に示すようにタイミングt5でコモン電圧LCCOMが5Vから0Vに切り替わると、タイミングt7までは信号線14には5Vの画像信号が書き込まれ、これに同期して走査信号G[1]〜G[M]が、画素部10の最上部にある走査線12から順次アクティブ状態になると、タイミングt7までは各々の画素電極62に5Vの画像信号が書き込まれる。また、タイミングt7からタイミングt8までは信号線14には0Vの画像信号が書き込まれ、各々の画素電極62に0Vの画像信号が書き込まれる。そして、タイミングt8からタイミングt10までは信号線14には5Vの画像信号が書き込まれ、各々の画素電極62に5Vの画像信号が書き込まれる。しかしながら、信号線14に対するプリチャージ信号の書き込みを行わない場合には、画素のスイッチング素子SWのリーク電流が主な原因となって、画素の保持電圧が低下する。
(Positive field)
Next, the positive polarity field will be described. In the case of displaying an image representing a black window Ar2 in a white background Ar1 as shown in FIG. 6A on the pixel unit 10 of the electro-optical device 1 in the positive polarity field, as shown in FIG. Thus, when the common voltage LCCOM is switched from 5 V to 0 V at timing t5, an image signal of 5 V is written to the signal line 14 until timing t7, and the scanning signals G [1] to G [M] are synchronized with this. When the active state is sequentially started from the scanning line 12 at the top of the pixel portion 10, a 5V image signal is written to each pixel electrode 62 until timing t7. From timing t7 to timing t8, a 0V image signal is written to the signal line 14, and a 0V image signal is written to each pixel electrode 62. From timing t8 to timing t10, a 5V image signal is written to the signal line 14, and a 5V image signal is written to each pixel electrode 62. However, when the precharge signal is not written to the signal line 14, the holding voltage of the pixel decreases mainly due to the leakage current of the switching element SW of the pixel.

負極性フィールドの場合と同様に、図6(B)に示すように、黒色のウインドウAr2を含む領域において画素部10の最上部から少し下がったa部の位置の画素電圧と、画素部10の最下部から少し上がったb部の位置の画素電圧の変化について説明する。また、比較のために、黒色のウインドウAr2を含まない領域においてa部の位置に対応するc部の位置の画素電圧、および、b部の位置に対応するd部の位置の画素電圧についても参照する。   Similarly to the case of the negative polarity field, as shown in FIG. 6B, the pixel voltage at the position of a part slightly lower than the uppermost part of the pixel part 10 in the region including the black window Ar2, A change in the pixel voltage at the position of the part b slightly raised from the lowest part will be described. For comparison, also refer to the pixel voltage at the position c corresponding to the position a and the pixel voltage at the position d corresponding to the position b in the region not including the black window Ar2. To do.

本実施形態では、ノーマリーブラックモードにおいて白色の画像を表示させる場合に、画素の保持電圧(絶対値)として5Vが必要であるとする。図8に示すように、タイミングt5でコモン電圧LCCOMが5Vから0Vに切り替わると、a部の画素電圧は、画素の保持電圧(絶対値)である5Vを保持するために、−5Vに変化する。   In the present embodiment, when a white image is displayed in the normally black mode, it is assumed that 5V is required as the holding voltage (absolute value) of the pixel. As shown in FIG. 8, when the common voltage LCCOM is switched from 5V to 0V at timing t5, the pixel voltage of the a part changes to −5V in order to hold 5V which is the holding voltage (absolute value) of the pixel. .

そして、タイミングt6において、a部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行なわれると、a部の画素に対応する信号線14aには5Vの画像信号が書き込まれているので、a部の画素電圧は5Vとなる。   At timing t6, when a scanning signal is written to activate the scanning line 12 corresponding to the pixel in the a section, a 5V image signal is written to the signal line 14a corresponding to the pixel in the a section. Therefore, the pixel voltage at the part a is 5V.

同様に、タイミングt0でコモン電圧LCCOMが5Vから0Vに切り替わると、c部の画素電圧も、画素の保持電圧(絶対値)である5Vを保持するために、−5Vに変化する。そして、タイミングt6において、c部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行なわれると、c部の画素に対応する信号線14bには5Vの画像信号が書き込まれているので、c部の画素電圧は5Vとなる。その後、1フィールドの期間内において、c部の画素電圧は5Vを維持する。   Similarly, when the common voltage LCCOM is switched from 5V to 0V at the timing t0, the pixel voltage of the part c also changes to −5V in order to hold the pixel holding voltage (absolute value) of 5V. At timing t6, when a scanning signal is written to activate the scanning line 12 corresponding to the pixel in the c section, a 5V image signal is written to the signal line 14b corresponding to the pixel in the c section. Therefore, the pixel voltage at the c portion is 5V. Thereafter, the pixel voltage of the portion c is maintained at 5V within one field period.

また、a部の画素電圧も1フィールドの期間内において5Vを維持することになるが、黒色のウインドウAr2を含む領域においては、黒色のウインドウAr2を表示するために、タイミングt7でa部の画素に対応する信号線14aに0Vが書き込まれる。その結果、a部の画素電圧とa部の画素に対応する信号線14aに書き込まれている電圧との差が大きくなり、a部の画素のスイッチング素子SWにおけるリーク電流が発生し、a部の画素電圧が低下する。   Further, the pixel voltage of the a portion is also maintained at 5 V within one field period. However, in the region including the black window Ar2, the pixel of the a portion is displayed at timing t7 in order to display the black window Ar2. 0V is written to the signal line 14a corresponding to. As a result, the difference between the pixel voltage of the a portion and the voltage written in the signal line 14a corresponding to the pixel of the a portion becomes large, and a leakage current occurs in the switching element SW of the pixel of the a portion. The pixel voltage decreases.

一方、a部の画素と対比されるc部の画素においては、c部の画素に対応する信号線14bに0Vが書き込まれることがなく5Vのままなので、c部の画素電圧とc部の画素に対応する信号線14bに書き込まれている電圧との差は殆どなく、c部の画素のスイッチング素子SWにおけるリーク電流が発生することがない。つまり、c部の画素電圧は低下しない。   On the other hand, in the pixel in the c section compared with the pixel in the a section, 0V is not written to the signal line 14b corresponding to the pixel in the c section and remains at 5V, so the pixel voltage in the c section and the pixel in the c section There is almost no difference from the voltage written in the signal line 14b corresponding to, and a leak current does not occur in the switching element SW of the pixel in the portion c. That is, the pixel voltage at the c section does not decrease.

したがって、a部の画素とc部の画素とを比較すると、c部の画素は白色を維持しているが、a部の画素が含まれる領域Ar1aはc部の画素を含む領域よりも暗い色になってしまう。   Therefore, when comparing the pixel in the a section and the pixel in the c section, the pixel in the c section maintains white, but the area Ar1a including the pixel in the a section is darker than the area including the pixel in the c section. Become.

また、b部の画素電圧は、図8に示すように、タイミングt5でコモン電圧LCCOMが5Vから0Vに切り替わると、画素の保持電圧(絶対値)である5Vを保持するために、−5Vに変化する。b部の位置は、画素部10の最下部から少し上がった位置なので、タイミングt9にて、b部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行われるまで、b部の画素電圧は−5Vを維持することになる。   Further, as shown in FIG. 8, when the common voltage LCCOM is switched from 5V to 0V at timing t5, the pixel voltage in the portion b is set to −5V in order to hold 5V that is the pixel holding voltage (absolute value). Change. Since the position of the b section is a position slightly raised from the lowermost part of the pixel section 10, the b section is written until the scanning signal for making the scanning line 12 corresponding to the pixel of the b section active is written at timing t9. The pixel voltage of −5V is maintained at −5V.

同様に、b部の画素に対応するd部の画素の電圧も、図8に示すように、タイミングt5でコモン電圧LCCOMが5Vから0Vに切り替わると、画素の保持電圧(絶対値)である5Vを保持するために、−5Vに変化する。d部の位置もb部の位置と同様に、画素部10の最下部から少し上がった位置なので、タイミングt9にて、d部の画素に対応する走査線12をアクティブ状態とする走査信号の書き込みが行われるまで、d部の画素電圧は−5Vを維持することになる。   Similarly, as shown in FIG. 8, when the common voltage LCCOM is switched from 5V to 0V at the timing t5, the voltage of the pixel in the d section corresponding to the pixel in the b section is 5V, which is the holding voltage (absolute value) of the pixel. To maintain -5V. Similarly to the position of the b section, the position of the d section is a position slightly raised from the lowermost part of the pixel section 10, so that at time t <b> 9, writing of the scanning signal that activates the scanning line 12 corresponding to the pixel of the d section Until this is done, the pixel voltage of the portion d is maintained at -5V.

しかしながら、b部の画素に対応する信号線14bには、タイミングt5からタイミングt7まで、および、タイミングt8からタイミングt10までは5Vが書き込まれ、タイミングt7からタイミングt8までは、黒色のウインドウAr2を表示するために、0Vが書き込まれる。その結果、b部の画素電圧とb部の画素に対応する信号線14bに書き込まれている電圧との差は、タイミングt5からタイミングt7まで、および、タイミングt8からタイミングt10までは10Vとなり、タイミングt7からタイミングt8までは、5Vとなる。その結果、b部の画素のスイッチング素子SWにおけるリーク電流が発生し、b部の画素電圧は低下する。   However, 5 V is written from the timing t5 to the timing t7 and from the timing t8 to the timing t10, and the black window Ar2 is displayed from the timing t7 to the timing t8. To do so, 0V is written. As a result, the difference between the pixel voltage of the part b and the voltage written to the signal line 14b corresponding to the pixel of the part b is 10 V from timing t5 to timing t7 and from timing t8 to timing t10. From t7 to timing t8, the voltage is 5V. As a result, a leak current is generated in the switching element SW of the pixel in the b portion, and the pixel voltage in the b portion is lowered.

一方、b部の画素に対応するd部の画素の電圧は、d部の画素に対応する信号線14bに5Vが書き込まれているため、d部の画素電圧とd部の画素に対応する信号線14bに書き込まれている電圧との差が大きくなり、d部の画素のスイッチング素子SWにおけるリーク電流が発生し、d部の画素電圧が低下する。   On the other hand, as for the voltage of the pixel in the d section corresponding to the pixel in the b section, 5V is written in the signal line 14b corresponding to the pixel in the d section, so the pixel voltage in the d section and the signal corresponding to the pixel in the d section The difference from the voltage written in the line 14b becomes large, a leak current is generated in the switching element SW of the pixel in the d portion, and the pixel voltage in the d portion is lowered.

ここで、b部の画素とd部の画素を比較すると、b部の画素に対応する信号線14aには、タイミングt7からタイミングt8の期間、0Vの電圧が印加されるので、この期間におけるb部の画素電圧とb部の画素に対応する信号線14aとの電圧差は、d部の画素電圧とd部の画素に対応する信号線14bとの電圧差よりも小さくなる。したがって、1フィールド期間を考えると、全体としては、b部の画素におけるリーク電流よりも、d部の画素におけるリーク電流の方が大きくなり、d部の画素電圧がb部の画素電圧よりも低くなり、d部の画素が含まれる領域は、b部の画素が含まれる領域Ar1bに比べて暗い色になる。   Here, when comparing the pixels in the b portion and the pixels in the d portion, a voltage of 0 V is applied to the signal line 14a corresponding to the pixels in the b portion from the timing t7 to the timing t8. The voltage difference between the pixel voltage at the portion and the signal line 14a corresponding to the pixel at the portion b is smaller than the voltage difference between the pixel voltage at the portion d and the signal line 14b corresponding to the pixel at the portion d. Therefore, considering one field period, as a whole, the leak current in the d portion pixel is larger than the leak current in the b portion pixel, and the d portion pixel voltage is lower than the b portion pixel voltage. Thus, the region including the pixels of the d portion is darker than the region Ar1b including the pixels of the b portion.

以上のように、プリチャージ信号を印加しない場合には、a部の画素とb部の画素を含む縦のラインと、c部の画素とd部の画素を含む縦のラインとを比べると、互いに対比されるa部の画素とc部の画素との間、および、b部の画素とd部の画素との間に、輝度差が生じることになり、いわゆる縦クロストークが生じてしまう。   As described above, when the precharge signal is not applied, the vertical line including the pixel in the a portion and the pixel in the b portion is compared with the vertical line including the pixel in the c portion and the pixel in the d portion. A luminance difference is generated between the pixels in the a section and the c section that are compared with each other, and between the pixels in the b section and the d section, and so-called vertical crosstalk is generated.

そこで、−4Vの電圧のプリチャージ信号を1Hsの期間ごとに信号線14に印加すると、信号線14に対してタイミングt7において0Vの電圧が書き込まれた場合でも、a部の画素に対応する信号線14aの電圧と、a部の画素電圧との差が小さくなり、a部の画素のスイッチング素子SWにおけるリーク電流が減少する。その結果、a部の画素とc部の画素との輝度差が減少する。また、−4Vの電圧のプリチャージ信号を信号線14に印加すると、d部の画素に対応する信号線14bの電圧と、d部の画素電圧との差が小さくなり、d部の画素のスイッチング素子SWにおけるリーク電流が減少する。その結果、b部の画素とd部の画素との輝度差が減少する。このように、−4Vの電圧のプリチャージ信号を1Hsの期間ごとに信号線14に印加すると、縦クロストークの発生を防止することができる。   Therefore, when a precharge signal having a voltage of −4 V is applied to the signal line 14 every 1 Hs period, even when a voltage of 0 V is written to the signal line 14 at timing t7, a signal corresponding to the pixel in the a section. The difference between the voltage of the line 14a and the pixel voltage of the a portion becomes small, and the leakage current in the switching element SW of the pixel of the a portion decreases. As a result, the luminance difference between the pixels in the a portion and the c portion is reduced. Further, when a precharge signal having a voltage of −4V is applied to the signal line 14, the difference between the voltage of the signal line 14b corresponding to the pixel in the d portion and the pixel voltage in the d portion becomes small, and switching of the pixels in the d portion Leakage current in the element SW is reduced. As a result, the luminance difference between the pixels in the b portion and the d portion is reduced. In this way, when a precharge signal having a voltage of −4 V is applied to the signal line 14 every 1 Hs, the occurrence of vertical crosstalk can be prevented.

(上下輝度むらと縦クロストークの最適化)
以上に説明したように、正極性フィールドにおいては、約−4Vのプリチャージ信号を1Hsの期間ごとに信号線14に印加することにより、上下輝度むらを防止し、かつ、縦クロストークの発生を防止することができる。
(Optimization of uneven brightness and vertical crosstalk)
As described above, in the positive polarity field, by applying a precharge signal of about −4 V to the signal line 14 every 1 Hs period, vertical luminance unevenness is prevented and occurrence of vertical crosstalk is prevented. Can be prevented.

負極性フィールドにおいては、0V付近のプリチャージ信号を1Hsの期間ごとに信号線14に印加すると、縦クロストークの発生を防止することができる。但し、上下輝度むらの防止の観点からは、0V付近よりも高い電圧、例えば、3V程度のプリチャージ信号を1期間ごとに信号線14に印加した方がよい。したがって、負極性フィールドにおけるプリチャージ信号の電圧については、電気光学パネル100の特性に合わせて、上下輝度むらと縦クロストークの最適化を図ることのできる電圧を実験的に決めるのが良い。具体的には、コモン電圧LCCOMの電圧範囲(0〜5V)の範囲で負極性フィールドにおけるプリチャージ信号の電圧の最適値を決めることが望ましい。   In the negative polarity field, the occurrence of vertical crosstalk can be prevented by applying a precharge signal near 0 V to the signal line 14 every 1 Hs period. However, from the viewpoint of preventing uneven brightness, it is preferable to apply a precharge signal having a voltage higher than around 0 V, for example, about 3 V to the signal line 14 every period. Therefore, regarding the voltage of the precharge signal in the negative polarity field, it is preferable to experimentally determine a voltage that can optimize the vertical luminance unevenness and the vertical crosstalk in accordance with the characteristics of the electro-optical panel 100. Specifically, it is desirable to determine the optimum value of the voltage of the precharge signal in the negative polarity field within the voltage range (0 to 5 V) of the common voltage LCCOM.

本実施形態においては、コモン電圧LCCOMが0Vの正極性フィールドにおいては、−4Vのプリチャージ信号を印加し、コモン電圧LCCOMが5Vの負極性フィールドにおいては、0V付近のプリチャージ信号を印加することにより、上下方向の輝度むらと縦クロストークの両方を解消することができた。   In the present embodiment, a precharge signal of −4V is applied in a positive polarity field where the common voltage LCCOM is 0V, and a precharge signal near 0V is applied in a negative polarity field where the common voltage LCCOM is 5V. As a result, both the vertical luminance unevenness and the vertical crosstalk can be eliminated.

<第2実施形態>
本実施形態は、駆動用集積回路200を、制御回路40と、データ線駆動回路31と、Xシフトレジスタ41とにより構成したところが第1実施形態と異なる。図9は電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。図7に示すように、駆動用集積回路200は、制御回路40と、データ線駆動回路31と、Xシフトレジスタ41とを備えている。また、本実施形態においては、デマルチプレクサーの代わりに、配線ブロックB[1]〜B[J]ごとに、連動してON/OFFを行うスイッチ58[1]〜58[4]を備えている。
Second Embodiment
The present embodiment is different from the first embodiment in that the driving integrated circuit 200 includes a control circuit 40, a data line driving circuit 31, and an X shift register 41. FIG. 9 is a block diagram showing the configuration of the electro-optical panel 100 and the driving integrated circuit 200. As shown in FIG. 7, the driving integrated circuit 200 includes a control circuit 40, a data line driving circuit 31, and an X shift register 41. In this embodiment, instead of the demultiplexer, switches 58 [1] to 58 [4] that perform ON / OFF in conjunction with each other are provided for each of the wiring blocks B [1] to B [J]. Yes.

データ線駆動回路31は、走査線駆動回路22と協働して、データの書込対象となる画素行毎に供給すべきデータを信号線15に出力する。データ線駆動回路31は、制御回路40から出力される水平同期信号Hsとクロック信号に基づいてラッチ信号を生成し、シリアルデータとして供給されたN個の6ビットの表示データ信号を順次ラッチする。表示データ信号は、4画素分ごとにデータとしてグループ化される。また、データ線駆動回路30には、D/A(Digital to Analog)変換回路が備えられており、グループ化されたデジタルデータをD/A変換し、アナログデータとしての電圧を生成する。これにより、プリチャージ信号は所定のプリチャージ電圧Vpreに変換され、4画素単位で表示データ信号も所定のデータ電圧に変換される。そして、プリチャージ電圧と4画素分のデータ電圧とのセットは、1Hsの期間をJ等分したタイミングで、信号線15に供給される。つまり、配線ブロックB[1]用のプリチャージ電圧と4画素分のデータ電圧、次に配線ブロックB[2]用のプリチャージ電圧と4画素分のデータ電圧という順序で、配線ブロックB[J]用のプリチャージ電圧と4画素分のデータ電圧までの出力を行う。   The data line driving circuit 31 cooperates with the scanning line driving circuit 22 to output data to be supplied for each pixel row to which data is to be written to the signal line 15. The data line driving circuit 31 generates a latch signal based on the horizontal synchronization signal Hs and the clock signal output from the control circuit 40, and sequentially latches N 6-bit display data signals supplied as serial data. The display data signal is grouped as data every four pixels. The data line driving circuit 30 is provided with a D / A (Digital to Analog) conversion circuit, which D / A converts the grouped digital data to generate a voltage as analog data. As a result, the precharge signal is converted into a predetermined precharge voltage Vpre, and the display data signal is also converted into a predetermined data voltage in units of four pixels. The set of the precharge voltage and the data voltage for four pixels is supplied to the signal line 15 at a timing obtained by dividing the 1 Hs period into J equal parts. That is, the wiring block B [J] is in the order of the precharge voltage for the wiring block B [1] and the data voltage for four pixels, and then the precharging voltage for the wiring block B [2] and the data voltage for four pixels. ] Up to a precharge voltage for 4 pixels and a data voltage for 4 pixels.

Xシフトレジスタは、制御回路40から出力される水平同期信号Hsとクロック信号とに基づいて、1Hsの期間をJ等分したタイミングで、配線ブロックB[1]〜配線ブロックB[J]用の選択信号S1〜SJを選択信号線16に出力する。選択信号線16は、スイッチ58[1]〜58[4]に接続されており、配線ブロックB[1]〜配線ブロックB[J]の順序で、スイッチ58[1]〜58[4]を順次ON状態としていく。なお、次の配線ブロックBのスイッチ58[1]〜58[4]がON状態とされた場合には、その前の配線ブロックBのスイッチ58[1]〜58[4]はOFF状態とされる。   The X shift register is used for the wiring block B [1] to the wiring block B [J] at a timing obtained by dividing the period of 1Hs by J based on the horizontal synchronization signal Hs and the clock signal output from the control circuit 40. The selection signals S1 to SJ are output to the selection signal line 16. The selection signal line 16 is connected to the switches 58 [1] to 58 [4], and the switches 58 [1] to 58 [4] are switched in the order of the wiring block B [1] to the wiring block B [J]. Sequentially turn on. When the switches 58 [1] to 58 [4] of the next wiring block B are turned on, the switches 58 [1] to 58 [4] of the previous wiring block B are turned off. The

このように構成することで、1Hsの期間ごとに、配線ブロックB[1]〜配線ブロックB[J]の画素電極62にプリチャージ電圧とデータ電圧とが書き込まれる。本実施形態においても、コモン電圧LCCOMが0Vの正極性フィールドにおいては、−4Vのプリチャージ信号が書き込まれ、コモン電圧LCCOMが5Vの負極性フィールドにおいては、0V付近のプリチャージ信号が書き込まれる。したがって、本実施形態においても、コモン電圧LCCOMを反転駆動する場合でも、上下の輝度むらと縦クロストークを解消することができる。   With this configuration, the precharge voltage and the data voltage are written to the pixel electrodes 62 of the wiring block B [1] to the wiring block B [J] every 1 Hs period. Also in the present embodiment, a -4V precharge signal is written in the positive polarity field where the common voltage LCCOM is 0V, and a precharge signal around 0V is written in the negative polarity field where the common voltage LCCOM is 5V. Therefore, also in this embodiment, even when the common voltage LCCOM is inverted and driven, the upper and lower luminance unevenness and the vertical crosstalk can be eliminated.

<変形例>
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。
<Modification>
The present invention is not limited to the above-described embodiments, and for example, various modifications described below are possible. Of course, each embodiment and each modification may be combined as appropriate.

(1)上述した実施形態においては、画素電極への書込みタイミングよりも前に、信号線にプリチャージ信号を印加する例について説明したが、さらに、図10に示すように、画素電極への書込みタイミングよりも前に各走査線12に対する走査信号G[1]〜G[M]を例えば0Vから5Vに変化させ、スイッチング素子SWをON状態として、プリチャージ信号を画素電極62へ書き込むようにしてもよい。このように構成した場合でも、電気光学装置1における各画素のON時間は短いため、プリチャージした電圧によって表示が影響を受けることはなく、プリチャージ信号の効果を確実にすることができる。 (1) In the above-described embodiment, the example in which the precharge signal is applied to the signal line before the write timing to the pixel electrode has been described. However, as shown in FIG. Before the timing, the scanning signals G [1] to G [M] for each scanning line 12 are changed from 0V to 5V, for example, the switching element SW is turned on, and the precharge signal is written to the pixel electrode 62. Also good. Even in such a configuration, since the ON time of each pixel in the electro-optical device 1 is short, the display is not affected by the precharged voltage, and the effect of the precharge signal can be ensured.

(2)上述した実施形態および変形例においては、正極性フィールドでは−4Vのプリチャージ信号、負極性フィールドでは0V付近のプリチャージ信号を信号線14に書き込む例について説明した。しかし、本発明はこのような例に限定されるものではなく、図11に示すように、正極性フィールドでは−4Vの第1プリチャージ信号の後に、所定の電圧として、例えば2.5Vの第2プリチャージ信号を信号線14に書き込むようにしてもよい。また、負極性フィールドでは、0V付近の第1プリチャージ信号の後に、所定の電圧として、例えば2.5Vの第2プリチャージ信号を信号線14に書き込むようにしてもよい。このようにすれば、第1プリチャージ信号によって、各フィールドにおいて輝度むらと縦クロストークを解消すると共に、第2プリチャージ信号によって、画素電極62のデータ電圧の振幅である5Vの半分の2.5Vの電圧を印加して、画素電極62に対するデータ電圧の書き込みを容易にすることができる。なお、図11に示すように、画素電極への書込みタイミングよりも前に各走査線12に対する走査信号G[1]〜G[M]を例えば0Vから5Vに変化させ、スイッチング素子SWをON状態としてもよいし、図12に示すように、第2プリチャージ信号の書き込みタイミングにおいて各走査線12に対する走査信号G[1]〜G[M]を例えば0Vから5Vに変化させ、スイッチング素子SWをON状態としてもよい。 (2) In the embodiment and the modification described above, the example in which the precharge signal of −4V is written to the signal line 14 in the positive field and the precharge signal near 0V is written to the signal line 14 in the negative field. However, the present invention is not limited to such an example. As shown in FIG. 11, in the positive polarity field, after the first precharge signal of −4V, for example, the second voltage of 2.5V is used as the predetermined voltage. 2 precharge signals may be written to the signal line 14. In the negative polarity field, a second precharge signal of, for example, 2.5 V may be written to the signal line 14 as a predetermined voltage after the first precharge signal near 0 V. In this way, the first precharge signal eliminates the luminance unevenness and the vertical crosstalk in each field, and the second precharge signal reduces the data voltage amplitude of the pixel electrode 62 to half of 2.V. By applying a voltage of 5V, writing of the data voltage to the pixel electrode 62 can be facilitated. As shown in FIG. 11, the scanning signals G [1] to G [M] for each scanning line 12 are changed from 0V to 5V, for example, before the write timing to the pixel electrode, and the switching element SW is turned on. Alternatively, as shown in FIG. 12, the scanning signals G [1] to G [M] for each scanning line 12 are changed from 0V to 5V, for example, at the write timing of the second precharge signal, and the switching element SW is changed. It may be in an ON state.

(3)上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機EL(ElectroLuminescent)、無機ELや発光ポリマーなどの発光素子を用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネル、黒色トナーを電気光学材料として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。 (3) Although the liquid crystal is taken up as an example of the electro-optic material in the above-described embodiments, the present invention is also applied to an electro-optic device using other electro-optic materials. An electro-optical material is a material whose optical characteristics such as transmittance and luminance change when an electric signal (current signal or voltage signal) is supplied. For example, a display panel using a light emitting element such as an organic EL (ElectroLuminescent), an inorganic EL, or a light emitting polymer, or a microcapsule including a colored liquid and white particles dispersed in the liquid is used as an electro-optical material. Electrophoretic display panel, twist ball display panel using twist balls painted in different colors for areas of different polarity as electro-optical material, toner display panel using black toner as electro-optical material, or helium or neon The present invention can also be applied to various electro-optical devices such as a plasma display panel using a high-pressure gas such as the above as an electro-optical material.

<応用例>
この発明は、各種の電子機器に利用され得る。図13および図14は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
<Application example>
The present invention can be used in various electronic devices. 13 and 14 exemplify specific modes of electronic devices to which the present invention is applied.

図13は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター2000は、各種の画像を表示する電気光学装置1と、電源スイッチ2001やキーボード2002が設置された本体部2010とを具備する。   FIG. 13 is a perspective view of a portable personal computer employing an electro-optical device. The personal computer 2000 includes an electro-optical device 1 that displays various images, and a main body 2010 on which a power switch 2001 and a keyboard 2002 are installed.

図14は、携帯電話機の斜視図である。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002と、各種の画像を表示する電気光学装置1とを備える。スクロールボタン3002を操作することによって、電気光学装置1に表示される画面がスクロールされる。本発明はこのような携帯電話機にも適用可能である。   FIG. 14 is a perspective view of the mobile phone. The cellular phone 3000 includes a plurality of operation buttons 3001 and scroll buttons 3002, and the electro-optical device 1 that displays various images. By operating the scroll button 3002, the screen displayed on the electro-optical device 1 is scrolled. The present invention is also applicable to such a mobile phone.

なお、本発明が適用される電子機器としては、図1、図13および図14に例示した機器のほか、携帯情報端末(PDA:Personal Digital Assistants),デジタルスチルカメラ,テレビ,ビデオカメラ,カーナビゲーション装置,車載用の表示器(インパネ),電子手帳,電子ペーパー,電卓,ワードプロセッサー,ワークステーション,テレビ電話,POS端末,プリンター,スキャナー,複写機,ビデオプレーヤ,タッチパネルを備えた機器等などが挙げられる。   As electronic devices to which the present invention is applied, in addition to the devices illustrated in FIG. 1, FIG. 13 and FIG. 14, personal digital assistants (PDAs), digital still cameras, televisions, video cameras, car navigation systems. Equipment, on-vehicle display (instrument panel), electronic notebook, electronic paper, calculator, word processor, workstation, video phone, POS terminal, printer, scanner, copier, video player, equipment with touch panel, etc. .

1…電気光学装置、10…画素部、12…走査線、14…信号線、15…信号線、22…走査線駆動回路、30,31…データ線駆動回路、40…制御回路、41…シフトレジスタ、57…デマルチプレクサー、58…スイッチ、60…液晶素子、62…画素電極、64…コモン電極、66…液晶、100…電気光学パネル、200…駆動用集積回路。
DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 10 ... Pixel part, 12 ... Scan line, 14 ... Signal line, 15 ... Signal line, 22 ... Scan line drive circuit, 30, 31 ... Data line drive circuit, 40 ... Control circuit, 41 ... Shift Resistor 57 57 Demultiplexer 58 Switch 60 Liquid crystal element 62 Pixel electrode 64 Common electrode 66 Liquid crystal 100 Electro-optical panel 200 Integrated circuit for driving

Claims (8)

複数の走査線と、
複数の信号線と、
前記複数の走査線および前記複数の走査線の交差に各々対応して設けられた画素とを備え、
前記画素は、画素電極と、コモン電極と、前記画素電極および前記コモン電極に挟持された液晶と、前記画素電極と前記信号線との間に設けられ、前記走査線を介して供給される走査信号に基づいてオン状態またはオフ状態の一方に制御されるスッチング素子とを備え、
前記コモン電極に正極性フィールドと負極性フィールドとで反転するコモン電圧を供給するコモン電圧供給部と、
前記走査線に前記走査信号を供給する走査線駆動部と、
表示すべき階調に応じた大きさのデータ電圧を前記画素に前記信号線を介して供給し、前記正極性フィールドでは、前記データ電圧を前記コモン電圧よりも高い電圧値とし、前記負極性フィールドでは、前記データ電圧を前記コモン電圧よりも低い電圧値とする信号線駆動部と、
前記画素電極へ前記データ電圧が書き込まれる前のプリチャージ期間において、前記信号線にプリチャージ電圧を供給し、前記正極性フィールドでは前記プリチャージ電圧を前記コモン電圧よりも低い第1電圧に設定するプリチャージ部と、
を備えることを特徴とする電気光学装置。
A plurality of scan lines;
Multiple signal lines,
A plurality of scanning lines and pixels provided corresponding to intersections of the plurality of scanning lines,
The pixel is provided between a pixel electrode, a common electrode, a liquid crystal sandwiched between the pixel electrode and the common electrode, and the pixel electrode and the signal line, and is supplied via the scanning line. A switching element that is controlled to be either on or off based on a signal,
A common voltage supply unit that supplies a common voltage that is inverted between a positive polarity field and a negative polarity field to the common electrode;
A scanning line driver for supplying the scanning signal to the scanning line;
A data voltage having a magnitude corresponding to a gradation to be displayed is supplied to the pixel via the signal line, and the data voltage is set to a voltage value higher than the common voltage in the positive field, and the negative field Then, a signal line driver that sets the data voltage to a voltage value lower than the common voltage;
In a precharge period before the data voltage is written to the pixel electrode, the precharge voltage is supplied to the signal line, and the precharge voltage is set to a first voltage lower than the common voltage in the positive polarity field. A precharge unit;
An electro-optical device comprising:
前記プリチャージ部は、前記負極性フィールドでは前記プリチャージ電圧を前記コモン電圧付近の第2電圧に設定することを特徴とする請求項に記載の電気光学装置。 The precharge unit, the electro-optical device according to claim 1, characterized in that setting the precharge voltage to a second voltage near the common voltage is a negative polarity field. 前記プリチャージ部は、
前記正極性フィールドの前記プリチャージ期間において、前記プリチャージ電圧を、前記第1電圧から前記データ電圧のダイナミックレンジ内の所定の電圧へ変化させ、
前記負極性フィールドの前記プリチャージ期間において、前記プリチャージ電圧を、前記第2電圧から前記データ電圧のダイナミックレンジ内の所定の電圧へ変化させる、
ことを特徴とする請求項2に記載の電気光学装置。
The precharge unit
In the precharge period of the positive polarity field, the precharge voltage is changed from the first voltage to a predetermined voltage within a dynamic range of the data voltage,
In the precharge period of the negative polarity field, the precharge voltage is changed from the second voltage to a predetermined voltage within a dynamic range of the data voltage.
The electro-optical device according to claim 2.
前記走査線駆動部は、前記プリチャージ電圧を前記所定の電圧とする期間に、前記スイッチング素子をオン状態とする前記走査信号を前記走査線に供給することを特徴とする請求項3に記載の電気光学装置。   4. The scan line driving unit according to claim 3, wherein the scan line driving unit supplies the scan signal for turning on the switching element to the scan line during a period in which the precharge voltage is set to the predetermined voltage. Electro-optic device. 前記走査線駆動部は、前記プリチャージ期間に、前記スイッチング素子をオン状態とする前記走査信号を前記走査線に供給することを特徴とする請求項3に記載の電気光学装置。   4. The electro-optical device according to claim 3, wherein the scanning line driving unit supplies the scanning signal that turns on the switching element to the scanning line during the precharge period. 5. 複数の走査線と、複数の信号線と、前記複数の走査線および前記複数の走査線の交差に各々対応して設けられた画素とを備え、前記画素は、画素電極と、コモン電極と、前記画素電極および前記コモン電極に挟持された液晶と、前記画素電極と前記信号線との間に設けられ、前記走査線を介して供給される走査信号に基づいてオン状態またはオフ状態の一方に制御されるスッチング素子とを備える電気光学装置の制御方法であって、
前記コモン電極に正極性フィールドと負極性フィールドとで反転するコモン電圧を供給し、
前記走査線に前記走査信号を供給し、
表示すべき階調に応じた大きさのデータ電圧を前記画素に前記信号線を介して供給し、前記正極性フィールドでは、前記データ電圧を前記コモン電圧よりも高い電圧値とし、前記負極性フィールドでは、前記データ電圧を前記コモン電圧よりも低い電圧値とし、
前記画素電極へ前記データ電圧が書き込まれる前のプリチャージ期間において、前記信号線にプリチャージ電圧を供給し、前記正極性フィールドでは前記プリチャージ電圧を前記コモン電圧よりも低い第1電圧に設定する、
ことを特徴とする電気光学装置の制御方法。
A plurality of scanning lines, a plurality of signal lines, and pixels provided corresponding to intersections of the plurality of scanning lines and the plurality of scanning lines, the pixels including a pixel electrode, a common electrode, A liquid crystal sandwiched between the pixel electrode and the common electrode, and provided between the pixel electrode and the signal line, and is turned on or off based on a scanning signal supplied through the scanning line. A control method of an electro-optical device comprising a controlled switching element,
Supplying a common voltage that is inverted between a positive polarity field and a negative polarity field to the common electrode;
Supplying the scanning signal to the scanning line;
A data voltage having a magnitude corresponding to a gradation to be displayed is supplied to the pixel via the signal line, and the data voltage is set to a voltage value higher than the common voltage in the positive field, and the negative field Then, the data voltage is a voltage value lower than the common voltage,
In a precharge period before the data voltage is written to the pixel electrode, the precharge voltage is supplied to the signal line, and the precharge voltage is set to a first voltage lower than the common voltage in the positive polarity field. ,
A control method for an electro-optical device.
複数の走査線と、複数の信号線と、前記複数の走査線および前記複数の走査線の交差に各々対応して設けられた画素とを備え、前記画素は、画素電極と、コモン電極と、前記画素電極および前記コモン電極に挟持された液晶と、前記画素電極と前記信号線との間に設けられ、前記走査線を介して供給される走査信号に基づいてオン状態またはオフ状態の一方に制御されるスッチング素子とを備え、前記コモン電極に正極性フィールドと負極性フィールドとで反転するコモン電圧を供給するコモン電圧供給部と、前記走査線に前記走査信号を供給する走査線駆動部と、を備える電気光学パネルの駆動用集積回路であって、
表示すべき階調に応じた大きさのデータ電圧を前記画素に前記信号線を介して供給し、前記正極性フィールドでは、前記データ電圧を前記コモン電圧よりも高い電圧値とし、前記負極性フィールドでは、前記データ電圧を前記コモン電圧よりも低い電圧値とする信号線駆動部と、
前記画素電極へ前記データ電圧が書き込まれる前のプリチャージ期間において、前記信号線にプリチャージ電圧を供給し、前記正極性フィールドでは前記プリチャージ電圧を前記コモン電圧よりも低い第1電圧に設定するプリチャージ部と、を備える、
ことを特徴とする駆動用集積回路。
A plurality of scanning lines, a plurality of signal lines, and pixels provided corresponding to intersections of the plurality of scanning lines and the plurality of scanning lines, the pixels including a pixel electrode, a common electrode, A liquid crystal sandwiched between the pixel electrode and the common electrode, and provided between the pixel electrode and the signal line, and is turned on or off based on a scanning signal supplied through the scanning line. A switching device that is controlled, a common voltage supply unit that supplies a common voltage that is inverted between a positive polarity field and a negative polarity field to the common electrode, and a scanning line driving unit that supplies the scanning signal to the scanning line, An integrated circuit for driving an electro-optical panel comprising:
A data voltage having a magnitude corresponding to a gradation to be displayed is supplied to the pixel via the signal line, and the data voltage is set to a voltage value higher than the common voltage in the positive field, and the negative field Then, a signal line driver that sets the data voltage to a voltage value lower than the common voltage;
In a precharge period before the data voltage is written to the pixel electrode, the precharge voltage is supplied to the signal line, and the precharge voltage is set to a first voltage lower than the common voltage in the positive polarity field. A precharge unit,
An integrated circuit for driving characterized by the above.
請求項1乃至請求項5のいずれか一に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2013207161A 2013-10-02 2013-10-02 Electro-optical device, driving integrated circuit, driving method of electro-optical device, and electronic apparatus Active JP6322944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013207161A JP6322944B2 (en) 2013-10-02 2013-10-02 Electro-optical device, driving integrated circuit, driving method of electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013207161A JP6322944B2 (en) 2013-10-02 2013-10-02 Electro-optical device, driving integrated circuit, driving method of electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2015072328A JP2015072328A (en) 2015-04-16
JP6322944B2 true JP6322944B2 (en) 2018-05-16

Family

ID=53014747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013207161A Active JP6322944B2 (en) 2013-10-02 2013-10-02 Electro-optical device, driving integrated circuit, driving method of electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP6322944B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6579173B2 (en) 2017-09-19 2019-09-25 セイコーエプソン株式会社 Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP6777125B2 (en) 2018-08-30 2020-10-28 セイコーエプソン株式会社 Electronic devices and how to drive electronic devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954309A (en) * 1995-08-11 1997-02-25 Hitachi Ltd Liquid crystal display device
KR101258644B1 (en) * 2006-09-20 2013-04-26 삼성전자주식회사 Source dirver using time division driving method, display device having the source driver, and driving method for display device
JP2008216425A (en) * 2007-03-01 2008-09-18 Seiko Epson Corp Electrooptical device, driving method, and electronic equipment

Also Published As

Publication number Publication date
JP2015072328A (en) 2015-04-16

Similar Documents

Publication Publication Date Title
US10529298B1 (en) Electro-optical device and electronic device
US9460678B2 (en) Electro-optic device, driving method for electro-optic device and electronic device
JP2015079138A (en) Electro-optical device, driving method of the same, and electronic apparatus
US20070024564A1 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
US20180090085A1 (en) Electro-optical device, method of controlling electro-optical device, and electronic apparatus
JP7114875B2 (en) ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE CONTROL METHOD, AND ELECTRONIC DEVICE
US10297224B2 (en) Electrooptical device, control method of electrooptical device, and electronic device
JP5552954B2 (en) Electro-optical device and electronic apparatus
KR20150030539A (en) In cell touch liquid crystal display device
US10290278B2 (en) Electrooptical device, electronic device, and control method of electrooptical device
JP6427863B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP6322944B2 (en) Electro-optical device, driving integrated circuit, driving method of electro-optical device, and electronic apparatus
KR101662839B1 (en) Liquid Crystal Display device
JP6446933B2 (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
US10199001B2 (en) Electrooptical device, control method of electrooptical device, and electronic device
US10056053B2 (en) Electrooptical device, control method of electrooptical device and electronic device
JP6372137B2 (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
JP7497586B2 (en) Electro-optical device and electronic device
JP2007178524A (en) Electrooptical apparatus and electronic equipment
JP2009086172A (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2015084018A (en) Electro-optical device and electronic apparatus
JP2006293362A (en) Liquid crystal panel and liquid crystal display device having the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6322944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150