JP2014022839A - 電子表示装置及び電子表示装置の制御方法 - Google Patents
電子表示装置及び電子表示装置の制御方法 Download PDFInfo
- Publication number
- JP2014022839A JP2014022839A JP2012157869A JP2012157869A JP2014022839A JP 2014022839 A JP2014022839 A JP 2014022839A JP 2012157869 A JP2012157869 A JP 2012157869A JP 2012157869 A JP2012157869 A JP 2012157869A JP 2014022839 A JP2014022839 A JP 2014022839A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- resolution
- unit
- display
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
- G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
【課題】本開示は、画像データソース部と高解像度表示器との接続を、1系統のケーブルで接続可能とする電子表示装置及び電子表示装置の制御方法を提供する。
【解決手段】実施形態によれば、信号ソース部となる第1のブロックに対して、1系統のデジタル・ビデオ・インターフェース(DVI)ケーブルを介して接続可能であり、高解像度表示部に高解像度の画像データを供給する第2のブロックが提供される。この第2のブロックは、前記第1のブロックに向けて前記高解像表示部の解像度情報を送信する場合、前記高解像度とは異なる特定の解像度情報を送信する情報送信部を有する。そして、前記特定の解像度情報に基づいて画像処理されて、第1のブロックから送られてきた画像データを、前記高解像度に復号する画像復号部を有する。前記復号された前記高解像度の画像データは、前記高解像度表示部に出力される。
【選択図】図1
【解決手段】実施形態によれば、信号ソース部となる第1のブロックに対して、1系統のデジタル・ビデオ・インターフェース(DVI)ケーブルを介して接続可能であり、高解像度表示部に高解像度の画像データを供給する第2のブロックが提供される。この第2のブロックは、前記第1のブロックに向けて前記高解像表示部の解像度情報を送信する場合、前記高解像度とは異なる特定の解像度情報を送信する情報送信部を有する。そして、前記特定の解像度情報に基づいて画像処理されて、第1のブロックから送られてきた画像データを、前記高解像度に復号する画像復号部を有する。前記復号された前記高解像度の画像データは、前記高解像度表示部に出力される。
【選択図】図1
Description
本発明の実施形態は、電子表示装置及び電子表示装置の制御方法に関する。
例えば、パーソナルコンピュータと液晶パネルとを接続する手段として、デジタル・ビジュアル・インターフェース(DVI: Digital Visual Interface)−ロー・ボルテイジ・ディファレンシャル・シグナリング(LVDS: Low Voltage Differential Signaling)変換回路が開発されている。このDVI−LVDS変換回路は、コントラスト比を向上するために液晶表示部を2層に構成された液晶パネルに対して、信号を供給するために開発されている(例えば特許文献1)。
パーソナルコンピュータと液晶パネルを接続する場合、パーソナルコンピュータから1系統のDVIケーブルを引き出してDVI−LVDS変換回路に接続し、このDVI−LVDS変換回路から2系統のLVDSケーブルを引き出し、2層の液晶表示部の各層にケーブルを接続している。
近年、例えば3840×2400(所謂4K2Kと称される)の画素数を持つ高解像度表示器が普及し始めている。高解像度表示器に対して、画像データソース部(例えばパーソナルコンピュータ)から高解像度画像データを入力しようとする場合、現在では2系統のデュアルリンクDVIケーブルを使用している。
2系統のデュアルリンクDVIケーブルを使用する理由は、以下の通りである。ディュアルリンクDVIは、1系統の最大出力解像度が60Hzで1920×2400であり、3840×2400に対応するためには2系統必要となるからである。このような接続形態とした場合、2系統の信号同期を得るための同期処理部が必要となり、ハードウエア構成が複雑化する。また、2系統のデュアルリンクDVIケーブルを別々のディスプレイに接続して、2つの表示器を合わせて3840×2400の画像数の表示を行うことも考えられる。しかしこの方法であると、2つの表示器が個別に存在するので、両表示器に対する描画プログラムが必要である。
上記の4K2Kの高解像表示器と高解像度の画像データソースとの接続形態のさらなる簡素化が望まれている。
本実施形態は、画像データソース部と高解像度表示器との接続を、1系統のケーブルで接続可能とする電子表示装置及び電子表示装置の制御方法を提供することを目的とする。
実施形態によれば、信号ソース部となる第1のブロックに対して、1系統のケーブルを介して接続可能であり、高解像度表示部に高解像度の画像データを供給可能な第2のブロックが提供される。
この第2のブロックは、前記第1のブロックに向けて前記高解像表示部の解像度情報を送信する場合、前記高解像度とは異なる低い解像度を示す解像度情報を含む特定の表示案内情報を送信する情報送信部を有する。そして、前記特定の表示案内情報に基づいて第1のブロックで前記ケーブルの伝送形態に合致するように画像処理して前記第2のブロックに伝送し、前記第2のブロックでは、第1のブロックから送られてきた画像データを、前記特定の表示案内情報に基づいて高解像度情報に復号する画像復号部を有する。前記復号された前記高解像度の画像データは、前記高解像度表示部に出力される。
以下、実施の形態について図面を参照して説明する。図1には実施形態の総括的な基本構成のブロックを示している。
画像データ送信部200は、1系統のデュアルリンクDVIケーブル100を介して画像データ受信部300と接続され、この画像データ受信部300に表示部400が接続された構成を採る。
前記画像データ送信部200は、メインバス205に接続された表示案内情報受信及び制御部210、送信画像データ生成部211、記憶部213を含む。前記の表示案内情報は、プロファイル情報と称しても良い。
記憶部213は、例えば1920×2400の低解像度画像データに対応する低解像度バッファ部213aと、3840×2400の高解像度画像データに対応する高解像度バッファ部213bとを有するように構成されている。従って、記憶部213には、例えばビデオカード214から高解像度画像データ(例えば4K2K)を転送することができる。
画像データ受信部300は、メインバス305に接続された制御部301、表示案内情報送信部311、受信画像データ変換部312、記憶部313、表示部400と接続するインターフェースとしての出力部314を含む。
前記記憶部313は、前記画像データ送信部200の記憶部213と同様に、1920×2400の低解像度画像データに対応する低解像度バッファ部313aと、3840×2400の高解像度画像データに対応する高解像度バッファ部313bとを有するように構成されている。
表示部400は、液晶表示パネルを持つ表示部であり、例えば3840×2400(所謂4K2Kと称されることもある)の画素数を持つ高解像度表示部である。
なお、上記した画像データ送信部200は、この呼び名に限定されるものでなく、ブロックあるいは後述するように、例えばパーソナルコンピュータなどの画像データソース部と称してもよい。また、表示案内情報受信及び制御部210、送信画像データ生成部211、記憶部213の呼び名についても、後述するようにビデオドライバ、画像変換部、VRAMなどと称しても良い。
さらにまた、上記した画像データ受信部300は、この呼び名に限定されるものでなく、ブロックあるいは後述するように、例えばDVI−LVDS変換部300と称してもよい。また、表示案内情報送信部311、受信画像データ変換部312、記憶部313についても、後述するように、例えばEDID(Extended Display Identification Data)情報送信部311、画像復号部312、メモリとしてのビデオラム(VRAM)313と称しても良い。
次に、上記の装置の動作を簡単に説明する。まず、画像データ受信部300の表示案内情報送信部311は、表示部400を出力部314を介して画像データ受信部300と接続することにより、表示部400から自身の解像度情報及びフレーム周波数等の仕様情報を制御部301の制御の基に表示案内情報送信部311内に取り込む。この仕様情報は、接続される表示部400の仕様が予め判明している場合には、別途手動で入力することで対応しても差し支えない。即ち、表示案内情報送信部311は、表示部400に適合する高解像度、フレーム周波数の仕様情報(表示案内情報)を把握している。制御部301が、例えば操作部(図示せず)から表示開始のためのインストラクション(指令)を受け取ると、表示案内情報送信部311は、制御部301の制御に基づき、表示案内情報を画像データ送信部200に向けて送信する。
ここで留意されたいことは、表示案内情報送信部311は、表示部400に適合する高解像度、フレーム周波数を示す表示案内情報を送信するのではなく、画像データ送信部200と画像データ受信部300とを接続している、例えば最大出力解像度を表す60Hzで1920×2400を示す画像情報が伝送可能なデュアルリンクDVIケーブル100の仕様に適合した特定の表示案内情報を送信する。つまり、表示案内情報送信部311は、本来の高解像度に適応している表示部400に対応した正常な表示案内情報とは異なる特定の表示案内情報を送信する。具体的には、表示部400の仕様情報とデュアルリンクDVIケーブル100の伝送可能情報とから、両者の解像度の相違に基づき特定の解像度を示す表示案内情報が設定され、この情報を画像データ送信部200側に送信することになる。本実施形態の場合には、デュアルリンクDVIケーブル100の伝送容量(低解像度)以内となる表示部400の高解像度3840×2400の1/2の1920×2400に対応する低解像度情報を有する特定の表示案内情報が送信されている。ここで、適合する解像度が表示部400に供給されるとは、表示部400の最高の表示能力を発揮できる解像度及び又はフレーム周波数の画像データが当該表示部400に供給されることを意味する。
特定の表示案内情報を受信した表示案内情報受信及び制御部210は、ビデオカード214から記憶部213の高解像度バッファ部213bに格納されている画像データの解像度をチェックする。記憶部213に格納されている画像データの解像度が、特定の表示案内情報が示す解像度(低解像度)と異なる場合(高解像度の場合)、表示案内情報受信及び制御部210は、送信画像データ生成部211を制御し、記憶部213の高解像度バッファ部213bに格納されている高解像度画像データを1/2の圧縮率で圧縮して低解像度画像データに変換した後に低解像度バッファ部213aに書き込む。変換された低解像度画像データは、記憶部213の低解像度バッファ部213aから読み出され、1系統のデュアルリンクDVIケーブル100を介して、画像データ受信部300に送信され、記憶部313の低解像度バッファ部313aに書き込まれる。送信されるときの低解像度画像データのフレーム周波数は、60Hz或いは30Hzである。
画像データ受信部300で受け取られた低解像度画像データは、記憶部313に一旦格納される。制御部301は、表示案内情報送信部311が特定の解像度情報を送信したことを認識している。したがって、制御部301は、受信画像データ変換部312に画像復号処理を行うように指令を与える。受信画像データ変換部312は、記憶部313の低解像度バッファ部313aにバッファリングされている低解像度画像データを、表示部400に適合する高解像度画像データに復号して記憶部313の高解像度バッファ部313b領域に格納する。
復号された高解像度画像データは、フレーム周波数60Hzで出力部314を介して高解像度の表示部400に出力される。表示部400では、入力した画像データをドライバで受け取り、このドライバが表示素子に画像データを供給する。
なお、表示部400が高解像度対応ではなく、低解像度対応の表示部400である場合には、画像データ送信部200も低解像度対応として構成されるために、特定の表示案内情報を送信する必要はない。この場合は、画像データ送信部200からデュアルリンクDVIケーブル100を介して伝送されてくる低解像度画像データをそのまま記憶部313に記憶して利用することとなる。
それとは反対に、上記の場合でも、例えば表示部400が低解像度対応品である場合に、圧縮率1に対応した情報を特定の表示案内情報として伝送するように構成し、この特定の表示案内情報が存在しない場合には、表示部400が高解像度対応品であると仮定して、画像データ送信部200から自動的に圧縮率を1/2となるように設定することにより、高解像度に対応した画像データを伝送するように構成することも可能である。
図2には、さらに詳細に示す具体的な実施形態を示している。200は、例えばパーソナルコンピュータなどの画像データソース部である。画像データソース部200は、メインバス205に接続されたビデオドライバ210、画像圧縮部211、メモリとしてのビデオラム(VRAM)213を含む。
画像データソース部200は、1系統のデュアルリンクDVIケーブル100を介して、DVI−LVDS変換部300に接続される。DVI−LVDS変換部300は、メインバス305に接続された制御部301、EDID(Extended Display Identification Data)情報送信部311、画像復号部312、メモリとしてのビデオラム(VRAM)313、表示部400と接続されるインターフェースとしての出力部314を含む。EDIDは、ディスプレイの表示能力を示すデータとして扱われることができる。画像復号部312は、例えばASIC(Application Specific Integrated Circuit)、或いはFPGA(Field Programmable Gate Array)などで構成されている。
表示部400は、液晶表示パネルを持つ表示部であり、3840×2400(所謂4K2Kと称されることもある)の画素数を持つ高解像度表示部である。
図3には、図2に示す実施形態の動作を表すフローチャートを示している。まず、DVI−LVDS変換部300のEDID情報送信部311は、表示部400の能力は3800×2400の画素数に対応できる高解像度表示器であるにも関わらず、特定の表示案内情報内の解像度情報(例えば1920×2400の画素数の解像度であることの情報)を、画像データソース部200のビデオドライバ210に通知する(SA1)。特定の案内情報内の解像度情報は、図1で示した表示案内(或いはプロファイル)情報に含まれる。表示案内情報は、フレーム周波数を指定する情報を含んでいてもよい。
ビデオドライバ210は、特定の表示案内情報内の解像度情報に従って、VRAM213にフレームバッファ(1920×2400の画素数の容量分のバッファ)213aを準備する。
ビデオドライバ210は、ソースである画像データの画素数が3840×2400としてVRAM213の高解像度バッファ部213bに画像データを書き込んでいるため、特定の表示案内情報(解像度情報)に基づいて画像圧縮部211を制御し、予め高解像度バッファ部213bに格納されている3840×2400の画素数の画像データを1920×2400の画素数の画像データに圧縮処理させる。画像圧縮部211は、圧縮した1920×2400の画素数の画像データをVRAM213の低解像度バッファ部213aに送信用としてセットする。VRAM213の低解像度バッファ部213aにセットされた1920×2400の画素数の画像データは、ビデオドライバ210の制御に基づいて、デュアルリンクDVIケーブル100を介して、DVI−LVDS変換部300に送信される。送信されるときの圧縮画像データのフレーム周波数は、60Hzである(SA2、SA3)。
上記の画像データを圧縮するための圧縮方式としては、JPEG(Joint Photographic Experts Group )方式、WMV(Windows (登録商標)Media Video)方式、或いはH264方式などが可能である。
DVI−LVDS変換部300で受け取られた1920×2400の画素数の低解像度画像データは、VRAM313の低解像度バッファ部313aに一旦バッファリングされる。DVI−LVDS変換部300の制御部301は、EDID情報送信部311が特定の表示案内情報内の解像度情報を送信したことを認識している。したがって、制御部301は、画像復号部312に対して画像復号処理を行うように指令を与える。画像復号部312は、VRAM313の低解像度バッファ部313aにバッファリングされている1920×2400の画素数の低解像度画像データを、3840×2400の画素数の高解像度画像データに復号してVRAM313の(出力)高解像度バッファ部313b領域に格納する。復号された3840×2400の画素数の高解像度画像データは、フレーム周波数60Hzで出力部314を介して高解像度の表示部400に出力される(SA4)。表示部400では、入力した画像データをドライバで受け取り、このドライバが表示素子に画像データを供給する。
上記の実施形態を示す図では、高解像度表示部400と、DVI−LVDS変換部300とが独立した別部品の如く示した。しかし、具体的な製品レベルとしては、高解像度表示部400のキャビネット内にDVI−LVDS変換部300を搭載した基板が内蔵されていてもよい。或いは、高解像度表示部400のキャビネットとは独立して、DVI−LVDS変換部300を内蔵するボックスが別途用意されてもよい。また、画像復号部312は、高解像度表示部400のキャビネット内に配置されてもよい。また画像復号部312と、VRAMの一部(3840×2400の画素数の画像データをバッファリングする高解像度バッファ部313b)が高解像度表示部400のキャビネット内に配置されてもよい。
画像データソース部200の名称は、この呼び名に限らず、パーソナルコンピュータ、サーバー、画像データ送信部、画像データ送信手段、信号源、ブロックなどと称されても良い。画像圧縮部211は、この呼び名に限らず、グラフィック・プロセシング・ユニット(Graphics Processing Unit)、画像変換部、画像エンコーダ、ブロックなどと称されてもよい。またDVI−LVDS変換部300は、この呼び名に限らず、受信部、画像変換部、画像デコーダ、画像処理部、ブロックなどと称されてもよい。
上記の実施形態では、EDID情報送信部311が、ビデオドライバ210に向けて高解像度表示部の解像度情報を送信する場合、高解像度を意味しない特定の表示案内情報(解像度情報)を送信した。しかし、この解像度情報としては、各種の形態が可能である。解像度情報は、高解像表示部の解像度が1920×2400の画素数であることを示してもよい。また、高解像度の画像データを3840×2400の画素数の画像データとして説明した。しかし、この画素数は限定されるものではなく、水平画素数4000×垂直画素数2000前後の解像度、所謂4K解像度を持つ画像データであればよい。また、4K解像度の画像データとしては、3200×2160以上で4096×2160の画素数の画像データも範疇である。
図4には、他の実施形態を示している。先の実施形態では、デュアルリンクDVIケーブル100を用いて、画像データソース部200とDVI−LVDS変換部300とを接続した。しかし、上記の考え方を利用すると、1系統のシングルリンクDVIケーブル110を用いて、画像データソース部200とDVI−LVDS変換部300とを接続することも可能となる。
今、画像データソース部200の画像データが、表示部400において表示されることを望まれるとする。しかし、画像データソース部200の画像データの解像度及び又はフレーム周波数が、シングルリンクDVIケーブル110の送信容量を超えているものとする。一方で、表示部400の表示能力は、画像データソース部200の画像データを表示可能な能力を有するものとする。
このような場合、EDID情報送信部311が、ビデオドライバ210に向けて高解像表示部の解像度情報を送信する場合、高解像度を意味しない解像度情報を含む特定の表示内容情報を送信する。この場合、この解像度情報は、DVIケーブル110の容量で送信可能な解像度情報を示す情報とする。解像度情報は、例えば、1920×1080、或いは1600×1200、或いは1920×1200等である。また、同時にフレーム周波数60Hz,或いは30Hzの情報を特定の表示案内情報に含めて送信してもよい。
画像データソース部200では、特定の表示案内情報(解像度情報)に応じた画像変換が行われ、DVI−LVDS変換部300に向けて送信される。DVI−LVDS変換部300では、画像データソース部200から送られてきた画像データを、真の解像度の画像データに復元し、表示部400に供給する。上記の実施形態において、デュアルリンクDVIケーブル100を用いてもよいことは勿論である。
また、上記した各実施形態において、第1のブロックである画像データ送信部(又は画像データソース部)200と、第2のブロックである画像データ受信部(又はDVI−LVDS変換部300)とが、DVIケーブルで接続されるものとして説明した。しかし、本実施形態の考え方では、HDMI(High-Definition Multimedia Interface)ケーブルの1系統で接続することも可能となる。
上記した説明において、制御部、画像復号部、画像復元部、画像圧縮部、画像変換部、情報送信部、などの用語において「部」は、「手段」、「装置」、「器」、「ブロック」及び「モジュール」に置き換えても本発明の範疇であることは勿論である。さらにまた、請求項の各構成要素において、構成要素を分割して表現した場合、或いは複数を合わせて表現した場合、或いは、これらを組み合わせて表現した場合であっても、本発明の範疇である。また、請求項を方法として表現した場合であっても、本発明の装置を適用したものである。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100・・・デュアルリンクDVIケーブル、110・・・シングルリンクDVIケーブル、200・・・画像データ送信部(画像データソース部)、210・・・表示案内情報受信及び制御部(ビデオドライバ)、211・・・送信画像データ生成部(画像圧縮部)、213・・・記憶部(VRAM)、213a・・・低解像度バッファ部、213b・・・高解像度バッファ部、300・・・画像データ受信部(DVI−LVS変換部)、301・・・制御部、311・・・表示案内情報送信部(EDID情報送信部)、312・・・受信画像データ変換部(画像復号部)、313・・・記憶部(VRAM)、313a・・・低解像度バッファ部、313b・・・高解像度バッファ部、400・・・表示部。
Claims (5)
- 信号ソース部となる第1のブロックに対して1系統のインターフェースケーブルを介して接続可能であるとともに、表示部に対して該表示部の表示能力に適合する解像度の画像データを供給する第2のブロックであって、
前記第2のブロックから前記第1のブロックに向けて前記表示部の前記解像度とは異なる解像度を示す解像度情報を含む特定の表示案内情報を送信する情報送信部と、
前記情報送信部からの特定の表示案内情報に基づき前記第1のブロック内に格納されている画像データを前記インターフェースケーブルの伝送形態に合うように変換する画像データ生成部と、
前記第2のブロックに設けられ前記特定の表示案内情報に基づいて画像処理されて前記第1のブロックから送られてきた画像データを、前記表示部の表示能力に適合する解像度の画像データに復号する画像復号部と、
前記復号された前記解像度の画像データを前記表示部に出力する出力部と、
を有する電子表示装置。 - 前記インターフェースケーブルは、シングルリンク又はデュアルリンクDVIケーブルであり、前記表示部は、前記インターフェースケーブルの伝送容量以上の解像度を有する画像データを表示する高解像度表示部である請求項1記載の電子表示装置。
- 前記特定の表示案内情報に基づいて画像処理されて前記第1のブロックから送られてきた前記画像データは、高解像度の画素数の画像データを低解像度の画素数に対応する圧縮処理した画像データである請求項1記載の電子表示装置。
- 前記特定の表示案内情報には、前記第1のブロックから送られる前記画像データのフレーム周波数を指定するフレーム周波数の情報も含むことを特徴とする請求項1記載の電子表示装置。
- 信号ソース部となる第1のブロックに対して1系統のデジタル・ビデオ・インターフェース(DVI)ケーブルを介して接続可能であるとともに、表示部に対して該表示部の表示能力に適合する解像度の画像データを供給する第2のブロックであって、
前記第2のブロックから前記第1のブロックに向けて前記表示部の前記解像度とは異なる解像度を示す解像度情報を含む特定の表示案内情報を送信し、
前記特定の表示案内情報に基づいて前記第1のブロック内に格納されている画像データを前記デジタル・ビデオ・インターフェース(DVI)ケーブルの伝送形態に合うように画像処理して前記第2のブロックに伝送し、前記第1のブロックから送られてきた画像データを、前記表示部の表示能力に適合する解像度の画像データに復号し、
前記復号された前記解像度の画像データを前記表示部に出力する電子表示装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012157869A JP2014022839A (ja) | 2012-07-13 | 2012-07-13 | 電子表示装置及び電子表示装置の制御方法 |
US13/790,990 US20140015873A1 (en) | 2012-07-13 | 2013-03-08 | Electronic display device and method for controlling the electronic display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012157869A JP2014022839A (ja) | 2012-07-13 | 2012-07-13 | 電子表示装置及び電子表示装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014022839A true JP2014022839A (ja) | 2014-02-03 |
Family
ID=49913628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012157869A Pending JP2014022839A (ja) | 2012-07-13 | 2012-07-13 | 電子表示装置及び電子表示装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140015873A1 (ja) |
JP (1) | JP2014022839A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188704A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社大一商会 | 遊技機 |
JP2015213690A (ja) * | 2014-05-13 | 2015-12-03 | 株式会社大一商会 | 遊技機 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9489104B2 (en) | 2013-11-14 | 2016-11-08 | Apple Inc. | Viewable frame identification |
US9582160B2 (en) | 2013-11-14 | 2017-02-28 | Apple Inc. | Semi-automatic organic layout for media streams |
US20150254806A1 (en) * | 2014-03-07 | 2015-09-10 | Apple Inc. | Efficient Progressive Loading Of Media Items |
GB2526773B (en) * | 2014-04-04 | 2020-09-30 | Adder Tech Ltd | Video signal transmission |
CN104660950B (zh) * | 2015-02-14 | 2019-05-14 | 京东方科技集团股份有限公司 | 视频控制器、显示装置、播放控制器以及显示系统 |
EP3185568A1 (en) * | 2015-12-23 | 2017-06-28 | Samsung Electronics Co., Ltd. | Display apparatus and control method for connecting external sources |
US9995117B2 (en) | 2016-04-06 | 2018-06-12 | Baker Hughes, A Ge Company, Llc | Self-locking slurry tube connector and protection arrangement |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077991B2 (en) * | 2002-12-10 | 2015-07-07 | Sony Computer Entertainment America Llc | System and method for utilizing forward error correction with video compression |
JP4709154B2 (ja) * | 2004-07-06 | 2011-06-22 | パナソニック株式会社 | リムーバブル装置および記録再生端末 |
JP4674520B2 (ja) * | 2005-10-11 | 2011-04-20 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム |
JP2007180746A (ja) * | 2005-12-27 | 2007-07-12 | Funai Electric Co Ltd | ディスク再生装置及びその映像データ出力方法 |
JP4713427B2 (ja) * | 2006-03-30 | 2011-06-29 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置の駆動装置及び方法 |
US20080036780A1 (en) * | 2006-08-10 | 2008-02-14 | Jeffrey Liang | Turbo station for computing systems |
KR101492116B1 (ko) * | 2008-01-24 | 2015-02-09 | 삼성디스플레이 주식회사 | 커넥터 및 이를 갖는 표시장치 |
KR101466122B1 (ko) * | 2008-10-21 | 2014-11-27 | 삼성전자 주식회사 | 디스플레이장치, 멀티디스플레이시스템 및 그 제어방법 |
JP5469911B2 (ja) * | 2009-04-22 | 2014-04-16 | ソニー株式会社 | 送信装置および立体画像データの送信方法 |
JPWO2010140199A1 (ja) * | 2009-06-01 | 2012-11-15 | パナソニック株式会社 | 映像データの伝送方法 |
EP2312849A1 (en) * | 2009-10-01 | 2011-04-20 | Nxp B.V. | Methods, systems and devices for compression of data and transmission thereof using video transmisssion standards |
JP5170264B2 (ja) * | 2011-01-18 | 2013-03-27 | オンキヨー株式会社 | 映像処理装置及び映像処理プログラム |
-
2012
- 2012-07-13 JP JP2012157869A patent/JP2014022839A/ja active Pending
-
2013
- 2013-03-08 US US13/790,990 patent/US20140015873A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188704A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社大一商会 | 遊技機 |
JP2015213690A (ja) * | 2014-05-13 | 2015-12-03 | 株式会社大一商会 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
US20140015873A1 (en) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014022839A (ja) | 電子表示装置及び電子表示装置の制御方法 | |
US9270930B2 (en) | Image system | |
TWI529656B (zh) | Image display system and image processing method | |
CN109830204B (zh) | 一种时序控制器、显示驱动方法、显示装置 | |
EP3163886A1 (en) | Audio and video playback device, data display method, and storage medium | |
US9374534B2 (en) | Display and method for displaying multiple frames thereof | |
KR20120032118A (ko) | 영상 표시 기기, 방법 및 영상 전송 방법 | |
CN108293149B (zh) | 影像显示装置 | |
CN111064906A (zh) | 国产处理器和国产fpga多路4k高清视频综合显示方法 | |
US9386193B2 (en) | Signal transmitting device, signal transmitting/receiving device, and image display device | |
CN103956149B (zh) | 显示器、显示系统和数据处理方法 | |
US9787995B2 (en) | Source driver, driving circuit and display apparatus | |
CN105376512A (zh) | 一种基于可编程逻辑器件的信号转换装置 | |
CN104575351A (zh) | 一种信号转换系统、显示器及信号转换方法 | |
CN114267293B (zh) | 显示装置及其显示方法 | |
JP4978628B2 (ja) | 映像信号分配システムおよび映像信号伝送システム | |
KR20080073484A (ko) | 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치 | |
WO2017113704A1 (zh) | 一种电视机芯板测试装置 | |
CN106878650B (zh) | 一种dvi到vga视频转换装置及其方法 | |
TW201016002A (en) | System and method for processing multi-interface image signals | |
JP5207846B2 (ja) | 映像処理装置およびその制御方法 | |
US20110285728A1 (en) | Image processing device and image signal processing system | |
CN108243293B (zh) | 一种基于虚拟现实设备的图像显示方法及系统 | |
JP2015055845A (ja) | 表示装置及び表示方法 | |
TW201510968A (zh) | 液晶顯示器及用於液晶顯示器中的成像方法 |