JP2014011551A - 無線装置、及び信号処理方法 - Google Patents

Abstract

【課題】ベースバンド処理装置と、無線装置との間で、ＣＰＲＩによる遅延時間の変動を固定化すること。
【解決手段】無線装置に、無線通信装置の内部インターフェースであるＣＰＲＩを介して入力される所定の通信方式のシンボルデータから、前記所定の通信方式のシンボルレートとＣＰＲＩのチップレートとの間でクロック位相が合うタイミングを検出し、該タイミングで前記シンボルデータを所定の通信方式のシンボルレートへ変換する信号処理回路を備える。
【選択図】図８

Description

本発明は、無線通信装置に関する。

ＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式は、第２世代移動通信システム（２Ｇ）の通信方式に含まれ、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式を採用している。ＧＳＭ方式では、２７０．８３３ｋＨｚのサンプリングを基本とするＩＱシンボルデータを使う。つまり、シンボルレートは２７０．８３３ｓｐｓである。

図１は、ＧＳＭ方式のフレーム構成を示す。

ＧＳＭ方式では、１タイムスロットを１５６．２５シンボルで構成する。つまり、１タイムスロットは、１５６．２５シンボル×１／２７０．８３３＝５７６．９μｓとなる。

ＧＳＭ方式では、１ＴＤＭＡフレームを８タイムスロットで構成する。つまり、１ＴＤＭＡフレームは、５７６．９μｓ×８＝４．６１５ｍｓである。

ＧＳＭ方式では、１マルチフレームを２６ＴＤＭＡフレームで構成する。つまり、１マルチフレームは、４．６１５×２６＝１２０ｍｓである。

ＧＳＭ方式では、１スーパーフレームを５１マルチフレームで構成する。つまり、１マルチフレームは、１２０×５１＝６．１２ｓである。

ＧＳＭ方式では、１ハイパーフレームを２０４８スーパーフレームで構成する。つまり、１ハイパーフレームは、６．１２ｓ×２０４８＝１２５３３．７６ｓである。

基地局には、無線部と、ベースバンド処理装置（ＢａｓｅＢａｎｄ Ｕｎｉｔ）とが含まれる。無線部は、ＲＲＨ（Ｒｅｍｏｔｅ Ｒａｄｉｏ Ｈｅａｄ）とも呼ばれる。ＲＲＨと、ＢＢＵとの間は、ＧＳＭ方式では、シンボル伝送専用のインターフェースで接続される。

近年、第３世代移動通信方式（３Ｇ）、及びいわゆる第４世代移動通信方式が普及してきている。第３世代移動通信方式には、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式や、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）が含まれる。第４世代移動通信方式には、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＬＴＥ−Ａｄｖａｎｃｅｄが含まれる。第３世代以降の移動通信方式では、リモートレディオヘッド（Ｒｅｍｏｔｅ Ｒａｄｉｏ Ｈｅａｄ： ＲＲＨ）とベースバンド処理装置（Ｂａｓｅｂａｎｄ Ｕｎｉｔ： ＢＢＵ）との間を接続するインターフェースが標準化されている。標準化されているＲＲＨと、ＢＢＵとの間を接続するインターフェースとして、ＣＰＲＩ（Ｃｏｍｍｏｎ Ｐｕｂｌｉｃ Ｒａｄｉｏ Ｉｎｔｅｒｆａｃｅ）が知られている（例えば、非特許文献１参照）。

ＣＰＲＩは、いわゆる第３世代以降の移動通信方式に対して、標準化されたインターフェース規格である。

第３世代以降の移動通信方式では、３．８４ＭＨｚのサンプリングを基本とするＩＱシンボルデータが使用される。

ＣＰＲＩで伝送されるフレームについて説明する。

図２は、ＣＰＲＩで伝送されるベーシックフレームの一例を示す。図２には、１２２８．８Ｍｂｐｓの場合について示す。図２において横軸は時間である。

ＣＰＲＩで伝送されるフレームの基本となるベーシックフレームの長さは、１Ｔｃ＝１／３．８４ＭＨｚ＝２６０．４１６６６７ｎｓである。このベーシックフレームの時間は、１６ワードを構成する。１６ワードの内、１ワードが制御ワードであり、残りの１５ワードがＩＱシンボルデータである。

ＣＰＲＩでは、ベーシックフレームを２５６個多重したハイパーフレーム、ハイパーフレームを１５０個多重したラジオフレームが標準化されている。

ＣＰＲＩ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖ４．２（２０１０−０９）

仮に、ＢＢＵとＲＲＨとの間をＣＰＲＩで接続し、ＧＳＭ方式のシンボルデータを伝送することを考える。

ＢＢＵでは、ＧＳＭ方式のシンボルレートである２７０．８３３ｋＨｚから、ＣＰＲＩのチップレートである３．８４ＭＨｚへ、異なるクロック間の乗せ換えが発生する。さらに、ＲＲＨでは、ＣＰＲＩのチップレートである３．８４ＭＨｚから、ＧＳＭ方式のシンボルレートである２７０．８３３ｋＨｚへ、異なるクロック間の乗せ換えが発生する。

異なるクロック間の乗せ換えが発生するため、ＲＲＨでのクロック間の乗せ換えにより生成されるＧＳＭ方式のシンボルレート２７０．８３３ｋＨｚのシンボルデータと、ＢＢＵでのＧＳＭ方式のシンボルレート２７０．８３３ｋＨｚのシンボルデータとの間の位相関係は、確定しない。位相関係が確定しないため、ＲＲＨをリセット等により立ち上げる度に、クロックの位相関係が変動する。

図３は、ＢＢＵでのシンボルデータと、ＲＲＨでのシンボルデータとの間の位相関係の一例を示す。図３において、横軸は時間である。

図３（Ａ）は、ＢＢＵによりクロック間の乗せ換えが発生する前のシンボルデータを示す。シンボルレート２７０．８３３ｋＨｚで、ＧＳＭ方式のシンボル「ｓ１」、「ｓ２」が伝送する。

図３（Ｂ）は、ＢＢＵによりクロック間の乗せ換えが発生した後に、ＣＰＲＩを伝送するシンボルデータを示す。ＢＢＵでは、シンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりに従って、シンボルレート３．８４ＭＨｚへ、クロック間の乗せ換えが発生する。つまり、シンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりの後に立ち上がる３．８４ＭＨｚのクロック信号の立ち上がりを開始時点として、シンボルレート３．８４ＭＨｚで、ＧＳＭ方式のシンボル「ｓ１」、「ｓ２」が伝送する。

図３（Ｃ）（D）は、ＲＲＨによりクロック間の乗せ換えが発生した後のシンボルデータを示す。ＲＲＨでは、ＣＰＲＩのチップレートである３．８４ＭＨｚから、ＧＳＭ方式のチップレートである２７０．８３３ｋＨｚを再生成する。

図３（Ｃ）は、ＣＰＲＩからＲＲＨへシンボルデータが入力されるタイミングで、シンボルレート３．８４ＭＨｚのクロック信号の立ち上がりと、シンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりとが一致した場合を示す。この場合、ＣＰＲＩを伝送する３．８４ＭＨｚのシンボルデータと、ＲＲＨでクロック間の乗せ換えが行われた２７０．８３３ｋＨｚのシンボルデータとの間の位相差は零である。換言すれば、ＣＰＲＩを伝送する３．８４ＭＨｚのシンボルデータと、ＲＲＨでクロック間の乗せ換えが行われた２７０．８３３ｋＨｚのシンボルデータとの間の遅延時間は略零である。

図３（Ｄ）は、ＣＰＲＩからＲＲＨへシンボルデータが入力されるタイミングでは、シンボルレート３．８４ＭＨｚのクロック信号の立ち上がりと、シンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりとが一致せず、シンボルレート２７０．８３３ｋＨｚのクロック信号の一周期の後に一致した場合を示す。この場合、ＣＰＲＩを伝送する３．８４ＭＨｚのシンボルデータと、ＲＲＨでクロック間の乗せ換えが行われた２７０．８３３ｋＨｚのシンボルデータとの間の位相差は一周期である。換言すれば、ＣＰＲＩを伝送する３．８４ＭＨｚのシンボルデータと、ＲＲＨでクロック間の乗せ換えが行われた２７０．８３３ｋＨｚのシンボルデータとの間の遅延時間は１／２７０．８３３＝３．６９μｓである。

図３によれば、ＢＢＵに対して、ＲＲＨの遅延時間が０μｓから、３．６９μｓの間で変動し、遅延時間が確定しない。

移動通信システムでは、ＢＢＵと、ＲＲＨとの間の遅延量に基づいて、システム全体の遅延量が設定される。システム全体の遅延量が設定され、該遅延量に応じて制御されることにより、通信の安定が維持される。

しかし、ＲＲＨのリセット等の度に遅延量が変動すると、ＢＢＵ、ＲＲＨを含むシステム全体の遅延量が変動するため、システム全体の遅延量を設定できない。システム全体の遅延量を設定できないため、通信品質の劣化を招く。

図４は、ＢＢＵ、ＲＲＨにおける遅延量を示す。

ＢＢＵにおいて、「Ｒ１」は出力点（ｏｕｔｐｕｔ ｐｏｉｎｔ）、「Ｒ４」は入力点（ｉｎｐｕｔ ｐｏｉｎｔ）である。

ＲＲＨにおいて、「Ｒ２」は入力点（ｉｎｐｕｔ ｐｏｉｎｔ）、「Ｒ３」は出力点（ｏｕｔｐｕｔ ｐｏｉｎｔ）である。

また、「Ｔ１２」は、ＢＢＵの出力点（「Ｒ１」）から、ＲＲＨの入力点（「Ｒ２」）への下りリンク信号の遅延量である。「Ｔ３４」は、ＲＲＨの出力点（「Ｒ３」）から、ＢＢＵの入力点（「Ｒ４」）への上りリンク信号の遅延量である。「Ｔｏｆｆｓｅｔ」は、ＲＲＨの入力点（「Ｒ２」）の入力信号と、ＲＲＨの出力点（「Ｒ３」）の出力信号との間のフレームオフセットである。「Ｔ１４」は、ＢＢＵの出力点（「Ｒ１」）からの出力信号と、ＢＢＵの入力点（「Ｒ４」）への入力信号との間のフレームタイミング差である。「Ｔ２ａ」は、ＲＲＨの入力点（「Ｒ２」）に入力信号が入力されてから送信されるまでの時間である。「Ｔａ３」は、アンテナに信号が受信されてから、ＲＲＨの出力点（「Ｒ３」）から出力信号が出力されるまでの時間である。ＢＢＵ、ＲＲＨを含むシステム全体の遅延量が変動する場合、「Ｔｏｆｆｓｅｔ」、「Ｔ２ａ」、「Ｔａ３」等が変動する。

開示の無線装置は、ベースバンド処理装置と、無線装置との間で、ＣＰＲＩによる遅延時間の変動を固定化することを目的とする。

開示の一実施例の無線装置は、
無線通信装置の内部インターフェースであるＣＰＲＩを介して入力される所定の通信方式のシンボルデータから、該所定の通信方式のシンボルレートと前記ＣＰＲＩのチップレートとの間でクロック位相が合うタイミングを検出し、該タイミングで前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する信号処理回路
を備える。

開示の実施例によれば、ベースバンド処理装置と、無線装置との間で、ＣＰＲＩによる遅延時間の変動を固定化することができる。

ＧＳＭ方式のフレーム構成の一例を示す図である。 ＣＰＲＩのフレーム構成の一例を示す図である。 ＢＢＵ、ＣＰＲＩ、ＲＲＨにおけるクロック関係の一例を示す図である。 ＢＢＵと、ＲＲＨとの間の遅延量の一例を示す図である。 基地局の一実施例を示す図である。 ＣＰＲＩのフレーム構成の一例を示す図である。 ＢＢＵ、ＣＰＲＩ、ＲＲＨ間の位相関係の一例を示す図である。 送受信装置の一実施例を示す機能ブロック図である。 送受信装置の動作の一実施例を示すフローチャートである。 ベースバンド処理装置、ＣＰＲＩ、送受信装置間の位相関係の一実施例を示す図である。 送受信装置の一実施例を示す機能ブロック図である。 送受信装置の動作の一実施例を示すフローチャートである。 ベースバンド処理装置、ＣＰＲＩ、送受信装置間の位相関係の一実施例を示す図である。 基地局の一実施例を示す図である。

以下、図面に基づいて、実施例を説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。

＜基地局＞
図５は、基地局５００の一実施例を示す。図５には、主に、基地局５００のハードウェア構成が示される。基地局５００の一実施例では、ＧＳＭ方式のシンボルデータを伝送する。ＧＳＭ方式のシンボルデータに限らず、他の通信方式でも適用できる。好適には、ＣＰＲＩのチップレートである３．８４ＭＨｚと異なるシンボルレートを有する通信方式に適用するのが好ましい。

基地局５００は、無線装置１００と、ベースバンド処理装置４００とを備える。無線装置１００は、アンプ２００と、送受信装置３００とを備える。無線装置１００は、リモートレディオヘッドと呼ばれてもよい。図５には、１台の無線装置１００が示されているが、２台以上でもよい。

ベースバンド処理装置４００は、送受信装置３００と接続される。具体的には、ベースバンド処理装置４００と、送受信装置３００との間は、無線通信装置の内部インターフェースであるＣＰＲＩを介して接続される。ベースバンド処理装置４００は、ベースバンド信号処理を行う。ベースバンド処理装置４００は、ネットワークとの間で送受信されるデータの処理を行う。ベースバンド処理装置４００は、デジタル処理部（Ｍｏｄｕｌａｔｉｏｎ ａｎｄ Ｄｅｍｏｄｕｌａｔｉｏｎ Ｅｑｕｉｐｍｅｎｔ： ＭＤＥ）４０４と、インタフェース（Ｉｎｔｅｒｆａｃｅ： ＩＦ）４０２とを有する。ベースバンド処理装置４００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）により実現されてもよい。また、ベースバンド処理装置４００は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）により実現されてもよい。また、ベースバンド処理装置４００は、専用のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）により実現されてもよい。

ベースバンド処理装置４００は、ＧＳＭ方式のシンボルデータを送受信装置３００に送出する。ベースバンド処理装置４００は、送受信装置３００に、ＧＳＭ方式のシンボルデータを送信する際に、ＧＳＭ方式のシンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりに従って、シンボルレート３．８４ＭＨｚのクロックへ乗せ換える。つまり、ベースバンド処理装置４００は、送受信装置３００に、ＧＳＭ方式のシンボルデータを送信する際に、ＧＳＭ方式のシンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりに従って、シンボルレート３．８４ＭＨｚのクロックへ変換する。

例えば、ベースバンド処理装置４００は、電気信号を光信号へ変換して、光ファイバーを介して、送受信装置３００へ送出するようにしてもよい。また、ベースバンド処理装置４００は、パラレル信号をシリアル信号へ変換して、デジタル信号伝送路を介して、送受信装置３００へ送出するようにしてもよい。

また、ベースバンド処理装置４００は、送受信装置３００からの光信号を電気信号へ変換し、処理するようにしてもよい。また、ベースバンド処理装置４００は、送受信装置３００からのシリアル信号をパラレル信号へ変換し、処理するようにしてもよい。

送受信装置３００は、基地局５００の無線部である。送受信装置３００は、Ｏ／Ｅ変換モジュール（Ｏｐｔｉｃａｌ／Ｅｌｅｃｔｒｉｃａｌ Ｃｏｎｖｅｒｔｅｒ Ｍｏｄｕｌｅ）３０２と、ＳｅｒＤｅｓ（ＳＥＲｉａｌｉｚｅｒ／ＤＥＳｅｒｉａｌｉｚｅｒ）３０４と、ＦＰＧＡ３０６と、ＣＰＵ３０８と、メモリ３１０とを有する。

Ｏ／Ｅ変換モジュール３０２は、ベースバンド処理装置４００からの光信号を電気信号に変換する。

図６は、ベースバンド処理装置４００から、送受信装置３００へ、ＣＰＲＩを介して、入力されるシリアル信号のフレーム構成例を示す。図６は、ハイパーフレームを示す。

ハイパーフレームには、複数のベーシックフレームが含まれる。例えば、ハイパーフレームには、２５６個のベーシックフレームが含まれる。ベーシックフレームには、制御ワードと、ＩＱデータとが含まれる。制御ワードは、ベーシックフレームの先頭を含む部分にマッピングされる。

Ｏ／Ｅ変換モジュール３０２は、電気信号をＳｅｒＤｅｓ３０４に入力する。Ｏ／Ｅ変換モジュール３０２と、ＳｅｒＤｅｓ３０４との間は、Ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ（ＬＶＤＳ）等のデジタル有線伝送技術を利用して伝送されてもよい。

ＳｅｒＤｅｓ３０４は、パラレルの電気信号に、シリアルの電気信号を変換する。ＳｅｒＤｅｓ３０４は、ＦＰＧＡ３０６に、パラレルの電気信号を入力する。

ＦＰＧＡ３０６は、ベースバンド処理装置４００におけるＧＳＭ方式のシンボルデータと、ＳｅｒＤｅｓ３０４からのパラレルデータとの間の位相関係が変動しないように信号処理を行う。ベースバンド処理装置４００におけるＧＳＭ方式のシンボルデータと、ＳｅｒＤｅｓ３０４からのパラレルデータとの間の位相関係が変動しないように処理することにより、位相関係が変動することにより生じるおそれがある遅延時間の変動を抑制する。

図７は、ＣＰＲＩのチップレートと、ＧＳＭ方式のシンボルレートとの間の位相関係を示す。

ベースバンド処理装置４００におけるＧＳＭ方式のマスターフレームは１２０ｍｓである。従って、マスターフレームの半分の時間は６０ｍｓとなる。

ＧＳＭ方式のシンボルレート２７０．８３３ｋＨｚと、ＣＰＲＩのチップレート３．８４ＭＨｚとの間の位相は、最小公倍数の関係により、１．２ｍｓ周期で合う。つまり、１．２ｍｓ周期で、ＧＳＭ方式のシンボルと、ＣＰＲＩのチップとの間の位相関係を確定できる。逆に、１．２ｍｓ周期以外の時間では、ＧＳＭ方式のシンボルと、ＣＰＲＩのチップとの間の位相関係が変動する。

遅延時間を固定化するため、ＦＰＧＡ３０６は、ある規準により、ＣＰＲＩを経由して伝送されるＧＳＭ方式のマスターフレームと、送受信装置３００で生成されるＧＳＭ方式のシンボルレートとの間で同期をとる。具体的には、ＦＰＧＡ３０６は、１．２ｍｓの整数倍の時間で、ＣＰＲＩを経由して伝送されるＧＳＭ方式のマスターフレームと、送受信装置３００で生成されるＧＳＭ方式のシンボルレートとの間で同期をとる。例えば、１．２ｍｓの整数倍の時間として、ＧＳＭ方式のマスターフレームの時間に相当する１２０ｍｓ、あるいはＧＳＭ方式のマスターフレームの半分の時間に相当する６０ｍｓを使用することができる。

同期をとることにより、送受信装置３００におけるＧＳＭ方式のシンボルレート２７０．８３３ｋＨｚのクロック位相を、ベースバンド処理装置４００におけるＧＳＭ方式のシンボルレート２７０．８３３ｋＨｚのクロック位相に合わせることができる。位相を合わせることにより、変動する遅延時間を固定化できる。

ベースバンド処理装置４００と、送受信装置３００との間でＣＰＲＩを介して伝送されるＧＳＭ方式のシンボルデータに対して、ある規準に、送受信装置３００におけるクロックを合わせ、遅延時間を固定化する。無線装置１００をリセット等の立ち上げの際に、送受信装置３００におけるクロックを合わせるようにしてもよい。遅延時間を固定化することにより、システム全体の遅延量を設定できるため、該遅延量に従って制御でき、通信を安定させることができる。

＜送受信装置３００の機能（その１）＞
図８は、送受信装置３００の機能の一実施例を示す。図８には、主に、ＦＰＧＡ３０６により実行される機能が示される。つまり、メモリ３１０に格納されたソフトウェア（プログラム）に従って、ＦＰＧＡ３０６が機能することにより、図８に示される機能が実行される。また、ＦＰＧＡ３０６に格納されたソフトウェア（ファームウェア）に従って、ＦＰＧＡ３０６が機能することにより、図８に示される機能が実行されてもよい。

ＦＰＧＡ３０６は、ＩＱ抽出部８０２と、状態管理部８０４と、分周器８０６と、リロード信号生成部８０８と、クロック乗換えバッファ８１０と、クロック乗換え部８１２と、カウンタ８１４と、第１の位相同期回路（Ｐｈａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ：
ＰＬＬ）８１６として機能する。また、送受信装置３００は、第２の位相同期回路８１８を有する。

ＳｅｒＤｅｓ３０４は、ベースバンド処理装置４００からＣＰＲＩを介して伝送されるフレームをパラレル信号に変換するとともに、クロックデータリカバリー及び８Ｂ１０Ｂ変換する。具体的には、ＳｅｒＤｅｓ３０４は、ＧＳＭ方式のデータと、制御ワードと、クロック信号に、ベースバンド処理装置４００からＣＰＲＩを介して伝送されるフレームを変換し、８Ｂ１０Ｂ変換する。ＧＳＭ方式のデータと、制御ワードと、クロック信号は、１２２.８８ＭＨｚであり、１２２.８８ＭＨｚは、３．８４ＭＨｚ×３２に相当する。つまり、ＳｅｒＤｅｓ３０４は、３２のパラレル信号に、ベースバンド処理装置４００からＣＰＲＩを介して伝送されるフレームを変換する。

ＳｅｒＤｅｓ３０４は、ＩＱ抽出部８０２へ、１２２.８８ＭＨｚのＧＳＭ方式のデータを入力する。また、ＳｅｒＤｅｓ３０４は、状態管理部８０４へ、１２２.８８ＭＨｚの制御ワードを入力する。また、ＳｅｒＤｅｓ３０４は、分周器８０６へ、１２２.８８ＭＨｚのクロック信号を入力する。

ＩＱ抽出部８０２は、ＳｅｒＤｅｓ３０４と接続される。ＩＱ抽出部８０２は、１２２．８８ＭＨｚのＣＰＲＩフレームのパラレルデータから、ＧＳＭシンボルのＩＱデータを抽出するとともに、ＧＳＭのマスターフレームの半分の時間に相当する６０ｍｓを検出する。ＩＱ抽出部８０２は、ＧＳＭシンボルのＩＱデータをクロック乗換えバッファ８１０に入力するとともに、６０ｍｓの検出信号をリロード信号生成部８０８に入力する。例えば、ＩＱ抽出部８０２は、６０ｍｓの検出タイミング信号をリロード信号生成部８０８に入力する。

状態管理部８０４は、ＳｅｒＤｅｓ３０４と接続される。状態管理部８０４は、ＣＰＲＩの状態を管理する。具体的には、状態管理部８０４は、ステートＡ〜Ｆのいずれであるかを検出する。ステートＡからＦとなるに従って、ＣＰＲＩの回線状態がよいことを示す。ステートＣ以上であるステートＣ、Ｄ、Ｅ、及びＦは、ＣＰＲＩの物理回線が正常であることを示す。状態管理部８０４は、ステートＣ以上であるとき、リロード信号生成部８０８に、ＣＰＲＩ状態を通知する。

リロード信号生成部８０８は、ＩＱ抽出部８０２と、状態管理部８０４と接続される。リロード信号生成部８０８は、状態管理部８０４により入力されたＣＰＲＩ状態がステートＣ以上のときに、ＩＱ抽出部８０２から最初に入力された６０ｍｓの検出信号に従ってカウンタ８１４にリロードさせるためのリロード信号を生成する。リロード信号生成部８０８は、クロック乗換え部８１２へ、リロード信号を入力する。

分周器８０６は、ＳｅｒＤｅｓ３０４と接続される。分周器８０６は、ＦＰＧＡ３０６で使用されるクロック信号と同期する送受信装置３００の第２の位相同期回路８１８へのリファレンスクロックを生成する。具体的には、分周器８０６は、ＳｅｒＤｅｓ３０４からのクロック信号を１／４分周し、１２２．８８ＭＨｚ×１／４＝３０．７２ＭＨｚのリファレンスクロックを生成する。分周器８０６は、第２の位相同期回路８１８へ、３０．７２ＭＨｚのリファレンスクロック信号を入力する。

第２の位相同期回路８１８は、分周器８０６と接続される。第２の位相同期回路８１８は、送受信装置３００で使用する各種クロックを生成する。第２の位相同期回路８１８は、分周器８０６からの３０．７２ＭＨｚのリファレンスクロックから、１３ＭＨｚ（２７０．８３３ｋＨｚ×４８）のクロック信号を生成する。第２の位相同期回路８１８は、第１の位相同期回路８１６に、１３ＭＨｚのクロック信号を入力するとともに、他の回路へも１３ＭＨｚのクロック信号を入力する。

第１の位相同期回路８１６は、第２の位相同期回路８１８と接続される。第１の位相同期回路８１６は、第２の位相同期回路８１８からの１３ＭＨｚのクロック信号をリファレンス信号として、１０４ＭＨｚ（２７０．８３３ｋＨｚ×３８４）のクロック信号を生成する。第１の位相同期回路８１６は、ＧＳＭ方式のシンボルレート２７０．８３３ｋＨｚで処理するブロックへ、１０４ＭＨｚのクロック信号を入力する。具体的には、第１の位相同期回路８１６は、クロック乗換え部８１２と、カウンタ８１４に、１０４ＭＨｚのクロック信号を入力するとともに、後段の回路へも、１０４ＭＨｚのクロック信号を入力する。

クロック乗換え部８１２は、リロード信号生成部８０８と、第１の位相同期回路８１６と接続される。クロック乗換部８１２は、リロード信号生成部８０８からの１２２．８８ＭＨｚのリロード信号を、第１の位相同期回路８１６からの１０４ＭＨｚのクロック信号へ乗せ換える。つまり、クロック乗換部８１２は、リロード信号生成部８０８からの１２２．８８ＭＨｚのリロード信号を、第１の位相同期回路８１６からの１０４ＭＨｚのクロック信号へ変換する。クロック乗換部８１２は、カウンタ８１４に、１０４ＭＨｚのクロック信号へ変換したリロード信号を入力する。

カウンタ８１４は、クロック乗換え部８１２、第１の位相同期回路８１６と接続される。カウンタ８１４は、１０４ＭＨｚで３８４カウント（０〜３８３）する自走カウンタである。３８４カウントした時間が、２７０．８３３ｋＨｚの１クロックの時間（３．６９μｓ）と等しくなる。カウンタ８１４は、３８４カウントするたびに、クロック乗換えバッファ８１０へ、ＩＱデータをリードするタイミング信号を入力する。

ステートＣ以上の状態のときに、リロード信号により、カウンタ８１４が６０ｍｓ毎のリロード信号と同期する。その後、ステートＢ以下にならない限り自走し続ける。つまり、カウントが一周するたびに、ベースバンド処理装置４００からのＧＳＭ方式のマスターフレームの半分の時間に同期して、シンボルレート２７０．８３３ｋＨｚのシンボルデータを生成することができる。このため、遅延時間を固定した時間に確定でき、この２７０．８３３ｋＨｚからクロック乗換えバッファ８１０におけるＩＱリードデータタイミングを生成することができる。

クロック乗換えバッファ８１０は、ＩＱ抽出部８０２と、カウンタ８１４と接続される。クロック乗換えバッファ８１０は、１０４ＭＨｚへ、ＩＱ抽出部８０２からの１２２．８８ＭＨｚのＧＳＭシンボルのＩＱデータを乗せ換える。つまり、クロック乗換えバッファ８１０は、１０４ＭＨｚへ、ＩＱ抽出部８０２からの１２２．８８ＭＨｚのＧＳＭシンボルのＩＱデータを変換する。クロック乗換えバッファ８１０において、１０４ＭＨｚへ乗せ換えられたＧＳＭシンボルのＩＱデータは、後段の回路へ入力される。

ＣＰＵ３０８は、メモリ３１０に格納されたプログラムに従って、ベースバンド処理装置４００からＣＰＲＩを介して入力されるシリアル信号に含まれる制御ワードを処理する。具体的には、制御ワードには、ソフト通信用のデータが含まれる。

メモリ３１０は、ＣＰＵ３０８がソフト通信用データを処理する際に使用するプログラム、ＦＰＧＡ３０６により使用されるプログラムを格納する。

アンプ２００は、送受信装置３００からのデータを増幅し、アンテナから送信する。

＜基地局５００の動作＞
図９は、基地局５００の動作の一実施例を示す。図９には、主に、基地局５００の送受信装置３００の動作が示される。

ステップＳ９０２では、ＳｅｒＤｅｓ３０４は、ベースバンド処理装置４００からＣＰＲＩを介して伝送されるフレームをパラレル信号に変換するとともに、シンボルレート１２２．８３３ＭＨｚの信号へ変換する。ＳｅｒＤｅｓ３０４は、２．４ＧＨｚのＣＰＲＩのフレームから、１２２．８８ＭＨｚのＣＰＲＩフレームのパラレルデータを生成する。

ステップＳ９０４では、ＩＱ抽出部８０２は、１２２．８８ＭＨｚのＣＰＲＩフレームのパラレルデータから、ＧＳＭシンボルのＩＱデータを抽出する。

ステップＳ９０６では、ＩＱ抽出部８０２は、ＧＳＭのマスターフレームの半分の時間である６０ｍｓを検出する。

ステップＳ９０８では、状態管理部８０４は、ＣＰＲＩフレームから制御ワードを抽出する。

ステップＳ９１０では、状態管理部８０４は、ＣＰＲＩフレームから抽出した制御ワードから、ＣＰＲＩの状態を示す情報を抽出する。状態管理部８０４は、ステートＣ以上である場合に、ステートＣ信号を生成する。ここでは、状態管理部８０４は、ステートＣ信号を生成する。

ステップＳ９１２では、リロード信号生成部８０８には、ＩＱ抽出部８０２からのマスターフレームの半分の時間のタイミングと、状態管理部８０４から、ステートＣ以上である場合に、ステート情報が入力される。リロード信号生成部８０８は、マスターフレームの半分の時間のタイミングと、ステート情報とに基づいて、リロード信号を生成する。具体的には、リロード信号生成部８０８は、状態管理部８０４により入力されたＣＰＲＩ状態がステートＣ以上のときに、ＩＱ抽出部８０２から最初に入力された６０ｍｓの検出信号に従ってカウンタ８１４にリロードさせるためのリロード信号を生成する。

ステップＳ９１４では、クロック乗換え部８１２は、第１の位相同期回路８１６からの１０４ＭＨｚのクロック信号へ、リロード信号生成部８０８からの１２２．８８ＭＨｚのリロード信号を乗せ換える。

ステップＳ９１６では、クロック乗換え部８１２は、カウンタ８１４に、１０４ＭＨｚのクロック信号へ乗せ換えたリロード信号を入力する。

ステップＳ９１８では、カウンタ８１４は、３８４カウントするたびに、クロック乗換えバッファ８１０へ、ＩＱデータをリードするタイミング信号を入力する。３８４カウントした時間は、２７０．８３３ｋＨｚの１クロックの時間（３．６９μｓ）と等しくなる。

ステップＳ９２０では、クロック乗換えバッファ８１０は、１０４ＭＨｚへ、ＩＱ抽出部８０２からの１２２．８８ＭＨｚのＧＳＭシンボルのＩＱデータを乗せ換える。クロック乗換えバッファ８１０は、カウンタ８１４からのＩＱリードデータタイミングに従って、ＩＱをリードする。

図１０は、ベースバンド処理装置４００と、ＣＰＲＩと、送受信装置３００におけるクロック関係の一実施例を示す。

クロックの乗せ換えが発生する前、ベースバンド処理装置４００は、シンボルレート２７０．８３３ｋＨｚで、ＧＳＭ方式のシンボル「ｓ１」、「ｓ２」、「ｓ３」、「ｓ４」を処理する。

ベースバンド処理装置４００は、クロック間の乗せ換えを行う。ベースバンド処理装置４００は、シンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりに従って、シンボルレート３．８４ＭＨｚへ、クロック間の乗せ換えを行う。つまり、シンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりの後に立ち上がる３．８４ＭＨｚのクロック信号の立ち上がりを開始時点として、シンボルレート３．８４ＭＨｚで、ＧＳＭ方式のシンボル「ｓ１」、「ｓ２」、「ｓ３」、「ｓ４」が伝送する。

送受信装置３００は、ＣＰＲＩのチップレートである３．８４ＭＨｚから、ＧＳＭ方式のチップレートである２７０．８３３ｋＨｚを再生成する。ＩＱ抽出部８０２は、３．８４ＭＨｚ×３２に相当する１２２.８８ＭＨｚのＧＳＭ方式のデータから、ＧＳＭのマスターフレームの半分の時間である６０ｍｓを検出し、該６０ｍｓのタイミングを通知する。リロード信号生成部８０８は、状態管理部８０４からＣＰＲＩ状態が通知された場合、ＩＱ抽出部８０２から通知されたタイミングに従って、カウンタリロード信号を出力する。カウンタリロード信号は、第１の位相同期回路８１６からの１０４ＭＨｚのクロック信号へ乗せ換えられ、カウンタ８１４に入力される。

カウンタ８１４は、カウンタリロード信号に従って、零からカウントを開始する。

図１０に示すクロック関係において、カウンタ８１４は、カウンタリロード信号が入力された場合に起動するようにしてもよい。つまり、カウンタ８１４は、カウンタリロード信号が入力された場合に、零からカウントを開始する。カウンタ８１４は、カウンタリロード信号が入力されるまでは動作を停止する。このようにすることにより、消費電力を低減できる。

本実施例によれば、送受信装置３００において、ベースバンド処理装置４００からの入力信号から検出されるＧＳＭのマスターフレームの半分の時間に従って、ＧＳＭデータのリードタイミングが制御される。このため、送受信装置３００は、ベースバンド処理装置４００にＧＳＭデータが入力されてから固定した時間で、該ＧＳＭデータをリードできる。つまり、ベースバンド処理装置４００にＧＳＭデータが入力されてから、該ＧＳＭデータがリードされる時間が変動しないため、ベースバンド処理装置４００と、送受信装置３００とを含むシステム全体の遅延量を設定できる。

＜送受信装置３００の機能（その２）＞
図１１は、送受信装置３００の機能の一実施例を示す。図１１には、主に、ＦＰＧＡ３０６により実行される機能が示される。つまり、メモリ３１０に格納されたソフトウェア（プログラム）に従って、ＦＰＧＡ３０６が機能することにより、図１１に示される機能が実行される。また、ＦＰＧＡ３０６に格納されたソフトウェア（ファームウェア）に従って、ＦＰＧＡ３０６が機能することにより、図１１に示される機能が実行されてもよい。

ＦＰＧＡ３０６は、ＩＱ抽出部８０２と、状態管理部８０４と、分周器８０６と、開始信号生成部８２０と、クロック乗換えバッファ８１０と、クロック乗換え部８２２と、タイミング信号生成部８２４と、第１の位相同期回路８１６として機能する。また、送受信装置３００は、第２の位相同期回路８１８を有する。

ＳｅｒＤｅｓ３０４は、ベースバンド処理装置４００からＣＰＲＩを介して伝送されるフレームをパラレル信号に変換するとともに、クロックデータリカバリー及び８Ｂ１０Ｂ変換する。具体的には、ＳｅｒＤｅｓ３０４は、ＧＳＭ方式のデータと、制御ワードと、クロック信号に、ベースバンド処理装置４００からＣＰＲＩを介して伝送されるフレームを変換し、８Ｂ１０Ｂ変換する。ＧＳＭ方式のデータと、制御ワードと、クロック信号は、１２２.８８ＭＨｚであり、１２２.８８ＭＨｚは、３．８４ＭＨｚ×３２に相当する。つまり、ＳｅｒＤｅｓ３０４は、３２のパラレル信号に、ベースバンド処理装置４００からＣＰＲＩを介して伝送されるフレームを変換する。

ＳｅｒＤｅｓ３０４は、ＩＱ抽出部８０２へ、１２２.８８ＭＨｚのＧＳＭ方式のデータを入力する。また、ＳｅｒＤｅｓ３０４は、状態管理部８０４へ、１２２.８８ＭＨｚの制御ワードを入力する。また、ＳｅｒＤｅｓ３０４は、分周器８０６へ、１２２.８８ＭＨｚのクロック信号を入力する。

ＩＱ抽出部８０２は、ＳｅｒＤｅｓ３０４と接続される。ＩＱ抽出部８０２は、１２２．８８ＭＨｚのＣＰＲＩフレームのパラレルデータから、ＧＳＭシンボルのＩＱデータを抽出するとともに、ＧＳＭのマスターフレームの半分の時間である６０ｍｓを検出する。ＩＱ抽出部８０２は、ＧＳＭシンボルのＩＱデータをクロック乗換バッファ８１０に入力するとともに、６０ｍｓの検出信号を開始信号生成部８２０に入力する。

状態管理部８０４は、ＳｅｒＤｅｓ３０４と接続される。状態管理部８０４は、ＣＰＲＩの状態を管理する。具体的には、状態管理部８０４は、ステートＡ〜Ｆのいずれであるかを検出する。状態管理部８０４は、ステートＣ以上であるとき、開始信号生成部８２０に、ＣＰＲＩ状態を通知する。

開始信号生成部８２０は、ＩＱ抽出部８０２と、状態管理部８０４と接続される。開始信号生成部８２０には、状態管理部８０４から、ステートＣ以上のときにＣＰＲＩ状態が入力される。開始信号生成部８２０は、ＣＰＲＩ状態が入力された場合に、ＩＱ抽出部８０２から最初に入力された６０ｍｓの検出信号に応じて、２７０．８３３ｋＨｚに相当する遅延時間分位相シフトさせることを開始させる信号（以下、「開始信号」という）を生成する。開始信号生成部８２０は、クロック乗り換え部８２２に、開始信号を入力する。

分周器８０６は、ＳｅｒＤｅｓ３０４と接続される。分周器８０６は、ＦＰＧＡ３０６で使用されるクロック信号と同期する送受信装置３００の第２の位相同期回路８１８へのリファレンスクロックを生成する。具体的には、分周器８０６は、ＳｅｒＤｅｓ３０４からのクロック信号を１／４分周し、１２２．８８ＭＨｚ×１／４＝３０．７２ＭＨｚのリファレンスクロックを生成する。分周器８０６は、第２の位相同期回路８１８へ、３０．７２ＭＨｚのリファレンスクロック信号を入力する。

第２の位相同期回路８１８は、分周器８０６と接続される。第２の位相同期回路８１８は、送受信装置３００で使用する各種クロックを生成する。第２の位相同期回路８１８は、分周器８０６からの３０．７２ＭＨｚのリファレンスクロックから、１３ＭＨｚ（２７０．８３３ｋＨｚ×４８）のクロック信号を生成する。第２の位相同期回路８１８は、第１の位相同期回路８１６と、クロック乗り換え部８２２に、１３ＭＨｚのクロック信号を入力するとともに、他の回路へも１３ＭＨｚのクロック信号を入力する。

クロック乗換え部８２２は、開始信号生成部８２０と、第２の位相同期回路８１８と接続される。クロック乗換え部８２２は、第２の位相同期回路８１８からの１３ＭＨｚのクロック信号に従って、１２２．８８ＭＨｚの開始信号生成部８２０からの開始信号を、１３ＭＨｚに乗せ換え、タイミング信号生成部８２４へ入力する。

第１の位相同期回路８１６は、第２の位相同期回路８１８と接続される。第１の位相同期回路８１６は、第２の位相同期回路８１８からの１３ＭＨｚのクロック信号をリファレンス信号として、１０４ＭＨｚ（２７０．８３３ｋＨｚ×３８４）のクロック信号を生成する。第１の位相同期回路８１６は、タイミング信号生成部８２４に、１０４ＭＨｚのクロック信号を入力する。

タイミング信号生成部８２４は、クロック乗換え部８２２、第１の位相同期回路８１６と接続される。タイミング信号生成部８２４は、クロック乗換え部８２２から開始信号が入力されるタイミングに従って、２７０．８３３ｋＨｚのカウントを開始する。つまり、タイミング信号生成部８２４は、開始信号が入力されるタイミングから、ＧＳＭ用のクロックを生成する。タイミング信号生成部８２４は、２７０．８３３ｋＨｚのカウントが終了するタイミングで、クロック乗り換えバッファ８１０へ、リードタイミング信号を入力する。

クロック乗換えバッファ８１０は、ＩＱ抽出部８０２と、タイミング信号生成部８２４と接続される。クロック乗換えバッファ８１０は、タイミング信号生成部８２４からのリードタイミングに従って、１０４ＭＨｚへ、ＩＱ抽出部８０２からの１２２．８８ＭＨｚのＧＳＭシンボルのＩＱデータを乗せ換える。つまり、クロック乗換えバッファ８１０は、タイミング信号生成部８２４からのリードタイミングに従って、１０４ＭＨｚへ、ＩＱ抽出部８０２からの１２２．８８ＭＨｚのＧＳＭシンボルのＩＱデータを変換する。クロック乗換バッファ８１０において、１０４ＭＨｚへ乗せ換えられたＧＳＭシンボルのＩＱデータは、後段の回路へ入力される。

＜基地局５００の動作＞
図１２は、基地局５００の動作の一実施例を示す。図１２には、主に、基地局５００の送受信装置３００の動作が示される。

ステップＳ１２０２−Ｓ１２１０は、図９のステップＳ９０２−Ｓ９１０と略同一である。

ステップＳ１２１２では、開始信号生成部８２０には、ＩＱ抽出部８０２からのマスターフレームの半分の時間のタイミングと、状態管理部８０４から、ステートＣ以上である場合に、ステート情報が入力される。開始信号生成部８２０は、マスターフレームの半分の時間のタイミングと、ステート情報とに基づいて、開始信号を生成する。具体的には、開始信号生成部８２０は、状態管理部８０４により入力されたＣＰＲＩ状態がステートＣ以上のときに、ＩＱ抽出部８０２から最初に入力された６０ｍｓの検出信号に従って開始信号を生成する。

ステップＳ１２１４では、クロック乗換え部８２２は、第２の位相同期回路８１８からの１３ＭＨｚのクロック信号へ、開始信号生成部８２０からの開始信号を乗せ換える。

ステップＳ１２１６では、タイミング信号生成部８２４は、２７０．８３３ｋＨｚのクロックを生成する。

ステップＳ１２１８では、タイミング信号生成部８２４は、２７０．８３３ｋＨｚの遅延時間が経過する度に、クロック乗換えバッファ８１０へ、ＩＱデータをリードするタイミング信号を入力する。

ステップＳ１２２０では、クロック乗換えバッファ８１０は、１０４ＭＨｚへ、ＩＱ抽出部８０２からの１２２．８８ＭＨｚのＧＳＭシンボルのＩＱデータを乗せ換える。クロック乗換バッファ８１０は、タイミング信号生成部８２４からのＩＱリードデータタイミングに従って、ＩＱをリードする。

図１３は、ベースバンド処理装置４００と、ＣＰＲＩと、送受信装置３００におけるクロック関係の一実施例を示す。

クロックの乗せ換えが発生する前、ベースバンド処理装置４００は、シンボルレート２７０．８３３ｋＨｚで、ＧＳＭ方式のシンボル「ｓ１」、「ｓ２」、「ｓ３」、「ｓ４」を処理する。

ベースバンド処理装置４００は、クロック間の乗せ換えを行う。ベースバンド処理装置４００は、シンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりに従って、シンボルレート３．８４ＭＨｚへ、クロック間の乗せ換えを行う。つまり、シンボルレート２７０．８３３ｋＨｚのクロック信号の立ち上がりの後に立ち上がる３．８４ＭＨｚのクロック信号の立ち上がりを開始時点として、シンボルレート３．８４ＭＨｚで、ＧＳＭ方式のシンボル「ｓ１」、「ｓ２」、「ｓ３」、「ｓ４」が伝送する。

送受信装置３００は、ＣＰＲＩのチップレートである３．８４ＭＨｚから、ＧＳＭ方式のチップレートである２７０．８３３ｋＨｚを再生成する。ＩＱ抽出部８０２は、３．８４ＭＨｚ×３２に相当する１２２.８８ＭＨｚのＧＳＭ方式のデータから、ＧＳＭのマスターフレームの半分の時間である６０ｍｓを検出し、該６０ｍｓのタイミングを通知する。開始信号生成部８２０は、状態管理部８０４からＣＰＲＩ状態が通知された場合、ＩＱ抽出部８０２から通知されたタイミングに従って、開始信号を出力する。開始信号は、第２の位相同期回路８１８からの１３ＭＨｚのクロック信号へ乗せ換えられ、タイミング信号生成部８２４に入力される。

タイミング信号生成部８２４は、開始信号に従って、２７０．８３３ｋＨｚのクロックを生成する。

本実施例によれば、送受信装置３００において、ベースバンド処理装置４００からの入力信号から検出されるＧＳＭのマスターフレームの半分の時間に従って、ＧＳＭデータのリードタイミングが制御される。このため、送受信装置３００は、ベースバンド処理装置４００にＧＳＭデータが入力されてから固定した時間で、該ＧＳＭデータをリードできる。つまり、ベースバンド処理装置４００にＧＳＭデータが入力されてから、該ＧＳＭデータがリードされる時間が変動しないため、ベースバンド処理装置４００と、送受信装置３００とを含むシステム全体の遅延量を設定できる。

また、本実施例によれば、３Ｇ世代以降の移動通信方式において、ＣＰＲＩを利用して、２Ｇ世代の移動通信方式のシンボルデータ伝送を行うことができる。これにより、ＬＴＥとＧＳＭ、ＷＣＤＭＡとＧＳＭについて、個別にシンボル伝送し処理するようにＲＲＨを構成することなく、ＣＰＲＩを利用して、ＬＴＥとＧＳＭ、ＷＣＤＭＡとＧＳＭをＲＲＨにおいて兼用することができる。

図１４は、ＬＴＥとＧＳＭを兼用した、基地局の一実施例を示す。ＣＰＲＩを利用して、２Ｇ世代の移動通信方式のシンボルデータ伝送を行うことができるため、ＬＴＥとＧＳＭを、ベースバンド処理装置、ＲＲＨにおいて兼用することができる。ＷＣＤＭＡとＧＳＭを兼用する場合についても同様である。

ＧＳＭは世界の携帯電話市場の７０〜８０％のシェアを持っている移動通信システムである。２Ｇ世代から３Ｇ世代以降へ移行する際に、２Ｇシステムと３Ｇ以降のシステムとを併設した基地局を構築していく過程において、３Ｇ以降のシステムの専用ケーブルや併設用ＲＲＨ等の施設や施工、使用しなくなった２ＧシステムのＲＲＨやそのケーブルの撤去等を行わなくてよくなり、コスト的に非常に有益となる。

以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
無線通信装置の内部インターフェースであるＣＰＲＩを介して入力される所定の通信方式のシンボルデータから、該所定の通信方式のシンボルレートと前記ＣＰＲＩのチップレートとの間でクロック位相が合うタイミングを検出し、該タイミングで前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する信号処理回路
を備える、無線装置。
（付記２）
前記信号処理回路は、
前記タイミングで、前記シンボルデータをリロードし、前記所定の通信方式のシンボルレートへ変換する、付記１に記載の無線装置。
（付記３）
前記信号処理回路は、
前記タイミングで、前記シンボルデータを、前記所定の通信方式のシンボルレートへ変換する処理を開始する、付記１に記載の無線装置。
（付記４）
前記信号処理回路は、前記シンボルデータから前記ＣＰＲＩの回線状態を検出し、該回線状態が所定の状態以上であると判定した場合に、前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する、付記１ないし３のいずれか１項に記載の無線装置。
（付記５）
前記信号処理回路は、前記シンボルデータから前記ＣＰＲＩの回線状態を検出し、該回線状態が所定の状態以上であると判定した場合に、該判定直後に検出したタイミングで、前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する、付記１ないし４のいずれか１項に記載の無線装置。
（付記６）
無線通信装置の内部インターフェースであるＣＰＲＩを介して入力される所定の通信方式のシンボルデータから、該所定の通信方式のシンボルレートと前記ＣＰＲＩのチップレートとの間でクロック位相が合うタイミングを検出し、該タイミングで、前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する信号処理回路の信号処理方法。
（付記７）
前記信号処理回路からの前記所定の通信方式のシンボルレートへ変換した前記シンボルデータを増幅するアンプ
を備える、付記１に記載の無線装置。
（付記８）
前記所定の通信方式は、第２世代移動通信システムの通信方式である、付記１に記載の無線装置。
（付記９）
前記所定の通信方式は、第２世代移動通信システムの通信方式であり、
前記タイミングは、前記所定の通信方式のシンボルレートと、前記ＣＰＲＩのチップレートの最小公倍数の整数倍である、付記１に記載の無線装置。
（付記１０）
ＣＰＲＩを介して入力される所定の通信方式のシンボルデータから、該所定の通信方式のシンボルレートと前記ＣＰＲＩのチップレートとの間でクロック位相が合うタイミングを検出し、該タイミングで前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する信号処理回路
を備える、送受信装置。

１００ 無線装置
２００ アンプ
３００ 送受信装置
４００ ベースバンド処理装置
５００ 基地局

Claims (6)

1. 無線通信装置の内部インターフェースであるＣＰＲＩを介して入力される所定の通信方式のシンボルデータから、該所定の通信方式のシンボルレートと前記ＣＰＲＩのチップレートとの間でクロック位相が合うタイミングを検出し、該タイミングで前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する信号処理回路
   を備える、無線装置
2. 前記信号処理回路は、
   前記タイミングで、前記シンボルデータをリロードし、前記所定の通信方式のシンボルレートへ変換する、請求項１に記載の無線装置。
3. 前記信号処理回路は、
   前記タイミングで、前記シンボルデータを、前記所定の通信方式のシンボルレートへ変換する処理を開始する、請求項１に記載の無線装置。
4. 前記信号処理回路は、前記シンボルデータから前記ＣＰＲＩの回線状態を検出し、該回線状態が所定の状態以上であると判定した場合に、前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する、請求項１ないし３のいずれか１項に記載の無線装置。
5. 前記信号処理回路は、前記シンボルデータから前記ＣＰＲＩの回線状態を検出し、該回線状態が所定の状態以上であると判定した場合に、該判定直後に検出したタイミングで、前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する、請求項１ないし４のいずれか１項に記載の無線装置。
6. 無線通信装置の内部インターフェースであるＣＰＲＩを介して入力される所定の通信方式のシンボルデータから、前記所定の通信方式のシンボルレートと前記ＣＰＲＩのチップレートとの間でクロック位相が合うタイミングを検出し、該タイミングで、前記シンボルデータを前記所定の通信方式のシンボルレートへ変換する信号処理回路の信号処理方法。

Images