JP2014007724A - トラッピング・セットを破壊するための装置および方法 - Google Patents
トラッピング・セットを破壊するための装置および方法 Download PDFInfo
- Publication number
- JP2014007724A JP2014007724A JP2012277525A JP2012277525A JP2014007724A JP 2014007724 A JP2014007724 A JP 2014007724A JP 2012277525 A JP2012277525 A JP 2012277525A JP 2012277525 A JP2012277525 A JP 2012277525A JP 2014007724 A JP2014007724 A JP 2014007724A
- Authority
- JP
- Japan
- Prior art keywords
- filter coefficients
- detector
- noise prediction
- decoder
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1142—Decoding using trapping sets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【解決手段】エラー訂正データ処理装置は、第1のデータセットに基づき第1セットのフィルタ係数を較正し、かつ第2のデータセットに基づき第2セットのフィルタ係数を較正するように動作可能なノイズ予測較正回路と、第1セットのフィルタ係数を受信するように動作可能な第1のノイズ予測検出器とを備える。装置はさらに、第1のノイズ予測検出器により第1のグローバル反復を実行して、違反チェック・カウント値を判定するように動作可能な復号器と、違反チェック・カウント値が所定値よりも小さい場合に、第2セットのフィルタ係数を受信し、違反チェック・カウント値が所定値よりも大きい場合に、第1セットのフィルタ係数を受信するように動作可能な第2のノイズ予測検出器とを備える。
【選択図】図1
Description
Claims (24)
- 第1のデータセットに基づき第1セットのフィルタ係数を較正し、かつ第2のデータセットに基づき第2セットのフィルタ係数を較正するように動作可能なノイズ予測較正回路と、
前記第1セットのフィルタ係数を受信するように動作可能な第1のノイズ予測検出器と、
前記第1のノイズ予測検出器により第1のグローバル反復を実行して、違反チェック・カウント値を判定するように動作可能な復号器と、
前記違反チェック・カウント値が所定値よりも小さい場合に、前記第2セットのフィルタ係数を受信し、前記違反チェック・カウント値が前記所定値よりも大きい場合に、前記第1セットのフィルタ係数を受信するように動作可能な第2のノイズ予測検出器とを備えた、エラー訂正データ処理装置。 - 前記復号器および前記第2のノイズ予測検出器が、前記第2セットのフィルタ係数に基づき、第2およびそれ以上のグローバル反復を実行するように動作可能である、請求項1に記載の装置。
- 前記違反チェック・カウント値が前記所定値よりも小さい場合、前記第2のノイズ予測検出器および前記復号器間の前記第2およびそれ以上のグローバル反復における検出中に、前記第2の検出器が前記第2セットのフィルタ係数により修正される、請求項1に記載の装置。
- 前記第1セットのフィルタ係数を記憶するように動作可能な第1のバッファと、
前記第2セットのフィルタ係数を記憶するように動作可能な第2のバッファと、
前記第1セットのフィルタ係数または前記第2セットのフィルタ係数の前記第2のノイズ予測検出器へのローディングを切り替えるように動作可能なマルチプレクサとをさらに備える、請求項1に記載の装置。 - 前記マルチプレクサを作動させて、前記違反チェック・カウント値および前記所定値に基づき、前記第1セットのフィルタ係数または前記第2セットのフィルタ係数のいずれかのローディングを切り替えるように動作可能な比較器をさらに備える、請求項4に記載の装置。
- フィルタ係数を前記第1のノイズ予測検出器および前記第2のノイズ予測検出器にロードするように動作可能なローディング回路をさらに備える、請求項1に記載の装置。
- 前記第1のノイズ予測検出器および前記第2のノイズ予測検出器が、それぞれ軟出力ビタビ・アルゴリズム検出器(SOVA)を備え、またはそれぞれ最大事後確率(MAP)アルゴリズム検出器を備える、請求項1に記載の装置。
- 前記復号器が低密度パリティ検査(LDPC)アルゴリズムを備える、請求項1に記載の装置。
- 前記ノイズ予測較正回路が、最小二乗平均(LMS)アルゴリズムを適用して、前記第1セットのフィルタ係数および前記第2セットのフィルタ係数を較正する、請求項1に記載の装置。
- 前記違反チェック・カウント値がトラッピング・セットを表す、請求項1に記載の装置。
- 前記所定値がエラー事象のタイプを表す、請求項1に記載の装置。
- 前記データ処理装置の少なくとも一部が、少なくとも1つの集積回路内に作成される、請求項1に記載の装置。
- 第1のデータセットに基づき第1セットのフィルタ係数を較正し、かつ第2のデータセットに基づき第2セットのフィルタ係数を較正するステップと、
第1のノイズ予測検出器により、前記第1セットのフィルタ係数を受信するステップと、
前記第1のノイズ予測検出器および復号器により、第1のグローバル反復を実行して、違反チェック・カウント値を判定するステップと、
第2のノイズ予測検出器により、前記違反チェック・カウント値が規定値よりも小さい場合に、前記第2セットのフィルタ係数を受信し、前記違反チェック・カウント値が前記規定値よりも大きい場合に、前記第1セットのフィルタ係数を受信するステップとを含む、データ処理システムにおけるエラー訂正を改善するための方法。 - 前記復号器および前記第2のノイズ予測検出器間の前記第2セットのフィルタ係数に基づき、第2およびそれ以上のグローバル反復を実行するステップをさらに含む、請求項13に記載の方法。
- 前記違反チェック・カウント値が前記規定値よりも小さい場合、前記第2のノイズ予測検出器および前記復号器間の前記第2およびそれ以上のグローバル反復における検出中に、前記第2のノイズ予測検出器を前記第2セットのフィルタ係数により修正するステップをさらに含む、請求項13に記載の方法。
- 前記第1セットのフィルタ係数を第1のバッファに記憶するステップと、
前記第2セットのフィルタ係数を第2のバッファに記憶するステップと、
前記第1セットのフィルタ係数または前記第2セットのフィルタ係数の前記第2のノイズ予測検出器へのローディングを切り替えるステップとをさらに含む、請求項13に記載の方法。 - 前記第1セットのフィルタ係数および前記第2セットのフィルタ係数の一方を、前記違反チェック・カウント値および前記規定値の関数としてロードするステップをさらに含む、請求項16に記載の方法。
- 前記第1のノイズ予測検出器および前記第2の予測検出器の両方により、軟出力ビタビ・アルゴリズム検出器(SOVA)を適用するステップ、または両方が最大事後確率(MAP)アルゴリズム検出器を適用するステップをさらに含む、請求項13に記載の方法。
- 前記復号器により低密度パリティ検査(LDPC)を適用するステップをさらに含む、請求項13に記載の方法。
- 前記較正ステップが、最小二乗平均(LMS)アルゴリズムを適用するステップをさらに含む、請求項13に記載の方法。
- 前記違反チェック・カウント値がトラッピング・セットを表す、請求項13に記載の方法。
- 前記規定値がエラー事象のタイプを表す、請求項13に記載の方法。
- 第1および第2のノイズ予測検出器を備えるデータ処理システムであって、
メモリと、
前記メモリに結合された少なくとも1つのプロセッサとを備え、前記プロセッサが、少なくとも第1および第2のデータセットを得るように動作し、前記第1のデータセットに基づき第1セットのフィルタ係数を較正し、かつ前記第2のデータセットに基づき第2セットのフィルタ係数を較正するよう動作し、前記第1のノイズ予測検出器により、前記第1セットのフィルタ係数を受信するように動作し、前記第1のノイズ予測検出器および復号器により、第1のグローバル反復を実行して、違反チェック・カウント値を判定するよう動作し、前記第2のノイズ予測検出器により、前記違反チェック・カウント値が規定値よりも小さい場合に、前記第2セットのフィルタ係数を受信し、前記違反チェック・カウント値が前記規定値よりも大きい場合に、前記第1セットのフィルタ係数を受信するように動作する、データ処理システム。 - コンピュータ・プログラム製品を備えた製造品であって、前記コンピュータ・プログラムが、実行されると、請求項13に記載の方法のステップを実施する実行可能なプログラム指示を持続的な方法で記憶する有形のコンピュータ可読追記型記憶媒体を含む、製造品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/533,207 US8781033B2 (en) | 2012-06-26 | 2012-06-26 | Apparatus and method for breaking trapping sets |
US13/533,207 | 2012-06-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014007724A true JP2014007724A (ja) | 2014-01-16 |
JP2014007724A5 JP2014007724A5 (ja) | 2014-08-21 |
JP5670411B2 JP5670411B2 (ja) | 2015-02-18 |
Family
ID=48699525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012277525A Expired - Fee Related JP5670411B2 (ja) | 2012-06-26 | 2012-12-20 | トラッピング・セットを破壊するための装置および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8781033B2 (ja) |
EP (1) | EP2706694A3 (ja) |
JP (1) | JP5670411B2 (ja) |
KR (1) | KR101482824B1 (ja) |
CN (1) | CN103514061B (ja) |
TW (1) | TWI484762B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8869010B1 (en) * | 2011-03-09 | 2014-10-21 | Marvell International Ltd. | Controlling decoder iterations based on measurements of physical variables |
US9098105B2 (en) * | 2012-08-24 | 2015-08-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Dynamic Y-buffer size adjustment for retained sector reprocessing |
US9116822B2 (en) * | 2012-12-07 | 2015-08-25 | Micron Technology, Inc. | Stopping criteria for layered iterative error correction |
US9362954B1 (en) * | 2013-03-15 | 2016-06-07 | Seagate Technology Llc | Digital communications channel |
US9202519B2 (en) * | 2014-03-28 | 2015-12-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptive calibration of noise predictive finite impulse response filter based on decoder convergence |
KR20180009558A (ko) | 2016-07-19 | 2018-01-29 | 삼성전자주식회사 | 저밀도-패리티 체크 코드를 이용하는 디코더 및 이를 포함하는 메모리 컨트롤러 |
KR102582326B1 (ko) * | 2018-09-20 | 2023-09-26 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 이의 동작 방법 |
KR102592870B1 (ko) * | 2018-10-12 | 2023-10-24 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 이의 동작 방법 |
KR102606829B1 (ko) | 2019-01-09 | 2023-11-27 | 에스케이하이닉스 주식회사 | Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 |
US12014068B2 (en) | 2021-04-27 | 2024-06-18 | Microchip Technology Inc. | System and method for double data rate (DDR) chip-kill recovery |
US11934696B2 (en) | 2021-05-18 | 2024-03-19 | Microchip Technology Inc. | Machine learning assisted quality of service (QoS) for solid state drives |
DE112022002131T5 (de) * | 2021-09-28 | 2024-04-11 | Microchip Technology Inc. | Ldpc-dekodierung mit trapped-block-management |
US11953987B1 (en) * | 2022-09-16 | 2024-04-09 | Western Digital Technologies, Inc. | Trained states equalizer in a read channel |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11026A (en) * | 1854-06-06 | Sofa-bedstead | ||
WO2010101578A1 (en) * | 2009-03-05 | 2010-09-10 | Lsi Corporation | Improved turbo-equalization methods for iterative decoders |
JP2011041256A (ja) * | 2009-08-14 | 2011-02-24 | Mitsubishi Electric Research Laboratories Inc | メッセージパッシングを使用して符号を復号するための方法及び復号器 |
JP2012500512A (ja) * | 2008-08-15 | 2012-01-05 | エルエスアイ コーポレーション | ニア・コードワードのramリスト復号 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5757821A (en) * | 1996-07-22 | 1998-05-26 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for detecting communication signals having unequal error protection |
US7088793B1 (en) * | 2002-04-17 | 2006-08-08 | Rockwell Collins, Inc. | Equalizer for complex modulations in very noisy environments |
US7522678B2 (en) * | 2002-04-18 | 2009-04-21 | Infineon Technologies Ag | Method and apparatus for a data-dependent noise predictive viterbi |
KR20050026320A (ko) * | 2003-09-09 | 2005-03-15 | 삼성전자주식회사 | 데이터 재생 장치 및 방법 |
US7876250B2 (en) * | 2006-03-31 | 2011-01-25 | Nxp B.V. | Calibration circuit and method for A/D converter |
US8312359B2 (en) * | 2009-09-18 | 2012-11-13 | Lsi Corporation | Branch-metric calibration using varying bandwidth values |
US8578253B2 (en) * | 2010-01-04 | 2013-11-05 | Lsi Corporation | Systems and methods for updating detector parameters in a data processing circuit |
US8898537B2 (en) * | 2010-03-17 | 2014-11-25 | The Royal Institution For The Advancement Of Learning/Mcgill University | Method and system for decoding |
KR101152482B1 (ko) | 2010-11-08 | 2012-06-01 | 성균관대학교산학협력단 | 고속 부호율-적응 저밀도 패리티 코드를 이용한 복호화 방법 및 이러한 방법을 사용하는 부/복호화 장치 |
US8806309B2 (en) * | 2011-06-13 | 2014-08-12 | Silicon Motion Inc. | Method for controlling message-passing algorithm based decoding operation by referring to statistics data of syndromes of executed iterations and related control apparatus thereof |
US8880986B2 (en) * | 2012-05-30 | 2014-11-04 | Lsi Corporation | Systems and methods for improved data detection processing |
-
2012
- 2012-06-26 US US13/533,207 patent/US8781033B2/en not_active Expired - Fee Related
- 2012-09-26 TW TW101135408A patent/TWI484762B/zh not_active IP Right Cessation
- 2012-10-19 KR KR20120116522A patent/KR101482824B1/ko active IP Right Grant
- 2012-10-29 CN CN201210420962.3A patent/CN103514061B/zh active Active
- 2012-12-20 JP JP2012277525A patent/JP5670411B2/ja not_active Expired - Fee Related
-
2013
- 2013-05-23 EP EP13168975.4A patent/EP2706694A3/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11026A (en) * | 1854-06-06 | Sofa-bedstead | ||
JP2012500512A (ja) * | 2008-08-15 | 2012-01-05 | エルエスアイ コーポレーション | ニア・コードワードのramリスト復号 |
WO2010101578A1 (en) * | 2009-03-05 | 2010-09-10 | Lsi Corporation | Improved turbo-equalization methods for iterative decoders |
JP2011041256A (ja) * | 2009-08-14 | 2011-02-24 | Mitsubishi Electric Research Laboratories Inc | メッセージパッシングを使用して符号を復号するための方法及び復号器 |
Non-Patent Citations (2)
Title |
---|
JPN6014033701; Jingyu Kang et al.: 'A Two-Stage Iterative Decoding of LDPC Codes for Lowering Error Floors' Global Telecommunications Conference, 2008. IEEE GLOBECOM 2008. IEEE , 20081204, pp.1-4 * |
JPN6014033702; Dinesh Kumar et al.: 'A two stage selective averaging LDPC decoding' Information Theory Proceedings (ISIT), 2012 IEEE International Symposium on , 20120706, pp.2866-2870 * |
Also Published As
Publication number | Publication date |
---|---|
KR20140001069A (ko) | 2014-01-06 |
EP2706694A2 (en) | 2014-03-12 |
US20130343495A1 (en) | 2013-12-26 |
KR101482824B1 (ko) | 2015-01-14 |
TWI484762B (zh) | 2015-05-11 |
EP2706694A3 (en) | 2014-08-06 |
JP5670411B2 (ja) | 2015-02-18 |
CN103514061A (zh) | 2014-01-15 |
US8781033B2 (en) | 2014-07-15 |
CN103514061B (zh) | 2016-01-27 |
TW201401789A (zh) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5670411B2 (ja) | トラッピング・セットを破壊するための装置および方法 | |
JP5432367B2 (ja) | 書込み検証を使用した符号のエラーフロア軽減 | |
US8499226B2 (en) | Multi-mode layered decoding | |
TWI594583B (zh) | 硬決定輸入之一般化低密度同位檢查軟解碼 | |
US9397698B1 (en) | Methods and apparatus for error recovery in memory systems employing iterative codes | |
TWI604698B (zh) | 具有錯誤校正處置之低密度同位檢查解碼器 | |
US9459956B2 (en) | Data decoder with trapping set flip bit mapper | |
US8739004B2 (en) | Symbol flipping LDPC decoding system | |
US8042030B2 (en) | Encoding apparatus, decoding apparatus, encoding method, decoding method, and storage device | |
US8850295B2 (en) | Symbol flipping data processor | |
US8751889B2 (en) | Systems and methods for multi-pass alternate decoding | |
US20100042906A1 (en) | Adjusting soft-output values in turbo equalization schemes to break trapping sets | |
US8862961B2 (en) | LDPC decoder with dynamic graph modification | |
US20160020783A1 (en) | Low Density Parity Check Decoder With Relative Indexing | |
US20140082449A1 (en) | LDPC Decoder With Variable Node Hardening | |
JP2019057752A (ja) | メモリシステム | |
US8949696B2 (en) | Systems and methods for trapping set disruption | |
US8898539B2 (en) | Correcting errors in miscorrected codewords using list decoding | |
US8489971B1 (en) | Hardware implementation scheme to adapt coefficients for data dependent noise prediction and soft output viterbi algorithm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140709 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140709 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140807 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140812 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140828 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5670411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |