JP2014006087A - 差動磁場印加装置及び差動磁場印加方法 - Google Patents

差動磁場印加装置及び差動磁場印加方法 Download PDF

Info

Publication number
JP2014006087A
JP2014006087A JP2012140144A JP2012140144A JP2014006087A JP 2014006087 A JP2014006087 A JP 2014006087A JP 2012140144 A JP2012140144 A JP 2012140144A JP 2012140144 A JP2012140144 A JP 2012140144A JP 2014006087 A JP2014006087 A JP 2014006087A
Authority
JP
Japan
Prior art keywords
magnetic field
current path
differential
current
field application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012140144A
Other languages
English (en)
Other versions
JP6121657B2 (ja
Inventor
Junichiro Okamoto
潤一郎 岡本
Arata Takahashi
新 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2012140144A priority Critical patent/JP6121657B2/ja
Publication of JP2014006087A publication Critical patent/JP2014006087A/ja
Application granted granted Critical
Publication of JP6121657B2 publication Critical patent/JP6121657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)

Abstract

【課題】ディファレンシャル構成磁気センサICの性能、特にジッター特性を正確に評価するため、適切な差動磁場印加装置及び差動磁場印加方法を提供する。
【解決手段】本発明は、磁場印加対象に磁場を印加するための差動磁場印加装置であって、基板と、前記基板において所定の間隔で形成された少なくとも2つの電流路パターンを備え、互いに隣り合う一方の電流路パターンと他方の電流路パターンとへの電流印加によって発生する磁場は、前記磁場印加対象の一方の設置位置と他方の設置位置とで逆位相であることを特徴とする。
【選択図】図5

Description

本発明は、差動磁場印加装置及び差動磁場印加方法に関する。
磁気センサを評価及び検査するためには、磁気センサに磁場を印加して電圧又は電流を検出する必要がある。この際の磁場印加方法としては、コイル等の電磁石や永久磁石などが用いられている。検査方法はアプリケーションによって異なり、磁気抵抗素子(MR素子)、ホール素子、リニアホールIC、スイッチタイプのホールICなどでは、所望の磁場を容易に印加できるコイルによる検査方法が望ましい。また、特許文献1に示されるように、回転角度センサのような磁場方向を検知するものに関しては、実際に磁石を用いた検査方法も望ましい。
しかしながら、近年磁気センサの高精度化に伴い、従来の検査手法では十分な検査が困難な磁気センサ種も存在する。その例の一つとして、ディファレンシャル構成の磁気センサICがある。図1を用いて、ディファレンシャル構成磁気センサICについて説明する。
図1(a)は磁気センサがホール素子である場合、図1(b)は磁気センサがMR素子である場合、図1(c)は磁気センサが磁気収束板を備えたホール素子である場合のディファレンシャル構成磁気センサICを示す。図1(a)〜(c)に示されるように、ホール素子2又はMR素子3がIC基板1上に約1.5〜3mmほどの間隔で配置されている。また、図1(c)に示されるディファレンシャル構成磁気センサICでは、垂直磁場にのみ作用するホール素子3に垂直磁場を印加するために、水平磁場を垂直磁場に変える磁気収束板4がIC基板1上のホール素子3に設けられている。
図1(a)〜(c)に示されるように、ディファレンシャル構成磁気センサICとは、IC基板1上に、約1.5〜3mmほどの間隔でホール素子1やMR素子2、磁気インピーダンス素子(MI素子)などの1個以上の磁気センサからなる磁気センサ部が2つ配置されており、2つの磁気センサ部に互いに逆方向の磁場を印加して、それらの磁気センサに印加される磁場信号の差分をとり、各種演算をした後に所望のデジタル出力又はアナログ出力を行うセンサである。
このセンサのアプリケーションとしては、トランスミッションセンサ、カム角センサ、車輪速センサなどがある。これらの磁気センサは、磁場信号に応じ、ハイ又はローを電圧又は電流出力する。図2を用いて、ディファレンシャル構成磁気センサICが磁場信号に応じてハイ又はローを電圧又は電流出力する原理を説明する。
図2(a)は、多極着磁磁石5からの磁場信号がディファレンシャル構成磁気センサに印加される様子を示す図である。図2(a)には、複数のS極及びN極磁石を備えた多極着磁磁石5と、IC基板1上に磁気センサ素子6を備えたディファレンシャル構成磁気センサIC7が示されている。磁気センサ素子6としては、例えば、ホール素子1、MR素子2、MI素子などが使用される。多極着磁磁石5が磁気センサ素子6上を移動することにより、磁気センサ素子6が多極着磁磁石5から磁気信号を受け取り、それに応答してハイ又はローの電圧又は電流を出力する。
図2(b)は、磁気センサ素子6が図2(a)で示される状態において、図2(a)中矢印で示される磁石移動方向に多極着磁磁石5が等速移動した際に磁気センサ素子6に印加される、IC基板1に対して垂直方向の差動磁場を示す。図2(c)は、図2(b)で示される垂直方向の差動磁場をディファレンシャル構成磁気センサIC7が受け取ったときのデジタル出力例を示す。図2(b)及び(c)に示されるように、ディファレンシャル構成磁気センサIC7は、IC基板1に対して垂直方向の差動磁場を受け取ることにより、ハイ又はローの電圧又は電流信号を出力することができる。
また、ディファレンシャル構成磁気センサIC7がハイ又はローの電圧又は電流信号を出力するための他の例を、図2(d)及び(e)を用いて説明する。図2(d)は、磁気センサ素子6が図2(a)で示される状態において、図2(a)中矢印で示される磁石移動方向に多極着磁磁石5が等速移動した際に磁気センサ素子6に印加される、IC基板1に対して水平方向の差動磁場を示す。図2(e)は、図2(d)で示される水平方向の差動磁場をディファレンシャル構成磁気センサIC7が受け取ったときのデジタル出力例を示す。図2(d)及び(e)に示されるように、ディファレンシャル構成磁気センサIC7は、IC基板1に対して水平方向の差動磁場を受け取ることにより、ハイ又はローの電圧又は電流信号を出力することもできる。
近年、この中でも特に、車輪速センサの高精度化が望まれている。それが反映される検査項目として、ジッター特性がある。ジッターとは、繰り返し同じ周期の磁場信号を印加した際のセンサ出力周期のバラつきを表わし、高精度の指標となる。
車輪速センサなどのディファレンシャル構成磁気センサICにおいて、ジッター特性を評価するためには、一定周期で繰り返し再現性のある制御された磁場を、約1.5〜3mmほどの狭いピッチで配置された磁気センサに位相差を与えて印加する必要がある。多くの場合、180°又は90°位相が異なる磁場信号を、狭いピッチ間に印加しなければならない。
図3及び図4を用いて、従来のディファレンシャル構成の磁気センサICの検査機の構成を説明する。図3は、多極着磁リング磁石及びモーターを用いてディファレンシャル構成磁気センサICを評価・検査する構成例を示し、図3(a)はその構成の側面図を示し、図3(b)はその構成の上面図を示す。図3(a)及び(b)に示される構成においては、モーター9を用いて、回転軸8上に設けられたリング形状の多極着磁磁石5を回転させることによりディファレンシャル構成磁気センサIC7を評価・検査している。
また、図4は、軟磁性体ギア歯、バックバイアス磁石、及びモーターを用いてディファレンシャル構成磁気センサICを評価・検査する構成例を示し、図4(a)はその構成の側面図を示し、図4(b)はその構成の上面図を示す。図4(a)及び(b)に示される構成においては、ディファレンシャル構成磁気センサIC7にバックバイアス磁石10を設け、軟磁性体からなるギア歯11を回転軸8及びモーター9を用いて回転させることによりディファレンシャル構成磁気センサIC7を評価・検査している。また、従来のディファレンシャル構成磁気センサICの検査機のさらに他の例としては、非特許文献1に示されるような、電磁石で所望の磁場を発生させる構成等があった。
国際公開第2011/070394号パンフレット
「Precise Measurement of Magnetic Thresholds of Differential Hall ICs with Specific Double Coil」、インターネット<URL:http://www.infineon.com/dgdl/appl_coil23.pdf?folderId=db3a304412b407950112b408e8c90004&fileId=db3a304412b407950112b408ffea0048>
しかしながら、ディファレンシャル構成磁気センサICのジッター特性の向上に伴い、従来の検査機ではジッター特性を検査できなくなってきている。上述のような磁場発生源を機械的に動かす手法の場合、モーターの回転ムラ、偏心、電磁波ノイズ、多極着磁磁石の着磁ムラ、ギア歯の形状ムラ等により発生する磁場発生源の磁場分布の不均一性によるジッター発生量が、センサのジッター性能を上回るためである。
また、電磁石での評価又は検査の場合、インピーダンスの影響による周波数特性劣化のため、周波数を上げると、磁場信号の減衰が発生し、所望の磁場信号を発生させることが困難になるという問題があった。
上述してきたように、ディファレンシャル構成磁気センサICにおいて、正しく特性を検査するため、特にジッター特性を高精度に評価し、保証するためには、今までにない新しい磁場印加手法が必要である。
本発明は、このような問題に鑑みてなされたもので、その目的は、ディファレンシャル構成磁気センサICの性能、特にジッター特性を正確に評価するため、適切な差動磁場印加装置及び差動磁場印加方法を提供することにある。
上記課題を解決するために、本発明の請求項1に記載の差動磁場印加装置は、磁場印加対象に磁場を印加するための差動磁場印加装置であって、基板と、前記基板において所定の間隔で形成された少なくとも2つの電流路パターンとを備え、互いに隣り合う一方の電流路パターンと他方の電流路パターンとへの電流印加によって発生する磁場は、前記磁場印加対象の一方の設置位置と他方の設置位置とで逆位相であることを特徴とする。
本発明の請求項2に記載の差動磁場印加装置は、本発明の請求項1に記載の差動磁場印加装置であって、前記基板は、前記少なくとも2つの電流路パターンを含む第1の電流路パターン層と、前記少なくとも2つ以上の電流路パターンを含む第2の電流路パターン層とを含むことを特徴とする。
本発明の請求項3に記載の差動磁場印加装置は、本発明の請求項1又は2に記載の差動磁場印加装置であって、前記少なくとも2つの電流路パターンは直線形状で構成され、前記少なくとも2つの電流路パターンの各々は互いに平行に形成されていることを特徴とする。
本発明の請求項4に記載の差動磁場印加装置は、本発明の請求項1又は2に記載の差動磁場印加装置であって、前記少なくとも2つの電流路パターンの各々は、前記基板に対して垂直な磁場を発生させる磁場収束部分を含むことを特徴とする。
本発明の請求項5に記載の差動磁場印加装置は、本発明の請求項1から3の何れかに記載の差動磁場印加装置であって、前記磁場印加対象は、差動構成の車輪速センサであることを特徴とする。
本発明の請求項6に記載の差動磁場印加装置は、本発明の請求項1から3の何れかに記載の差動磁場印加装置であって、前記磁場印加対象は、差動構成の磁電変換素子であることを特徴とする。
本発明の請求項7に記載の差動磁場印加装置は、本発明の請求項4に記載の差動磁場印加装置であって、前記磁場印加対象は差動構成の磁電変換素子であり、前記磁電変換素子は、磁気収束板を備えたホール素子であることを特徴とする。
本発明の請求項8に記載の差動磁場印加装置は、本発明の請求項1から7の何れかに記載の差動磁場印加装置であって、前記少なくとも2つの電流路パターンは、4つ以上の電流路パターンからなることを特徴とする。
本発明の請求項9に記載の差動磁場印加装置は、本発明の請求項1から8の何れかに記載の差動磁場印加装置であって、前記第1の電流路パターン層の前記電流路パターンによって発生する磁場と、前記第2の電流路パターン層の前記電流路パターンによって発生する磁場との位相差は、前記設置位置において、略90°又は略270°であることを特徴とする。
本発明の請求項10に記載の差動磁場印加装置は、本発明の請求項1から9の何れかに記載の差動磁場印加装置であって、前記少なくとも2つの電流路パターンの各々は、電流路パターン同士を接続するためのパターン接続部分によって接続されていることを特徴とする。
本発明の請求項11に記載の差動磁場印加装置は、本発明の請求項10に記載の差動磁場印加装置であって、前記少なくとも2つの電流路パターンは、1つの電流源によって電流を印加されることを特徴とする。
本発明の請求項12に記載の差動磁場印加装置は、本発明の請求項1から10の何れかに記載の差動磁場印加装置であって、前記少なくとも2つの電流路パターンは、少なくとも1つの電流源によって電流を印加され、前記少なくとも1つの電流源には、差動磁場発生に寄与する前記少なくとも2つの電流路パターンとは別の電流路パターンが接続されていることを特徴とする。
本発明の請求項13に記載の差動磁場印加方法は、磁場印加対象に磁場を印加するための差動磁場印加方法であって、基板において所定の間隔で形成された少なくとも2つの電流路パターンに電流を印加することにより磁場を発生させ、互いに隣り合う一方の電流路パターンと他方の電流路パターンとへの電流印加によって発生する磁場は、前記磁場印加対象の一方の設置位置と他方の設置位置とで逆位相であることを特徴とする。
本発明の請求項14に記載の差動磁場印加方法は、本発明の請求項13に記載の差動磁場印加方法であって、前記基板は、前記少なくとも2つの電流路パターンを含む第1の電流路パターン層と、前記少なくとも2つ以上の電流路パターンを含む第2の電流路パターン層とを含むことを特徴とする。
本発明の請求項15に記載の差動磁場印加方法は、本発明の請求項13又は14に記載の差動磁場印加方法であって、前記少なくとも2つの電流路パターンは直線形状で構成され、前記少なくとも2つの電流路パターンの各々は互いに平行に形成されていることを特徴とする。
本発明の請求項16に記載の差動磁場印加方法は、本発明の請求項13又は14に記載の差動磁場印加方法であって、前記少なくとも2つの電流路パターンの各々は、前記基板に対して垂直な磁場を発生させる磁場収束部分を含むことを特徴とする。
本発明の請求項17に記載の差動磁場印加方法は、本発明の請求項13から15の何れかに記載の差動磁場印加方法であって、前記磁場印加対象は、差動構成の車輪速センサであることを特徴とする。
本発明の請求項18に記載の差動磁場印加方法は、本発明の請求項13から15の何れかに記載の差動磁場印加方法であって、前記磁場印加対象は、差動構成の磁電変換素子であることを特徴とする。
本発明の請求項19に記載の差動磁場印加方法は、本発明の請求項16に記載の差動磁場印加方法であって、前記磁場印加対象は差動構成の磁電変換素子であり、前記磁電変換素子は、磁気収束板を備えたホール素子であることを特徴とする。
本発明の請求項20に記載の差動磁場印加方法は、本発明の請求項13から19の何れかに記載の差動磁場印加方法であって、前記少なくとも2つの電流路パターンは、4つ以上の電流路パターンからなることを特徴とする。
本発明の請求項21に記載の差動磁場印加方法は、本発明の請求項13から20の何れかに記載の差動磁場印加方法であって、前記第1の電流路パターン層の前記電流路パターンによって発生する磁場と、前記第2の電流路パターン層の前記電流路パターンによって発生する磁場との位相差は、前記設置位置において、略90°又は略270°であることを特徴とする。
本発明の請求項22に記載の差動磁場印加方法は、本発明の請求項13から21の何れかに記載の差動磁場印加方法であって、前記少なくとも2つの電流路パターンの各々は、電流路パターン同士を接続するためのパターン接続部分によって接続されていることを特徴とする。
本発明の請求項23に記載の差動磁場印加方法は、本発明の請求項22に記載の差動磁場印加方法であって、前記少なくとも2つの電流路パターンは、1つの電流源によって電流を印加されることを特徴とする。
本発明の請求項24に記載の差動磁場印加方法は、本発明の請求項13から22の何れかに記載の差動磁場印加方法であって、前記少なくとも2つの電流路パターンは、少なくとも1つの電流源によって電流を印加され、前記少なくとも1つの電流源には、差動磁場発生に寄与する前記少なくとも2つの電流路パターンとは別の電流路パターンが接続されていることを特徴とする。
本発明によれば、提供された磁場印加手段を用いることにより、今まで適切に評価及び検査することが困難であったディファレンシャル構成磁気センサの性能評価及び検査、特にジッター特性の評価及び検査を容易かつ高精度に評価することを可能にする。
ディファレンシャル構成の磁気センサを示す図である。 ディファレンシャル構成磁気センサが磁場信号に応じてハイ又はローの信号を出力する動作を説明するための図である。 多極着磁リング磁石とモーターを用いてディファレンシャル構成磁気センサICを評価・検査する構成を例示する図である。 軟磁性体ギア歯、バックバイアス磁石及びモーターを用いてディファレンシャル構成磁気センサICを評価・検査する構成を例示する図である。 本発明の実施例1に係る差動磁場印加装置100を説明するための図である。 本発明の実施例1に係る差動磁場印加装置100に電流を印加した際のx座標と磁場分布との関係に関するシミュレーション結果を示す。 本発明の実施例1に係る差動磁場印加装置100の電流印加方法を表わす。 本発明の実施例1に係る差動磁場印加装置100の変形例における電流印加方法を示す図である。 本発明の実施例1に係る差動磁場印加装置100の他の変形例における電流印加方法を示す図である。 本発明の実施例2に係る差動磁場印加装置100を説明するための図である。 本発明の実施例2及び4に係る差動磁場発生装置の詳細寸法を例示する図である。 本発明の実施例2に係る差動磁場印加装置200に電流を印加した際のx座標と磁場分布との関係に関するシミュレーション結果を示す。 本発明の実施例3に係る差動磁場印加装置300を説明するための図である。 本発明の実施例3に係る差動磁場印加装置300に電流を印加した際のx座標と磁場分布との関係に関するシミュレーション結果を示す。 図14に示されるシミュレーション結果と、図6に示されるシミュレーション結果及び理想正弦波との比較を示す図である。 本発明の実施例4に係る差動磁場印加装置400を説明するための図である。 本発明の実施例4に係る差動磁場印加装置400に電流を印加した際のx座標と磁場分布との関係に関するシミュレーション結果を示す。 本発明の実施例4において後述する(式5)に従った電流印加方法にて差動磁場発生装置から発生する磁場例を示す図である。 本発明の実施例5に係る差動磁場印加装置500を説明するための図である。 本発明の実施例5に係る差動磁場発生装置500の詳細寸法を例示する図である。 本発明の実施例5に係る差動磁場印加装置500に電流を印加した際のx座標と磁場分布との関係に関するシミュレーション結果を示す。 本発明の実施例5において後述する(式6)に従った電流印加方法にて差動磁場発生装置から発生する磁場例を示す図である。 本発明の実施例6に係る差動磁場印加装置600の第2の電流路パターン層620における電流路パターンの詳細寸法例を示す図である。 本発明の実施例6に係る差動磁場印加装置600において電流を印加した際のx座標と磁場分布との関係に関するシミュレーション結果を示す図である。 本発明の実施例6に係る差動磁場印加装置600において第1及び第2の電流路パターン層610及び620の各電流路パターンに電流印加した場合の水平磁場の合成結果及び垂直磁場の合成結果を示す図である。
以下、図面を参照して本発明の実施形態を説明する。以下の実施例では、例示の目的として、ディファレンシャル構成磁気センサICのセンサ間間隔(センサピッチ)は2mmとし、基板101は1辺80mmの正方形のものとした。基板101のそれぞれの辺は簡単のため、図中のx軸及びy軸に平行であるとし、水平及び垂直とは基板101に対するものとする。また、図2(c)又は(e)はあくまでも出力例であり、それ以外の出力形式であっても、以下の実施例に適用することができる。
(実施例1)
図5を用いて、本発明の実施例1に係る差動磁場印加装置100を説明する。図5(a)は本発明の実施例1に係る差動磁場印加装置100の上面図を示し、図5(b)はそのA−A断面図を示す。差動磁場印加装置とは、磁場を検知する磁気センサ素子からなる2つの磁気センサ部に、所定の周期で互いに逆相の磁場を印加する装置である。本実施例では、差動磁場印加装置100によって所定の周期で互いに逆相の水平磁場を、ディファレンシャル構成の2つの磁気センサ部に印加して差動磁場を検知し、図2(e)で示されるようにデジタル出力するディファレンシャル構成磁気センサICを評価することを例にとって説明する。
図5(a)には、ガラスエポキシからなる基板101と、直線形状の電流路パターン102及び103と、電流路パターン102の入出力端子104及び104と、電流路パターン103の入出力端子105及び105とを備える差動磁場印加装置100が示されている。図5(b)に示されるように、差動磁場印加装置100は、基板101中に電流路パターン102及び103が配置されている。本実施例1において、磁気センサ素子6はMR素子、磁気収束板を備えたホール素子、縦型ホール素子などからなる水平磁場を検知するものであればよい。
基板101は、ガラスエポキシで構成することができるが、これに限定されない。電流路パターン102及び103は、例えば銅線で構成することができるが、これに限定されない。以下の実施例でも同様とする。
図5(c)は、本発明の実施例1に係る差動磁場印加装置100にディファレンシャル構成磁気センサICを設置した状態の上面図を示し、図5(d)はA−A断面図を示す。図5(c)には、差動磁場印加装置100と、差動磁場印加装置100上に設けられたディファレンシャル構成磁気センサIC7が示されている。ディファレンシャル構成磁気センサIC7は、少なくとも1つの磁気センサ素子6を含む第1のセンサ部13及び第2のセンサ部14を備える。図5(c)、(d)に示されるように、ディファレンシャル構成磁気センサIC7のパッケージ12が基板101に接するようにディファレンシャル構成磁気センサIC7が差動磁場印加装置100上に配置されている。差動磁場印加装置100は、電流を入出力端子104及び105から入出力することにより、アンペールの法則に従って電流路パターン102及び103周辺に発生する磁場をディファレンシャル構成磁気センサIC7の第1のセンサ部13及び第2のセンサ部14に印加することができる。
この際の電流入力方向としては、入出力端子104から入出力端子104と、入出力端子105から入出力端子105とし、電流路パターン102と電流路パターン103とについて電流方向を逆方向にすることにより、ディファレンシャル構成磁気センサIC7において所定の間隔で設けられた第1のセンサ部13及び第2のセンサ部14に、それぞれ逆相の水平磁場を印加することが可能となる。また、磁場方向を変更する際は、上述した電流方向を逆にすることにより可能である。
ここで、実施例1に係る差動磁場印加装置100においては、例えば、電流路パターン102及び103の幅は1.2mm(x方向)、厚みは0.07mm(z方向)、長さは60mm(y方向)とし、電流路パターン102の幅に関するx方向中線と電流路パターン103の幅に関するx方向中線との間隔は2mmとすることができる。電流路パターン102及び103は、基板101の中心Cを通るx及びy軸に平行な線に対称に作られている。
図6に、実施例1に係る差動磁場印加装置100において電流を印加した際のx座標と水平磁場分布との関係に関するシミュレーション結果を示す。図6においては、電流路パターン102及び103への印加電流は1Aとし、x座標は中心Cを通るx軸に平行な線A上のものとし、センサ−電流路パターン間の各距離(以下、ギャップとする)が0.4mmである場合のシミュレーション結果を例示している。また、図6における電流入力方向は、入出力端子104から入出力端子104と、入出力端子105から入出力端子105とした。
図6に示されるように、x=1.0mmで1Aあたり0.3mTの水平磁場が印加されており、差動磁場としてはx=1.0mmとx=−1.0mmとの2mm間隔の間に0.6mT発生している。
本実施例1に係る差動磁場印加装置100においては、下記の(式1)に示されるように、電流パターンを正弦波状にすることより、差動磁場を正弦波にすることができる。
ΔB(t)=ΔB×sin(ωt) (式1)
ここで、ΔB(t)は時間tにおいて磁気センサ間に印加される差動磁場を示し、ΔBは印加する電流パターンにおいて磁気センサ間に印加される最大差動磁場を示し、ωは電流の角周波数を示す。
このように、実施例1に係る差動磁場印加装置100において、ある周波数、例えば2KHzといった周波数を持たせた電流を電流路パターンに印加することにより、2KHzの正弦波状に変動する差動磁場を印加することができ、それにより従来の構成で発生したようなモーターの外乱磁場、回転ムラ、偏心、多極着磁磁石の着磁ムラ・ギア歯の形状ムラなどによるジッター発生源の誤差を排除することができるため、ジッター特性も容易に評価することができる。さらに、実施例1に係る差動磁場印加装置100では、電流路パターンの配線のみで構成されるため、磁場発生源が有するインピーダンスが電磁石などより低く、周波数を有する磁場印加の際、発生磁場強度の減衰を抑制することが可能となる。また、インピーダンスによって電磁石では印加できない周波数での磁場印加も可能となる。
このように、実施例1に係る差動磁場印加装置100を用いることにより、従来の手法よりも低ノイズであることに加え、例えば2mmという狭い間隔に配置されたセンサ部同士に互いに逆相の水平磁場を印加することができる。ディファレンシャル構成磁気センサIC7は差動磁場印加装置100から印加された水平磁場を検知してその差分に基づく信号を出力することができる。それにより、高精度なジッター特性の評価には最適な手法を提供することが可能となる。
次に、図7を用いて、実施例1に係る差動磁場印加装置100の電流印加方法について説明する。図7に示されるように、差動磁場印加装置100には、入出力端子104及び104と入出力端子105及び105とにそれぞれ接続された2つの電流源110が設けられている。電流源110は、所望の磁場が第1のセンサ部13及び第2のセンサ部14に印加されるように電流を電流路パターン102及び103にそれぞれ印加する。この電流源100からの電流における電流ノイズにより、磁場ノイズが発生する。
図7に示される方法において、各センサ部に印加される磁場による差動磁場ノイズであるΔBNOISEは、電流源110からの電流ノイズΔIを反映して、下記の(式2)のように示される。
ΔBNOISE=ΔB(unit)×ΔI/√2 (式2)
ここで、電流ノイズΔIは白色ノイズであるものとし、ΔB(unit)は単位電流あたりに各センサ部に印加される磁場による差動磁場を示す。図7に示されるような電流印加方法によると、低ノイズの電源を有していない場合や、より高精度に差動磁場を印加したい用途では、電流源110を二台使用することにより、低ノイズ化することが可能となる。
図8は、実施例1に係る差動磁場印加装置100の変形例における電流印加方法を示す。図8には、端部に入出力端子104及び105が接続されたU字形状の電流路パターン111が基板101内に設けられた差動磁場印加装置100が示されており、入出力端子104及び105には1つの電流源110が接続されている。U字形状の電流路パターン111は、入出力端子104側の直線部分111と、入出力端子105側の直線部分111と、直線部分111及び直線部分111を接続するためのパターン接続部分111と構成される。
図8に示される手法においては、U字形状からなる1つの電流路パターン111を使用して、1つの電流源110によって入出力端子104及び105の間に電流を印加する。例えば電流源110により入出力端子104から入出力端子105に電流を印加する場合、電流は入出力端子104からU字形状の電流路パターン111の入出力端子104側の直線部分111を通った後に、パターン接続部分111を介して折り返され、U字形状の電流路パターン111の入出力端子105側の直線部分111を通って入出力端子105に流れる。従って、U字形状の電流路パターン111の入出力端子104側の直線部分111と入出力端子105側の直線部分111とにおいては互いに逆方向に電流が流れることとなる。従って、図8に示される差動磁場印加装置100にディファレンシャル構成磁気センサIC7を設置した場合、互いに逆相の水平磁場を各センサ部13及び14に印加することができる。
図8に示される方法においては、電流源110からの電流ノイズΔIが逆相の水平磁場に反映されるため、ΔBNOISEは、下記の(式3)で示される。
ΔBNOISE=ΔB(unit)×ΔI (式3)
図8に示される構成により、電流源110を1つしか使用しないですむため、2つの電流源を使用していた場合に発生する電流の位相誤差をなくすことができる。なお、U字形状の電流路パターン111の入出力端子104側及び入出力端子105側の各直線部分の長さ(y方向の長さ)は、U字形状の電流路パターン111の折り返し部分によって発生する磁場が各センサ部への磁場印加に影響を与えないように十分に大きくすることが好ましい。
より高精度に評価したい場合は、図9に示されるような、電流をアッテネートして使用する手法がある。図9は、実施例1に係る差動磁場印加装置100の他の変形例における電流印加方法を示す。図9には、図8で示される構成における電流源110に、抵抗112が接続された差動磁場印加装置100が示されている。
一般的に、電流源110のノイズは、出力する電流量にほぼ依存しない。そのため、印加したい差動磁場相当の電流I以上のIを印加し、I−Iを抵抗112に吸収させることにより、電流ノイズそのものを低減することができる。抵抗112による電流ノイズの低減量ΔIattenatは、下記の(式4)のように示される。
ΔIattenat=ΔI×I/I (式4)
図9で示される方法により、更なる低ノイズ化を図ることができる。なお、図9に示される構成は、図8に示される構成に抵抗112を組み込んだ構成をとったが、図7に示されるような2つの電流源110を有する構成に図9で示されるような抵抗112を接続する方法を組み込んでもよい。また、抵抗112を接続せずに、差動磁場発生に寄与する電流路パターンとは別の電流路パターンを電流源110に接続することによっても、I−Iを当該別の電流路パターンに吸収させることが可能である。以上のように、電流源110の電流ノイズに起因する磁場ノイズを抑制することができるため、例えば電流を分流しS/Nの向上を図ることができる。
(実施例2)
図10を用いて、本発明の実施例2に係る差動磁場印加装置200を説明する。図10(a)は本発明の実施例2に係る差動磁場印加装置200の上面図を示し、図10(b)はそのA−A断面図を示す。本実施例2では、差動磁場印加装置200によって所定の周期で互いに逆相の垂直磁場をディファレンシャル構成の2つの磁気センサ部に印加して差動磁場を検知し、図2(c)で示されるようにデジタル出力するディファレンシャル構成磁気センサICを評価することを例にとって説明する。
図10(a)には、基板101と、電流路パターン201及び202と、電流路パターン201の入出力端子203及び203と、電流路パターン202の入出力端子204及び204とを備える差動磁場印加装置200が示されている。図10(b)に示されるように、差動磁場印加装置200は、基板101中に電流路パターン201及び202が配置されている。電流路パターン201及び202は、中心Cに対して点対称となるように形成されており、それぞれ、四角形状からなる磁束収束部分251と、直線部分252と、入出力端子部分253とで構成されている。本実施例2において、磁気センサ素子6は、ホール素子などからなる垂直磁場を検知するものであればよい。
図10(c)は、本発明の実施例2に係る差動磁場印加装置200にディファレンシャル構成磁気センサIC7を設置した状態の上面図を示し、図10(d)はそのA−A断面図を示す。図10(c)には、差動磁場印加装置200と、差動磁場印加装置200上に設けられたディファレンシャル構成磁気センサIC7が示されている。ディファレンシャル構成磁気センサIC7は、ホール素子等からなる磁気センサ素子6を含む第1のセンサ部13及び第2のセンサ部14を備える。図5(c)、(d)に示されるように、ディファレンシャル構成磁気センサIC7のパッケージ12が基板101に接するようにディファレンシャル構成磁気センサIC7が差動磁場印加装置200上に配置されている。差動磁場印加装置200は、電流を入出力端子203及び204から入出力することにより、電流路パターン201及び202の磁束収束部分251によって発生する垂直磁場をディファレンシャル構成磁気センサIC7の第1のセンサ部13及び第2のセンサ部14に印加することができる。
この際の電流入力方向としては、入出力端子203から入出力端子203と、入出力端子204から入出力端子204とし、電流路パターン201と電流路パターン202とについて電流方向を逆方向にすることにより、ディファレンシャル構成磁気センサIC7において所定の間隔で設けられた第1のセンサ部13及び第2のセンサ部14に、それぞれ逆相の垂直磁場を印加することが可能となる。また、磁場方向を変更する際は、上述した電流方向を逆にすることにより可能である。
図11は、本発明の実施例2に係る差動磁場印加装置200の詳細寸法を例示する。実施例2に係る差動磁場印加装置200においては、例えば、電流路パターン201及び202は、幅を0.4mm(x方向)、厚みを0.07mm(z方向)とすることができる。電流路パターン201及び202の磁束収束部分251は四角形状で構成され、図11に示されるように、その四角形状の外側部分のx方向の長さを1.6mm、内側部分のx方向の長さを0.8mm、外側部分のy方向の長さを2.6mm、内側部分のy方向の長さを1.8mmとすることができる。電流路パターン201及び202の直線部分252の長さ(y方向)は30mmとし、入出力端子203側の直線部分252と入出力端子203側の直線部分252との間の間隔は0.2mmとすることができる。また、図11に示されるように、電流路パターン201及び202の各磁束収束部分251同士の間隔は0.4mmとすることができる。
図12に、実施例2に係る差動磁場印加装置200において電流を印加した際のx座標と水平磁場分布との関係に関するシミュレーション結果を示す。図12においては、電流路パターン201及び202への印加電流は1Aとし、x座標は中心Cを通るx軸に平行な線A上のものとし、ギャップが0.7mmである場合のシミュレーション結果を示している。図12における電流入力方向は、入出力端子203から入出力端子203と、入出力端子204から入出力端子204とした。
図12に示されるように、x=±1.0mmで1Aあたり±0.32mTの磁場が印加されており、差動磁場としてはx=1.0mmとx=−1.0mmとの2mm間隔の間に0.64mT発生している。
このように、実施例2に係る差動磁場印加装置200を用いることにより、従来の手法よりも低ノイズであることに加え、例えば2mmという狭い間隔に配置されたセンサ部同士に互いに逆相の垂直磁場を印加することができる。ディファレンシャル構成磁気センサIC7は差動磁場印加装置200から印加された垂直磁場を検知してその差分に基づく信号を出力することができる。それにより、高精度なジッター特性の評価には最適な手法を提供することが可能となる。
(実施例3)
図13を用いて、本発明の実施例3に係る差動磁場印加装置300を説明する。図13(a)は本発明の実施例3に係る差動磁場印加装置300の上面図を示し、図13(b)はそのA−A断面図を示す。
本実施例3では、差動磁場印加装置300によって所定の周期で互いに逆相の水平磁場をディファレンシャル構成の2つの磁気センサ部に印加して差動磁場を検知し、図2(e)で示されるようにデジタル出力するディファレンシャル構成磁気センサIC7を評価することを例にとって説明する。
図13(a)には、基板101と、電流路パターン301、302、303及び304と、電流路パターン301の入出力端子305及び305と、電流路パターン302の入出力端子306及び306と、電流路パターン303の入出力端子307及び307と、電流路パターン304の入出力端子308及び308とを備える差動磁場印加装置300が示されている。図13(b)に示されるように、差動磁場印加装置300は、基板101中に電流路パターン301、302、303及び304が配置されている。本実施例3においては、磁気センサ素子6は、MR素子、磁気収束板を備えたホール素子、縦型ホール素子などからなる水平磁場を検知するものであればよい。
図13(c)は、本発明の実施例3に係る差動磁場印加装置300にディファレンシャル構成磁気センサIC7を設置した状態の上面図を示し、図13(d)はそのA−A断面図を示す。図13(c)には、差動磁場印加装置300と、差動磁場印加装置300上に設けられたディファレンシャル構成磁気センサIC7が示されている。ディファレンシャル構成磁気センサIC7は、少なくとも1つの磁気センサ素子6を含む第1のセンサ部13及び第2のセンサ部14を備える。図13(c)、(d)に示されるように、ディファレンシャル構成磁気センサIC7のパッケージ12が基板101に接するようにディファレンシャル構成磁気センサIC7が差動磁場印加装置300上に配置されている。差動磁場印加装置300は、電流を入出力端子305〜308から入出力することにより、電流路パターン301〜304周辺に発生する磁場をディファレンシャル構成磁気センサIC7の第1のセンサ部13及び第2のセンサ部14に印加することができる。
この際の電流入力方向としては、入出力端子305から入出力端子305と、入出力端子306から入出力端子306と、入出力端子307から入出力端子307と、入出力端子308から入出力端子308とし、隣り合う電流路パターン301〜304について電流方向を交互に逆方向にすることにより、ディファレンシャル構成磁気センサIC7において所定の間隔で設けられた第1のセンサ部13及び第2のセンサ部14に、それぞれ逆相の水平磁場を印加することが可能となる。また、磁場方向を変更する際は、上述した電流方向を逆にすることにより可能である。
ここで、実施例3に係る差動磁場印加装置300においては、例えば、電流路パターン301〜304の幅は1.2mm(x方向)、厚みは0.07mm(z方向)、長さは40mm(y方向)とし、隣り合う電流路パターン301〜304の幅に関するx方向中線同士の間隔はそれぞれ2mmとすることができる。電流路パターン301〜304は、基板101の中心Cを通るx及びy軸に平行な線に対称に作られている。
図14に、実施例3に係る差動磁場印加装置300において電流を印加した際のx座標と水平磁場分布との関係に関するシミュレーション結果を示す。図14においては、各電流路パターン301〜304への印加電流は1Aとし、ギャップが0.4mmである場合のシミュレーション結果を例示している。また、図14における電流入力方向は、入出力端子305から入出力端子305と、入出力端子306から入出力端子306と、入出力端子307から入出力端子307と、入出力端子308から入出力端子308とした。
図14に示されるように、x=1.0mmで1Aあたり0.275mTの水平磁場が印加されており、差動磁場としてはx=1.0mmとx=−1.0mmとの2mm間隔の間に0.55mT発生している。
このように、本実施例3に係る差動磁場印加装置300は、実施例1に係る差動磁場印加装置100を拡張したものである。実施例1に係る差動磁場印加装置100では、空間的に擬似正弦波状の磁場を印加することができたが、厳密な正弦波ではなかった(図6中の±2mm付近での磁場の広がりに現れるように、理想的な正弦波上でない)。本実施例3に係る差動磁場印加装置300では、理想的な正弦波に近い磁場を印加することができ、より理想的な多極着磁磁石の空間的磁場分布に近づけることができる。これは磁気抵抗素子や磁気収束板を備えたホール素子のような空間的な磁場をセンシングする素子にとって有効である。
図15は、ギャップを0.6mmとした場合の実施例1に係る差動磁場印加装置100及び本実施例3に係る差動磁場印加装置300による磁場形状と理想的な正弦波との比較を示す(磁場観測点及び条件は上述同様)。図15から、本実施例3のように4本の電流路パターン301〜304に電流を通電した方が空間的に正弦波に近いことがわかる。
このように、実施例3に係る差動磁場印加装置300を用いることにより、従来の手法よりも低ノイズであることに加え、例えば2mmという狭い間隔に配置されたセンサ部同士に互いに逆相の水平磁場を印加することができる。ディファレンシャル構成磁気センサIC7は差動磁場印加装置300から印加された水平磁場を検知してその差分に基づく信号を出力することができる。それにより、高精度なジッター特性の評価には最適な手法を提供することが可能となる。
さらに、実施例3に係る差動磁場印加装置300により、理想的な正弦波に近い磁場分布を得ることが可能となるため、多極着磁されたリング磁石の磁場分布をより正確に模式することが可能となる。
(実施例4)
図16を用いて、本発明の実施例4に係る差動磁場印加装置400を説明する。図16(a)は本発明の実施例4に係る差動磁場印加装置400の上面図を示し、図16(b)は本発明の実施例4に係る差動磁場印加装置400にディファレンシャル構成磁気センサIC7を設置した状態の断面図を示す。
図16(a)には、基板101と、電流路パターン401、402、403及び404と、電流路パターン401の入出力端子405及び405と、電流路パターン402の入出力端子406及び406と、電流路パターン403の入出力端子407及び407と、電流路パターン404の入出力端子408及び408とを備える差動磁場印加装置400が示されている。実施例4で示される電流路パターン401〜404は、実施例2(図10及び11)で示される電流路パターンと同様の形状を有している。
この際の電流入力方向としては、入出力端子405から入出力端子405と、入出力端子406から入出力端子406と、入出力端子407から入出力端子407と、入出力端子4085から入出力端子408とし、互いに隣り合う電流路パターン405〜408ごとに電流の回転方向を交互に変更することにより、ディファレンシャル構成磁気センサIC7において所定の間隔で設けられた第1のセンサ部13及び第2のセンサ部14に、それぞれ逆相の水平磁場を印加することが可能となる。また、磁場方向を変更する際は、上述した電流方向を逆にすることにより可能である。
図17は、本発明の実施例4に係る差動磁場印加装置400の電流路パターン401〜405の詳細寸法を例示する。実施例2に係る差動磁場印加装置400においては、電流路パターン401〜405は、例えば、幅を0.4mm(x方向)、厚みを0.07mm(z方向)とすることができる。電流路パターン401〜405の磁束収束部分251は四角形状で構成され、図17に示されるように、その四角形状の外側部分のx方向の長さを1.6mm、内側部分のx方向の長さを0.8mm、外側部分のy方向の長さを4.6mm、内側部分のy方向の長さを3.8mmとすることができる。電流路パターン401〜405の直線部分252の長さ(y方向)は30mmとし、直線部分252同士の間隔は0.2mmとすることができる。また、図17に示されるように、隣り合う電流路パターン401〜405の各磁束収束部分251同士の間隔は0.4mmとすることができる。
図18に、実施例4に係る差動磁場印加装置400において電流を印加した際のx座標と水平磁場分布との関係に関するシミュレーション結果を示す。図18においては、各電流路パターン401〜404への印加電流は1Aとし、ギャップが0.4mmである場合のシミュレーション結果を例示している。また、図18における電流入力方向は、入出力端子405から入出力端子405と、入出力端子406から入出力端子406と、入出力端子407から入出力端子407と、入出力端子408から入出力端子408とした。
図18に示されるように、x=1.0mmで1Aあたり0.2mTの水平磁場が印加されており、差動磁場としてはx=1.0mmとx=−1.0mmとの2mm間隔の間に0.4mT発生している。
図16(a)で示すように、実施例4に係る構成は、実施例2で使用した電流路パターンを2本から4本に増やすように実施例2の構成を拡張した構成となっているが、実施例4に係る差動磁場印加装置400によっても、理想的な正弦波に近い磁場を印加することができる。
(実施例5)
図19を用いて、本発明の実施例5に係る差動磁場印加装置500を説明する。本実施例5では、差動磁場印加装置500によって所定の周期で互いに逆相の水平磁場をディファレンシャル構成の2つの磁気センサ部に印加して差動磁場を検知し、図2(e)で示されるようにデジタル出力するディファレンシャル構成磁気センサIC7を評価することを例にとって説明する。
図19には、差動磁場印加装置500と、差動磁場印加装置500上に設けられたディファレンシャル構成磁気センサIC7が示されている。ディファレンシャル構成磁気センサIC7は、少なくとも1つの磁気センサ素子6を含む第1のセンサ部13及び第2のセンサ部14を備える。図19に示されるように、ディファレンシャル構成磁気センサIC7のパッケージ12が基板101に接するようにディファレンシャル構成磁気センサIC7が差動磁場印加装置500上に配置されている。本実施例5において、磁気センサ素子6は、MR素子、磁気収束板を備えたホール素子、縦型ホール素子などからなる水平磁場を検知するものであればよい。
図19に示されるように、実施例5に係る差動磁場印加装置500は、同一の基板101中に第1の電流路パターン層510及び第2の電流路パターン層520からなる2層の磁場発生源を有している。第1の電流路パターン層510は水平磁場を第1のセンサ部13に印加するように構成され、第2の電流路パターン層520は水平磁場を第2のセンサ部14に印加するように構成されている。
実施例5では、例えば、第1の電流路パターン層510における電流路パターン511は実施例3(図13(a))で示される電流路パターンと同様の電流路パターンを使用し、第2の電流路パターン層520における電流路パターン521は実施例4(図16(a))で示される電流路パターンと同様の電流路パターンを使用した。第1の電流路パターン層510における電流路パターンと磁気センサ素子6との間のギャップは0.6mmとし、第2の電流路パターン層520と磁気センサ素子6との間のギャップは0.9mmとした。
差動磁場印加装置500は、電流を第1の電流路パターン層510及び第2の電流路パターン層520の各電流路パターン511及び521に印加することにより、各層510及び520のそれぞれの電流路パターン511及び521周辺に発生する磁場を合成して、その合成磁場をディファレンシャル構成磁気センサIC7の第1のセンサ部13及び第2のセンサ部14に印加することができる。この際の電流の印加方法は、同じ電流路パターン層において隣接する電流路パターンが互いに逆相の磁場を出力するように、実施例3及び4に示したように磁場を印加することにより、多極着磁磁石からの磁場を再現することができる。
実施例5に係る装置構成は、第1の電流路パターン層510と第2の電流路パターン層520とによってそれぞれ発生する磁場についての空間的な略正弦波の位相が互いに90°ずれている構成となっており、これを利用することにより、磁石が移動する際の水平磁場の空間的な動きを再現することができる。具体的な方法として、下記(式5)のように第1の電流路パターン層510の各電流路パターン511に正弦波電流を印加し、第2の電流路パターン層520の各電流路パターン521に余弦波電流を印加して、その合成磁場によって差動磁場ΔBを発生させることができる。
ΔB=ΔBsin(ωt)±ΔBcos(ωt) (式5)
ここで、Iは第1の電流路パターン層510の各電流路パターン511に印加する電流の電流振幅、Iは第2の電流路パターン層520の各電流路パターン521に印加する電流の電流振幅、ΔBは第1の電流路パターン層510から発生する単位電流あたりの水平磁場、ΔBは第2の電流路パターン層5203から発生する単位電流あたりの水平磁場を示す。なお、第1の電流路パターン層510の各電極パターン511に印加する電流の方向は実施例3の場合と同様とし、第2の電流路パターン層520の各電極パターン521に印加する電流の方向は実施例4の場合と同様とし、(式5)の右辺2項目の符号をプラス(以下、電流極性プラスと呼ぶ)とした。
図20は、実施例5に係る差動磁場印加装置500において第1及び第2の電流路パターン層510及び520の各電流路パターン511及び521に電流印加した場合の磁場合成の結果を示す。この際、Iを1A、Iを1.2Aとし、電流極性プラスとした。図19において、Pは位相ωtが(0+360×n)°である場合の水平合成磁場強度を示し、Qは位相ωtが(30+360×n)°である場合の水平合成磁場強度を示し、Rは位相ωtが(60+360×n)°である場合の水平合成磁場強度を示し、Sは位相ωtが(120+360×n)°である場合の水平合成磁場強度を示し、Tは位相ωtが(180+360×n)°である場合の水平合成磁場強度を示す(nは整数とする)。
図20に示されるように、正弦波(又は余弦波)が位相ωtに従って水平移動しているように見えることがわかる。従って、実施例5に係る差動磁場印加装置500においては、位相ωtを変化させることにより、多極着磁磁石が平行移動して際の水平磁場の動きを再現することができる。
(実施例6)
図21を用いて、本発明の実施例6に係る差動磁場印加装置600を示す。本実施例5では、差動磁場印加装置500によって所定の周期で互いに逆相の水平及び垂直磁場をディファレンシャル構成の2つの磁気センサ部に印加して差動磁場を検知し、図2(e)で示されるようにデジタル出力するディファレンシャル構成磁気センサIC7を評価することを例にとって説明する。
図21には、差動磁場印加装置600と、差動磁場印加装置600上に設けられたディファレンシャル構成磁気センサIC7が示されている。ディファレンシャル構成磁気センサIC7は、少なくとも1つの磁気センサ素子6を含む第1のセンサ部13及び第2のセンサ部14を備える。図21に示されるように、ディファレンシャル構成磁気センサIC7のパッケージ12が基板101に接するようにディファレンシャル構成磁気センサIC7が差動磁場印加装置500上に配置されている。本実施例6では、磁気センサ素子6は、基板101に垂直な磁場及び水平な磁場を検知するものであればよい。
図21に示されるように、実施例6に係る差動磁場印加装置600は、同一の基板101中に第1の電流路パターン層610及び第2の電流路パターン層620からなる2層の磁場発生源を有している。第1の電流路パターン層610の電流路パターン611の配置は実施例4(図16(a))で示される電流路パターン配置と同様の電流路パターン配置であり、第2の電流路パターン層620の電流路パターン621〜625の配置は後述する図22で示される電流路パターン配置と同様の電流路パターン配置である。
図22は、第2の電流路パターン層620で使用される電流路パターンの形状を示す。図22に示されるように、第2の電流路パターン層620は、電流路パターン621〜625と、電流路パターン621の入出力端子631及び631と、電流路パターン622の入出力端子632及び632と、電流路パターン623の入出力端子633及び633と、電流路パターン624の入出力端子634及び634と、電流路パターン625の入出力端子635及び635とを含む。実施例6では、第1の電流路パターン層610及び第2の電流路パターン層の各電流路パターンの形状は、実施例2(図10及び11)で示される電流路パターンと同様の形状である。
本実施例6の装置構成は、図2で示されるような実際の多極着磁磁石5がセンサを通過する際に印加される磁場を模式するための構成である。多極着磁磁石5は、図2に示されるように水平な磁場と垂直な磁場を出力しているため、このアプリケーションを模式するためには、水平な磁場と垂直な磁場を印加する手段が必要である。このアプリケーションをするために、本実施例6では、多層基板を用いて上記実施例1〜4で述べてきた方法を実装している。
差動磁場印加装置600は、電流を第1の電流路パターン層610及び第2の電流路パターン層620の各電流路パターンに印加することにより、各層610及び620のそれぞれの電流路パターン周辺に発生する磁場を合成して、その合成磁場をディファレンシャル構成磁気センサIC7の第1のセンサ部13及び第2のセンサ部14に印加することができる。この際の電流の印加方法は、同じ電流路パターン層において隣接する電流路パターンが互いに逆相の磁場を出力するように、実施例3及び4に示したように磁場を印加することにより、多極着磁磁石からの磁場を再現することができる。
具体的には、第1の電流路パターン層610の各電極パターンに印加する電流の方向は実施例4の場合と同様とし、第2の電流路パターン層620の各電極パターンに印加する電流の方向は、入出力端子631から631と、入出力端子632から632と、入出力端子633から633と、入出力端子633から633と、入出力端子635から635とし、互いに隣り合う電流路パターンごとに電流の回転方向を交互に変更することにより、ディファレンシャル構成磁気センサIC7において所定の間隔で設けられた第1のセンサ部13及び第2のセンサ部14に、それぞれ逆相の垂直磁場及び水平磁場を印加することが可能となる。また、磁場方向を変更する際は、上述した電流方向を逆にすることにより可能である。
図23は、本発明の実施例6に係る差動磁場印加装置600の第2の電流路パターン層620における電流路パターンの詳細寸法を例示する。図22に示されるように、第2の電流路パターン層620における電流路パターンは、例えば、幅を0.4mm(x方向)、厚みを0.07mm(z方向)とすることができる。電流路パターン621〜625の磁束収束部分251は四角形状を有しており、図23に示されるように、その四角形状の外側部分のx方向の長さを1.6mm、内側部分のx方向の長さを0.8mm、外側部分のy方向の長さを4.6mm、内側部分のy方向の長さを3.8mmとすることができる。電流路パターン621〜625の直線部分252の長さ(y方向)は30mmとし、直線部分252同士の間隔は0.2mmとし、電流路パターン201及び202の各磁束収束部分251同士の間隔は0.4mmとすることができる。第1の電流路パターン層610における電流路パターンの詳細寸法は、図17で示される寸法と同様である。
図24に、実施例6に係る差動磁場印加装置600において電流を印加した際のx座標と磁場分布との関係に関するシミュレーション結果を示す。図24においては、各電流路パターン621〜625への印加電流は1Aとし、第1の電流路パターン層610における電流路パターンと磁気センサ素子6との間のギャップは0.7mmとし、第2の電流路パターン層620と磁気センサ素子6との間のギャップは1.0mmとした場合のシミュレーション結果を例示している。図24(a)は第1の電流路パターン層610についての垂直磁場分布(図中、Uで示す)及び水平磁場分布(図中、Vで示す)のシミュレーション結果を示し、図24(b)は第2の電流路パターン層620についての垂直磁場分布(図中、Wで示す)及び水平磁場分布(図中、Xで示す)のシミュレーション結果を示す。
このように、実施例6に係る差動磁場印加装置600によると、多極着磁磁石5がセンサを通過する際に印加される垂直磁場及び水平磁場を模式することができる。
実施例6に係る装置構成は、実施例5に係る装置構成と同様に、第1の電流路パターン層610と第2の電流路パターン層620とによってそれぞれ発生する磁場についての空間的な略正弦波の位相が互いに90°ずれている構成となっており、これを利用することにより、磁石が移動する際の水平磁場の空間的な動きを再現することができる。実施例5と同様に、上記(式5)のように第1の電流路パターン層610の各電流路パターンに正弦波電流を印加し、第2の電流路パターン層620の各電流路パターンに余弦波電流を印加して、その合成磁場によって差動磁場ΔBを発生させることができる。
図25は、実施例6に係る差動磁場印加装置600において第1及び第2の電流路パターン層610及び620の各電流路パターンに電流印加した場合の水平磁場の合成結果(図25(a))及び垂直磁場の合成結果(図25(b))を示す。この際、Iを1A、Iを1.72Aとし、電流極性プラスとした。図25(a)において、Yは位相ωtが(0+360×n)°である場合の水平合成磁場強度を示し、Zは位相ωtが(30+360×n)°である場合の水平合成磁場強度を示し、AAは位相ωtが(60+360×n)°である場合の水平合成磁場強度を示し、ABは位相ωtが(120+360×n)°である場合の水平合成磁場強度を示し、ACは位相ωtが(180+360×n)°である場合の水平合成磁場強度を示す。図2b(a)において、ADは位相ωtが(0+360×n)°である場合の垂直合成磁場強度を示し、AEは位相ωtが(30+360×n)°である場合の垂直合成磁場強度を示し、AFは位相ωtが(60+360×n)°である場合の垂直合成磁場強度を示し、AGは位相ωtが(120+360×n)°である場合の垂直合成磁場強度を示し、AHは位相ωtが(180+360×n)°である場合の垂直合成磁場強度を示す。
図25に示されるように、正弦波(又は余弦波)が位相ωtに従って水平移動しているように見えることがわかる。従って、実施例6に係る差動磁場印加装置600においては、位相ωtを変化させることにより、多極着磁磁石が平行移動して際の水平磁場の動きを再現することができる。
実施例5及び6に示されるような二層構造を用いた構成は、実際の検査工程で非常に役に立つ。実施例5及び6に係る差動磁場印加装置500及び600によると、繰り返し磁場を磁気センサに印加することによって磁気センサを評価するジッター評価などの場合、センサにx方向・y方向に対してある程度の構成誤差が生じた場合でも、同じ磁場がセンサに入力されるため、正確な検査を行うことができる。そのため、実施例5及び6は非常にロバストな評価系であることがいえる。また、より実装誤差に強くしたい場合は、パターンを変更することにより調整することができる。ここで、実施例5及び6では、図13、図16及び図22で示した電流路パターンを使用した例を説明したが、これに限らず、例えば図5、図7、図10等の形状を各層において適宜使用することができる。
また、図19及び図23においては、x=±3mm付近で若干振幅が大きくなっているが、実施例5及び6ではセンサ間隔が2mmであり、且つ空間磁場を検知するMR素子や磁気収束板を備えたホール素子でも大凡4mmの磁場感磁部であるので今回はその磁場を補正する構成はとっていないが、磁場発生部の形状及び磁場発生源の個数を増やす等により、これは容易に補正することができる。
以上、実施例1〜6に係る差動磁場印加装置100〜600について説明したが、本発明の実施例1〜6に係る差動磁場印加装置100〜600は構成が非常に簡便であり、センサを本装置の所望の場所に設置するだけで評価することができる。特に、コイル・コア付コイルなどを用いて差動磁場を発生させる従来の手法においては、位相差を有する磁場を印加することが特に難しいが、本発明に係る差動磁場印加装置によると、例えば一般的な磁気式ディファレンシャルホールICなどに見られる1mm〜3mm程度の狭いセンサピッチ間にも位相差を有する磁場が容易に印加可能となる。さらに、本発明に係る差動磁場印加装置は、モーターなどで磁石を回し、差動磁場を発生させる従来の手法などに比べて、モーターから発生されるノイズの影響や着磁ムラの影響などがないため、電流源の能力に依存した、非常に繰り返し再現性の高い磁場、つまり低ジッターの差動磁場が印加可能となる。また、本発明の実施例1〜6に係る差動磁場印加装置100〜600は、基板101とディファレンシャル構成磁気センサIC7とを密着させた形をとることができ、それにより磁場発生源と測定対象とのギャップを最小にすることができるため、磁気センサ素子6に比較的大きな磁場を印加することができ、ひいては印加磁場のレンジを広げることができる。さらに、本発明に係る差動磁場印加装置によると、インピーダンスに依存した信号の減衰が少ないためエネルギーロスも少なく、コイルやコア付コイルに比べて任意の周波数を有する周期的な磁場の印加も容易となる。
従って、本発明に係る差動磁場印加装置によると、図2で示されるような磁場を簡便に印加することができ、ロバストな磁場印加装置にて高精度なジッター評価が可能になる。よって、本発明に係る差動磁場印加装置は、近年高感度化・高精度化の進む、磁気式ディファレンシャルセンサを用いた磁気式車輪速センサの評価・検査装置として好適である。
また、実施例1〜6に係る各電流路パターンは、図中y方向に長いため、センサの位置ずれなど対してもロバストになっており、磁気センサ素子に対して均一な磁場を印加することができる。これにより、ディファレンシャル構成磁気センサIC7を差動磁場印加装置100〜600に設置した場合のy方向への構成誤差の影響を無視することができる。
差動磁場印加装置200〜600のノイズ源に関しては、端子数及び銅線数の増加に関わらず、実施例1の場合と同様であり、図7〜9に示されるようなより低ノイズ化する方法に関しても実施例2〜6において同様に適用することが可能である。
なお、センサ形状・配置・個数の例として図1に示される構成を例示しているが、本発明の差動磁場印加装置100〜600においては、この構成以外、例えば磁気収束板形状、磁気抵抗素子形状、配置(センサ間間隔も含む)、センサ個数、又は向きが異なるなど様々なセンサ素子に対して使用することができる。特に、実施例1、3、4では、MR素子を内蔵したディファレンシャル構成磁気センサIC7をフルブリッチ構造で設置した例を記載しているが、それに限らず、MR素子のフルブリッジ以外の構成や磁気収束板を搭載したホール素子、縦型ホール素子などの基板に水平な磁場を検知するものであれば実施可能である。また、実施例2では、ホール素子を内蔵したディファレンシャル構成磁気センサIC7を使用した例を記載しているが、それに限らず、基板に垂直な磁場を検知するものであれば実施可能である。
本発明の実施例1〜6に係る差動磁場印加装置100〜600においては、煩雑さを避けるため示していないが、位置決めや固定のためのガイドがあればよりよく、センサとの導通をとる箇所を基板に設けてもよいし、それ以外の箇所に設けてもよい。また、入出力端子は、磁気回路及び物理的な実施の妨げにならない箇所であればどこに設置してもよい。
本発明に係る差動磁場印加装置においては、実施例1〜6に示される電流路パターンの形状・配置、センサと電流路パターンの距離、パターン数等に限られず、様々な形態の電流路パターンを使用することができる。
特に、実施例2、4〜6で示される電流路パターン形状は略四角形だが、その他形状、例えば三角形、六角形、八角形などの多角形や円などでもかまわない。また、実施例1〜6では、電流路パターンは簡単のため中央付近に設置しているが、電流路パターンは、適宜場所を選択して配置することができる。
さらに、実施例1、3では、電流路パターンが基板12の中心Cを通り且つx及びy軸に平行な線に対称になるように作製され、本実施例2、4〜6では電流路パターンが中心Cに対して点対称となるように作製されているが、第1のセンサ部及び第2のセンサ部に逆相の磁場が印加されるのであれば、この対称性に限らず実施することが可能である。
また、実施例1〜6に係る差動磁場印加装置100〜600においては、電流路パターンに対してそれぞれ独立に電流を印加できるようにしていたが、図7に示されるように各電流路パターンをパターン接続部分によって接続することにより1つの電流源によって電流を印加したり、所望の端子を基板上で導通させるようなパターンとすることにより電流路パターンに電流を同時に印加することも可能である。また、実施例1〜6では基板101内部に電流路パターンを設けているが、外部にあってもよい。
本発明の差動磁場印加装置100〜600は、非磁性材質で構成されることが望ましい。また、実施例1〜6では、2mm間隔で配置された磁気センサに逆相磁場を印加する構成を例示しているが、電流路パターン形状・配置を変更すればフレキシブルに逆相磁場の間隔を変更することができる。
実施例1〜6では、理想的な正弦波電流を印加する構成を示したが、波形形状は矩形波やパルス、DC、三角波など、様々な波形でも使用可能であり、且つ、オフセット電流を加えものでも、評価・検査目的などで適宜行うことが可能である。
また、所望の磁場分布・強度を出すために、パターン形状・パターン数・層数を調整することはもちろんだが、多層配線層や基板パターン配線縦構造を調整することでも、実施可能なことは言うまでもない。また、この評価・検査方法は、ディファレンシャル構成以外にも局所的に磁場の欲しい場合や、簡便に磁気センサを評価・検査したい場合にも使用することができる。
1 IC基板
2 ホール素子
3 MR素子
4 磁気収束板
5 多極着磁磁石
6 磁気センサ素子
7 ディファレンシャル構成磁気センサIC
8 回転軸
9 モーター
10 バックバイアス磁石
11 ギア歯
12 パッケージ
13 第1のセンサ部
14 第2のセンサ部
100、200、300、400、500、600 差動磁場印加装置
101 基板
102、103、111、201、202、301〜304、401〜404、511、521、611、621〜625 電流路パターン
104、105、203、204、305〜308、405〜408、631〜635 入出力端子
110 電流源
111、111、252 直線部分
111 パターン接続部分
112 抵抗
251 磁気収束部分
253 入出力端子部分
510、610 第1の電流路パターン層
520、620 第2の電流路パターン層

Claims (24)

  1. 磁場印加対象に磁場を印加するための差動磁場印加装置であって、
    基板と、
    前記基板において所定の間隔で形成された少なくとも2つの電流路パターンと
    を備え、
    互いに隣り合う一方の電流路パターンと他方の電流路パターンとへの電流印加によって発生する磁場は、前記磁場印加対象の一方の設置位置と他方の設置位置とで逆位相であることを特徴とする差動磁場印加装置。
  2. 前記基板は、前記少なくとも2つの電流路パターンを含む第1の電流路パターン層と、前記少なくとも2つ以上の電流路パターンを含む第2の電流路パターン層とを含むことを特徴とする請求項1に記載の差動磁場印加装置。
  3. 前記少なくとも2つの電流路パターンは直線形状で構成され、前記少なくとも2つの電流路パターンの各々は互いに平行に形成されていることを特徴とする請求項1又は2に記載の差動磁場印加装置。
  4. 前記少なくとも2つの電流路パターンの各々は、前記基板に対して垂直な磁場を発生させる磁場収束部分を含むことを特徴とする請求項1又は2に記載の差動磁場印加装置。
  5. 前記磁場印加対象は、差動構成の車輪速センサであることを特徴とする請求項1から3の何れかに記載の差動磁場印加装置。
  6. 前記磁場印加対象は、差動構成の磁電変換素子であることを特徴とする請求項1から3の何れかに記載の差動磁場印加装置。
  7. 前記磁場印加対象は差動構成の磁電変換素子であり、前記磁電変換素子は、磁気収束板を備えたホール素子であることを特徴とする請求項4に記載の差動磁場印加装置。
  8. 前記少なくとも2つの電流路パターンは、4つ以上の電流路パターンからなることを特徴とする請求項1から7の何れかに記載の差動磁場印加装置。
  9. 前記第1の電流路パターン層の前記電流路パターンによって発生する磁場と、前記第2の電流路パターン層の前記電流路パターンによって発生する磁場との位相差は、前記設置位置において、略90°又は略270°であることを特徴とする請求項1から8の何れかに記載の差動磁場印加装置。
  10. 前記少なくとも2つの電流路パターンの各々は、電流路パターン同士を接続するためのパターン接続部分によって接続されていることを特徴とする請求項1から9の何れかに記載の差動磁場印加装置。
  11. 前記少なくとも2つの電流路パターンは、1つの電流源によって電流を印加されることを特徴とする請求項10に記載の差動磁場印加装置。
  12. 前記少なくとも2つの電流路パターンは、少なくとも1つの電流源によって電流を印加され、前記少なくとも1つの電流源には、差動磁場発生に寄与する前記少なくとも2つの電流路パターンとは別の電流路パターンが接続されていることを特徴とする請求項1から10の何れかに記載の差動磁場印加装置。
  13. 磁場印加対象に磁場を印加するための差動磁場印加方法であって、
    基板において所定の間隔で形成された少なくとも2つの電流路パターンに電流を印加することにより磁場を発生させ、
    互いに隣り合う一方の電流路パターンと他方の電流路パターンとへの電流印加によって発生する磁場は、前記磁場印加対象の一方の設置位置と他方の設置位置とで逆位相であることを特徴とする差動磁場印加方法。
  14. 前記基板は、前記少なくとも2つの電流路パターンを含む第1の電流路パターン層と、前記少なくとも2つ以上の電流路パターンを含む第2の電流路パターン層とを含むことを特徴とする請求項13に記載の差動磁場印加方法。
  15. 前記少なくとも2つの電流路パターンは直線形状で構成され、前記少なくとも2つの電流路パターンの各々は互いに平行に形成されていることを特徴とする請求項13又は14に記載の差動磁場印加方法。
  16. 前記少なくとも2つの電流路パターンの各々は、前記基板に対して垂直な磁場を発生させる磁場収束部分を含むことを特徴とする請求項13又は14に記載の差動磁場印加方法。
  17. 前記磁場印加対象は、差動構成の車輪速センサであることを特徴とする請求項13から15の何れかに記載の差動磁場印加方法。
  18. 前記磁場印加対象は、差動構成の磁電変換素子であることを特徴とする請求項13から15の何れかに記載の差動磁場印加方法。
  19. 前記磁場印加対象は差動構成の磁電変換素子であり、前記磁電変換素子は、磁気収束板を備えたホール素子であることを特徴とする請求項16に記載の差動磁場印加方法。
  20. 前記少なくとも2つの電流路パターンは、4つ以上の電流路パターンからなることを特徴とする請求項13から19の何れかに記載の差動磁場印加方法。
  21. 前記第1の電流路パターン層の前記電流路パターンによって発生する磁場と、前記第2の電流路パターン層の前記電流路パターンによって発生する磁場との位相差は、前記設置位置において、略90°又は略270°であることを特徴とする請求項13から20の何れかに記載の差動磁場印加方法。
  22. 前記少なくとも2つの電流路パターンの各々は、電流路パターン同士を接続するためのパターン接続部分によって接続されていることを特徴とする請求項13から21の何れかに記載の差動磁場印加方法。
  23. 前記少なくとも2つの電流路パターンは、1つの電流源によって電流を印加されることを特徴とする請求項22に記載の差動磁場印加方法。
  24. 前記少なくとも2つの電流路パターンは、少なくとも1つの電流源によって電流を印加され、前記少なくとも1つの電流源には、差動磁場発生に寄与する前記少なくとも2つの電流路パターンとは別の電流路パターンが接続されていることを特徴とする請求項13から22の何れかに記載の差動磁場印加方法。
JP2012140144A 2012-06-21 2012-06-21 差動磁場印加装置及び差動磁場印加方法 Active JP6121657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012140144A JP6121657B2 (ja) 2012-06-21 2012-06-21 差動磁場印加装置及び差動磁場印加方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012140144A JP6121657B2 (ja) 2012-06-21 2012-06-21 差動磁場印加装置及び差動磁場印加方法

Publications (2)

Publication Number Publication Date
JP2014006087A true JP2014006087A (ja) 2014-01-16
JP6121657B2 JP6121657B2 (ja) 2017-04-26

Family

ID=50103947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012140144A Active JP6121657B2 (ja) 2012-06-21 2012-06-21 差動磁場印加装置及び差動磁場印加方法

Country Status (1)

Country Link
JP (1) JP6121657B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3376243A1 (en) * 2017-03-14 2018-09-19 ABLIC Inc. Magnetic sensor circuit, test method for the same, and manufacturing method for a semiconductor device having a magnetic sensor circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003329749A (ja) * 2002-05-13 2003-11-19 Asahi Kasei Corp 磁気センサ及び電流センサ
JP2008151530A (ja) * 2006-12-14 2008-07-03 Denso Corp 磁界検出用半導体集積回路
JP2010014686A (ja) * 2008-07-07 2010-01-21 Kohshin Electric Corp 電流検知デバイスおよびその設置方法および電流センサ
WO2011023495A1 (de) * 2009-08-28 2011-03-03 Robert Bosch Gmbh Magnetfeldsensor
JP2012105060A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 磁気アイソレータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003329749A (ja) * 2002-05-13 2003-11-19 Asahi Kasei Corp 磁気センサ及び電流センサ
JP2008151530A (ja) * 2006-12-14 2008-07-03 Denso Corp 磁界検出用半導体集積回路
JP2010014686A (ja) * 2008-07-07 2010-01-21 Kohshin Electric Corp 電流検知デバイスおよびその設置方法および電流センサ
WO2011023495A1 (de) * 2009-08-28 2011-03-03 Robert Bosch Gmbh Magnetfeldsensor
JP2012105060A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 磁気アイソレータ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3376243A1 (en) * 2017-03-14 2018-09-19 ABLIC Inc. Magnetic sensor circuit, test method for the same, and manufacturing method for a semiconductor device having a magnetic sensor circuit
CN108572333A (zh) * 2017-03-14 2018-09-25 艾普凌科有限公司 磁传感器电路、磁传感器电路的检查方法和具有磁传感器电路的半导体装置的制造方法
JP2018151304A (ja) * 2017-03-14 2018-09-27 エイブリック株式会社 磁気センサ回路、検査方法、及び製造方法
US10641841B2 (en) 2017-03-14 2020-05-05 Ablic Inc. Magnetic sensor circuit, test method for the same, and manufacturing method for a semiconductor device having a magnetic sensor circuit

Also Published As

Publication number Publication date
JP6121657B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
JP5500785B2 (ja) 磁気センサ
US6259249B1 (en) Induction-type position measuring apparatus
JP6835724B2 (ja) 誘導性変位センサ
TWI492491B (zh) 磁電角度感測器,特別是磁阻解角器
KR102444618B1 (ko) 각이동센서를 포함한 베어링
KR102551010B1 (ko) 유도 이동센서
US20100321008A1 (en) Rotation-angle-detecting apparatus, rotating machine and rotation-angle-detecting method
KR102473453B1 (ko) 유도 이동센서
JP2015526730A (ja) 多極磁石を用いて絶対角度位置を測定する装置、方法、及びセンサ
JP2008286667A (ja) 電磁誘導型位置センサ
JP6460372B2 (ja) 磁気センサ及びその製造方法、並びにそれを用いた計測機器
JP2019184477A (ja) 電磁誘導式エンコーダ
JP5201493B2 (ja) 位置検出装置及び直線駆動装置
JP4900838B2 (ja) 位置検出装置及び直線駆動装置
JP6121657B2 (ja) 差動磁場印加装置及び差動磁場印加方法
US20220178721A1 (en) Scanning element and inductive position measuring device having a scanning element
JP2021177164A (ja) 磁気式エンコーダ
CN113566685A (zh) 感应式位置测量装置
JP2020537152A5 (ja)
JP2020537152A (ja) 磁気インピーダンス効果を利用した距離及び角度を測定するための電磁計測システム
JP6134964B2 (ja) 誘導型変位検出装置
JP2010223595A (ja) 位置検出装置
JP2022063610A (ja) 電磁誘導式エンコーダ
Karafi et al. Two dimensional inductive encoder for measuring 2D displacement
JP2015094719A (ja) 位置検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6121657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350