JP2014002458A - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP2014002458A JP2014002458A JP2012135788A JP2012135788A JP2014002458A JP 2014002458 A JP2014002458 A JP 2014002458A JP 2012135788 A JP2012135788 A JP 2012135788A JP 2012135788 A JP2012135788 A JP 2012135788A JP 2014002458 A JP2014002458 A JP 2014002458A
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- current
- constant voltage
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】回路素子が有する温度特性の影響を受けることなく、より高い精度で過電流を検出できる機能を備えた定電圧回路を提供する。
【解決手段】オペアンプ1とNPNトランジスタ2とを備え、NPNトランジスタ2を介して出力される電圧が一定となるように、オペアンプ2の出力信号によりNPNトランジスタ2の導通状態がフィードバック制御される定電圧回路11において、NPNトランジスタ2のエミッタと定電圧出力端子4との間に接続される抵抗素子3を挿入し、カレントミラー回路14は、抵抗素子3の端子電圧が上昇するのに応じてミラー電流量が増大するように動作する。カレントミラー回路14の主電流経路,ミラー電流経路にそれぞれ抵抗素子16,17を挿入し、抵抗素子17の端子電圧Vcが所定レベルを超えて上昇するとNPNトランジスタ5をオンさせて過電流保護動作を行う。
【選択図】図1
【解決手段】オペアンプ1とNPNトランジスタ2とを備え、NPNトランジスタ2を介して出力される電圧が一定となるように、オペアンプ2の出力信号によりNPNトランジスタ2の導通状態がフィードバック制御される定電圧回路11において、NPNトランジスタ2のエミッタと定電圧出力端子4との間に接続される抵抗素子3を挿入し、カレントミラー回路14は、抵抗素子3の端子電圧が上昇するのに応じてミラー電流量が増大するように動作する。カレントミラー回路14の主電流経路,ミラー電流経路にそれぞれ抵抗素子16,17を挿入し、抵抗素子17の端子電圧Vcが所定レベルを超えて上昇するとNPNトランジスタ5をオンさせて過電流保護動作を行う。
【選択図】図1
Description
本発明は、過電流保護機能を備えた定電圧回路に関する。
図4は、極めて簡単な構成の過電流保護機能付き定電圧回路の一例を示すものである。オペアンプ1の反転入力端子には基準電圧Vrefが与えられており、オペアンプ1の出力端子には、NPNトランジスタ2のベースが接続されている。NPNトランジスタ2のコレクタは電源Vccに接続されており、エミッタは過電流検出用の抵抗素子3を介して
定電圧出力端子4に接続されている。
定電圧出力端子4に接続されている。
また、オペアンプ1の出力端子と定電圧出力端子4との間には、過電流保護用のNPNトランジスタ5が接続されており、NPNトランジスタ5のベースは、NPNトランジスタ2のエミッタに接続されている。そして、定電圧出力端子4とグランドとの間には、抵抗素子6及び7の直列回路が接続されており、両者の共通接続点はオペアンプ1の非反転入力端子に接続されている。
以上のように構成される定電圧回路8では、NPNトランジスタ2を介して定電圧出力端子4に出力される電圧が、抵抗素子6及び7により分圧されてオペアンプ1の非反転入力端子に与えられる。そして、オペアンプ1は、非反転入力端子の電位が基準電圧Vrefに等しくなるようにNPNトランジスタ2のベース電位を制御する。この制御において、NPNトランジスタ2を介して定電圧出力端子4に流れる電流が過大になり、抵抗素子3の端子電圧がNPNトランジスタ5のベース−エミッタ間電圧VFを超えると、NPNトランジスタ5がオンすることでNPNトランジスタ2をオフさせるように作用する。これにより、NPNトランジスタ2を介して過電流が流れた場合の保護機能が働く。
しかしながら、定電圧回路8における過電流検出は、抵抗素子3の温度特性や、NPNトランジスタ5のベース−エミッタ間電圧VFの温度特性のばらつきにより影響を受けるため、検出幅が大きくなるという問題がある。例えば特許文献1には、上記構成に関連した過電流保護回路の構成が開示されている。
特許文献1の構成では、過電流保護用トランジスタのベース−エミッタ間電圧VFが有する温度特性のばらつきはキャンセルできるが、過電流検出用の抵抗素子の温度特性のばらつきはキャンセルできない。
本発明は上記事情に鑑みてなされたものであり、その目的は、回路素子が有する温度特性の影響を受けることなく、より高い精度で過電流を検出できる機能を備えた定電圧回路を提供することにある。
本発明は上記事情に鑑みてなされたものであり、その目的は、回路素子が有する温度特性の影響を受けることなく、より高い精度で過電流を検出できる機能を備えた定電圧回路を提供することにある。
請求項1記載の定電圧回路によれば、出力用トランジスタを介して流れる電流量が通常の範囲内であれば、電流検出用抵抗素子の端子電圧は所定の範囲内にあるので、カレントミラー回路が流すミラー電流量は小さい。したがって、第2抵抗素子の端子電圧も小さく、過電流保護用トランジスタはオフ状態を維持する。一方、出力用トランジスタを介して流れる電流量が通常の範囲を超えて上昇すれば、電流検出用抵抗素子の端子電圧も上昇するのでカレントミラー回路が流すミラー電流量も上昇する。すると、第2抵抗素子の端子電圧が上昇して過電流保護用トランジスタがオンするため、出力用トランジスタは遮断され、過電流に対する保護動作が行われる。
この時、カレントミラー回路の主電流経路に挿入される第1抵抗素子は、電流検出用抵抗素子と同じ温度特性を有しており、第2抵抗素子の温度特性を第1抵抗素子よりも小さく設定することで、電流検出用抵抗素子が有している温度特性の影響を低減できる。また、第1及び第2抵抗素子の抵抗値を電流検出用抵抗素子よりも大きく設定するので、第1及び第2抵抗素子に流れる電流がより小さくなる。したがって、第2抵抗素子をトリミングが容易な材料で構成でき、第2抵抗素子の抵抗値をトリミングすることで、過電流保護用トランジスタがオンする電流レベルを調整できる。これにより、過電流保護動作をより高い精度で行うことが可能となる。
請求項2記載の定電圧回路によれば、ベースが出力用トランジスタと電流検出用抵抗素子の共通接続点に接続されるPNPトランジスタと、ベースがPNPトランジスタのエミッタに接続され、エミッタが第1抵抗素子に接続されるように、カレントミラー回路の主電流経路に挿入されるNPNトランジスタとを備える。これにより、電流検出用抵抗素子の端子電圧と、第1及び第2抵抗素子の端子電圧とが等しくなるので、過電流保護動作をより一層高い精度で行うことが可能となる。
請求項4記載の定電圧回路によれば、カレントミラー回路の主電流経路において、第1抵抗素子と対向する側に第3抵抗素子を挿入し、ミラー電流経路において、第2抵抗素子と対向する側に第4抵抗素子を挿入する。そして、第3抵抗素子の温度特性を第1抵抗素子よりも小さく設定し、第4抵抗素子の温度特性を電流検出用抵抗素子と等しく、且つ抵抗値を第3抵抗素子と等しく設定する。これにより、ミラー電流が負の温度特性を有するようになるので、過電流保護用トランジスタが有している負の温度特性をキャンセルすることができ、過電流保護動作の精度を更に向上させることが可能となる。
(第1実施例)
図1に示す定電圧回路11は、図4に示す定電圧回路8に複数の回路素子を追加して構成されている。電源Vccと定電圧出力端子4との間には、抵抗素子12とPNPトランジスタ13との直列回路が接続されており、PNPトランジスタ13のベースは、NPNトランジスタ2(出力用トランジスタ)のエミッタに接続されている。また、電源Vccには、カレントミラー回路14を構成するPNPトランジスタ14a,14bのエミッタが接続されており、両者のベースは、PNPトランジスタ14aのコレクタに接続されている。
図1に示す定電圧回路11は、図4に示す定電圧回路8に複数の回路素子を追加して構成されている。電源Vccと定電圧出力端子4との間には、抵抗素子12とPNPトランジスタ13との直列回路が接続されており、PNPトランジスタ13のベースは、NPNトランジスタ2(出力用トランジスタ)のエミッタに接続されている。また、電源Vccには、カレントミラー回路14を構成するPNPトランジスタ14a,14bのエミッタが接続されており、両者のベースは、PNPトランジスタ14aのコレクタに接続されている。
PNPトランジスタ14aのコレクタは、NPNトランジスタ15及び抵抗素子16(第1抵抗素子)の直列回路を介して定電圧出力端子4に接続されており、NPNトランジスタ15のベースは、PNPトランジスタ13のエミッタに接続されている。また、PNPトランジスタ14bのコレクタは、抵抗素子17(第2抵抗素子)を介して定電圧出力端子4に接続されている。そして、NPNトランジスタ5(過電流保護用トランジスタ)のベースは、NPNトランジスタ2のエミッタに替えて、PNPトランジスタ14bのコレクタに接続されている。
尚、抵抗素子16の温度特性は、抵抗素子3(電流検出用抵抗素子)の温度特性に等しくなるように設定されている。一方、抵抗素子17については実質的に温度特性が無いものを選択する。ここで、定電圧回路11をIC(半導体集積回路)で構成することを想定すると、抵抗素子3及び16は例えば拡散抵抗で形成し、抵抗素子17は例えば薄膜抵抗により形成する。また、抵抗素子3の抵抗値は例えば数Ω程度であるのに対し、抵抗素子16及び17の抵抗値は例えば数Ω程度で互いに等しく設定されている。
次に、本実施例の作用について説明する。通常の動作状態においては、NPNトランジスタ2のエミッタに流れる電流は所定の範囲内であり、抵抗素子3の端子電圧は低く、PNPトランジスタ13はオンしている。この状態でも、PNPトランジスタ13は、NPNトランジスタ15に流れ込むベース電流の全てを引き込まず、NPNトランジスタ15及びカレントミラー回路14もオンしている。
ここで、抵抗素子3,16,17の各端子電圧をVa,Vb,Vcとすると、
Vb=Va+VF(PNPTr13)−VF(NPNTr15)=Va
であるから、各端子電圧をVa,Vb,Vcは何れも等しくなっている。そして、抵抗素子3に流れる電流に対し、抵抗素子16,17に流れる電流は1/1000オーダーで低下している。この状態で、端子電圧Vcが、NPNトランジスタ5のベース,エミッタ間電圧VFを超えていなければ、NPNトランジスタ5はオフしているので、定電圧回路8と同様に、定電圧出力端子4にはオペアンプ2により制御された定電圧が出力される。
Vb=Va+VF(PNPTr13)−VF(NPNTr15)=Va
であるから、各端子電圧をVa,Vb,Vcは何れも等しくなっている。そして、抵抗素子3に流れる電流に対し、抵抗素子16,17に流れる電流は1/1000オーダーで低下している。この状態で、端子電圧Vcが、NPNトランジスタ5のベース,エミッタ間電圧VFを超えていなければ、NPNトランジスタ5はオフしているので、定電圧回路8と同様に、定電圧出力端子4にはオペアンプ2により制御された定電圧が出力される。
そして、NPNトランジスタ2を介して流れる電流が過電流レベルになると、端子電圧Vaが通常の範囲を超えて上昇し、PNPトランジスタ13はオフになり、NPNトランジスタ15及びカレントミラー回路14を介して流れる電流も上昇する。これにより、端子電圧Vcが、NPNトランジスタ5のベース,エミッタ間電圧VFを超えるとNPNトランジスタ5がオンするので、NPNトランジスタ2が遮断され、過電流に対する保護機能が作用する。
この時、抵抗素子3,16の温度特性は等しく、ミラー電流は温度特性が無い抵抗素子17に流れてNPNトランジスタ5をオンさせるので、上記の温度特性によるばらつきはキャンセルされる。
この時、抵抗素子3,16の温度特性は等しく、ミラー電流は温度特性が無い抵抗素子17に流れてNPNトランジスタ5をオンさせるので、上記の温度特性によるばらつきはキャンセルされる。
以上のように本実施例によれば、オペアンプ1とNPNトランジスタ2とを備え、NPNトランジスタ2を介して出力される電圧が一定となるように、オペアンプ2の出力信号によりNPNトランジスタ2の導通状態がフィードバック制御される定電圧回路11において、NPNトランジスタ2のエミッタと定電圧出力端子4との間に接続される抵抗素子3を挿入し、カレントミラー回路14は、抵抗素子3の端子電圧が上昇するのに応じてミラー電流量が増大するように動作する。そして、カレントミラー回路14の主電流経路,ミラー電流経路にそれぞれ抵抗素子16,17を挿入し、抵抗素子17の端子電圧Vcが所定レベルを超えて上昇すると、NPNトランジスタ5をオンさせて過電流保護動作を行うようにした。
この場合、抵抗素子16は抵抗素子3と同じ温度特性であり、抵抗素子17の温度特性が抵抗素子3よりも小さくなるように、抵抗素子17には実質的に温度特性がないものを選択することで、抵抗素子3が有している温度特性の影響を低減できる。また、抵抗素子16及び17の抵抗値を抵抗素子3よりも大きく設定することで、これらに流れる電流をより減少させるので、抵抗素子17をトリミングが容易な材料で構成できる。そして、抵抗素子17の抵抗値を例えばレーザトリミングなどによりトリミングすれば、NPNトランジスタ5がオンする電流レベルを調整できるので、過電流保護動作をより高い精度で行うことが可能となる。
また、ベースがNPNトランジスタ2と抵抗素子3の共通接続点に接続されるPNPトランジスタ13と、ベースがPNPトランジスタ13のエミッタに接続され、エミッタが抵抗素子16に接続されるように、カレントミラー回路14の主電流経路に挿入されるNPNトランジスタ15とを備える。これにより、抵抗素子3,16,17の端子電圧Va,Vb,Vcが何れも等しくなり、過電流保護動作を一層高い精度で行うことが可能となる。そして、定電圧回路11をICで構成する際に、抵抗素子3及び16を拡散抵抗で形成し、抵抗素子17を薄膜抵抗で形成するので、抵抗素子17のトリミングを容易に行うことができる。
(第2実施例)
第2実施例の定電圧回路21は、第1実施例の定電圧回路11について、PNPトランジスタ14a,14bのエミッタ側に、抵抗素子22,23(第3,第4抵抗素子)を夫々挿入して構成されている。そして、抵抗素子22については、抵抗素子17と同様に温度特性を有しないものを選択し(薄膜抵抗)、抵抗素子23は、抵抗素子3と同じ温度特性を有するものを選択する(拡散抵抗)。
第2実施例の定電圧回路21は、第1実施例の定電圧回路11について、PNPトランジスタ14a,14bのエミッタ側に、抵抗素子22,23(第3,第4抵抗素子)を夫々挿入して構成されている。そして、抵抗素子22については、抵抗素子17と同様に温度特性を有しないものを選択し(薄膜抵抗)、抵抗素子23は、抵抗素子3と同じ温度特性を有するものを選択する(拡散抵抗)。
次に、第2実施例の作用について説明する。定電圧回路21の基本的動作及び過電流保護動作については第1実施例と同様であるが、カレントミラー回路14に抵抗素子22,23を挿入したことで、ミラー電流経路に流れるミラー電流Icは負の温度特性を有することになる。そして、NPNトランジスタ5のベース,エミッタ間電圧VFも、同じく負の温度特性を有しているので、これにより、NPNトランジスタ5が有している温度特性の影響も低減できる。
以上のように第2実施例によれば、カレントミラー回路14の主電流経路,ミラー電流経路にそれぞれ抵抗素子22,23を挿入し、抵抗素子22を、温度特性が抵抗素子16よりも小さく設定なるように薄膜抵抗で形成し、抵抗素子23を、温度特性が抵抗素子3と等しくなるように拡散抵抗で形成した。これにより、ミラー電流Icが負の温度特性を有するようになり、NPNトランジスタ5が有している負の温度特性をキャンセルして過電流保護動作の精度を更に向上させることが可能となる。
(第3実施例)
第3実施例の定電圧回路21は、第1実施例の定電圧回路11より、抵抗素子12,PNPトランジスタ13,NPNトランジスタ15を削除し、これらに替えてオペアンプ32を接続したものである。オペアンプ32の非反転入力端子はNPNトランジスタ2のエミッタに接続され、出力端子はPNPトランジスタ14aのコレクタに接続されていると共に、自身の反転入力端子に接続されている。すなわち、オペアンプ32はバッファアンプ(ボルテージフォロワ)として構成されている。
第3実施例の定電圧回路21は、第1実施例の定電圧回路11より、抵抗素子12,PNPトランジスタ13,NPNトランジスタ15を削除し、これらに替えてオペアンプ32を接続したものである。オペアンプ32の非反転入力端子はNPNトランジスタ2のエミッタに接続され、出力端子はPNPトランジスタ14aのコレクタに接続されていると共に、自身の反転入力端子に接続されている。すなわち、オペアンプ32はバッファアンプ(ボルテージフォロワ)として構成されている。
以上の様に構成される第3実施例によれば、抵抗素子3,16の端子電圧Va,Vbはオペアンプ32の作用により等しくなる。したがって、第1実施例と同様の効果が得られると共に、端子電圧Va,Vbを等しく調整する精度を向上させ、また電流の回り込みを防止できる。
本発明は上記した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
定電圧回路は、半導体集積回路として構成するものに限らず、ディスクリート素子で構成しても良い。したがって、抵抗素子3,16は拡散抵抗,抵抗素子17は薄膜抵抗で形成するものに限らず、要は、前者の温度特性が相対的に大きく、後者の温度特性が相対的に小さくなる関係の材料を選択すれば良い。
定電圧回路は、半導体集積回路として構成するものに限らず、ディスクリート素子で構成しても良い。したがって、抵抗素子3,16は拡散抵抗,抵抗素子17は薄膜抵抗で形成するものに限らず、要は、前者の温度特性が相対的に大きく、後者の温度特性が相対的に小さくなる関係の材料を選択すれば良い。
図面中、1はオペアンプ、2はNPNトランジスタ(出力用トランジスタ)、3は抵抗素子(電流検出用抵抗素子)、4は定電圧出力端子、5はNPNトランジスタ(過電流保護用トランジスタ)、11は定電圧回路、14はカレントミラー回路、16,17は抵抗素子(第1,第2抵抗素子)を示す。
Claims (5)
- オペアンプ(1)と、出力用トランジスタ(2)とを備えて構成され、前記出力用トランジスタを介して出力される電圧が一定となるように、前記オペアンプの出力信号により前記出力用トランジスタの導通状態がフィードバック制御される定電圧回路(11,21,31)において、
前記出力用トランジスタの出力端子と定電圧出力端子(4)との間に接続される電流検出用抵抗素子(3)と、
この電流検出用抵抗素子の端子電圧が上昇するのに応じて、ミラー電流量が増大するように動作するカレントミラー回路(14)と、
このカレントミラー回路の主電流経路に挿入される、前記電流検出用抵抗素子と同じ温度特性を有し、且つ抵抗値が前記電流検出用抵抗素子よりも大きく設定される第1抵抗素子(16)と、
前記カレントミラー回路のミラー電流経路に挿入され、温度特性が前記第1抵抗素子よりも小さく設定される第2抵抗素子(17)と、
前記オペアンプの出力端子と前記定電圧出力端子との間に接続され、前記第2抵抗素子の端子電圧が所定電圧以上になると導通する過電流保護用トランジスタ(5)とを備えることを特徴とする定電圧回路。 - エミッタが電源側に接続され、コレクタが前記定電圧出力端子に接続され、ベースが前記出力用トランジスタと前記電流検出用抵抗素子の共通接続点に接続されるPNPトランジスタ(13)と、
ベースが前記PNPトランジスタのエミッタに接続され、エミッタが前記第1抵抗素子に接続されるように、前記カレントミラー回路の主電流経路に挿入されるNPNトランジスタ(15)とを備えたことを特徴とする請求項1記載の定電圧回路。 - 入力端子が前記出力用トランジスタと前記電流検出用抵抗素子の共通接続点に接続され、出力端子が前記カレントミラー回路を構成する主電流経路側のトランジスタ(14a)と前記第1抵抗素子との共通接続点に接続されるバッファアンプ(32)を備えたことを特徴とする請求項1記載の定電圧回路。
- 前記カレントミラー回路の主電流経路において、当該カレントミラー回路を構成するトランジスタを介して前記第1抵抗素子と対向する側に挿入され、温度特性が前記第1抵抗素子よりも小さく設定される第3抵抗素子(22)と、
前記カレントミラー回路のミラー電流経路において、当該カレントミラー回路を構成するトランジスタを介して前記第2抵抗素子と対向する側に挿入され、前記電流検出用抵抗素子と同じ温度特性を有し、且つ抵抗値が前記第3抵抗素子と等しく設定される第4抵抗素子(24)とを備えることを特徴とする請求項1ないし3の何れかに記載の定電圧回路。 - 半導体集積回路として構成される際に、
前記電流検出用抵抗素子及び第1抵抗素子は拡散抵抗で形成され、
第2抵抗素子は薄膜抵抗素子で形成されることを特徴とする請求項1ないし4の何れかに記載の定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012135788A JP2014002458A (ja) | 2012-06-15 | 2012-06-15 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012135788A JP2014002458A (ja) | 2012-06-15 | 2012-06-15 | 定電圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014002458A true JP2014002458A (ja) | 2014-01-09 |
Family
ID=50035606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012135788A Pending JP2014002458A (ja) | 2012-06-15 | 2012-06-15 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014002458A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201716A (ja) * | 2014-04-07 | 2015-11-12 | 株式会社デンソー | 過電流保護回路 |
WO2017051744A1 (ja) * | 2015-09-25 | 2017-03-30 | 株式会社デンソー | 保護回路付きのレギュレータ回路 |
-
2012
- 2012-06-15 JP JP2012135788A patent/JP2014002458A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201716A (ja) * | 2014-04-07 | 2015-11-12 | 株式会社デンソー | 過電流保護回路 |
WO2017051744A1 (ja) * | 2015-09-25 | 2017-03-30 | 株式会社デンソー | 保護回路付きのレギュレータ回路 |
JP2017062688A (ja) * | 2015-09-25 | 2017-03-30 | 株式会社デンソー | 保護回路付きのレギュレータ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI282050B (en) | A proportional to absolute temperature voltage circuit | |
JP5144559B2 (ja) | 2端子型半導体温度センサ | |
US7893681B2 (en) | Electronic circuit | |
US20150185746A1 (en) | Bandgap reference voltage generating circuit | |
CN108415500B (zh) | 低电压锁定电路及其整合参考电压产生电路的装置 | |
US9018934B2 (en) | Low voltage bandgap reference circuit | |
US20150048879A1 (en) | Bandgap reference voltage circuit and electronic apparatus thereof | |
US9568933B2 (en) | Circuit and method for generating a bandgap reference voltage | |
JP2009540409A (ja) | 1v〜10vインタフェース用の温度補償電流発生器 | |
JP4920305B2 (ja) | 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 | |
JP4181587B2 (ja) | ヒステリシス特性を有する電圧比較回路 | |
JP2014002458A (ja) | 定電圧回路 | |
JP2011142728A (ja) | 電流制限回路及び電子機器 | |
KR101551705B1 (ko) | 기준 전압 발생 회로 | |
JP6426018B2 (ja) | 過熱検出回路及び電源装置 | |
JP4655154B2 (ja) | ウィンドウコンパレータ回路 | |
JP4413225B2 (ja) | 電流ミラー | |
JPH11160368A (ja) | 電流検出回路 | |
JPH03136112A (ja) | 安定化電源回路 | |
JP5925357B1 (ja) | 温度補償回路 | |
JP2546051Y2 (ja) | 安定化電源回路 | |
JP2004045305A (ja) | 過電流検出回路 | |
CN112904923B (zh) | 电流产生电路 | |
JP2008071213A (ja) | 電源装置 | |
JP2006074129A (ja) | 温度特性補正回路 |