JP2013537987A - 構成可能な電源スイッチセル及び方法 - Google Patents
構成可能な電源スイッチセル及び方法 Download PDFInfo
- Publication number
- JP2013537987A JP2013537987A JP2013528217A JP2013528217A JP2013537987A JP 2013537987 A JP2013537987 A JP 2013537987A JP 2013528217 A JP2013528217 A JP 2013528217A JP 2013528217 A JP2013528217 A JP 2013528217A JP 2013537987 A JP2013537987 A JP 2013537987A
- Authority
- JP
- Japan
- Prior art keywords
- power switch
- power
- cell
- enable
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000003860 storage Methods 0.000 claims description 29
- 239000000872 buffer Substances 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 16
- 230000001902 propagating effect Effects 0.000 claims 2
- 238000012938 design process Methods 0.000 abstract description 3
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 230000015654 memory Effects 0.000 description 27
- 238000013461 design Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000644 propagated effect Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 241001025261 Neoraja caerulea Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【選択図】図1
Description
図1は、集積回路10の一実施形態のブロック図である。集積回路10は、電源入力(例えば、VDD及びVSS又は各々電源及び接地)を受け取るように結合される。VDD電圧は、使用中に接地/VSSに対して測定された特定の大きさを有する。より詳細には、VDD電圧は、使用中に集積回路10の異なる動作点に使用される多数の大きさを有する。集積回路10は、集積回路10により占有されるエリア(例えば、シリコンのような半導体基板の表面のエリア)にわたって電圧を配電するために、供給電圧ごとに、例えば、グローバル電源グリッドのような相互接続部を備えている。グローバル電源グリッドは、図1には、図1のブロック14A−14C、16及び18に結合されたライン12として示されている。しかしながら、グリッドは、以下に詳細に述べるように、物理的には若干規則的な形態で配列される。
ブロック14Aのような電力ゲート型ブロックの設計が進行するにつれて、所与の電源スイッチセグメント20A−20Eにおける電源スイッチの構成が変化し得る。集積回路10の設計サイクルにわたる変化をサポートするため、予め設計された電源スイッチセルのセット設けて、電源スイッチセグメント20A−20Eを形成する。一実施形態では、電源スイッチセルは、全て、集積回路10において同じ量の面積を占有し、従って、セグメント20A−20Eにより占有される面積を妨げることなく、1つの電源スイッチを別の電源スイッチと交換することができる。従って、電力ゲート型ブロックの全体的な物理的設計には影響がない(例えば、論理回路22A−22Dの位置を変更する必要がなく、論理回路間の配線を変更する必要がなく、等々)。
図7は、コンピュータアクセス可能な記憶媒体200のブロック図である。一般的に述べると、コンピュータアクセス可能な記憶媒体は、インストラクション及び/又はデータをコンピュータに与えるために使用中にコンピュータによりアクセスできる記憶媒体を含む。例えば、コンピュータアクセス可能な記憶媒体は、磁気又は光学媒体のような記憶媒体、例えば、ディスク(固定又は取り外し可能な)、テープ、CD−ROM、DVD−ROM、CD−R、CD−RW、DVD−R、DVD−RW又はBlue−Rayを含む。更に、記憶媒体は、揮発性又は不揮発性メモリ媒体、例えば、RAM(例えば、同期ダイナミックRAM(SDRAM)、Rambus DRAM(RDRAM)、スタティックRAM(SRAM)、等)、ROM、フラッシュメモリ、ユニバーサルシリアルバス(USB)インターフェイス、フラッシュメモリインターフェイス(FMI)、シリアル周辺インターフェイス(SPI)、等の周辺インターフェイスを経てアクセス可能な不揮発性メモリ(例えば、フラッシュメモリ)を含む。記憶媒体は、マイクロエレクトロメカニカルシステム(MEMS)、並びにネットワーク及び/又はワイヤレスリンクのような通信媒体を経てアクセス可能な記憶媒体を含む。図7のコンピュータアクセス可能な記憶媒体200は、電源スイッチコンパイラー202、電源スイッチ構成パラメータファイル204、及び電源スイッチセル記述206を記憶する。電源スイッチコンパイラー202は、コンピュータにおいて実行されたときに、電源スイッチコンパイラーについて述べた動作を具現化するように構成されたインストラクションを含む。例えば、電源スイッチコンパイラー202は、実行時に、図6を参照して電源スイッチコンパイラーについて述べた動作を具現化するインストラクションを含む。電源スイッチ構成パラメータファイル204は、電源スイッチ構成パラメータがファイルを経て与えられるケースについて、設計者により与えられた電源スイッチ構成パラメータを記憶する。電源スイッチセル記述206は、電源スイッチセル40を記述するファイルを含む(例えば、レジスタ転送レベル(RTL)記述又は他のハードウェア記述言語(HDL)記述、ネットリスト、概略図、及び/又は一般的データセットII(GDSII)データ記述マスクオブジェクト、等)。キャリア媒体は、コンピュータアクセス可能な記憶媒体及び送信媒体、例えば、ワイヤード又はワイヤレス送信を含む。
12:電源グリッド
14A−14C:電力ゲート型ブロック
16:非ゲート型ブロック
17:BE_Clk_Freqレジスタ
18:電力マネージャー
19:クロックジェネレータ
20A−20E:電源スイッチセグメント
22A−22D:論理回路
24:電力コントロール回路
30A−30E:クロック型記憶装置
200:コンピュータアクセス可能な記憶媒体
202:電源スイッチコンパイラー
204:電源スイッチ構成パラメータ
206:電源スイッチセル記述
212:プロセッサ
214:メモリ
216:周辺装置
Claims (22)
- セグメントのための電源スイッチ構成を決定する段階であって、その決定は、電源スイッチ構成に応答して複数の予め設計された電源スイッチセルから電源スイッチセルを選択することを含み、前記複数の予め設計された電源スイッチセルの各電源スイッチセルは、その電源スイッチセルにより占有される面積に対する電源スイッチセル間の相互接続部を含むような段階と、
前記選択された電源スイッチセルを配置して前記セグメントを形成する段階であって、電源スイッチセルを当接することで、前記選択された電源スイッチセルに含まれる相互接続部を経て前記セルを自動的に接続する段階と、
を備えた方法。 - 前記複数の予め設計された電源スイッチセルは、第1サイズの1つ以上の第1トランジスタを有する第1セルと、前記第1サイズより大きい第2サイズの1つ以上の第2トランジスタとを含み、前記第1セルは、前記相互接続部に含まれる第1イネーブル信号への前記第1トランジスタのゲートの接続を除外する、請求項1に記載の方法。
- 前記複数の予め設計された電源スイッチセルは、更に、前記相互接続部のためのバッファ回路を有するバッファセルを含む、請求項2に記載の方法。
- 前記複数の予め設計された電源スイッチセルは、更に、前記第1イネーブル信号を受信しそしてその逆方向に進行する第1イネーブル信号を伝播するように構成された転回セルを含む、請求項3に記載の方法。
- 前記セグメントの少なくとも1つの端に当接するように第2の複数の予め設計されたセルを配置する段階を更に備え、その第2の複数の予め設計されたセルは、フロップセルがそのフロップセル上のフロップへの入力として入力イネーブル信号を受信するように結合されたものであり、そのフロップセルの出力は、前記第1イネーブル信号である、請求項4に記載の方法。
- 前記第2の複数の予め設計されたセルは、前記セグメント間にイネーブル信号をルーティングするよう構成された1つ以上のルーティングセルを含む、請求項5に記載の方法。
- 前記複数の予め設計された電源スイッチセルの各々は、前記複数の予め設計された電源スイッチセルの他の1つと同じ量の面積を占有するように設計され、そして前記方法は、更に、
前記セグメントのための電源スイッチ構成が変更されると決定する段階と、
その変更された構成に応答して、前記複数の予め設計された電源スイッチセルから電源スイッチセルを選択する段階と、
前記選択された電源スイッチセルを配置して前記変更されたセグメントを形成する段階であって、前記変更されたセグメントは、以前の構成のセグメントと同じ量の面積を占有し、そして前記変更されたセグメントの前記選択された電源スイッチセルを当接することで、前記選択された電源スイッチセルに含まれる相互接続部を経て前記セルを自動的に接続する段階と、
を備えた請求項1に記載の方法。 - コンピュータで実行されるときに、
電力ゲート型ブロックのための電源スイッチのセグメントにおいて電源スイッチの第1の構成を識別するデータを受信し、
前記第1の構成に応答して前記セグメントを形成するように複数の予め設計された電源スイッチセルから選択された電源スイッチセルを配置し、前記複数の電源スイッチセルの各電源スイッチセルは、前記電源スイッチセルの他の各電源スイッチセルと同じ集積回路面積を占有し、前記複数の予め設計された電源スイッチセルの各電源スイッチセルは、電源スイッチをコントロールする1つ以上のイネーブル信号のための相互接続部を含み、集積回路の電源スイッチセルを当接することで、各セルの相互接続部を自動的に接続して、前記イネーブル信号のための信号経路を形成する、
という複数のインストラクションを記憶するコンピュータアクセス可能な記憶媒体。 - 前記インストラクションは、実行時に、
前記セグメントにおける電源スイッチの第2の構成を識別するデータを受信し、
前記第2の構成に応答して前記セグメントを形成するように前記複数の予め設計された電源スイッチセルから選択された1つ以上の電源スイッチセルを置き換える、
請求項8に記載のコンピュータアクセス可能な記憶媒体。 - 前記信号経路は、前記セグメントに沿って第1方向にイネーブル信号を伝播する第1経路と、前記第1方向とは逆の第2方向にイネーブル信号を伝播する第2経路とを含む、請求項8に記載のコンピュータアクセス可能な記憶媒体。
- 少なくとも1つの形式の電源スイッチセルは、前記第1経路に結合する第1の電源スイッチセルと、前記第2経路に結合する第2の電源スイッチセルとを含む、請求項10に記載のコンピュータアクセス可能な記憶媒体。
- 前記複数の予め設計された電源スイッチセルは、前記第1経路を第2経路に接続するように構成された少なくとも1つの転回セルを含む、請求項10に記載のコンピュータアクセス可能な記憶媒体。
- 前記複数の予め設計された電源スイッチセルの少なくとも1つは、相互接続部のみを含む、請求項8に記載のコンピュータアクセス可能な記憶媒体。
- 電力ゲート型ブロックに対して指定された動作を実施する複数の論理回路と、
電源スイッチの1つ以上のセットであって、電源スイッチをコントロールする1つ以上のイネーブル信号に応答して前記複数の論理回路のサブセットへ電力を供給するよう各々構成された電源スイッチのセットと、
を備え、前記電源スイッチの各セットは、複数の電源スイッチセルで形成され、その電源スイッチセルの各々は、電力ゲート型ブロックが形成される集積回路において、前記複数の電源スイッチセルの各々他の1つと同じ面積を占有し、そして前記電源スイッチセルの各々は、前記電源スイッチのセットにおいて隣接電源スイッチセルの相互接続配線に自動的に接続される相互接続配線を含む、電力ゲート型ブロック。 - 前記1つ以上のイネーブル信号は、第1の電源スイッチセル内の1つ以上の第1トランジスタをコントロールする第1イネーブル信号と、第1の電源スイッチセル内の1つ以上の第2トランジスタをコントロールする第2イネーブル信号とを含み、前記第1トランジスタの第1サイズは、前記第2トランジスタの第2サイズより小さく、そして第2の電源スイッチセルは、1つ以上の第1トランジスタを含むが、第1のイネーブル信号への接続は除外する、請求項14に記載の電力ゲート型ブロック。
- 前記第2の電源スイッチセルにおける1つ以上の第1トランジスタは、前記第2のイネーブル信号によりコントロールされる、請求項15に記載の電力ゲート型ブロック。
- 集積回路の少なくとも1つの電力ゲート型ブロックへの電力をコントロールするように構成された電力マネージャーを備え、この電力マネージャーは、少なくとも第1イネーブル及び第2イネーブルを電力ゲート型ブロックに与えるように構成され、その第1イネーブルは、電力ゲート型ブロックの第1の電源スイッチトランジスタをコントロールし、そして第2イネーブルは、電力ゲート型ブロックの第2の電源スイッチトランジスタをコントロールし、第2の電源スイッチトランジスタのサイズは、第1の電源スイッチトランジスタのサイズより大きく、前記電力マネージャーは、電力ゲート型ブロックの電源オン中に第2イネーブルをアサートする前に第1イネーブルをアサートするように構成され、
前記電力ゲート型ブロックは、前記電力マネージャーから第1イネーブル及び第2イネーブルを受信するように結合され、前記電力ゲート型ブロックは、その電力ゲート型ブロックに電源スイッチの第1セットを形成するように互いに隣接配置された複数の電源スイッチセルを含み、前記複数の電源スイッチセルの第1の電源スイッチセルは、第1イネーブルに代わって第2イネーブルによりコントロールされる第1の1つ以上の第1トランジスタと、これも第2イネーブルによりコントロールされる第1の1つ以上の第2トランジスタとを含み、そして前記複数の電源スイッチセルの第2の電源スイッチセルは、第1イネーブルによりコントロールされる第2の1つ以上の第1トランジスタと、第2イネーブルによりコントロールされる第2の1つ以上の第2トランジスタとを含む、集積回路。 - 前記複数の電源スイッチセルは、前記第1イネーブルのためのバッファ回路を含む第3の電源スイッチセルを含む、請求項17に記載の集積回路。
- 前記複数の電源スイッチセルは、前記第1イネーブルをフロップに捕獲しそしてそのフロップをコントロールするクロックの後続クロックサイクルにおいて前記第1イネーブルを伝播するフロップセルを含む、請求項17に記載の集積回路。
- 前記複数の電源スイッチセルは、その複数の電源スイッチセルを横切って第1方向に伝播する前記第1イネーブル及び第2イネーブルを受信するように結合され且つ前記第1イネーブル及び第2イネーブルを第2方向に伝播するように構成された転回セルを含む、請求項17に記載の集積回路。
- 前記複数の電源スイッチセルは、前記第2方向に進行する前記第1イネーブル及び第2イネーブルに結合される付加的なセルを含む、請求項20に記載の集積回路。
- 前記複数の電源スイッチセルは、各々、その複数の電源スイッチセル各々について同一である指定量の面積を占有する、請求項17に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/879,772 US8504967B2 (en) | 2010-09-10 | 2010-09-10 | Configurable power switch cells and methodology |
US12/879,772 | 2010-09-10 | ||
PCT/US2011/048998 WO2012033640A1 (en) | 2010-09-10 | 2011-08-24 | Configurable power switch cells and methodology |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013537987A true JP2013537987A (ja) | 2013-10-07 |
JP5486136B2 JP5486136B2 (ja) | 2014-05-07 |
Family
ID=45807835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013528217A Active JP5486136B2 (ja) | 2010-09-10 | 2011-08-24 | 構成可能な電源スイッチセル及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8504967B2 (ja) |
JP (1) | JP5486136B2 (ja) |
KR (1) | KR101374999B1 (ja) |
CN (1) | CN103168357B (ja) |
AU (1) | AU2011299482B2 (ja) |
WO (1) | WO2012033640A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8542054B2 (en) * | 2011-10-31 | 2013-09-24 | Apple Inc. | Power switch acceleration scheme for fast wakeup |
US8751997B1 (en) * | 2013-03-14 | 2014-06-10 | Xilinx, Inc. | Processing a fast speed grade circuit design for use on a slower speed grade integrated circuit |
US9094011B2 (en) * | 2013-11-27 | 2015-07-28 | Samsung Electronics Co., Ltd. | Power gate switch architecture |
KR102081564B1 (ko) * | 2013-12-04 | 2020-02-26 | 삼성전자 주식회사 | 파워 게이팅 회로 및 이를 포함하는 전자 시스템 |
US9058459B1 (en) * | 2013-12-30 | 2015-06-16 | Samsung Electronics Co., Ltd. | Integrated circuit layouts and methods to reduce leakage |
CN105337603B (zh) | 2014-07-31 | 2018-09-18 | 国际商业机器公司 | 用于供电门控的电路和方法 |
US9612636B2 (en) | 2014-09-25 | 2017-04-04 | Qualcomm Incorporated | Token-based power-switch control circuits |
KR102241647B1 (ko) | 2014-12-24 | 2021-04-20 | 삼성전자주식회사 | 순간 전압 강하를 감소시키는 반도체 장치 |
US9564898B2 (en) * | 2015-02-13 | 2017-02-07 | Apple Inc. | Power switch ramp rate control using selectable daisy-chained connection of enable to power switches or daisy-chained flops providing enables |
US10209767B2 (en) * | 2016-02-02 | 2019-02-19 | Apple Inc. | Power management architecture |
US10061368B2 (en) * | 2016-05-26 | 2018-08-28 | International Business Machines Corporation | Enhancing performance of one or more slower partitions of an integrated circuit to improve performance of the integrated circuit |
US10318694B2 (en) | 2016-11-18 | 2019-06-11 | Qualcomm Incorporated | Adaptive multi-tier power distribution grids for integrated circuits |
US10366199B2 (en) * | 2017-04-11 | 2019-07-30 | Qualcomm Incorporated | Cell-based power grid (PG) architecture |
US10346574B2 (en) * | 2017-06-16 | 2019-07-09 | Qualcomm Incorporated | Effective substitution of global distributed head switch cells with cluster head switch cells |
KR102580375B1 (ko) * | 2018-01-17 | 2023-09-18 | 삼성전자주식회사 | 반도체 장치 |
US11204384B1 (en) | 2018-09-21 | 2021-12-21 | Apple Inc. | Methods and systems for switchable logic to recover integrated circuits with short circuits |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150175A (ja) * | 1996-11-19 | 1998-06-02 | Toshiba Corp | 半導体集積回路およびその製造方法 |
JP2003167934A (ja) * | 2001-11-29 | 2003-06-13 | Nec Microsystems Ltd | 半導体集積回路の自動レイアウト方法 |
JP2005183681A (ja) * | 2003-12-19 | 2005-07-07 | Sony Corp | 半導体集積回路 |
JP2007329170A (ja) * | 2006-06-06 | 2007-12-20 | Nec Electronics Corp | 半導体装置 |
US20090066164A1 (en) * | 2005-07-25 | 2009-03-12 | David Walter Flynn | Power Controlling Integrated Circuit Cell |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975098B2 (en) | 2002-01-31 | 2005-12-13 | Vlt, Inc. | Factorized power architecture with point of load sine amplitude converters |
JP3951773B2 (ja) * | 2002-03-28 | 2007-08-01 | 富士通株式会社 | リーク電流遮断回路を有する半導体集積回路 |
JP4052923B2 (ja) * | 2002-10-25 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置 |
KR20060131743A (ko) | 2003-10-13 | 2006-12-20 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 주파수 분할기 및 전자 장치 |
US6980042B2 (en) | 2004-04-05 | 2005-12-27 | Micron Technology, Inc. | Delay line synchronizer apparatus and method |
US7046052B1 (en) | 2004-04-30 | 2006-05-16 | Xilinx, Inc. | Phase matched clock divider |
DE102004036956B3 (de) | 2004-07-30 | 2006-03-23 | Infineon Technologies Ag | Logik-Aktivierungsschaltung |
US7164291B2 (en) * | 2004-08-11 | 2007-01-16 | Texas Instruments Incorporated | Integrated header switch with low-leakage PMOS and high-leakage NMOS transistors |
US7276932B2 (en) | 2004-08-26 | 2007-10-02 | International Business Machines Corporation | Power-gating cell for virtual power rail control |
US7126370B2 (en) | 2004-10-28 | 2006-10-24 | International Business Machines Corporation | Power gating techniques able to have data retention and variability immunity properties |
TWI259939B (en) | 2004-12-02 | 2006-08-11 | Univ Nat Chiao Tung | A power gating structure with concurrent data retention and intermediate modes |
US7659746B2 (en) | 2005-02-14 | 2010-02-09 | Qualcomm, Incorporated | Distributed supply current switch circuits for enabling individual power domains |
EP1882307B1 (en) | 2005-05-13 | 2013-07-31 | MOSAID Technologies Incorporated | Integrated circuit with sleep signal bus formed by cell abutment of logic cells |
JP5100035B2 (ja) | 2005-08-02 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7716609B1 (en) | 2005-10-28 | 2010-05-11 | Cypress Semiconductor Corporation | Method of circuit optimization utilizing programmable sleep transistors |
KR100772269B1 (ko) | 2006-09-21 | 2007-11-01 | 동부일렉트로닉스 주식회사 | Mtcmos 반도체 집적회로의 설계방법 |
JP2008103569A (ja) | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 半導体装置 |
US7545177B1 (en) | 2007-03-20 | 2009-06-09 | Xilinx, Inc. | Method and apparatus for leakage current reduction |
US8183713B2 (en) | 2007-12-21 | 2012-05-22 | Qualcomm Incorporated | System and method of providing power using switching circuits |
US8026471B2 (en) | 2008-07-23 | 2011-09-27 | Princeton Lightwave, Inc. | Single-photon avalanche detector-based focal plane array |
US8120208B2 (en) | 2009-06-15 | 2012-02-21 | Apple Inc. | Impedance-based power supply switch optimization |
US8421499B2 (en) | 2010-02-15 | 2013-04-16 | Apple Inc. | Power switch ramp rate control using programmable connection to switches |
US8362805B2 (en) | 2010-02-15 | 2013-01-29 | Apple Inc. | Power switch ramp rate control using daisy-chained flops |
-
2010
- 2010-09-10 US US12/879,772 patent/US8504967B2/en active Active
-
2011
- 2011-08-24 AU AU2011299482A patent/AU2011299482B2/en active Active
- 2011-08-24 CN CN201180050202.1A patent/CN103168357B/zh active Active
- 2011-08-24 JP JP2013528217A patent/JP5486136B2/ja active Active
- 2011-08-24 WO PCT/US2011/048998 patent/WO2012033640A1/en active Application Filing
- 2011-09-09 KR KR1020110092168A patent/KR101374999B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150175A (ja) * | 1996-11-19 | 1998-06-02 | Toshiba Corp | 半導体集積回路およびその製造方法 |
JP2003167934A (ja) * | 2001-11-29 | 2003-06-13 | Nec Microsystems Ltd | 半導体集積回路の自動レイアウト方法 |
JP2005183681A (ja) * | 2003-12-19 | 2005-07-07 | Sony Corp | 半導体集積回路 |
US20090066164A1 (en) * | 2005-07-25 | 2009-03-12 | David Walter Flynn | Power Controlling Integrated Circuit Cell |
JP2007329170A (ja) * | 2006-06-06 | 2007-12-20 | Nec Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
AU2011299482B2 (en) | 2013-12-19 |
CN103168357B (zh) | 2015-08-05 |
US8504967B2 (en) | 2013-08-06 |
JP5486136B2 (ja) | 2014-05-07 |
CN103168357A (zh) | 2013-06-19 |
AU2011299482A1 (en) | 2013-04-04 |
WO2012033640A1 (en) | 2012-03-15 |
US20120066530A1 (en) | 2012-03-15 |
KR20120026997A (ko) | 2012-03-20 |
KR101374999B1 (ko) | 2014-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5486136B2 (ja) | 構成可能な電源スイッチセル及び方法 | |
US8362805B2 (en) | Power switch ramp rate control using daisy-chained flops | |
JP5828169B2 (ja) | 高速ウェイクアップのための電力スイッチ加速機構 | |
US8421499B2 (en) | Power switch ramp rate control using programmable connection to switches | |
Bokhari et al. | darknoc: Designing energy-efficient network-on-chip with multi-vt cells for dark silicon | |
US9564898B2 (en) | Power switch ramp rate control using selectable daisy-chained connection of enable to power switches or daisy-chained flops providing enables | |
US8786309B2 (en) | Multi-path power switch scheme for functional block wakeup | |
Sun et al. | Survey of FPGA low power design | |
Seifoori et al. | Introduction to emerging sram-based fpga architectures in dark silicon era | |
EP2429079B1 (en) | Configurable power switch cells and methodology | |
US20100079168A1 (en) | Semiconductor integrated circuit and layout method | |
US8120208B2 (en) | Impedance-based power supply switch optimization | |
Azizi et al. | Variations-aware low-power design with voltage scaling | |
Huda et al. | Charge recycling for power reduction in FPGA interconnect | |
US7370294B1 (en) | Design techniques for low leakage circuits based on delay statistics | |
Brelsford et al. | Energy efficient computation: A silicon perspective | |
Kalargaris et al. | Voltage scaling for 3-D ICs: When, how, and how much? | |
US11734174B2 (en) | Low overhead, high bandwidth re-configurable interconnect apparatus and method | |
Khan et al. | Automatic clock gating for power reduction | |
Hossain et al. | Physical design and implementation of POWER8™(P8) server class processor | |
Andrew et al. | Pushing the performance boundaries of arm cortex-m processors for future embedded design | |
Rittman | Power optimization within nanometer designs | |
Hobbs et al. | Reaching the limits of low power design | |
Nouri | CALIFORN1A STATE UNIVERSITY, NORTHRIDGE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5486136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |