JP2013535163A - シングルキャリア通信システムにおける送信信号生成装置および方法 - Google Patents

Abstract

【課題】 シングルキャリア通信システムにおける送信信号生成装置および方法を提供する。
【解決手段】 この装置は、基準信号シンボルを用いてデータシンボルを時間領域で多重化することにより、複数のシンボルブロックを送信信号として形成する基準信号挿入器を備え、複数のシンボルブロックは、第１のタイプのシンボルブロックと第２のタイプのシンボルブロックとを含み、第１のタイプの各シンボルブロックはデータシンボルのみを含み、第２のタイプの各シンボルブロックはデータシンボルと基準信号シンボルの両方を含む。
【選択図】 図６

Description

本発明は、無線通信に関し、特に、シングルキャリア通信システムにおける送信信号生成装置および方法に関する。

シングルキャリア周波数領域等化（ＳＣ−ＦＤＥ）とシングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）は、直交周波数分割多重方式（ＯＦＤＭ）および直交周波数分割多元接続（ＯＦＤＭＡ）の各々と比較して、ピーク電力対平均電力比（ＰＡＰＲ）がきわめて低い波形を生成するが、実装上の複雑さや分散性の高いチャネルに対する堅牢性はこれらと同程度である。ＳＣ−ＦＤＭＡ信号は、時間領域と周波数領域のいずれにおいても生成することができるが、実装上の観点に立てば周波数領域で生成する方式が望ましい。それは、周波数領域の方式は、広く普及したＯＦＤＭＡと同じシステムパラメータとモジュールを最大限に利用するからである。ＳＣ−ＦＤＥのマルチユーザ拡張バージョンで、かつＯＦＤＭＡの変形であるＳＣ−ＦＤＭＡは、第３世代パートナーシッププロジェクト（３ＧＰＰ）のロングタームエボリューション（ＬＴＥ）において、アップリンク通信スキームとして採用されている。

ＳＣ−ＦＤＭＡおよびＳＣ−ＦＤＥシステムの実用的な実装では、チャネル等化と検知性向上のために、チャネル推定が必要となる。チャネル推定は通常、ユーザ毎に、分離されたＲＳ搬送ＳＣ−ＦＤＭＡ／ＳＣ−ＦＤＥシンボルを挿入した後、データ搬送ＳＣ−ＦＤＭＡ／ＳＣ−ＦＤＥシンボルに対する周波数領域チャネル応答を内挿／外挿することにより達成される。

図１に、ＳＣ−ＦＤＭＡシステムの送信機における、関連技術による送信信号生成装置１００を示す。図１に示すように、受信側に送信される情報ビットは、最初にエンコーダ１０１に入力され、さらに変調器１０２に入力されて、複数のデータシンボルブロックが取得される。各データシンボルブロック（ｄ_ｎ＝［ｄ_ｎ ^０，Λ，ｄ_ｎ ^Ｍ−１］^Ｔとして表現される）は、Ｍ個のデータシンボル（ｄ_ｎ ^ｉ，０≦ｉ≦Ｍ−１）を含む。ここで、ｎはサブフレーム内のシンボルブロックのインデックスを表し、Ｔはベクトルの転置を表す。各データシンボルブロックｄ_ｎ＝［ｄ_ｎ ^０，Λ，ｄ_ｎ ^Ｍ−１］^Ｔは、Ｓ／Ｐ変換器１０３においてシリアル／パラレル（Ｓ／Ｐ）変換に付され、さらにＤＦＴユニット１０４においてＭポイント離散フーリエ変換（ＤＦＴ：discrete Fourier transformation）を受けて、周波数領域のデータシーケンスｃ_ｎ＝［ｃ_ｎ ^０，Λ，ｃ_ｎ ^Ｍ−１］^Ｔが生成される。次に、基準信号（ＲＳ）挿入器１０５において、周波数領域の複数の定義済みＲＳシーケンスが、ＤＦＴユニット１０４によって生成されたデータシーケンスを用いて、時間領域において多重化される。ここで、定義済みの各ＲＳシーケンスもやはりＭ個の要素を含んでおり、ｃ_ｎ＝［ｃ_ｎ ^０，Λ，ｃ_ｎ ^Ｍ−１］^Ｔとして表現される。ただしｎは、サブフレーム内のデータシンボルブロックによって使用されていないインデックスを示す。次に、サブフレーム内の各ｃ_ｎ（すべてのｎが対象）の要素は、サブキャリアマッピングユニット１０６において、基地局によってスケジューリングされたＭ個のサブキャリアにマッピングされ、対応する周波数領域のシーケンスが取得される（例：Ｃ_ｎ＝［０，Λ，ｃ_ｎ ^０，Λ，ｃ_ｎ ^Ｍ−１，０，Λ，０］^Ｔ）。その後、各Ｃ_ｎに対しＩＦＦＴユニット１０７においてＮポイント逆高速フーリエ変換（ＩＦＦＴ：inverse Fast Fourier transformation）が実行されて、Ｎ個の要素を含む時間領域のシンボルブロックＤ_ｎが生成され、このＤ_ｎに対しＰ／Ｓ変換器１０８においてパラレル／シリアル（Ｐ／Ｓ）変換が実行される。最後に、サイクリックプレフィックス（ＣＰ）挿入器１０９において、Ｐ／Ｓ変換器１０８から出力された複数の時間領域のシンボルブロックの各々の先頭に、サイクリックプレフィックスが挿入される。こうして送信用のデジタル離散時間信号が生成される。この信号はその後、デジタル／アナログ（Ｄ／Ａ）変換器（図示せず）へ送られてＤ／Ａ変換に付され、さらに送信機の無線周波数（ＲＦ）セクション（図示せず）へ送られて無線周波数処理を受けたうえで、送信機のアンテナ（図示せず）から送信される。

図２は、図１の装置１００によって生成されるサブフレーム内の送信信号の概略図である。図３は生成される送信信号をさらに詳細に示した図で、各正方形はリソース要素（ＲＥ）を表わす。図３では、サイクリックプレフィックスが省略されていることに留意されたい。

図２および図３に示すように、各ユーザは２つの連続するタイムスロット（１サブフレーム）において、ＲＳのみを搬送する２つのシンボルブロック（図内ではｎ＝３、１０）と、データのみを搬送する１２個のシンボルブロック（図内ではｎ＝０、１、２、４、５、６、７、８、９、１１、１２、１３）とを有する。個々のＲＳ搬送シンボルブロックは、ＳＣ−ＦＤＭＡ波形のＳＣ特性を維持するために、各ユーザに割り当てられた送信帯域幅の全体を占有する（図内の１２個のサブキャリアのすべてがユーザに割り当てられる）。

しかし、ドップラースプレッドが大きい場合（例えば、３５０ｋｍ／ｈ以下で２ＧＨｚのキャリア周波数）には、図２および図３に示すようなＲＳ配列を有するシステムでは、チャネル変動に対する十分な追跡能力を発揮することができない。追跡能力は、ＲＳ搬送シンボルブロックの時間密度を増加させるだけで向上することもあるが、この方法では過剰なオーバーヘッドが生じる。

そのため、シングルキャリア通信システムにおいては、ドップラースプレッドが大きい場合に、適度に少ないオーバーヘッドで十分なチャネル変動追跡能力を提供できる送信信号生成装置および方法に対するニーズが存在する。

本発明の目的は、上記のニーズとその他の問題に対処するため、シングルキャリア通信システムにおける送信信号生成装置および方法を提供することにある。

本発明の１つの態様によれば、シングルキャリア通信システムにおける送信信号生成装置において、基準信号シンボルを用いてデータシンボルを時間領域で多重化することにより、複数のシンボルブロックを送信信号として形成する基準信号挿入器を備え、複数のシンボルブロックは、第１のタイプのシンボルブロックと第２のタイプのシンボルブロックとを含み、第１のタイプの各シンボルブロックはデータシンボルのみを含み、第２のタイプの各シンボルブロックはデータシンボルと基準信号シンボルの両方を含むことを特徴とする送信信号生成装置が提供される。

シングルキャリア通信システムにおける送信信号生成方法において、
基準信号シンボルを用いてデータシンボルを時間領域で多重化することにより、複数のシンボルブロックを送信信号として形成し、複数のシンボルブロックは、第１のタイプのシンボルブロックと第２のタイプのシンボルブロックとを含み、第１のタイプの各シンボルブロックはデータシンボルのみを含み、第２のタイプのシンボルブロックはデータシンボルと基準信号シンボルの両方を含むことを特徴とする送信信号生成方法が提供される。

本発明によれば、シングルキャリア通信システムにおいて、ドップラースプレッドが大きい場合にも、適度に少ないオーバーヘッドで十分なチャネル変動追跡能力を提供できる送信信号生成装置および方法が提供される。

本発明の上記および他の特徴と利点は、以下の図面との関連で下記の詳細な説明を読むことにより、より明確に理解されよう。なお、図面においては、同一もしくは類似した要素は同一もしくは類似した参照記号を用いて示されている。
ＳＣ−ＦＤＭＡシステムの送信機における、関連技術による送信信号生成装置である。 図１の装置によって生成されるサブフレーム内の送信信号の概略図である。 生成される送信信号をより詳細に示した図である。 本発明の第１の実施例による、ＳＣ−ＦＤＥシステムの送信機における送信信号生成装置を示すブロック図である。 第２のタイプの各シンボルブロックの構造を示す。 第２のタイプの各シンボルブロックの構造を示す。 第２のタイプの各シンボルブロックの構造を示す。 第１の実施例の装置によって生成されるフレーム内の送信信号の概略図である。 本発明の第１の実施例による装置によって実行される送信信号生成方法を示すフローチャートである。 本発明の第２の実施例による、ＳＣ−ＦＤＭＡシステムの送信機における送信信号生成装置を示すブロック図である。 図８の装置によって生成されるサブフレーム内の送信信号の概略図である。 生成された送信信号をより詳細に示した図である。 本発明の第２の実施例による装置によって実行される送信信号生成方法を示すフローチャートである。

以下では、図面を参照しながら本発明の実施例について説明する。

図４は、本発明の第１の実施例による、ＳＣ−ＦＤＥシステムの送信機における送信信号生成装置２００を示すブロック図である。本実施例は、シングルユーザのＳＣ−ＦＤＥシステムを対象とする。ＳＣ−ＦＤＥを通信システムのアップリンクスキームとして使用する場合、送信機（したがって装置２００）は、モバイル端末（ユーザ機器）内に組み込むことができる。

図４に示すように、受信側に送信される情報ビットは、エンコーダ２０１に入力され、そこでチャネル符号化に付される。エンコーダ２０１によって実行されるチャネル符号化により、周波数選択性フェージングチャネルおよび白色雑音に対する符号化ダイバシティが達成される。エンコーダ２０１によって出力されたエンコード済みビットは、変調器２０２によってベースバンド信号に変調され、複数のデータシンボルにマッピングされる。これらのデータシンボルは、複素数値のコンステレーションシンボルである。次に、変調器２０２から出力されたデータシンボルは、基準信号（ＲＳ）挿入器２０３において、事前決定された時間領域のＲＳシンボル（例えば、複素数値シンボル、バイナリシンボルなど）を用いて時間領域で多重化されて、複数のシンボルブロックを形成する。

ここで使用する「シンボルブロック」とは一連のシンボルを意味し、「シンボルシーケンス」と呼ばれることもある。また当業者には理解されていることであるが、ＳＣ−ＦＤＥシステムまたはＳＣ−ＦＤＭＡシステムに関連する状況では、「シンボルブロック」は前者においては「ＳＣ−ＦＤＥシンボル」、後者においては「ＳＣ−ＦＤＭＡシンボル」と呼ぶこともできる。

ＲＳ挿入器２０３から出力されるシンボルブロックには、２つのタイプがある。第１のタイプのシンボルブロック、すなわちデータのみブロックは、データシンボルのみを含む。第２のタイプのシンボルブロック、すなわちＲＳ＆データ多重化ブロックは、データシンボルと基準信号シンボルの両方を含む。本発明においては、ＳＣ−ＦＤＥ波形のＳＣ特性を維持するために、第２のタイプの各シンボルブロックに関するＲＳとデータの多重化は時間領域で実行される。

一例においては、第１のタイプと第２のタイプのシンボルブロックの各々はｄ_ｎと表され、Ｍ個のシンボルを含む。ここで、ｎはフレーム内のシンボルブロックのインデックスを示し、Ｍ＞１である。

第１のタイプの各シンボルブロックはさらに、ｄ_ｎ＝［ｄ_ｎ ^０，Λ，ｄ_ｎ ^Ｍ−１］^Ｔと表現することもできる。ここで、各要素ｄ_ｎ ^ｉ（０≦ｉ≦Ｍ−１）は、データシンボル（エンコード済みビットからマッピングされた複素数コンステレーションシンボル）である。

図５Ａ〜５Ｃに、第２のタイプの各シンボルブロックの構造をさらに詳細に示す。

図５Ａは、第２のタイプのシンボルブロックの構造における第１の例である。図５Ａに示すように、第２のタイプの各シンボルブロックｄ_ｎは、ＲＳセグメントとデータセグメントという２つのセグメントを含む。ＲＳセグメントは、長さＰ（Ｐ個のシンボルを含む）のＲＳ用のサイクリックプレフィックスと、長さＱ_１（Ｑ_１個のシンボルを含む）のＲＳシーケンスａ_ｎとを含むことができる。また、データセグメントは、長さＰ（Ｐ個のシンボルを含む）のデータ用のサイクリックプレフィックスと、長さＱ_２（Ｑ_２個のシンボルを含む）のデータシーケンスｂ_ｎとを含むことができる。ここで使用する「長さ」とは、シーケンスまたはブロックの要素数を意味することに留意されたい。例えば、シンボルブロックの長さは、このシンボルブロックに含まれるシンボル数を意味する。他の例としては、周波数領域のシーケンスの長さは、このシーケンスの要素数を示すこともできる。また、ＲＳシーケンスａ_ｎは事前に決定されるが、その選択については本発明の範囲を超えていることにも留意されたい。

数学的には、第２のタイプの各シンボルブロックｄ_ｎはさらに次のように表現することができる。

ここで、２Ｐ＋Ｑ_１＋Ｑ_２＝Ｍである。

第２のタイプの各シンボルブロックｄ_ｎ内のＲＳセグメントおよびデータセグメントの両方にＣＰを挿入すると、ＲＳセグメントとデータセグメントとの間の干渉（ＩＳＩ）が除去されるため、ＲＳセグメントとデータセグメントにおいて環状チャネルインパルス応答（ＣＩＲ）を互いに独立して発生させることが可能になる。

図５Ａで図示し、上記で説明した例においては、ＲＳセグメントのＣＰとデータセグメントのＣＰは同一の長さＰを有するが、ＣＰの長さは異なっていてもよく、またデータセグメントにＣＰがなくてもよい。シンボルブロック内のＲＳセグメントおよびデータセグメントのＣＰと、下記のようにサイクリックプレフィックス挿入器２０４によって各シンボルブロックの前に挿入されるサイクリックプレフィックスとを区別するために、シンボルブロック内のＲＳセグメントおよびデータセグメントのＣＰを「内部ＣＰ」と呼んでもよい。内部ＣＰの長さについては、サイクリックプレフィックス挿入器２０４で各シンボルブロックの前に挿入されるサイクリックプレフィックスの長さとの関連において、下記で詳述する。

また、フレーム内の第１のタイプのシンボルブロックの個数と位置に対する第２のタイプのシンボルブロックの個数と位置は、モバイル端末または基地局（もしくはその両方）により、システムのドップラースプレッドに基づいて決定される。例えば、ドップラースプレッドが大きいほど、フレーム内の第１のタイプのシンボルブロック数に対する第２のタイプのシンボルブロック数の比率は高くなる。つまり、第２のタイプのシンボルブロックの時間密度が高いほど、高速の時間変動フェージングチャネルに対して高い適合性が得られるのである。

さらに、第２のタイプのシンボルブロックにおいては、データシーケンスの長さＱ_２に対するＲＳシーケンスの長さＱ_１も、モバイル端末または基地局（もしくはその両方）により、システムのドップラースプレッドに基づいて決定される。例えば、ドップラースプレッドが大きいほど、Ｑ_１／Ｑ_２比は高くなる。

図５Ｂは、第２のタイプのシンボルブロック構造における第２の例である。第２の例では、ブロック内のＲＳセグメントとデータセグメントの位置が第１の例とは逆である。パラメータは第１の例のパラメータと同じでよい。

図５Ｃは、第２のタイプのシンボルブロック構造における第３の例である。第３の例のシンボルブロックは、２つのデータセグメントと１つのＲＳセグメントを含む。ＲＳセグメントは、長さＰのＲＳ ＣＰと長さＱ_１のＲＳシーケンスとを含む。２つのデータセグメントにはサイクリックプレフィックスがなく、長さはそれぞれＱ_２（Ｑ_２≧０）とＱ_３（Ｑ_３≧０）である。ここで、Ｐ＋Ｑ_１＋Ｑ_２＋Ｑ_３＝Ｍである。Ｑ_２およびＱ_３のいずれか一方は０であってもよく、その場合、シンボルブロックは、長さＰのＲＳ ＣＰと長さＱ_１のＲＳシーケンスを含むＲＳセグメントと、サイクリックプレフィックスのない長さＱ_２またはＱ_３のデータセグメントとを、１つずつ含む。Ｑ_２およびＱ_３の値は、事前定義された規則に基づいて決定することができる。この規則は、フレーム全体におけるＲＳセグメントの相対的な位置によって異なり、ドップラースプレッドに基づいて定義することもできる。この規則は性能にある程度の影響を与える可能性がある。２つのデータセグメントが存在する場合には、これらはシンボルブロックの両端に配置され、その間にＲＳセグメントが挟まれているのが望ましい。その他のパラメータは第１の例のパラメータと同じでよい。

図５Ａ〜５Ｃに示す構造は単なる例示であって、本発明はこれらに限定されるものではない。本明細書の教示によれば、当業者は第１のタイプと第２のタイプのシンボルブロックについて様々な配置を容易に考案できるはずであり、こうした配置はすべて本発明の範囲に含まれる。

図４を再度参照すると、ＲＳ挿入器２０３から出力された複数のシンボルブロックは、サイクリックプレフィックス（ＣＰ）挿入器２０４に入力される。ＣＰ挿入器２０４では、各シンボルブロックの前にサイクリックプレフィックスが挿入され、その結果、ブロック間干渉（シンボルブロック間の干渉）が除去されるため、各シンボルブロックにおいて互いに独立して環状ＣＩＲを発生させることが可能になる。

図６は、第１の実施例の装置１００によって生成されるフレーム内の送信信号の概略図である。図６のフレームにおいて、ｄ_１〜ｄ_６およびｄ_８は第１のタイプのシンボルブロック、ｄ_０およびｄ_７は第２のタイプのシンボルブロックである。各シンボルブロックの前にはサイクリックプレフィックスが挿入されている。

ＣＰ挿入器２０４によって挿入される各サイクリックプレフィックスの長さＮ_ｃは、チャネルオーダー時間Ｌに基づいて決定することができる。例えば、ＣＰ挿入器２０４によって挿入される各サイクリックプレフィックスの長さＮ_ｃは、次の式を満たすように決定される。

ここで、Ｌはチャネルオーダー時間（例えば、ナノ秒単位）、Ｔ_dはシンボルブロックｄ_ｎの１つのシンボルの時間長さ（例えば、ナノ秒単位）、

は天井関数を表す。

さらに、各シンボルブロックに対するＣＩＲが不変であると想定すると、第２のタイプの各シンボルブロック内にあるＲＳセグメントの内部ＣＰとデータセグメントの内部ＣＰは、同一の長さＰを有する。この長さＰもまた、チャネルオーダー時間Ｌに基づいて、次の式を満たすように決定される。

一例において、ＰはＮ_ｃと同じ数値に設定することができる。この設定により、チャネルにシステムが許容する最高水準の周波数選択性フェージングが存在するケースに対応できると同時に、Ｐの明示的なフィードバックも不要となる。

一例において、Ｎ_ｃおよびＰは、統計的・経験的な方法で、チャネルオーダー時間Ｌに基づいて決定される。例えば、チャネルオーダー時間Ｌは、統計的に決定することができる。システム設計を行う際には、まず、送信機の使用が想定される様々な環境においてチャネルオーダー時間Ｌを測定することにより、複数のチャネルオーダー時間Ｌ値を取得する。そして、これらの値の最大値（最悪のチャネル状態に対応）を使用して、上記の式（１）および式（２）からＮ_ｃおよびＰを求める。あるいは、まずチャネルオーダー時間Ｌを測定し、大部分の測定値（例えば９０％）よりも大きい１つの測定値を使用して、上記の式（１）および式（２）からＮ_ｃおよびＰを求めると、発生しうるほぼすべてのチャネル状態を考慮に入れることが可能になる。

こうして生成された送信信号は、Ｄ／Ａ変換器（図示せず）へ送られてＤ／Ａ変換に付され、さらに送信機の無線周波数（ＲＦ）セクション（図示せず）へ送られてＲＦ処理を受けたうえで、送信機のアンテナ（図示せず）から送信される。

上記のように、フレーム内の第１のタイプのシンボルブロックの個数と位置に対する第２のタイプのシンボルブロックの個数と位置は、ドップラースプレッドに基づいて適応的に設定される。また、第２のタイプのシンボルブロックにおいては、データシーケンスの長さＱ_２に対するＲＳシーケンスの長さＱ_１も、ドップラースプレッドに基づいて適応的に設定される。これにより、高速の時間変動フェージングチャネルへの適応性が改善され、ドップラースプレッドが大きい環境におけるチャネル変動追跡能力が高まり、オーバーヘッドも適度に低く抑えることができる。

図７は、本発明の第１の実施例による装置２００によって実行される送信信号生成方法を示すフローチャートである。この方法は、情報ビットがエンコーダ２０１によってチャネル符号化されるステップＳ１０１から始まる。続くステップＳ１０２において、エンコーダ２０１によって出力されたエンコード済みビットが変調器２０２によって変調され、複数の複素数データシンボルにマッピングされる。次に、ステップＳ１０３において、ＲＳ挿入器２０３が事前定義された時間領域のＲＳシンボルと変調器２０２から出力されたデータシンボルとを時間領域で多重化し、第１のタイプの１つ以上のシンボルブロックと第２のタイプの１つ以上のシンボルブロックとを形成する。最後に、ステップＳ１０４において、ＣＰ挿入器２０４が各シンボルブロックの前にサイクリックプレフィックスを挿入し、これにより送信信号が取得される。

図８は、本発明の第２の実施例による、ＳＣ−ＦＤＭＡシステムの送信機における送信信号生成装置３００を示すブロック図である。本実施例は、マルチユーザＳＣ−ＦＤＭＡシステムを対象としている。ＳＣ−ＦＤＭＡを通信システムのアップリンクスキームとして使用する場合、送信機（したがって装置３００）は、モバイル端末（ユーザ機器）内に組み込むことができる。

図８に示すように、受信側に送信される情報ビットは、エンコーダ３０１に入力され、そこでチャネル符号化に付される。エンコーダ３０１によって実行されるチャネル符号化により、周波数選択性フェージングチャネルおよび白色雑音に対する符号化ダイバシティが達成される。エンコーダ３０１によって出力されたエンコード済みビットは、変調器３０２によってベースバンド信号に変調され、複数のデータシンボルにマッピングされる。これらのデータシンボルは、複素数値のコンステレーションシンボルである。次に、変調器３０２から出力されたデータシンボルは、基準信号（ＲＳ）挿入器３０３において、事前決定された時間領域のＲＳシンボル（例えば、複素数値シンボル、バイナリシンボルなど）を用いて時間領域で多重化されて、複数のシンボルブロックを形成する。

第１の実施例のＳＣ−ＦＤＥシステムと同様に、ＲＳ挿入器３０３から出力されるシンボルブロックも、２つのタイプのシンボルブロックを含む。第１のタイプの各シンボルブロック、すなわちデータのみブロックは、データシンボルのみを含む。第２のタイプの各シンボルブロック、すなわちＲＳ＆データ多重化ブロックは、データシンボルと基準信号シンボルの両方を含む。本実施例においても、第２のタイプの各シンボルブロックのＲＳとデータとの多重化は、ＳＣ−ＦＤＭＡ波形のＳＣ特性を維持するために、時間領域において実行される。

一例においては、第１のタイプと第２のタイプのシンボルブロックの各々はｄ_ｎと表され、Ｍ個のシンボルを含む。ここで、ｎはサブフレーム内のシンボルブロックのインデックスを示し、Ｍ＞１である。

第１のタイプの各シンボルブロックはさらに、ｄ_ｎ＝［ｄ_ｎ ^０，Λ，ｄ_ｎ ^Ｍ−１］^Ｔと表現することもできる。ここで、各要素ｄ_ｎ ^ｉ（０≦ｉ≦Ｍ−１）は、データシンボル（エンコード済みビットからマッピングされた複素数コンステレーションシンボル）である。

第２の実施例による第２のタイプの各シンボルブロックの構造は、図５Ａ〜５Ｃに示す第１の実施例による第２のタイプの各シンボルブロックの構造と類似しているため、詳細な説明は適宜省略する。

例えば、図５Ａに示す例と同様に、第２のタイプの各シンボルブロックｄ_ｎは、ＲＳセグメントとデータセグメントという２つのセグメントを含む。ＲＳセグメントは、長さＰ（Ｐ個のシンボルを含む）のＲＳ用のサイクリックプレフィックスと、長さＱ_１（Ｑ_１個のシンボルを含む）のＲＳシーケンスａ_ｎとを含むことができる。また、データセグメントは、長さＰ（Ｐ個のシンボルを含む）のデータ用のサイクリックプレフィックスと、長さＱ_２（Ｑ_２個のシンボルを含む）のデータシーケンスｂ_ｎとを含むことができる。

よって、第２のタイプの各シンボルブロックｄ_ｎは、さらに次のように表現することができる。

ここで、２Ｐ＋Ｑ_１＋Ｑ_２＝Ｍである。

第２の実施例でも、ＲＳセグメントとデータセグメントの間の干渉（ＩＳＩ）を除去するために、第２のタイプの各シンボルブロックｄ_ｎ内のＲＳセグメントおよびデータセグメントへのＣＰの挿入が行われ、これによりＲＳセグメントとデータセグメントにおいて環状チャネルインパルス応答（ＣＩＲ）を互いに独立して発生させることが可能になる。

ＲＳセグメントの内部ＣＰおよびデータセグメントの内部ＣＰの長さは、図５Ａに示し、かつ上記で説明したように同一の長さＰとしても、あるいは異なる長さとしてもよい。また、例えば図５Ｃに示すように、データセグメントにサイクリックプレフィックスが含まれていなくてもよい。シンボルブロック内のＲＳセグメントおよびデータセグメントの内部ＣＰの長さは、サイクリックプレフィックス挿入器３０９内において各シンボルブロックの前に挿入されるサイクリックプレフィックスの長さとの関連において、下記で詳述する。

さらに、第２の実施例においては、サブフレーム内の第１のタイプのシンボルブロックの個数と位置に対する第２のタイプのシンボルブロックの個数と位置、並びに第２のタイプのシンボルブロック内のデータシーケンスの長さに対するＲＳシーケンスの長さは、システムのドップラースプレッドに基づいて適応的に決定することもできる。

図８を再度参照すると、シリアルパラレル（Ｓ／Ｐ）変換器３０４において各シンボルブロックｄ_ｎ（すべてのｎが対象）に対してＳ／Ｐ変換が実行され、次にＤＦＴユニット３０５においてＭポイント離散フーリエ変換（ＤＦＴ）が実行され、Ｍ個の要素を含む周波数領域シーケンスｃ_ｎ＝［ｃ_ｎ ^０，Λ，ｃ_ｎ ^Ｍ−１］^Ｔ（すべてのｎが対象）が生成される。

次に、各ｃ_ｎのＭ個の要素は、サブキャリアマッピングユニット３０５により、基地局によってスケジューリングされた連続的または非連続的な帯域幅のＭ個のサブキャリアにマッピングされ、対応するＮ個の要素を含む周波数領域シーケンスＣ_ｎが取得される。ここで、Ｎ＞１である。

当業者は、長さＭの周波数領域シーケンスを複数のサブキャリアにマッピングし、対応する長さＮのシーケンスを取得するための様々な方法を想定できるであろう。例えば、サブキャリアが連続的な帯域幅にある場合、以下のように、ｃ_ｎのＭ個の要素の前または後（もしくはその両方）にゼロをパディングすることにより、Ｃ_ｎを取得することができる。
Ｃ_ｎ＝［０，Λ，０，ｃ_ｎ ^０，Λ，ｃ_ｎ ^Ｍ−１，０，Λ，０］^Ｔ

次に、各シーケンスＣ_ｎに対しＩＦＦＴユニット３０７においてＮポイント逆高速フーリエ変換（ＩＦＦＴ）が実行されて、Ｎ個の要素を含む時間領域シンボルブロックＤ_ｎ＝［Ｄ_ｎ ^０，Λ，Ｄ_ｎ ^Ｎ−１］^Ｔが生成され、このＤ_ｎ対しＰ／Ｓ変換器３０８においてパラレル／シリアル（Ｐ／Ｓ）変換が実行される。

次に、サイクリックプレフィックス（ＣＰ）挿入器３０９が各シンボルブロックＤ_ｎの前にサイクリックプレフィックスを挿入する。これらのサイクリックプレフィックスの挿入により、チャネル環状干渉およびブロック間干渉を除去することができる。

図９は、図８の装置３００によって生成されるサブフレーム内の送信信号の概略図である。図１０は送信信号をさらに詳細に示した図で、各正方形はリソース要素（ＲＥ）を表わす。図１０では、サイクリックプレフィックスが省略されていることに留意されたい。例えば、図９のサブフレームにおいて、Ｄ_１〜Ｄ_３、Ｄ_５、Ｄ_６、Ｄ_８〜Ｄ_１０、Ｄ_１２およびＤ_１３は第１のタイプのシンボルブロックに対応し、Ｄ_０、Ｄ_４、Ｄ_７およびＤ_１１は第２のタイプのシンボルブロックに対応する。

ＣＰ挿入器３０９によって挿入される各サイクリックプレフィックスの長さＮ_ｃは、チャネルオーダー時間Ｌに基づいて決定することができる。例えば、ＣＰ挿入器３０９において挿入される各サイクリックプレフィックスの長さＮ_ｃは、次の式を満たすように決定される。

ここで、Ｌはチャネルオーダー時間（例えば、ナノ秒単位）、Ｔ_ＤはＩＦＦＴユニット３０７によって生成されるシンボルブロックＤ_ｎのＮ個の要素各々の時間長さ（例えば、ナノ秒単位）、

は天井関数を表す。

さらに、各シンボルブロックに対するＣＩＲが不変であると想定すると、ＲＳ挿入器３０３から出力される第２のタイプの各シンボルブロックｄ_ｎ内のＲＳセグメントの内部ＣＰおよびデータセグメントの内部ＣＰは、同じ長さＰを有するが、この長さはチャネルオーダー時間Ｌに基づいて、次の式を満たすように決定される。

ここで、Ｔ_ｄはシンボルブロックｄ_ｎ内の１つのシンボルの時間長さ（例えば、ナノ秒単位）である。例えば、

と等しくなるようにＰを選択すると、チャネルにシステムが許容する最高水準の周波数選択性フェージングが存在するケースに対応できると同時に、Ｐの明示的なフィードバックも不要となる。

第１の実施例と同様に、Ｎ_ｃおよびＰは、統計的・経験的な方法で、チャネルオーダー時間Ｌに基づいて決定される。さらに、チャネルオーダー時間Ｌは、第１の実施例と同じ方法で統計的に決定してもよい。

こうして生成された送信信号は、Ｄ／Ａ変換器（図示せず）へ送られてＤ／Ａ変換に付され、さらに送信機の無線周波数（ＲＦ）セクション（図示せず）へ送られてＲＦ処理を受けたうえで、送信機のアンテナ（図示せず）から送信される。

上記のように、第２の実施例では、第１の実施例と同様に、高速の時間変動フェージングチャネルへの適応性が改善され、ドップラースプレッドが大きい環境におけるチャネル変動追跡能力が高まり、オーバーヘッドも適度に低く抑えることができる。

図１１は、本発明の第２の実施例による装置３００によって実行される送信信号生成方法を示すフローチャートである。この方法は、情報ビットがエンコーダ３０１によってチャネル符号化されるステップＳ２０１から始まる。ステップＳ２０２において、エンコーダ３０１によって出力されたエンコード済みビットは、変調器３０２によって変調され、複数のデータシンボルにマッピングされる。次に、ステップＳ２０３において、ＲＳ挿入器３０３が事前定義された時間領域のＲＳシンボルと変調器３０２から出力されたデータシンボルとを時間領域で多重化し、第１のタイプの１つ以上のシンボルブロックと第２のタイプの１つ以上のシンボルブロックとを形成する。各ブロックは長さＭを有する。次に、各シンボルブロックに対し、ステップＳ２０４においてＳ／Ｐ変換が行われ、ステップＳ２０５においてＭポイントＤＦＴが行われて、対応する周波数領域シーケンスｃ_ｎが生成される。さらに、ステップＳ２０６において、ステップＳ２０５で生成された各周波数領域シーケンスの要素が、サブキャリアマッピングユニット３０６によりＭ個のサブキャリアにマッピングされ、対応する長さＮの周波数領域シーケンスＣ_ｎが生成される。次に、ステップＳ２０７において、ＩＦＦＴユニット３０７で各シーケンスＣ_ｎに対してＮポイントＩＦＦＴが実行され、対応する長さＮの時間領域シンボルブロックＤ_ｎが生成される。次に、ステップＳ２０８において、各シンボルブロックＤ_ｎに対し、Ｐ／Ｓ変換が実行される。最後に、ステップＳ２０９において、ＣＰ挿入器３０９が各シンボルブロックＤ_ｎの前にサイクリックプレフィックスを挿入する。こうして送信信号が取得される。

上記では本発明の特定の実施例をいくつか取り上げて説明したが、本発明には様々な修正、組み合わせ、改変をなすことが可能であり、これらの修正、組み合わせ、改変は付記された請求項の範囲内にある限りにおいて本発明に含まれることは、当業者に理解されるであろう。

さらに、上記実施形態の一部又は全部は、以下の付記のようにも記載されうるが、これに限定されない。

（付記１）
シングルキャリア通信システムにおける送信信号生成装置において、
基準信号シンボルを用いてデータシンボルを時間領域で多重化することにより、複数のシンボルブロックを送信信号として形成する基準信号挿入器を備え、
前記複数のシンボルブロックは、第１のタイプのシンボルブロックと第２のタイプのシンボルブロックとを含み、前記第１のタイプの各シンボルブロックはデータシンボルのみを含み、前記第２のタイプの各シンボルブロックはデータシンボルと基準信号シンボルの両方を含む
ことを特徴とする送信信号生成装置。

（付記２）
前記複数のシンボルブロックの各々にサイクリックプレフィックスを挿入するサイクリックプレフィックス挿入器をさらに備えることを特徴とする付記１に記載の送信信号生成装置。

（付記３）
複数のシンボルブロックの各々について離散フーリエ変換を実行し、複数の第1の周波数領域シーケンスの各々１つを生成する離散フーリエ変換ユニットと、
前記第１の周波数領域シーケンスのそれぞれの要素を一連のサブキャリアにマッピングし、複数の第２の周波数領域シーケンスの各々１つを生成するサブキャリアマッピングユニットと、
前記第２の周波数領域シーケンスのそれぞれについて逆高速フーリエ変換を実行し、複数の前記第２のタイプのシンボルブロックのそれぞれ１つを生成する逆高速フーリエ変換ユニットと、
複数の前記第２のタイプのシンボルブロックのそれぞれにサイクリックプレフィックスを挿入するサイクリックプレフィックス挿入器と
をさらに備えることを特徴とする付記１に記載の送信信号生成装置。

（付記４）
前記第１のタイプのシンボルブロックの個数に対する前記第２のタイプのシンボルブロックの個数は、ドップラースプレッドに基づいて決定されることを特徴とする付記１に記載の送信信号生成装置。

（付記５）
前記第２のタイプの各シンボルブロックにおけるデータシンボルの個数に対する基準信号シンボルの個数は、ドップラースプレッドに基づいて決定されることを特徴とする付記１に記載の送信信号生成装置。

（付記６）
前記第２のタイプの各シンボルブロックは、基準信号シンボル用の内部サイクリックプレフィックスを含むことを特徴とする付記１に記載の送信信号生成装置。

（付記７）
前記内部サイクリックプレフィックスの長さは、チャネルオーダー時間に基づいて決定されることを特徴とする付記６に記載の送信信号生成装置。

（付記８）
前記内部サイクリックプレフィックスの長さは、

ここで、Ｐは内部サイクリックプレフィックスの長さ、Ｌはチャネルオーダー時間（例えば、ナノ秒単位）、Ｔ_dはシンボルブロックｄ_ｎの１つのシンボルの時間長さ（例えば、ナノ秒単位）、

は天井関数を表す
を満たすことを特徴とする付記７に記載の送信信号生成装置。

（付記９）
前記チャネルオーダー時間は、統計的に決定されることを特徴とする付記９に記載の送信信号生成装置。

（付記１０）
シングルキャリア通信システムにおける送信信号生成方法において、
基準信号シンボルを用いてデータシンボルを時間領域で多重化することにより、複数のシンボルブロックを送信信号として形成するステップを備え、
前記複数のシンボルブロックは、第１のタイプのシンボルブロックと第２のタイプのシンボルブロックとを含み、前記第１のタイプの各シンボルブロックはデータシンボルのみを含み、前記第２のタイプのシンボルブロックはデータシンボルと基準信号シンボルの両方を含むことを特徴とする送信信号生成方法。

（付記１１）
前記複数のシンボルブロックの各々にサイクリックプレフィックスを挿入するステップをさらに備えることを特徴とする付記１０に記載の送信信号生成方法。

（付記１２）
複数のシンボルブロックの各々について離散フーリエ変換を実行し、複数の第1の周波数領域シーケンスの各々１つを生成するステップと、
前記第１の周波数領域シーケンスのそれぞれの要素を一連のサブキャリアにマッピングし、複数の第２の周波数領域シーケンスの各々１つを生成するステップと、
前記第２の周波数領域シーケンスのそれぞれについて逆高速フーリエ変換を実行し、複数の前記第２のタイプのシンボルブロックのそれぞれ１つを生成するステップと、
複数の前記第２のタイプのシンボルブロックのそれぞれにサイクリックプレフィックスを挿入するステップと
をさらに備えることを特徴とする付記１０に記載の送信信号生成方法。

（付記１３）
前記第１のタイプのシンボルブロックの個数に対する前記第２のタイプのシンボルブロックの個数は、ドップラースプレッドに基づいて決定されることを特徴とする付記１０に記載の送信信号生成方法。

（付記１４）
前記第２のタイプの各シンボルブロックにおけるデータシンボルの個数に対する基準信号シンボルの個数は、ドップラースプレッドに基づいて決定されることを特徴とする付記１０に記載の送信信号生成方法。

（付記１５）
前記第２のタイプの各シンボルブロックは、基準信号シンボル用のサイクリックプレフィックスを含むことを特徴とする付記１０に記載の送信信号生成方法。

（付記１６）
前記内部サイクリックプレフィックスの長さは、チャネルオーダー時間に基づいて決定されることを特徴とする付記１５に記載の送信信号生成方法。

（付記１７）
前記内部サイクリックプレフィックスの長さは、

ここで、Ｐは内部サイクリックプレフィックスの長さ、Ｌはチャネルオーダー時間（例えば、ナノ秒単位）、Ｔ_dはシンボルブロックｄ_ｎの１つのシンボルの時間長さ（例えば、ナノ秒単位）、

は天井関数を表す
を満たすことを特徴とする付記１６に記載の送信信号生成方法。

（付記１８）
前記チャネルオーダー時間は、統計的に決定されることを特徴とする付記１６に記載の送信信号生成方法。

１０１：エンコーダ
１０２：変調器
１０３：Ｓ／Ｐ変換器
１０４：ＭポイントＤＦＴ
１０５：ＲＳ挿入器
１０６：サブキャリアマッピング
１０７：ＮポイントＩＦＦＴ
１０８：Ｐ／Ｓ変換器
１０９：ＣＰ挿入器
２０１：エンコーダ
２０２：変調器
２０３：ＲＳ挿入器
２０４：ＣＰ挿入器
３０１：エンコーダ
３０２：変調器
３０３：ＲＳ挿入器
３０４：Ｓ／Ｐ変換器
３０５：ＭポイントＤＦＴ
３０６：サブキャリアマッピング
３０７：ＮポイントＩＦＦＴ
３０８：Ｐ／Ｓ変換器
３０９：ＣＰ挿入器

Claims (10)

1. シングルキャリア通信システムにおける送信信号生成装置において、
   基準信号シンボルを用いてデータシンボルを時間領域で多重化することにより、複数のシンボルブロックを送信信号として形成する基準信号挿入器を備え、
   前記複数のシンボルブロックは、第１のタイプのシンボルブロックと第２のタイプのシンボルブロックとを含み、前記第１のタイプの各シンボルブロックはデータシンボルのみを含み、前記第２のタイプの各シンボルブロックはデータシンボルと基準信号シンボルの両方を含む
   ことを特徴とする送信信号生成装置。
2. 前記複数のシンボルブロックの各々にサイクリックプレフィックスを挿入するサイクリックプレフィックス挿入器をさらに備えることを特徴とする請求項１に記載の送信信号生成装置。
3. 複数のシンボルブロックの各々について離散フーリエ変換を実行し、複数の第1の周波数領域シーケンスの各々１つを生成する離散フーリエ変換ユニットと、
   前記第１の周波数領域シーケンスのそれぞれの要素を一連のサブキャリアにマッピングし、複数の第２の周波数領域シーケンスの各々１つを生成するサブキャリアマッピングユニットと、
   前記第２の周波数領域シーケンスのそれぞれについて逆高速フーリエ変換を実行し、複数の前記第２のタイプのシンボルブロックのそれぞれ１つを生成する逆高速フーリエ変換ユニットと、
   複数の前記第２のタイプのシンボルブロックのそれぞれにサイクリックプレフィックスを挿入するサイクリックプレフィックス挿入器と
   をさらに備えることを特徴とする請求項１に記載の送信信号生成装置。
4. 前記第１のタイプのシンボルブロックの個数に対する前記第２のタイプのシンボルブロックの個数は、ドップラースプレッドに基づいて決定されることを特徴とする請求項１に記載の送信信号生成装置。
5. 前記第２のタイプの各シンボルブロックにおけるデータシンボルの個数に対する基準信号シンボルの個数は、ドップラースプレッドに基づいて決定されることを特徴とする請求項１に記載の送信信号生成装置。
6. 前記第２のタイプの各シンボルブロックは、基準信号シンボル用の内部サイクリックプレフィックスを含むことを特徴とする請求項１に記載の送信信号生成装置。
7. 前記内部サイクリックプレフィックスの長さは、チャネルオーダー時間に基づいて決定されることを特徴とする請求項６に記載の送信信号生成装置。
8. 前記内部サイクリックプレフィックスの長さは、
   

   

   ここで、Ｐは内部サイクリックプレフィックスの長さ、Ｌはチャネルオーダー時間（例えば、ナノ秒単位）、Ｔ_dはシンボルブロックｄ_ｎの１つのシンボルの時間長さ（例えば、ナノ秒単位）、
   

   

   は天井関数を表す
   を満たすことを特徴とする請求項７に記載の送信信号生成装置。
9. 前記チャネルオーダー時間は、統計的に決定されることを特徴とする請求項９に記載の送信信号生成装置。
10. シングルキャリア通信システムにおける送信信号生成方法において、
    基準信号シンボルを用いてデータシンボルを時間領域で多重化することにより、複数のシンボルブロックを送信信号として形成するステップを備え、
    前記複数のシンボルブロックは、第１のタイプのシンボルブロックと第２のタイプのシンボルブロックとを含み、前記第１のタイプの各シンボルブロックはデータシンボルのみを含み、前記第２のタイプのシンボルブロックはデータシンボルと基準信号シンボルの両方を含むことを特徴とする送信信号生成方法。

Images