JP2013516757A - 収率を向上させる方法および装置 - Google Patents

収率を向上させる方法および装置 Download PDF

Info

Publication number
JP2013516757A
JP2013516757A JP2012546518A JP2012546518A JP2013516757A JP 2013516757 A JP2013516757 A JP 2013516757A JP 2012546518 A JP2012546518 A JP 2012546518A JP 2012546518 A JP2012546518 A JP 2012546518A JP 2013516757 A JP2013516757 A JP 2013516757A
Authority
JP
Japan
Prior art keywords
voltage
value
control signal
speed
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012546518A
Other languages
English (en)
Other versions
JP5802984B2 (ja
Inventor
ロテム、エラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Israel MISL Ltd
Original Assignee
Marvell Israel MISL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Israel MISL Ltd filed Critical Marvell Israel MISL Ltd
Publication of JP2013516757A publication Critical patent/JP2013516757A/ja
Application granted granted Critical
Publication of JP5802984B2 publication Critical patent/JP5802984B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935Storing data, e.g. failure memory
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【解決手段】
本開示の側面は、収率を改善する集積回路(IC)を提供する。当該ICは、ICの特性に基づいて決定される特定の値を格納するメモリ部と、ICの特定の値に基づいて入力レギュレータを制御するコントローラとを備える。入力レギュレータは、調整済み入力を動作中のICに供給して、IC性能が性能要件を満足させるようにする。
【選択図】 図3A

Description

本明細書に記載する背景技術の説明は、本開示がどのような文脈で為されたかの概要を説明する目的で記載するものである。本願の発明者として名前を挙げているものの研究内容は、この背景技術のセクションに記載されている限りにおいて、出願時に先行技術と認められない部分と同様に、本開示に対する先行技術として明示的にも暗示的にも認めるものではない。
半導体デバイスの生産収率は、材料の汚染度合、外囲環境および処理によって発生する粒子、処理のバラツキ等、さまざまな要因の影響を受けて変化する。一例を挙げると、処理のバラツキによって、集積回路(IC)チップの動作時の性能が変化する。例えば、ウェハの端縁に位置するICチップは、処理が均一でないために、同じウェハの中央に位置するICチップよりも低速になるとしてよい。端縁のICチップは、速度が低速過ぎる場合、欠陥チップと見なされ、破棄されてしまう。同様に、速度が高速過ぎるICチップも、欠陥チップと見なされて破棄される場合がある。
[関連出願]
本願は、米国仮特許出願第61/291,517号(発明の名称:「半導体デバイスの生産収率を改善するべくOTPを利用する方法」、出願日:2009年12月31日)、および、第61/312,863号(発明の名称:「半導体デバイスの生産収率を改善するべくOTPを利用する方法」、出願日:2010年3月11日)に基づく恩恵を主張する。両仮出願の内容は全て、参照により本願に組み込まれる。
本開示の側面は、集積回路(IC)を提供する。当該集積回路は、ICの特性に基づいて決定される特定の値を格納するメモリ部と、ICの特定の値に基づいて入力レギュレータを制御するコントローラとを備える。入力レギュレータは、調整済み入力をICに供給する。
ある実施形態によると、コントローラは、格納されている特定の値に基づいて電圧制御信号を生成して、電圧制御信号を電圧レギュレータに供給する。電圧レギュレータは、電圧制御信号に基づいてICへの供給電圧を調整する。
さらに、一例を挙げると、メモリ部は、速度特性に基づいて決まる第1の値、および、ICの消費電力特性に基づいて決まる第2の値を格納する。例えば、メモリ部は、速度特性に基づいて決まる下限電圧値、および、消費電力特性に基づいて決まる上限電圧値を格納する。ある実施形態によると、コントローラは、動作中のIC上の電圧をモニタリングするモニタリング回路を有しており、コントローラは、下限電圧値、上限電圧値、および、モニタリングされている電圧に基づいて制御信号を生成する。
別の例を挙げると、メモリ部は、ICの速度特性および消費電力特性に基づいて決まる目標電圧値を格納する。ある実施形態によると、コントローラは、動作中のIC上の電圧をモニタリングするモニタリング回路を有しており、コントローラは、目標電圧値およびモニタリングされている電圧に基づいて制御信号を生成する。
本開示の一の側面によると、コントローラは、動作中のICの速度性能をモニタリングする速度モニタリング部を有しており、コントローラは、格納されている特定の値およびモニタリングされている速度性能に基づいて入力レギュレータを制御する。
本開示の側面は、集積回路(IC)を動作させる方法を提供する。当該方法は、収率を改善するために利用することができる。当該方法は、ICの特性に基づいて特定の値を決定する段階と、IC上のメモリ部に特定の値を格納する段階とを備える。特定の値は、ICの動作を制御するべく利用される。
一例を挙げると、当該方法は、格納されている特定の値に基づいて制御信号を生成する段階と、制御信号を入力レギュレータに供給して、入力レギュレータに、ICの特性に基づいて、ICへの入力を調整させる段階とをさらに備える。
入力レギュレータに制御信号を供給するべく、当該方法は、制御信号を電圧レギュレータに供給して、電圧レギュレータに、ICの特性に基づいて、ICへの供給電圧を調整させる段階を備える。
ICの特性に基づいて値を決定するべく、ある実施形態によると、当該方法は、速度特性に基づいて第1の値を決定する段階と、消費電力特性に基づいて第2の値を決定する段階とを備える。例えば、当該方法は、速度特性に基づいて下限電圧値を決定する段階と、消費電力特性に基づいて上限電圧値を決定する段階とを備える。さらに、当該方法は、動作中のIC上の電圧をモニタリングする段階と、モニタリングされている電圧、下限電圧値および上限電圧値に基づいて制御信号を生成する段階とを備える。
別の実施形態によると、当該方法は、ICの速度特性および消費電力特性に基づいて目標電圧値を決定する段階と、動作中のIC上の電圧をモニタリングする段階と、モニタリングされている電圧および目標電圧値に基づいて制御信号を生成する段階とを備える。さらに、当該方法は、ICの速度性能をモニタリングする段階と、格納されている特定の値およびモニタリングされている速度性能に基づいて制御信号を生成する段階とを備える。
本開示の側面は、電子システムを提供する。当該電子システムは、制御信号に基づいて入力を供給する入力レギュレータと、動作中に入力を受け取る集積回路(IC)とを備える。当該ICは、ICの特性に基づいて決定される特定の値を格納するメモリ部と、特定の値に基づいて制御信号を生成するコントローラとを有する。
一例として挙げる本開示のさまざまな実施形態を以下の図面を参照しつつ詳細に説明する。同様の参照番号は、同様の構成要素を意味する。図面は以下の通りである。
本開示の実施形態に係る電子システム100の一例を示すブロック図である。
本開示の実施形態に係る電子システム200の一例を示すブロック図である。
本開示の実施形態に係る電子システム300Aを示すブロック図である。
本開示の実施形態に係る電子システム300Bを示すブロック図である。
本開示の実施形態に係る電子システム400Aを示すブロック図である。
本開示の実施形態に係る電子システム400Bを示すブロック図である。
本開示の実施形態に係るICチップを試験する処理500の一例の概要を示すフローチャートである。
本開示の実施形態に係る収率を改善する処理600の一例の概要を示すフローチャートである。
本開示の実施形態に係る収率を改善する処理700の一例の概要を示すフローチャートである。
本開示の実施形態に係る収率を改善する処理800の一例の概要を示すフローチャートである。
図1は、本開示の実施形態に係る電子システム100の一例を示すブロック図である。電子システム100では、集積回路(IC)チップ110が入力レギュレータ101に結合されている。ICチップ110は、速度特性、消費電力特性、電圧特性等のICチップ110に特有の特性に基づいて決まった値を格納するメモリ部120を有する。さらに、ICチップ110は、格納されている値に基づいて制御信号を生成して当該制御信号を入力レギュレータ101に提供するコントローラ130を有する。入力レギュレータ101は、制御信号に基づいてICチップ110への入力を調整する。入力は、供給電圧、電流、電力等の電気入力であってよく、温度等の環境からの入力であってもよい。電子システム100は、ICチップ110に供給される入力がICチップ110の特性の関数になるように適宜構成される。ある実施形態によると、ICチップ110の特性に応じて入力を適宜調整し、入力を調整する場合のICチップ110の性能が性能要件を満たすようにする。このため、ICチップ110は欠陥の無いチップと見なされる。
ICチップ110は、任意の適切な機能回路を有しており、例えば、中央演算処理装置(CPU)111、論理回路112、スタティックランダムアクセスメモリ(SRAM)113等を含む。論理回路112はデジタル論理回路、アナログ論理回路または混合論理回路であってよいことに留意されたい。
ICチップは一般的に、欠陥が無いと見なすためには、さまざまな要件を満たさなければならない。ある実施形態によると、ICチップは、正常に機能するための機能要件を満たす必要がある。また、ICチップは、速度性能要件、消費電力性能要件、速度性能要件および消費電力性能要件の組み合わせ等の性能要件を満たす必要がある。一例を挙げると、ICチップは、必要クロック周波数を持ち、電池を電力供給源とするシステムで利用される。ICチップは、必要クロック周波数を用いる正常動作が可能となる速度性能要件を満たす必要がある。また、ICチップは、電池寿命を比較的長寿命化するべく、消費電力性能要件を満たす必要がある。
別の例を挙げると、ICチップは、必要クロック周波数を利用する電池を電源としないシステムで用いられる。電池を電源としないシステムは、ヒートシンクに限界がある。例えば、当該システムは、冷却能力が比較的低い比較的小型のファンで冷却される。このため、ICチップは、必要クロック周波数を利用する正常動作を可能とする速度性能要件を満たす必要がある。さらに、ICチップは、ICチップ自体またはシステムがICチップによって過熱しないようにするべく、消費電力性能要件を満たす必要がある。
ICチップの性能は、電気的な入力、環境からの入力等の入力に応じて変化する。一例を挙げると、ICチップは、利用する供給電圧が比較的低い場合、速度が比較的低速で、消費電力が比較的低く、利用する供給電圧が比較的高い場合、速度が比較的高速で、消費電力が比較的高い。別の例を挙げると、ICチップは、温度が比較的低い場合には速度が比較的高速で、待機消費電力が比較的低く、温度が比較的高い場合には速度が比較的低速で、待機消費電力が比較的高い。
本開示のある実施形態によると、メモリ部120に格納されている値は、ICチップ110固有の特性に基づいて決定される。一例を挙げると、メモリ部120に格納されている値は、ICチップ110の速度特性、例えば、高速チップ、低速チップ等を示す。また、電子システム100の動作中に、格納されている値は、特性の関数として入力レギュレータ101による入力を制御して、ICチップ110の性能が性能要件を満足させるようにするべく適宜利用される。
一例を挙げると、ICチップ110は、一般的な入力範囲では欠陥チップと見なされる。これは、ICチップ110は一般的な入力範囲内の全ての入力値について性能要件を常に満たすものではないためである。本開示の実施形態によると、ICチップ110への供給電圧等の入力をICチップ110固有の特性の関数として制御することによって、ICチップ110の性能は、ICチップ110が性能要件を満たすように微調整が可能である。ICチップは通常、一般的な入力範囲で満足のいく動作が可能となるように設計されている。入力範囲の一部で性能要件を満たすICチップについては、破棄されるのが普通である。本開示の一の側面によると、これらのICチップは、「十分良好」であると見なすことが可能であるので、特定のICチップ110が性能要件を満たす入力範囲の一部のみをこの特定のICチップ110に供給するように入力を調整するだけで、これらのICチップを救済することができる。
一例を挙げると、ICチップは、[0.9V,1.1V]の範囲内の通常供給電圧に応じて試験される。ICチップ110は、[0.9V,1.1V]の全範囲内の全ての通常供給電圧において、速度性能要件等の性能要件を常に満足させるものではない。一例を挙げると、ICチップ110は、供給電圧が[0.95V,1.1V]の範囲内である場合に速度性能要件を満足させ、供給電圧が[0.9V,0.95V]の範囲内である場合に速度性能要件を満足させるものではない。このように、ICチップ110は、通常供給電圧において欠陥チップと見なされ、収率損失にカウントされる。
本開示の実施形態によると、メモリ部120は、ICチップ110固有の特性、例えば、固有速度特性に基づいて決定される値を格納する。例えば、格納されている値は、供給電圧が[0.95V,1.1V]の範囲内にある場合にのみ、特定の性能要件を満たす低速チップを示す。そして、ICチップ110が電子システム100に用いられている場合、格納されている値は、供給電圧が[0.95V,1.1V]の範囲内に限定されるように制御して、ICチップ110が常に性能要件を満足させるようにするために適宜用いられる。このように、ICチップ110は、欠陥チップの代わりに良好チップと見なすことができ、生産収率が改善する。
図2は、本開示の実施形態に係る電子システム200の一例を示すブロック図である。電子システム200は、電圧レギュレータ201Aに結合されている集積回路(IC)チップ210を備える。ICチップ210は、ICドメインA211A、および、ICドメインA211A固有の特性に基づいて決まる値を格納するメモリ部220Aを有する。さらに、ICチップ210は、格納されている値に基づいて制御信号を生成するコントローラ230Aを有しており、制御信号を電圧レギュレータ201Aに供給して、ICチップ210へ入力される電圧の調整を制御する。電圧レギュレータ201Aは、制御信号に基づいて供給電圧VDD−Aを生成し、ICドメインA211Aに供給電圧VDD−Aを供給する。電子システム200は、供給電圧VDD−AがICドメインA211A固有の特性の関数となるように、適宜構成されている。
ある実施形態によると、ICドメインA211Aは、良好回路と見なされるためには、正常に機能し、速度性能要件および/または消費電力性能要件等の性能要件を満たす必要がある。速度および消費電力は、供給電圧VDD−Aに応じて変動する。一例を挙げると、供給電圧VDD−Aが比較的低い場合、ICドメインA211Aは、速度性能が比較的低速で、消費電力性能が比較的低く、供給電圧VDD−Aが比較的高い場合、ICドメインA211Aは、速度性能が比較的高速で、消費電力性能が比較的高い。
一例を挙げると、通常供給電圧は、[0.9V,1.1V]の範囲内である。ICドメインA211Aが通常供給電圧において速度性能要件および消費電力性能要件を常に満足させるわけではない場合、ICドメインA211Aは欠陥ICドメインと見なされ、ICチップ210は欠陥チップと見なされる。例えば、ICドメインA211Aが速度性能要件を満たすのは、供給電圧が[0.95V,1.1V]の範囲内の場合であり、供給電圧が[0.9V,0.95V]の範囲内である場合には速度性能要件を満たさない。そして、この例では、ICチップ210は通常供給電圧では欠陥ICと見なされ、収率損失にカウントされる。これは、当該例では、供給電圧が[0.9V,0.95V]の範囲内の場合に、ICドメインA211Aが特定の速度性能要件を満たすことができなかったためである。さらに、別の例によると、ICドメインA211Aは、供給電圧が[0.9V,1.05V]の範囲内である場合に消費電力性能要件を満足させるが、供給電圧が[1.05V,1.1V]の範囲内である場合に消費電力性能要件を満足させない。そして、当該例では、ICチップ210は、通常供給電圧では欠陥ICとみなされ、収率損失にカウントされる。これは、当該例では、ICドメインA211Aが、供給電圧が[1.05V,1.1V]の範囲内である場合に、特定消費電力性能要件を満たしていないためである。
本開示の実施形態によると、メモリ部220Aは、速度特性に基づいて決まる第1の値、および、消費電力特性に基づいて決まる第2の値を格納する。一例を挙げると、第1の値は、ICドメインA211Aが、供給電圧が[0.95V,1.1V]の範囲内である場合に速度特性要件を満足させる低速ICドメインである旨を示しており、第2の値は、ICドメインA211Aがこの供給電圧範囲の全範囲にわたって消費電力性能要件を満足させる旨を示している。そして、動作時には、コントローラ230Aが第1の値および第2の値に基づいて制御信号を生成する。制御信号は、電圧レギュレータ201Aに供給される。電圧レギュレータ201Aは、制御信号に基づいて供給電圧VDD−Aを供給し、供給電圧VDD−Aが[0.95V,1.1V]の範囲内になるようにする。このため、ICドメインA211Aは、速度性能要件および消費電力性能要件を満足させることとなる。この結果、ICドメインA211Aは、欠陥ICドメインに代えて、良好ICドメインと見なされる。
別の例を挙げると、例えば、第1の値は、ICドメインA211Aは、電圧範囲の全範囲にわたって速度性能要件を満足させることを示し、第2の値は、ICドメインA211Aが漏れの多いICドメインで、供給電圧が[0.9V,1.05V]の範囲内である場合に、消費電力性能要件を満足させることを示す。そして、動作時には、コントローラ230Aは、第1の値および第2の値に基づいて制御信号を生成する。制御信号は、電圧レギュレータ201Aに供給される。電圧レギュレータ201Aは、制御信号に基づいて供給電圧VDD−Aを供給して、供給電圧VDD−Aが[0.9V,1.05V]の範囲内になるようにする。このため、ICドメインA211Aは、動作時には速度性能要件を満足させ、消費電力性能要件を満足させる。この結果、ICドメインA211Aは、欠陥ICドメインではなく良好ICドメインと見なされる。
ある実施形態によると、電圧レギュレータ201Aは、デジタル電圧レギュレータである。コントローラ230Aは、格納されている値に基づいてデジタル制御信号を生成して、デジタル制御信号を電圧レギュレータ201Aに供給する。
別の実施形態によると、電圧レギュレータ201Aは、アナログ電圧レギュレータである。コントローラ230Aは、格納されている値に基づいてアナログ制御信号を生成し、アナログ制御信号を電圧レギュレータ201Aに供給する。電圧レギュレータを制御するアナログ制御信号を生成する適切なコントローラは、譲受人の同時継続出願第12/730,829号(出願日:2010年3月24日)に開示されている。当該出願の内容は全て、参照により本願に組み込まれる。
尚、ある実施形態によると、ICチップ210は、それぞれが対応する電圧レギュレータに結合されている複数の集積回路ドメインを有していることに留意されたい。図2の例では、ICチップ210はさらに、電圧レギュレータ201Bに結合されているICドメインB211Bを含む。電圧レギュレータ201Bは、ICドメインB211Bへの供給電圧VDD−Bを制御する。ある実施形態によると、ICチップ210は、ICドメインA211A内の回路に供給電圧を供給するための第1の電力グリッド(不図示)、および、ICドメインB211B内の回路に供給電圧を供給するための第2の電力グリッド(不図示)を含む。
さらに、ICチップ210は、ICドメインB211B固有の特性に基づいて決まる値を格納するメモリ部220Bを有する。また、ICチップ210は、電子部220B内に格納されている値に基づいて制御信号を生成し、制御信号を電圧レギュレータ201Bに供給するコントローラ230Bを有する。制御信号に基づいて、電圧レギュレータ201Bは、ICドメインB211Bへの供給電圧VDD−Bを制御する。
尚、一例では、メモリ部220A、コントローラ230A、および、電圧レギュレータ201Aを含む第1の群、および、メモリ部220B、コントローラ230Bおよび電圧レギュレータ201Bを含む第2の群は、互いに独立して動作することに留意されたい。
図3Aは、本開示の実施形態に係る電子システム300Aを示すブロック図である。電子システム300Aは、電圧レギュレータ301Aに結合されている集積回路(IC)チップ310Aを備える。ICチップ310Aは、一般的な特性およびICチップ310A固有の特性に基づいて決まる値を格納しているメモリ部320Aを有する。さらに、ICチップ310Aは、格納されている値に基づいて電圧制御信号を生成する電圧コントローラ330Aを有し、電圧制御信号を電圧レギュレータ301Aに供給する。電圧レギュレータ301Aは、電圧制御信号に基づいて供給電圧VDDを調整し、供給電圧VDDをICチップ310Aに供給する。電子システム300は、供給電圧VDDが、ICチップ310A固有の特性に基づいて決まりメモリ部320Aに格納されている値に応じて、ICチップ310A固有の特性の関数になるように、適宜構成されている。
図3Aの例では、電圧コントローラ330Aは、動作時のパラメータをモニタリングするモニタリング回路331Aを含む。一例を挙げると、モニタリング回路331Aは、動作中のICチップ310A上の電圧をモニタリングする。別の例を挙げると、モニタリング回路331Aは、動作中のICチップ310A上のオシレータの周波数をモニタリングする。モニタリングされたパラメータは、ICチップ310Aへの供給電圧VDDを動的に調整するために用いられる。ある実施形態によると、電圧コントローラ330Aおよび電圧レギュレータ301Aは、適宜結合されてフィードバックループを形成する。具体的には、モニタリングされるパラメータは、供給電圧の関数である。電圧コントローラ330Aは、モニタリングされるパラメータに基づいて電圧制御信号を生成する。この後、電圧制御信号は、供給電圧を調整するべく電圧レギュレータ301Aによって利用される。
図3Aの例によると、メモリ部320Aは、通常供給電圧の最高許容可能電圧値に対応する第1の値321A、通常供給電圧の最低許容可能電圧値に対応する第2の値322A、モニタリング回路331Aがモニタリングするパラメータの上限値である第3の値323A、および、モニタリング回路331Aがモニタリングするパラメータの下限値である第4の値324Aを格納する。
一例を挙げると、第1の値321Aおよび第2の値322Aは、一の製品の複数のICについて特定されているハードリミットである。このため、一例によると、第1の値321Aおよび第2の値322Aは、構成にハードコード化されている。第3の値323Aおよび第4の値324Aは、ICチップ310A固有の値であり、ICチップ310Aの特性に基づいて決まる。一例を挙げると、第3の値323Aおよび第4の値324Aは、ICチップ310Aの適切な試験に基づいて決まり、ワン・タイム・プログラマブル(OTP)メモリに試験後に格納される。尚、OTPメモリは、ヒューズリンク、フローティングゲート不揮発性メモリ等の任意の適切な方法によって実現されることに留意されたい。
さらに、電圧コントローラ330Aは、格納されている値およびモニタリングされているパラメータに基づいて、電圧制御信号を生成する。ある実施形態によると、モニタリング回路331Aは、ICチップ310A上の電圧をモニタリングする。第3の値323Aは、モニタリングされている電圧の上限電圧値であり、ICチップ310Aの消費電力特性に基づいて決まる。例えば、第3の値323Aが第1の値321Aよりも低い場合、ICチップ310Aは漏れが大きいチップである。このため、モニタリングされている電圧が第3の値323Aよりも大きい場合、ICチップ310A内の回路の消費電力は、消費電力性能要件を満足させていないことになる。第4の値324Aは、モニタリングされている電圧の下限電圧値であり、ICチップ310Aの速度特性に基づいて決まる。例えば、第4の値324Aが第2の値322Aよりも大きい場合、ICチップ310Aは低速チップである。このため、モニタリングされている電圧が第4の値324Aよりも低い場合、ICチップ310A内の回路の速度は、速度性能要件を満足させていないことになる。ある実施形態によると、電圧コントローラ330Aは、格納されている値321A−324Aに基づいて制御信号を適宜生成して、供給電圧が値321Aおよび値322Aによって定められる範囲内に入るように維持するとともに、モニタリングされている電圧が値323Aおよび値324Aによって定められる範囲内に入るように維持する。
別の実施形態によると、モニタリング回路331Aは、速度モニタリング回路の速度をモニタリングする。一例を挙げると、モニタリング回路331Aは、動作中のICチップ310A上の回路の速度を示すデジタル値を生成するオシレータを含む。第3の値323Aは、このデジタル値の上限値であり、ICチップ310Aの消費電力特性に基づいて決まる。例えば、モニタリングされている速度は第3の値323Aよりも高速である場合、ICチップ310A内の回路の消費電力は、消費電力性能要件を満足させていないことになる。第4の値324Aは、このデジタル値の下限値であり、ICチップ310Aの速度特性に基づいて決まる。例えば、モニタリングされている速度が第4の値324Aよりも低速である場合、ICチップ310A内の回路の速度は速度性能要件を満足させていないことになる。ある実施形態によると、電圧コントローラ330Aは、格納されている値321A−324Aに基づいて制御信号を適宜生成し、モニタリング回路331Aからのデジタル値が値323Aおよび値324Aで定められる範囲内に留まるようにするとともに、値321Aおよび値322Aで定められる範囲内に供給電圧が留まるようにする。
図3Bは、本開示の実施形態に係る電子システム300Bを示すブロック図である。電子システム300Bは、電子システム300Aで用いられた構成要素と同一または同様の構成要素を利用する。これらの構成要素の説明は、上述してあり、分かりやすいようにここでは省略する。しかし、この実施形態によると、メモリ部320Bは、モニタリング回路331Bによってモニタリングされているパラメータの目標値である第3の値323Bを格納している。一例によると、第3の値323Bは、速度特性および消費電力特性に基づいて決まり、ICチップ310B内のOTPメモリに格納される。
さらに、電圧コントローラ330Bは、格納されている値およびモニタリングされているパラメータに基づいて、電圧制御信号を生成する。ある実施形態によると、モニタリング回路331Bは、動作中のICチップ310B上の回路の速度性能を示すデジタル値を生成するオシレータを含む。第3の値323Bは、ICチップ310Bの速度性能および消費電力性能が速度性能要件および消費電力性能要件を満足させる、デジタル値の目標値である。ある実施形態によると、電圧コントローラ330Bは、格納されている値321B−323Bに基づいて電圧制御信号を適宜生成して、モニタリングされている速度を目標値323Bに維持しつつ、格納されている値321B−322Bが定めている範囲内に供給電圧が留まるようにする。
尚、電圧コントローラの機能は専用コントローラによって実施されるとしてよく、または、一部の製品で既に採用されている適応型電圧制御(AVS)モジュール等の既存の電圧コントローラに追加されるとしてもよいことに留意されたい。
図4Aは、本開示の実施形態に係る電子システム400Aを示すブロック図である。電子システム400Aもまた、電子システム300Aで用いられた構成要素と同一または同様の構成要素を利用する。これらの構成要素の説明は、上述してあり、分かりやすいようにここでは省略する。しかし、この実施形態では、電圧コントローラは、既に設けられている回路モジュール、AVSモジュール430Aを用いて実現される。AVSモジュール430Aは、処理モニタリング部431A、論理回路432Aおよび電圧調整部433Aを含む。これらの構成要素は、図4Aに示すように結合されている。
処理モニタリング部431Aは、動作中にパラメータをモニタリングする。このパラメータは、処理の変化の影響を受け、電圧レギュレータが供給する供給電圧VDDに応じて変動する。メモリ部420Aは、処理モニタリング部431Aがモニタリングしているパラメータの上限値である第3の値423A、および、パラメータの下限値である第4の値424Aを格納している。
モニタリングされるパラメータは、論理回路432Aに供給される。論理回路432Aは、モニタリングされているパラメータおよびメモリ部420Aに格納されている値に基づいて調整信号を生成し、調整信号を電圧調整部433Aに供給するべく適宜構成されている。電圧調整部433Aは、調整信号に基づいて電圧フィードバック信号を調整して、電圧フィードバック信号を電圧レギュレータ401Aに出力する。電圧レギュレータ401Aは、ICチップ410Aへの供給電圧VDDを調整する。
図4Bは、本開示の実施形態に係る電子システム400Bを示すブロック図である。電子システム400Bは、電子システム400Aで用いられた構成要素と同一または同様の構成要素を利用する。これらの構成要素の説明は、上述してあり、分かりやすいようにここでは省略する。しかし、この実施形態によると、メモリ部420Bは、処理モニタリング部431Bによってモニタリングされているパラメータの目標値である第3の値423Bを格納している。一例によると、第3の値423Bは、ICチップ410Bの速度特性および消費電力特性に基づいて決まり、ICチップ410B内のOTPメモリに格納される。
さらに、電圧コントローラ430Bは、格納されている値およびモニタリングされているパラメータに基づいて、電圧制御信号を生成する。ある実施形態によると、処理モニタリング部431Bは、動作中のICチップ410B上の回路の速度を示すデジタル値を生成するオシレータを含む。第3の値423Bは、ICチップ410Bの速度性能および消費電力性能が速度性能要件および消費電力性能要件を満足させる、デジタル値の目標値である。ある実施形態によると、論理回路432Bは、格納されている値421B−423Bに基づいて調整信号を適宜生成して、モニタリングされている速度を格納されている値423Bが定めている目標値に維持するとともに、格納されている値421B−422Bに定められている範囲内に供給電圧を留めるようにする。
図5は、本開示の実施形態に係るICチップを試験する処理の一例の概要を示すフローチャートである。尚、ある実施形態によると、ICチップは適切なパッケージ内に配されており、当該パッケージは適宜試験されることに留意されたい。別の実施形態によると、ICチップはウェハ上に配されており、ICチップはウェハ試験によって適宜試験される。当該処理は、S501で開始され、S510に進む。
S510において、第1の試験装置は、ICチップに対して機能試験を実施する。
S520において、試験装置は、ICチップが機能試験に合格したか否かを判断する。ICチップが機能試験に合格している場合、当該処理はS530に進み、不合格の場合、S560に進む。
S530において、第2の試験装置が、ICチップの特性を決定する試験を実施する。尚、第2の試験装置は第1の試験装置と同じ試験装置であってもよいし、第1の試験装置とは別の試験装置であってもよいことに留意されたい。ある実施形態によると、ICチップは、特性を決定するべく試験される処理モニタリング部を含む。別の実施形態によると、適切な処理モニタリング部が、ICチップに隣接しているスクライブラインに配されている。処理モニタリング部は、ICチップの特性を決定するために試験される。一例を挙げると、処理モニタリング部は、リングオシレータを含む。リングオシレータは、ICチップの速度特性を決定するべく適宜試験される。別の例を挙げると、処理モニタリング部は、トランジスタ等のデバイス構造を含み、このようなデバイス構造は、しきい値電流、サブスレッショルド電流等のさまざまなデバイスパラメータを決定するべく適宜試験される。デバイスパラメータに基づき、速度特性、消費電力特性等の特性を適宜決定する。
S540において、第2の試験装置または任意のその他の適切なコントローラが、当該特性について有効な入力が存在するか否かを決定する。一例を挙げると、第2の試験装置は、当該特性を持つICチップが速度性能要件および消費電力性能要件を満たすようになる供給電圧が、ハードコード化されている最低電圧値および最高電圧値で定義されている範囲内にあるか否かを判断する。有効な入力が存在する場合、当該処理はS550に進み、存在しない場合、S560に進む。
S550において、ICチップの特性に基づいて決まった1以上の値をICチップ上のメモリ部に格納する。ある実施形態によると、メモリ部は、当該値を格納するようにプログラミングされるワン・タイム・プログラマブル(OTP)メモリを含む。尚、これらの値は、更なる処理を簡略化するべく、任意の適切なパラメータに対応するように適宜決定され得ることに留意されたい。一例を挙げると、ICチップは、速度性能をモニタリングするオンチップ速度モニタリング部を有しており、ICチップの消費電力特性および速度特性に基づいて決まる速度目標値をICチップ上のメモリ部に格納する。別の例を挙げると、ICチップは、オンチップ電圧モニタリング部を有しており、ICチップの消費電力特性に基づいて決まる上限電圧値およびICチップの速度特性に基づいて決まる下限電圧値がICチップ上のメモリ部に格納される。当該処理はこの後、S599に進んで終了する。
S560において、ICチップは破棄され、当該処理はS599に進んで終了する。
尚、当該処理500は適宜修正可能であることに留意されたい。一例を挙げると、パラメータ試験装置は、機能試験の前に、ICチップに隣接しているスクライブライン内のデバイス構造を試験する。しきい値電流、サブスレッショルド電流等のパラメータ試験結果は、パラメータ試験用のデータベース内にICチップに対応付けて格納される。機能試験の後、格納されているパラメータ試験結果を取り出して、ICチップの特性を決定するために用いる。
図6は、本開示の実施形態に係る収率を改善する処理600の一例の概要を示すフローチャートである。処理600は、図5のS530−S560の一例を詳細に説明するためのものである。当該例では、ICチップは、動作中のICチップ内の回路の速度をモニタリングする速度モニタリング部を有する。尚、当該速度は処理の変動の影響を受けるとともに、供給電圧、温度等の入力の影響も受けることに留意されたい。この処理は、S601で開始され、S610に進む。
S610において、オンチップ速度モニタリング部がモニタリングする速度の限界値を初期化する。一例を挙げると、速度モニタリング部がモニタリングする速度性能の下限値を、最低速度性能要件および既に測定した統計データに応じて決定し、速度の上限値を、最高消費電力性能要件および既に測定した統計データに応じて決定する。
S620において、試験装置は、初期電圧をICチップに印加して、速度モニタリング部の速度値を測定する。尚、この試験中、ICチップに供給される電圧は、ICチップからの電圧制御信号に基づいて調整されておらず、試験装置によって制御されていることに留意されたい。一例を挙げると、初期電圧は、通常電圧範囲の中間電圧、例えば、[0.9V,1.1V]の通常電圧範囲の場合は1Vである。
S630において、試験装置は、測定した速度値が上限値および下限値によって定められる範囲内にあるか否かを判断する。測定した速度値が範囲内にある場合、処理はS670に進み、範囲内にない場合、処理はS640に進む。
S640において、試験装置は、ICチップを試験して、ICチップが速度性能要件および消費電力性能要件を満たすことができる有効な電圧が存在するか否かを判断する。一例を挙げると、試験装置は、中間電圧から電圧を上げるか、中間電圧から電圧を下げて、測定した速度値が上限値および下限値によって定められる範囲内に入るような電圧を特定して、この電圧が許容可能な電圧範囲内にあるか否かを確認する。ある実施形態によると、この電圧はICチップの特性の指標である。例えば、この電圧が中間電圧よりも高い場合、ICチップは低速チップであり、この電圧が中間電圧よりも低い場合、ICチップは漏れの多いチップである。この電圧が許容可能範囲内にある場合、当該処理はS650に進み、範囲内にはない場合、当該処理はS680に進む。
S650において、試験装置は、速度特性に基づいてオンチップ速度モニタリング部の下限値を決定する。尚、一例によると、試験装置はS640で特定された電圧に基づいて下限値を決定することに留意されたい。別の例によると、試験装置は、スクライブラインまたは試験ダイに含まれるデバイス構造の試験結果等、その他の試験結果に基づいて下限値を決定する。
S660において、試験装置は、消費電力特性に対応するオンチップ速度モニタリング部の上限値を決定する。尚、一例によると、試験装置は、S640で特定された電圧に基づいて上限値を決定することに留意されたい。別の例によると、試験装置は、スクライブラインまたは試験ダイに含まれるデバイス構造の試験結果等、その他の試験結果に基づいて上限値を決定する。
S670において、下限値および上限値はICチップに格納されている。ある実施形態によると、下限値および上限値はICチップ上のOTPメモリに格納されている。当該処理はこの後、S699に進んで終了する。
S680において、ICチップを破棄して、当該処理はS699に進んで終了する。
比較試験例によると、S630において、測定された速度値が上限値および下限値によって定められる範囲内にない場合、通常供給電圧においてICチップが常に速度性能要件および消費電力性能要件を満たすわけではないという理由で、ICチップを破棄する。しかし、図6の例によると、ICチップは、ICチップの特性に基づいて供給電圧を制御することで、ICが速度性能要件および消費電力性能要件を満たすようになるか否かを判断するためにさらに試験される。このような供給電圧が存在する場合、ICチップは、良好チップと見なされて、電子システム200等の電子システムでの利用が可能となる。この方法によれば、比較試験例において欠陥チップと見なされていたICチップの一部が良好チップと見なされるので、生産収率が改善する。
図7は、本開示の実施形態に係る収率を改善する処理700の一例の概要を示すフローチャートである。処理700は、図5のS530−S560の一例を詳細に説明するためのものである。当該例では、ICチップは、動作中のICチップ内の回路の速度をモニタリングする速度モニタリング部を有する。尚、当該速度は処理の変動の影響を受けるとともに、供給電圧、温度等の入力の影響も受けることに留意されたい。この処理は、S701で開始され、S710に進む。
S710において、オンチップ速度モニタリング部の目標速度値を初期化する。一例を挙げると、目標速度値は、速度性能要件および既に測定した統計データに応じて決定される。また、消費電力性能要件に応じて最大電流を決定する。一例を挙げると、最大電流は、許容できる漏れの最大値および動的電流の合計である。
S720において、試験装置は、速度モニタリング部の速度値が目標速度値に一致するようになる電圧を検索する。一例を挙げると、試験装置は、通常供給電圧範囲の最低電圧値、例えば、通常供給電圧範囲が[0.9V,1.1V]の場合は0.9Vから、速度モニタリング部の速度値が目標速度値に一致するか、または目標速度値を超えるまで、電圧を逓昇させる。別の例を挙げると、試験装置は、通常供給電圧範囲の最高電圧値、例えば、通常供給電圧範囲が[0.9V,1.1V]の場合は1.1Vから、速度モニタリング部の速度値が目標速度値に一致するか、または下限電圧値に到達するまで、電圧を逓降させる。尚、この試験中、ICチップに供給される電圧はICチップからの電圧制御信号に基づいて調整されず、試験装置によって制御されることに留意されたい。
S730において、試験装置は、S720で取得した電圧が有効か否かを判断する。一例を挙げると、試験装置は、取得した電圧が通常供給電圧の範囲内にあるか否かを判断する。取得した電圧が当該範囲内にある場合、当該処理はS740に進み、範囲内にない場合、当該処理はS780に進む。
S740において、試験装置は、ICチップの電流を測定する。
S750において、試験装置は、測定した電流が最大電流よりも大きいか否かを判断する。測定した電流が最大電流よりも大きい場合、当該処理はS780に進み、測定した電流が最大電流以下の場合、当該処理はS760に進む。
S760において、試験装置は、ICチップの消費電力特性、例えば、ICチップの電流の測定値を考慮して目標速度値を調整する。尚、一例を挙げると、試験装置は、スクライブラインまたは試験ダイに含まれるデバイス構造の試験結果等、その他の試験結果に基づいて目標速度値を調整することに留意されたい。一例を挙げると、試験装置は、ICチップが速度性能要件および消費電力性能要件に適切な余裕をもって動作できるように、目標速度値を調整する。
S770において、目標速度値をICチップに格納する。一例を挙げると、目標速度値は、ICチップ上のOTPメモリに格納されている。当該処理はこの後S799に進んで終了する。
S780において、ICチップを破棄する。当該処理はこの後S799に進んで終了する。
尚、当該処理700は適宜修正可能であることに留意されたい。ある実施形態によると、S760を省略する。一例を挙げると、S710において、ICチップの特性に基づいて目標速度値を初期化する。例えば、目標速度値は、ウェハ上のICチップの位置に基づいて初期化される。別の例を挙げると、目標速度値は、ICチップに隣接しているスクライブライン内の試験構造のパラメータの測定結果に基づいて初期化される。そして、S760を省略する。
図8は、本開示の実施形態に係る収率を改善する処理800の一例の概要を示すフローチャートである。当該処理800は、図5のS530−S560の一例を詳細に説明するためのものである。当該例では、ICチップは、動作中のICチップの電圧をモニタリングする電圧モニタリング部を有する。この処理は、S801で開始され、S810に進む。
S810において、電圧モニタリング部の上限電圧値および下限電圧値を初期化する。一例を挙げると、上限電圧値および下限電圧値をハードコード化された電圧限界値に応じて決定する。例えば、上限電圧値は、通常供給電圧値の最高許容可能電圧値に初期化され、下限電圧値は、通常供給電圧の最低許容可能電圧値に初期化される。
S820において、試験装置は、上限電圧値を降下させて、降下させた上限電圧値に応じて供給電圧をICチップに印加して、ICチップの消費電力性能を試験する。このステップは、消費電力性能がICチップの消費電力性能要件を満たすまで繰り返し行われる。
S830において、試験装置は、下限電圧値を上昇させて、上昇させた下限電圧値に応じて供給電圧をICチップに印加してICチップの速度性能を試験する。このステップは、速度性能がICチップの速度性能要件を満たすまで繰り返し行われる。
S840において、試験装置は、降下させた上限電圧値が依然として上昇させた下限電圧値よりも大きいか否かを判断する。上限電圧値が依然として下限電圧値よりも大きい場合、当該処理はS850に進み、上限電圧値が下限電圧値以下の場合、当該処理はS860に進む。
S850において、上限電圧値および下限電圧値はICチップ上に格納される。一例を挙げると、上限電圧値および下限電圧値は、ICチップ上のOTPメモリに格納される。当該処理はこの後、S899に進んで終了する。
S860において、ICチップを破棄する。当該処理はこの後、S899に進んで終了する。
尚、当該処理800は適宜修正可能であることに留意されたい。一例を挙げると、S850において、上限電圧値および下限電圧値を格納する代わりに、上限電圧値および下限電圧値の平均値を目標電圧値としてIC上に格納する。
一例として提案される具体的な実施形態を参照しつつ本発明を説明してきたが、当業者には多くの代替例、変形例、および変更例が明らかであることは明白である。したがって、本明細書に記載している本発明の実施形態は、本発明を限定するものではなく、例示することを目的としたものである。本発明の範囲から逸脱することなく記載内容を変更し得る。

Claims (33)

  1. 集積回路(IC)であって、
    前記ICの特性に基づいて決定される特定の値を格納するメモリ部と、
    前記ICの前記特定の値に基づいて入力レギュレータを制御するコントローラと
    を備え、
    前記入力レギュレータは、調整済み入力を前記ICに供給するIC。
  2. 前記コントローラは、格納されている前記特定の値に基づいて電圧制御信号を生成して、前記電圧制御信号を電圧レギュレータに供給し、
    前記電圧レギュレータは、前記電圧制御信号に基づいて前記ICへの供給電圧を調整する請求項1に記載のIC。
  3. 前記メモリ部は、速度特性に基づいて決まる第1の値、および、前記ICの消費電力特性に基づいて決まる第2の値を格納する請求項2に記載のIC。
  4. 前記メモリ部は、前記速度特性に基づいて決まる下限電圧値、および、前記消費電力特性に基づいて決まる上限電圧値を格納する請求項3に記載のIC。
  5. 前記コントローラはさらに、動作中の前記IC上の電圧をモニタリングするモニタリング回路を有しており、
    前記コントローラは、前記下限電圧値、前記上限電圧値、および、モニタリングされている前記電圧に基づいて前記制御信号を生成する請求項4に記載のIC。
  6. 前記メモリ部は、前記ICの速度特性および消費電力特性に基づいて決まる目標電圧値を格納する請求項2に記載のIC。
  7. 前記コントローラはさらに、動作中の前記IC上の電圧をモニタリングするモニタリング回路を有しており、
    前記コントローラは、前記目標電圧値およびモニタリングされている前記電圧に基づいて前記制御信号を生成する請求項6に記載のIC。
  8. 前記コントローラはさらに、動作中の前記ICの速度性能をモニタリングする速度モニタリング部を有しており、
    前記コントローラは、格納されている前記特定の値およびモニタリングされている前記速度性能に基づいて前記入力レギュレータを制御する請求項1に記載のIC。
  9. 前記メモリ部は、前記特定の値でプログラミングされるワン・タイム・プログラマブル・メモリである請求項1に記載のIC。
  10. 集積回路(IC)を動作させる方法であって、
    前記ICの特性に基づいて特定の値を決定する段階と、
    前記IC上のメモリ部に前記特定の値を格納する段階と
    を備え、
    前記特定の値は、前記ICの動作中に前記ICによって利用される方法。
  11. 格納されている前記特定の値に基づいて制御信号を生成する段階と、
    前記制御信号を入力レギュレータに供給して、前記入力レギュレータに、前記ICの前記特性に基づいて、前記ICへの入力を調整させる段階と
    をさらに備える請求項10に記載の方法。
  12. 前記制御信号を前記入力レギュレータに供給して、前記入力レギュレータに、前記ICの前記特性に基づいて、前記ICへの前記入力を調整させる段階はさらに、
    前記制御信号を電圧レギュレータに供給して、前記電圧レギュレータに、前記ICの前記特性に基づいて、前記ICへの供給電圧を調整させる段階を有する請求項11に記載の方法。
  13. 前記ICの前記特性に基づいて前記特定の値を決定する段階は、
    速度特性に基づいて第1の値を決定する段階と、
    消費電力特性に基づいて第2の値を決定する段階と
    を有する請求項12に記載の方法。
  14. 前記速度特性に基づいて決定される前記第1の値は下限電圧値であり、
    前記消費電力特性に基づいて決定される前記第2の値は上限電圧値である
    請求項13に記載の方法。
  15. 前記動作中の前記IC上の電圧をモニタリングする段階と、
    モニタリングされている前記電圧、前記下限電圧値および前記上限電圧値に基づいて前記制御信号を生成する段階と
    をさらに備える請求項14に記載の方法。
  16. 前記ICの前記特性に基づいて前記特定の値を決定する段階は、
    前記ICの速度特性および消費電力特性に基づいて目標電圧値を決定する段階と、
    動作中の前記IC上の電圧をモニタリングする段階と、
    モニタリングされている前記電圧および前記目標電圧値に基づいて前記制御信号を生成する段階と
    を有する請求項12に記載の方法。
  17. 前記ICの速度性能をモニタリングする段階と、
    格納されている前記特定の値およびモニタリングされている前記速度性能に基づいて前記制御信号を生成する段階と
    をさらに備える請求項11に記載の方法。
  18. 制御信号に基づいて入力を供給する入力レギュレータと、
    集積回路(IC)と
    を備え、
    前記ICは、
    前記ICの特性に基づいて決定される特定の値を格納するメモリ部と、
    前記特定の値に基づいて前記制御信号を生成するコントローラと
    を有する電子システム。
  19. 前記入力レギュレータは、前記制御信号に基づいて前記ICへの供給電圧を供給する電圧レギュレータである請求項18に記載の電子システム。
  20. 前記メモリ部は、速度特性に基づいて決まる第1の値、および、消費電力特性に基づいて決まる第2の値を格納する請求項19に記載の電子システム。
  21. 前記メモリ部は、前記速度特性に基づいて決まる下限電圧値、および、前記消費電力特性に基づいて決まる上限電圧値を格納する請求項20に記載の電子システム。
  22. 前記コントローラはさらに、動作中の前記IC上の電圧をモニタリングするモニタリング回路を含み、前記コントローラは、前記下限電圧値、前記上限電圧値およびモニタリングされている前記電圧に基づいて、前記制御信号を生成する請求項21に記載の電子システム。
  23. 前記メモリ部は、前記ICの速度特性および消費電力特性に基づいて決まる目標電圧値を格納している請求項19に記載の電子システム。
  24. 前記コントローラはさらに、動作中の前記IC上の電圧をモニタリングするモニタリング回路を含み、
    前記コントローラは、前記目標電圧値およびモニタリングされている前記電圧に基づいて前記制御信号を生成する請求項23に記載の電子システム。
  25. 前記コントローラはさらに、
    前記ICの速度性能をモニタリングする速度モニタリング部と、
    格納されている前記特定の値およびモニタリングされている前記速度性能に基づいて、前記制御信号を生成する前記コントローラと
    を含む請求項18に記載の電子システム。
  26. 収率を改善する方法であって、
    ICの特性に基づいて特定の値を決定する段階と、
    前記IC上のメモリ部に前記特定の値を格納する段階と
    を備え、
    前記特定の値は、前記ICの動作中に前記ICによって利用され、前記ICへの入力を調整して、前記ICの性能が性能要件を満たすようにする方法。
  27. 格納されている前記特定の値に基づいて制御信号を生成する段階と、
    前記制御信号を入力レギュレータに供給して、前記入力レギュレータに、前記ICの前記特性に基づいて、前記ICへの入力を調整させる段階と
    をさらに備える請求項26に記載の方法。
  28. 前記制御信号を前記入力レギュレータに供給して、前記入力レギュレータに、前記ICの前記特性に基づいて、前記ICへの前記入力を調整させる段階はさらに、
    前記制御信号を電圧レギュレータに供給して、前記電圧レギュレータに、前記ICの前記特性に基づいて前記ICへの供給電圧を調整させる段階を有する請求項27に記載の方法。
  29. 前記ICの前記特性に基づいて前記特定の値を決定する段階は、
    速度特性に基づいて第1の値を決定する段階と、
    消費電力特性に基づいて第2の値を決定する段階と
    を有する請求項28に記載の方法。
  30. 前記ICの前記速度特性に基づいて決まる下限電圧値が前記ICの速度要件を満たすと判断する段階と、
    前記ICの前記消費電力特性に基づいて決まる上限電圧値が前記ICの消費電力要件を満たすと判断する段階と
    をさらに備える請求項29に記載の方法。
  31. 前記動作中の前記IC上の電圧をモニタリングする段階と、
    モニタリングされている前記電圧、前記下限電圧値および前記上限電圧値に基づいて前記制御信号を生成する段階と
    をさらに備える請求項30に記載の方法。
  32. 前記ICの前記特性に基づいて前記特定の値を決定する段階は、
    前記ICの速度特性および消費電力特性に基づいて目標電圧値を決定する段階と、
    動作中の前記IC上の電圧をモニタリングする段階と、
    モニタリングされている前記電圧および前記目標電圧値に基づいて前記制御信号を生成する段階と
    を有する請求項28に記載の方法。
  33. 前記ICの速度性能をモニタリングする段階と、
    格納されている前記特定の値およびモニタリングされている前記速度性能に基づいて前記制御信号を生成する段階と
    をさらに備える請求項27に記載の方法。
JP2012546518A 2009-12-31 2010-12-28 収率を向上させる方法および装置 Active JP5802984B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29151709P 2009-12-31 2009-12-31
US61/291,517 2009-12-31
US31286310P 2010-03-11 2010-03-11
US61/312,863 2010-03-11
PCT/IB2010/003474 WO2011080592A1 (en) 2009-12-31 2010-12-28 Method and apparatus for increasing yield

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015097528A Division JP6296562B2 (ja) 2009-12-31 2015-05-12 集積回路、方法、および電子システム

Publications (2)

Publication Number Publication Date
JP2013516757A true JP2013516757A (ja) 2013-05-13
JP5802984B2 JP5802984B2 (ja) 2015-11-04

Family

ID=43971524

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012546518A Active JP5802984B2 (ja) 2009-12-31 2010-12-28 収率を向上させる方法および装置
JP2015097528A Active JP6296562B2 (ja) 2009-12-31 2015-05-12 集積回路、方法、および電子システム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015097528A Active JP6296562B2 (ja) 2009-12-31 2015-05-12 集積回路、方法、および電子システム

Country Status (4)

Country Link
US (4) US8553442B2 (ja)
JP (2) JP5802984B2 (ja)
KR (1) KR101837707B1 (ja)
WO (1) WO2011080592A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174863B1 (en) 2010-04-21 2012-05-08 Marvell International Ltd. Circuits and methods for multiple programmable memory using one-time programmable memory
US9709625B2 (en) * 2010-11-19 2017-07-18 International Business Machines Corporation Measuring power consumption in an integrated circuit
US9123446B1 (en) 2011-08-17 2015-09-01 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for memory speed characterization
TWI582561B (zh) * 2012-05-01 2017-05-11 馬維爾以色列股份有限公司 適應性電壓調整主從之積體電路、方法及系統
US9019751B2 (en) * 2013-03-01 2015-04-28 Qualcomm Incorporated Process tolerant circuits
KR20150124033A (ko) * 2014-04-25 2015-11-05 에스케이하이닉스 주식회사 전자 장치
US11334260B2 (en) 2020-10-14 2022-05-17 Micron Technology, Inc. Adaptive memory system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149476A (ja) * 2003-11-14 2005-06-09 Arm Ltd 集積回路における動作電圧の決定
JP2005322860A (ja) * 2004-05-11 2005-11-17 Sony Corp 半導体集積回路およびその試験方法
JP2006120686A (ja) * 2004-10-19 2006-05-11 Hitachi Ltd 半導体装置及びlsiを搭載したシステム
JP2007324588A (ja) * 2006-05-18 2007-12-13 Toshiba Corp 多数の電圧センサを備えた半導体装置のための方法およびシステムと、多数の電圧センサを備えた半導体装置の電力制御
JP2010153559A (ja) * 2008-12-25 2010-07-08 Panasonic Corp 半導体集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7170308B1 (en) * 2003-07-28 2007-01-30 Altera Corporation On-chip voltage regulator using feedback on process/product parameters
US7317605B2 (en) * 2004-03-11 2008-01-08 International Business Machines Corporation Method and apparatus for improving performance margin in logic paths
US7236410B2 (en) 2005-06-27 2007-06-26 Intel Corporation Memory cell driver circuits
JP2007201455A (ja) 2005-12-28 2007-08-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US8169844B2 (en) * 2009-06-30 2012-05-01 Agere Systems Inc. Memory built-in self-characterization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149476A (ja) * 2003-11-14 2005-06-09 Arm Ltd 集積回路における動作電圧の決定
JP2005322860A (ja) * 2004-05-11 2005-11-17 Sony Corp 半導体集積回路およびその試験方法
JP2006120686A (ja) * 2004-10-19 2006-05-11 Hitachi Ltd 半導体装置及びlsiを搭載したシステム
JP2007324588A (ja) * 2006-05-18 2007-12-13 Toshiba Corp 多数の電圧センサを備えた半導体装置のための方法およびシステムと、多数の電圧センサを備えた半導体装置の電力制御
JP2010153559A (ja) * 2008-12-25 2010-07-08 Panasonic Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JP5802984B2 (ja) 2015-11-04
KR101837707B1 (ko) 2018-03-13
US20140204695A1 (en) 2014-07-24
JP6296562B2 (ja) 2018-03-20
US8705264B2 (en) 2014-04-22
USRE47250E1 (en) 2019-02-19
WO2011080592A1 (en) 2011-07-07
KR20120101483A (ko) 2012-09-13
US20140029368A1 (en) 2014-01-30
US8553442B2 (en) 2013-10-08
US8861248B2 (en) 2014-10-14
US20110157956A1 (en) 2011-06-30
JP2015181021A (ja) 2015-10-15

Similar Documents

Publication Publication Date Title
JP6296562B2 (ja) 集積回路、方法、および電子システム
US7424806B2 (en) Method for auto-regulating fan speed
US7974743B2 (en) Temperature controlling apparatus, information processing apparatus, and recording medium
US6957163B2 (en) Integrated circuits having post-silicon adjustment control
US7940577B2 (en) Semiconductor integrated circuit device minimizing leakage current
TWI238302B (en) A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias
US5300824A (en) Integrated circuit with improved on-chip power supply control
US9298201B2 (en) Power delivery to three-dimensional chips
US8254200B2 (en) System and method to compensate for process and environmental variations in semiconductor devices
US8446790B2 (en) Circuit for supplying a reference voltage in a semiconductor memory device for testing an internal voltage generator therein
US20060259840A1 (en) Self-test circuitry to determine minimum operating voltage
JP2009217830A (ja) マイクロプロセッサ、マイクロプロセッサを含む集積回路モジュール、電子デバイス、及びコンピュータ、マイクロプロセッサの動作方法及び製造方法、並びに、マイクロプロセッサのためのデータ構造
US20070045825A1 (en) Dynamic voltage and power management by temperature monitoring
US20060006166A1 (en) On-chip power supply regulator and temperature control system
US7356426B2 (en) Calibration of thermal sensors for semiconductor dies
US7710191B2 (en) Enabling higher operation speed and/or lower power consumption in a semiconductor integrated circuit device
US10078358B2 (en) System and method for reducing power delivery network complexity through local power multiplexers
US20050218917A1 (en) Semiconductor component with internal heating
JP2006512684A (ja) マイクロプロセッサおよびマイクロプロセッサの動作方法
JP2006515448A (ja) 適応電力制御方法
TW200837754A (en) Semiconductor device and the related semiconductor memory module and signal adjustment method
US7595652B2 (en) System and method for reducing heat dissipation during burn-in
US20070194794A1 (en) Test apparatus and test method
US9349419B1 (en) Method for controlling an internal supply voltage based on a clock frequency of an external clock signal and a look-up table
JPH0468562A (ja) コード設定回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150806

R150 Certificate of patent or registration of utility model

Ref document number: 5802984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250