JP2013509824A - ２次置換多項式インタリーバを備えたｌｔｅターボ・デコーダのためのａｐｐ（ａｐｒｉｏｒｉｐｒｏｂａｂｉｌｉｔｙ：先験確率）ストレージ設計 - Google Patents

Abstract

ターボ・デコーダ内で、競合および／または衝突の無いメモリを保証することを容易にするシステムおよび方法が記述される。事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）が、おのおののファイル内のインタリーブ・サブ・グループを用いて、複数のファイルにセグメント化または分割されうる。これによって、ターボ・デコーダにおける並列動作を可能とし、ターボ・デコーダは、メモリ・アクセス競合無しで、複数のファイルに同時にアクセスできるようになる。

Description

以下の記載は、一般に無線通信に関し、さらに詳しくは、メモリ・ストレージの一部におけるメモリ衝突を低減するためのストレージ設計に関する。

無線通信システムは、さまざまなタイプの通信を提供するために広く開発された。例えば、音声および／またはデータが、そのような無線通信システムによって提供されうる。一般的な無線通信システムすなわちネットワークは、複数のユーザへ、１または複数の共有リソース（例えば、帯域幅、送信電力）に対するアクセスを提供しうる。例えば、システムは、周波数分割多重化（ＦＤＭ）、時分割多重化（ＴＤＭ）、符号分割多重化（ＣＤＭ）、直交周波数分割多重化（ＯＦＤＭ）のようなさまざまな多元接続技術を使用することができる。

通常、無線多元接続通信システムは、複数のモバイル・デバイスのための通信を同時にサポートすることができる。おのおののモバイル・デバイスは、順方向リンクおよび逆方向リンクによる送信を介して、１または複数の基地局と通信することができる。順方向リンク（すなわち、ダウンリンク）は、基地局からモバイル・デバイスへの通信リンクを称し、逆方向リンク（すなわち、アップリンク）は、モバイル・デバイスから基地局への通信リンクを称する。

無線通信システムはしばしば、有効通信範囲領域を提供する１または複数の基地局を使用する。一般的な基地局は、ブロードキャスト・サービス、マルチキャスト・サービス、および／またはユニキャスト・サービスのために複数のデータ・ストリームを送信することができる。これらデータ・ストリームは、モバイル・デバイスに対して興味のある独立した受信からなるデータのストリームでありうる。そのような基地局の有効範囲領域内のモバイル・デバイスは、合成ストリームによって搬送された１つ、複数、あるいはすべてのデータ・ストリームを受信するために使用されうる。同様に、モバイル・デバイスは、基地局あるいは別のモバイルのデバイスへデータを送信しうる。

無線通信システム内のエリア・トラッキングによって、ユーザ機器（例えば、モバイル・デバイス、モバイル通信装置、セルラ・デバイス、スマートフォン等）のトラッキング・エリア位置が定義されるようになる。一般に、ネットワークは、ユーザ機器（ＵＥ）がそのようなトラッキング・エリア位置を用いて応答するＵＥに対して要求またはページしうる。これによって、ＵＥのトラッキング・エリア位置が、ネットワークへ通信され、さらに更新されるようになる。

ターボ・コードは、しばしば、無線通信システムにおける信頼性の高い通信のために使用される。ここでは、送信機は、情報ビットを符号化するためにターボ・エンコーダを用い、受信機は、送信されたビットを、ターボ・デコーダ（ＴＤＥＣ）を用いて復号する。ターボ・デコーダは、ターボ・デコーダの異なる部位間で情報を交換するために、一般には、事後確率（ＡＰＰ：A Posteriori Probability）ランダム・アクセス・メモリ（ＲＡＭ）である、メモリの一部を含みうる。例えば、ターボ・デコーダは、ＡＰＰ ＲＡＭを共有しうる２つの最大事後（ＭＡＰ：Maximum A Posteriori）デコーダを含みうる。広帯域幅および複数入力複数出力（ＭＩＭＯ）をサポートするための、ターボ・デコーダの高いスループット要求により、メモリ衝突および／または競合が発生しうる。例えば、ＭＡＰデコーダ間でＡＰＰ ＲＡＭを共有することは、ＡＰＰ ＲＡＭとの間での値のローディングまたはアンローディングに基づいて、メモリ競合および／または衝突を引き起こしうる。これは、好ましくないことに、ターボ・デコーダの処理スループットを下げる。したがって、複数のＭＡＰデコーダが、メモリ・アクセス競合を引き起こすことなく、ＡＰＰ ＲＡＭを共有できるようにＡＰＰ ＲＡＭを設計する必要がある。

以下は、１または複数の実施形態の基本的な理解を与えるために、そのような実施形態の簡略化された概要を示す。この概要は、考えられるすべての実施形態の広範囲な概観ではなく、すべての実施形態の重要要素や決定的要素を特定することも、何れかまたはすべての実施形態のスコープを線引きすることも意図されていない。その唯一の目的は、後に示されるより詳細な記載に対する前置きとして、簡略化された形式で１または複数の実施形態のいくつかの概念を表すことである。

関連する態様は、競合の無いメモリ・アクセスを提供するターボ・デコーダを適用することを容易にする方法である。この方法は、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を特定することを含みうる。さらに、この方法は、ＡＰＰ ＲＡＭを、少なくとも２つのファイルへ構成することを含みうる。さらに、この方法は、すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割することを備えうる。この方法はさらに、個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップすることを含みうる。

別の態様は、無線通信装置に関する。この無線通信装置は、事後確率（ＡＰＰ：A Posteriori Probability）ランダム・アクセス・メモリ（ＲＡＭ）を特定し、ＡＰＰ ＲＡＭを、少なくとも２つのファイルへ構成し、すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割し、個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップする、ように構成された少なくとも１つのプロセッサを含みうる。さらに、この無線通信装置は、少なくとも１つのプロセッサに接続されたメモリを含みうる。

さらに別の態様は、競合の無いメモリ・アクセスを提供するターボ・デコーダを適用する無線通信装置に関する。この無線通信装置は、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を特定する手段を含みうる。さらに、この無線通信装置は、ＡＰＰ ＲＡＭを、少なくとも２つのファイルへ構成する手段を備えうる。さらに、この無線通信装置は、すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割する手段を備えうる。さらに、この無線通信装置は、個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップする手段を備えうる。

また別の態様は、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を特定することと、ＡＰＰ ＲＡＭを、少なくとも２つのファイルへ構成することと、すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割することと、個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップすることと、を少なくとも１つのコンピュータにさせるコードを格納したコンピュータ読取可能な媒体を備えるコンピュータ・プログラム製品に関する。

前述した目的および関連する目的を達成するために、１または複数の実施形態は、後に十分に記載され、特許請求の範囲において特に指摘されている特徴を備える。次の記載および添付図面は、１または複数の実施形態のある実例となる態様を詳細に記載する。しかしながら、これらの態様は、さまざまな実施形態の原理が適用されるさまざまな方法のうちの僅かしか示しておらず、記載された実施形態は、そのようなすべての局面およびそれらの均等物を示すことが意図されている。

図１は、本明細書に記載されたさまざまな態様にしたがう無線通信システムの例示である。 図２は、無線通信環境内で適用するための通信装置の例の例示である。 図３は、主題とするイノベーションにしたがうターボ・デコーダの例の例示である。 図４は、主題とするイノベーションにしたがって、４つのサブ・グループを含むＡ 事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）設計の例の例示である。 図５は、基数（ｒａｄｉｘ）−２構成および基数−４構成の例示である。 図６は、競合の無いメモリ・アクセスを提供するターボ・デコーダを適用することを容易にする方法の例の例示である。 図７は、無線通信システムにおいて、メモリ衝突を回避するために、ターボ・デコーダのためのメモリの一部を構成することを容易にするモバイル・デバイスの例の例示である。 図８は、無線通信環境において、メモリ衝突を回避するために、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を分割することを容易にするシステムの例の例示である。 図９は、本明細書に記載されたさまざまなシステムおよび方法と共に適用されうる無線ネットワーク環境の実例である。 図１０は、競合の無いメモリ・アクセスを提供するターボ・デコーダを適用することを容易にするシステムの例の例示である。

さまざまな実施形態が、全体を通じて同一要素を示すために同一の参照番号が使用される図面を参照して説明される。

次の記載では、説明の目的のために、多数の特定の詳細が、１または複数の実施形態についての完全な理解を提供するために記載される。しかしながら、そのような実施形態は、これら具体的な詳細なしで実現されうることが明白でありうる。他の事例では、１または複数の実施形態の記載を容易にするために、周知の構成およびデバイスがブロック図形式で示される。

本願で使用されるように、用語「モジュール」、「キャリア」、「システム」、「インタリーバ」、「ユニット」、「デコーダ」等は、ハードウェア、ファームウェア、ハードウェアとソフトウェアとの組み合わせ、ソフトウェア、または実行中のソフトウェアの何れかであるコンピュータ関連エンティティを称することが意図される。例えば、構成要素は、限定される訳ではないが、プロセッサ上で実行中のプロセス、プロセッサ、オブジェクト、実行形式、実行スレッド、プログラム、および／またはコンピュータでありうる。例示によれば、コンピューティング・デバイス上で実行中のアプリケーションと、コンピューティング・デバイスとの両方が構成要素となりうる。１または複数の構成要素は、プロセスおよび／または実行スレッド内に存在し、構成要素は、１つのコンピュータに局在化されるか、および／または、複数のコンピュータに分散されうる。さらに、これらの構成要素は、さまざまなデータ構造を格納したさまざまなコンピュータ読取可能な媒体から実行可能である。これら構成要素は、（例えば、信号によってローカル・システムや分散システム内の他の構成要素とインタラクトする１つの構成要素からのデータ、および／または、他のシステムを備えた例えばインターネットのようなネットワークを経由して他の構成要素とインタラクトする１つの構成要素からのデータのような）１または複数のデータのパケットを有する信号にしたがって、ローカル処理および／またはリモート処理によって通信することができる。

本明細書に記述された技術は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングル・キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システム、およびその他のシステムのようなさまざまな無線通信システムに使用することができる。「システム」、「ネットワーク」という用語はしばしば置換可能に使用される。ＣＤＭＡシステムは、例えばユニバーサル地上ラジオ・アクセス（ＵＴＲＡ）、ＣＤＭＡ２０００等のようなラジオ技術を実現することができる。ＵＴＲＡは、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）およびＣＤＭＡのその他の変形を含んでいる。ＣＤＭＡ２０００は、ＩＳ−２０００規格、ＩＳ−９５規格、およびＩＳ−８５６規格をカバーする。ＴＤＭＡシステムは、例えばグローバル移動体通信システム（ＧＳＭ（登録商標））のような無線技術を実現することができる。ＯＦＤＭＡシステムは、例えばイボルブドＵＴＲＡ（Ｅ−ＵＴＲＡ）、ウルトラ・モバイル・ブロードバンド（ＵＭＢ）、ＩＥＥＥ ８０２．１１（Ｗｉ−Ｆｉ）、ＩＥＥＥ ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ ８０２．２０、フラッシュ−ＯＦＤＭ（登録商標）等のような無線技術を実現することができる。ＵＴＲＡおよびＥ−ＵＴＲＡは、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）の一部である。３ＧＰＰロング・ターム・イボリューション（ＬＴＥ）は、Ｅ−ＵＴＲＡを使用するＵＭＴＳの最新リリースであり、ダウンリンクではＯＦＤＭＡを用い、アップリンクではＳＣ−ＦＤＭＡを用いる。

シングル・キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）は、シングル・キャリア変調および周波数領域等値化を用いる。ＳＣ−ＦＤＭＡは、ＯＦＤＭＡシステムと類似の性能を有し、本質的に全体的に同等の複雑さを有する。ＳＣ−ＦＤＭＡ信号は、その固有のシングル・キャリア構造により、より低いピーク対平均電力比（ＰＡＰＲ）を有する。ＳＣ−ＦＤＭＡは、例えば、より低いＰＡＰＲが送信電力効率の観点からアクセス端末に非常に役立つアップリンク通信で使用されうる。したがって、ＳＣ−ＦＤＭＡは、３ＧＰＰロング・ターム・イボリューション（ＬＴＥ）すなわちイボルブドＵＴＲＡにおけるアップリンク多元接続性スキームとして実施されうる。

さらに、本明細書では、さまざまな実施形態が、モバイル・デバイスに関連して記載される。モバイル・デバイスはまた、システム、加入者ユニット、加入者局、モバイル局、モバイル、遠隔局、遠隔端末、アクセス端末、ユーザ端末、端末、無線通信デバイス、ユーザ・エージェント、ユーザ・デバイス、あるいはユーザ機器（ＵＥ）とも称されうる。モバイル・デバイスは、セルラ電話、コードレス電話、セッション開始プロトコル（ＳＩＰ）電話、無線ローカル・ループ（ＷＬＬ）局、携帯情報端末（ＰＤＡ）、無線接続機能を有する携帯型デバイス、コンピュータ・デバイス、あるいは無線モデムに接続されたその他の処理デバイスでありうる。さらに、本明細書では、さまざまな実施形態が、基地局に関連して記載される。基地局はモバイル・デバイスと通信するために利用することができ、アクセス・ポイント、ノードＢあるいはその他の用語で称されうる。

さらに、本明細書に記載のさまざまな態様または特徴は、標準的なプログラミング技術および／またはエンジニアリング技術を用いた方法、装置、または製造物品として実現されうる。本明細書で使用される用語「製造物品」は、任意のコンピュータ読取可能なデバイス、キャリア、または媒体からアクセスすることが可能なコンピュータ・プログラムを含むことが意図される。例えば、コンピュータ読取可能な媒体は、限定される訳ではないが、磁気記憶装置（例えば、ハード・ディスク、フロッピー（登録商標）ディスク、磁気ストリップ等）、光ディスク（例えば、コンパクト・ディスク（ＣＤ）、ＤＶＤ等）、スマート・カード、およびフラッシュ・メモリ・デバイス（例えば、ＥＰＲＯＭ、カード、スティック、キー・ドライブ等）を含みうる。さらに、本明細書に記載されたさまざまな記憶媒体は、情報を格納するための１または複数のデバイス、および／または、その他の機械読取可能な媒体を表すことができる。用語「機械読取可能な媒体」は、限定されることなく、無線チャネル、および、命令群および／またはデータを格納、包含、および／または搬送することができるその他任意の媒体を含みうる。

図１に示すように、本明細書に示されたさまざまな実施形態にしたがう無線通信システム１００が例示されている。システム１００は、複数のアンテナ・グループを含むことができる基地局１０２を含む。例えば、１つのアンテナ・グループは、アンテナ１０４およびアンテナ１０６を含むことができ、別のグループはアンテナ１０８およびアンテナ１１０を備えることができ、さらに別のグループはアンテナ１１２およびアンテナ１１４を含むことができる。おのおののアンテナ・グループについて２本のアンテナしか例示されていないが、２本より多いアンテナ、または２本より少ないアンテナも、各グループのために利用されうる。基地局１０２はさらに、送信機チェーンおよび受信機チェーンを含みうる。これらのおのおのは、当業者によって理解されるように、信号の送信および受信に関連する複数の構成要素（例えば、プロセッサ、変調器、マルチプレクサ、復調器、デマルチプレクサ、アンテナなど）を備えうる。

基地局１０２は、例えばモバイル・デバイス１１６およびモバイル・デバイス１２２のような１または複数のモバイル・デバイスと通信しうる。しかしながら、基地局１０２は、モバイル・デバイス１１６およびモバイル・デバイス１２２に類似した実質的に任意の数のモバイル・デバイスと通信しうることが理解されるべきである。モバイル・デバイス１１６、１２２は例えば、セルラ電話、スマートフォン、ラップトップ、ハンドヘルド通信デバイス、ハンドヘルド・コンピュータ・デバイス、衛星ラジオ、全地球測位システム、ＰＤＡ、および／または、無線通信システム１００を介して通信するのに適切なその他任意のデバイスでありうる。図示するように、モバイル・デバイス１１６は、アンテナ１１２およびアンテナ１１４と通信している。ここで、アンテナ１１２およびアンテナ１１４は、順方向リンク１１８によってアクセス端末１１６へ情報を送信し、逆方向リンク１２０によってアクセス端末１１６から情報を受信する。さらに、モバイル・デバイス１２２はアンテナ１０４およびアンテナ１０６と通信している。ここで、アンテナ１０４およびアンテナ１０６は、順方向リンク１２４でアクセス端末１２２へ情報を送信し、逆方向リンク１２６でアクセス端末１２２から情報を受信する。周波数分割デュプレクス（ＦＤＤ）システムでは、例えば、順方向リンク１１８は、逆方向リンク１２０によって使用されるものとは異なる周波数帯域を使用し、順方向リンク１２４は、逆方向リンク１２６によって使用されるものとは異なる周波数帯域を使用することができる。さらに、時分割デュプレクス（ＴＤＤ）システムでは、順方向リンク１１８と逆方向リンク１２０とが、共通の周波数帯域を使用し、順方向リンク１２４と逆方向リンク１２６とが、共通の周波数帯域を使用することができる。

通信するように指定された領域および／またはアンテナのおのおののグループは、基地局１０２のセクタと称されうる。例えば、基地局１０２によってカバーされる領域のセクタ内のアクセス端末に通信するように、複数のアンテナが設計されうる。順方向リンク１１８および順方向リンク１２４による通信では、基地局１０２の送信アンテナは、アクセス端末１１６およびアクセス端末１２２のための順方向リンク１１８および順方向リンク１２４の信号対雑音比を改善するためにビームフォーミングを適用することができる。また、基地局１０２が、関連付けられた有効通信範囲にランダムに散在したモバイル・デバイス１１６、１２２に送信するためにビームフォーミングを利用している間、近隣セル内のモバイル・デバイスは、すべてのモバイル・デバイスに対して単一のアンテナによって送信している基地局に比べて、少ない干渉しか被らない。

基地局１０２（および／または基地局１０２のおのおののセクタ）は、１または複数の多元接続技術（例えば、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ）を使用しうる。例えば、基地局１０２は、対応する帯域幅においてモバイル・デバイス（例えば、モバイル・デバイス１１６、１２２）と通信するために特定の技術を利用しうる。さらに、基地局１０２によって、複数の技術が適用される場合、おのおのの技術は、それぞれの帯域幅に関連付けられうる。本明細書に記載された技術は下記を含みうる。グローバル移動体通信システム（ＧＳＭ（登録商標））、汎用パケット・ラジオ・サービス（ＧＰＲＳ）、エンハンスト・データ・レート・フォーＧＳＭイボリューション（ＥＤＧＥ）、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）、ｃｄｍａＯｎｅ（ＩＳ−９５）、ＣＤＭＡ２０００、イボリューション−データ・オプティマイズド（ＥＶ−ＤＯ）、ウルトラ・モバイル・ブロードバンド（ＵＭＢ）、ワールドワイド・インタオペラビリティ・フォー・マイクロウェーブ・アクセス（ＷｉＭＡＸ）、ＭｅｄｉａＦＬＯ、デジタル・マルチメディア・ブロードキャスティング（ＤＭＢ）、デジタル・ビデオ・ブロードキャスティング−ハンドヘルド（ＤＶＢ−Ｈ）等。前述した技術のリストは、例として与えられたものであって、権利主張される主題はこれらに限定されず、実質的に任意の無線通信技術が、特許請求の範囲内にあることが意図されることが認識されるべきである。

基地局１０２は、第１の技術を用いて第１の帯域幅を利用しうる。さらに、基地局１０２は、第１の技術に対応するパイロットを、第２の帯域幅で送信しうる。例示によれば、第２の帯域幅は、基地局１０２、および／または、通信のために任意の第２の技術を利用する別の基地局（図示せず）によって導入されうる。さらに、パイロットは、第１の技術の存在を（例えば、第２の技術によって通信しているモバイル・デバイスへ）示しうる。例えば、パイロットは、第１の技術の存在に関する情報を伝送するビットを使用しうる。さらに、例えば、第１の技術を利用するセクタのセクタＩＤ、第１の周波数帯域幅を示すキャリア・インデクス等のような情報がパイロットに含まれうる。

別の例によれば、パイロットは、ビーコン（および／またはビーコンのシーケンス）でありうる。ビーコンは、ＯＦＤＭシンボルでありうる。ここでは、電力の大部分が、１つのサブキャリアまたは少数のサブキャリア（例えば、少ない数のサブキャリア）で送信される。したがって、ビーコンは、モバイル・デバイスによって観察されうる強いピークをもたらすが、同時に、帯域幅の狭い部分において、データと干渉する（例えば、帯域幅の残りの部分は、ビーコンによって影響されない）。この例によれば、第１のセクタは、第１の帯域幅で、ＣＤＭＡによって通信し、第２のセクタは、第２の帯域幅で、ＯＦＤＭによって通信しうる。したがって、第１のセクタは、第２の帯域幅においてＯＦＤＭビーコン（またはＯＦＤＭビーコンのシーケンス）を（例えば、第２の帯域幅においてＯＦＤＭを利用して動作しているモバイル・デバイスへ）送信することによって、第１の帯域幅におけるＣＤＭＡの利用可能性を示しうる。

主題とするイノベーションは、クロック・サイクル内で、読取動作および／または書込動作中に、メモリ衝突を低減および／または除去するために、ターボ・デコーダ内で利用されるメモリの一部のために分割技術を適用しうる。事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）は、ＡＰＰ ＲＡＭのファイルへの分割および／または構成を特定するために評価されうる。この分割および／または構成の目的は、ターボ・デコーダが、何れのクロック・サイクル内でも、ファイルの何れかのうちの複数のアドレスには決してアクセス（読取または書込）しないようにすることである。ターボ・デコーダが、ファイルの何れかのうちの複数のアドレスにアクセスする必要がある場合、メモリ・アクセス競合が生じる。このような競合によって、ターボ・デコーダは、競合が解決されている間は、停止および待機させられる。これは、必然的に、ターボ・デコーダの処理スループットを下げるだろう。

図２に移って、無線通信環境内で適用される通信装置２００が例示される。通信装置２００は、基地局またはその一部であるか、モバイル・デバイスまたはその一部であるか、無線通信環境で送信されたデータを受信する実質的に任意の通信装置でありうる。通信装置２００は、基地局（例えば、アクセス・ポイント、ノードＢ、ｅノードＢ等）、および／または、ユーザ機器（例えば、移動局、モバイル・デバイス、および／または、（図示しない）任意の数の別のデバイス）でありうることが認識されるべきである。通信装置２００は、順方向リンク・チャネルすなわちダウンリンク・チャネルで、情報を送信しうる。さらに、通信装置２００は、逆方向リンク・チャネルすなわちアップリンク・チャネルで、情報を受信しうる。さらに、通信装置２００は、逆方向リンク・チャネルすなわちアップリンク・チャネルで、情報を送信しうる。さらに、通信装置２００は、順方向リンク・チャネルすなわちダウンリンク・チャネルで、情報を受信しうる。さらに、通信装置２００は、ＭＩＭＯシステムにおいて利用されうる。さらに、通信装置２００は、ＯＦＤＭＡ無線ネットワーク（例えば、３ＧＰＰ、３ＧＰＰ２、３ＧＰＰ ＬＴＥ等）で動作しうる。通信システムでは、通信装置２００は、メモリ衝突を低減するために、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）の評価、および、この評価に基づく、メモリの分割の生成のために、以下に説明するような構成要素を適用する。

通信装置２００は、ＡＰＰ ＲＡＭ２０２を特定し検査しうる評価モジュール２０４を含みうる。ＡＰＰ ＲＡＭ２０２は、通信装置２００とは別に図示されているが、ＡＰＰ ＲＡＭ２０２は、通信装置２００に組み込まれうるか、スタンド・アロンのＲＡＭであるか、あるいは、これらの任意の適切な組み合わせでありうることが認識されるべきである。評価モジュール２０４は、限定される訳ではないが、例えば、ＡＰＰ ＲＡＭ２０２を共有するＭＡＰデコーダの数、サイズ等のような情報を収集するためにＡＰＰ ＲＡＭ２０２を評価しうる。通信装置２００はさらに、ＡＰＰ ＲＡＭ２０２を分割および／またはセグメント化しうる構成モジュール２０６を含みうる。例えば、構成モジュール２０６は、ＡＰＰ ＲＡＭ２０２の評価に基づいて、ＡＰＰ ＲＡＭ２０２をセグメント化および／または分割しうる。構成モジュール２０６は、ＡＰＰ ＲＡＭ２０２のサイズ、および／または、ＭＡＰデコーダの数および実装に基づいて、複数のファイルを生成しうる。構成モジュール２０６は、すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループへ分割しうる。構成モジュール２０６は、個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップしうる。ＡＰＰ ＲＡＭ分割およびＡＰＰ ＲＡＭ構成の評価は固定されうる。

例えば、構成モジュール２０６は、ＡＰＰ ＲＡＭ２０２を、４つのＲＡＭファイルへ構成しうる。Ｐ［０］、Ｐ［１］、…Ｐ［４Ｌ−１］によって示される全部で４Ｌ個のＡＰＰ値があるものと仮定する。この例では、第１のファイルが、Ｐ［４ｉ］のＡＰＰ値を含み、第２のファイルが、Ｐ［４ｉ＋１］に関するＡＰＰ値を含み、第３のファイルが、Ｐ［４ｉ＋２］に関するＡＰＰ値を含み、最後のファイルが、Ｐ［４ｉ＋３］に関するＡＰＰ値を含みうる。ここで、ｉは、各ファイル内のエントリのインデクスである。インデクスｉは０からＬ−１までの範囲を取る。ここで、Ｌは、４つのファイルのおのおののサイズである。別の例では、構成モジュール２０６は、ＡＰＰ ＲＡＭ２０２を、８つのＲＡＭファイルに構成しうる。Ｐ［０］、Ｐ［１］、…Ｐ［８Ｌ−１］によって示される全部で８Ｌ個のＡＰＰ値があるものと仮定する。この例では、第１のファイルが、Ｐ［８ｉ］のＡＰＰ値を含み、第２のファイルが、Ｐ［８ｉ＋１］に関するＡＰＰ値を含み、第３のファイルが、Ｐ［８ｉ＋２］に関するＡＰＰ値を含み、・・・、最後のファイルが、Ｐ［８ｉ＋７］に関するＡＰＰ値を含みうる。ここで、ｉは、各ファイル内のエントリのインデクスである。インデクスｉは０からＬ−１までの範囲を取る。ここで、Ｌは、８つのファイルのおのおののサイズである。さらに、図示していないが、一例において、通信装置２００は、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を特定することと、ＡＰＰ ＲＡＭを、少なくとも２つのファイルへ構成すること等に関する命令群を保持するメモリを含みうることが認識されるべきである。さらに、通信装置２００は、（例えば、メモリ内に保持された命令群、別のソースから取得された命令群のような）命令群を実行することに関連して利用されるプロセッサを含みうる。

図３を参照して、主題とするイノベーションにしたがって、２つのＭＡＰデコーダを備えたターボ・デコーダ３００の例が例示されている。ターボ・デコーダ３００は、ＭＡＰデコーダ３０２、ＭＡＰデコーダ３０４、ＡＰＰ ＲＡＭ３０６、硬判定ユニット３０８、読取インタリーバ３１０、書込インタリーバ３１２、書込インタリーバ３１４、読取インタリーバ３１６、および硬判定ユニット３１８を含みうる。ＭＡＰデコーダ３０２とＭＡＰデコーダ３０４との両方が、ＡＰＰ値の読取および／または書込のために、ＡＰＰ ＲＡＭ３０６にアクセスしうることが認識されるべきである。主題とするイノベーションは、メモリ衝突および／またはメモリ競合を回避するために、ＡＰＰ ＲＡＭ３０６のファイルへのセグメント化または分割を提供しうる。

内部ＴＤＥＣ実装は、さまざまな特徴を有しうる。２つのＭＡＰデコーダを備えるターボ・デコーダ３００の例では、１つのＭＡＰデコーダが、トレリスの前半部（０からＮ／２−１）をカバーし、他のＭＡＰデコーダが、トレリスの後半部（Ｎ／２からＮ−１）をカバーする。ここで、Ｎは、（ターボ）符号ブロックの長さである。これは、２つの並列の順序を与える。２つのＭＡＰデコーダは、逆の方式で、トレリス方向を定義する。第１のＭＡＰデコーダのための順方向トレリスは、０からＮ／２−１であり、逆方向トレリスはＮ／２−１からＮである。なぜなら、ゼロにおける初期状態が既知（全ゼロ状態）であるからである。第２のＭＡＰデコーダの場合、トレリス方向は逆である。第２のＭＡＰデコーダの順方向トレリスは、Ｎ−１からＮ／２であり、逆方向トレリスは、Ｎ／２からＮ−１である。なぜなら、Ｎにおける終了状態が既知（全ゼロ状態）であるからである。

すべての状態判定基準を格納するために膨大な量のメモリを必要としうる合計Ｎ／２個のトレリスの順方向状態判定基準および逆方向状態判定基準を計算するのではなく、各ＭＡＰデコーダの長さＮ／２のトレリスが、おのおのが長さＬを持つＭ個のオーバラップしないウィンドウに分割され、順方向状態判定基準計算および逆方向状態判定基準計算がまず第１のウィンドウについて実行され、次に第２のウィンドウについてといった具合に実行されうる。さらに、ＭＡＰデコーダ３０２、３０４は、基数−４トレリスを用いて実施されうる。すなわち、２つの隣接する基数−２トレリスが、１つの単一基数−４トレリス（図５参照）として集合される。

いくつかのオーバヘッドを無視すると、上記の例による実施は、クロック・サイクル毎に４つの符号トレリス移行を処理する。ここで、２つの移行は、第１の基数−４ＭＡＰデコーダでなされ、２つの移行は、他のＭＡＰデコーダでなされる。この処理機能を十分に活用するために、以下の２つの基準が満足される必要がある。

基準１：入力サンプルの４つのセットが、メモリ・アクセス競合無しで、各クロック・サイクル毎に読み取られうる。ここで、入力サンプルの各セットは、１またはゼロの体系的なビットのサンプル（第１の成分符号（ＣＣ）のための１と、第２のＣＣのためのゼロ）、（１／３ＣＣ符号レートによる）パリティ・ビットのために２つのサンプル、および、１つのＡＰＰ値を含む。ＭＡＰ復号が、第１の成分符号に対応しているか、第２の成分符号に対応しているかに依存して、これらの４つのアドレスのセットは、ｍ・Ｌ＋２ｋ、ｍ・Ｌ＋２ｋ＋１、ｎ・Ｌ＋Ｌ−１−２ｋ、ｎ・Ｌ＋Ｌ−２−２ｋであるか、あるいは、π（ｍ・Ｌ＋２ｋ）、π（ｍ・Ｌ＋２ｋ＋１）、π（ｎ・Ｌ＋Ｌ−１−２ｋ）、π（ｎ・Ｌ＋Ｌ−２−２ｋ）である。ここで、ｍ、ｎは、あるスライディング・ウィンドウ・インデクスであり、ｋ∈｛０，１，・・・Ｌ／２−１｝は、スライディング・ウィンドウ内のクロック・サイクルに関連する。最初の２つのアドレスは、基数−４実施によって、（ターボ・インタリーバ無し、あるいは、ターボ・インタリーバ有りの何れかで）互いに隣接している。最後の２つのアドレスも同様である。最初の２つのアドレスは、第１のＭＡＰデコーダに対応している。ここでは、入力サンプル・ローディングが、ウィンドウの先頭から、ウィンドウの末尾へとなされる。最後の２つのアドレスは、第２のＭＡＰデコーダに対応している。ここでは、入力サンプル・ローディングが、逆の方式で、例えば、ウィンドウの末尾から、ウィンドウの先頭へとなされる。

基準２：４つのＡＰＰ値が、メモリ・アクセス競合無しで、各クロック・サイクルにおいて書き込まれうる。これらＡＰＰ値のアドレスは、ＭＡＰ復号が第１の成分符号に対応するか、第２の成分符号に対応するかに依存して、ｍ・Ｌ＋２ｋ、ｍ・Ｌ＋２ｋ＋１、ｎ・Ｌ＋Ｌ−１−２ｋ、ｎ・Ｌ＋Ｌ−２−２ｋのフォーマットであるか、あるいは、π（ｍ・Ｌ＋２ｋ）、π（ｍ・Ｌ＋２ｋ＋１）、π（ｎ・Ｌ＋Ｌ−１−２ｋ）、π（ｎ・Ｌ＋Ｌ−２−２ｋ）のフォーマットでありうる。ｍ、ｎ、およびｋは、以前に定義されている。

上記基準を満足するＡＰＰレイアウトをどのようにして設計するかは、ターボ・インタリーバ構成に関連している。一例において、ＬＴＥのためのターボ・インタリーバは、２次置換多項式（ＱＰＰ）を用いて定義される。ＱＰＰインタリーバは、以下のように定義される。
π（ｉ）＝ｆ_１・ｉ＋ｆ_２・ｉ^２ ｍｏｄＮ、
ここで、ｆ_１およびｆ_２は、２次多項式を定義する係数であり、Ｎは、インタリーバの長さである。多項式は、｛０，１，・・・，Ｎ−１｝→｛０，１，・・・，Ｎ−１｝の１対１マッピングを定義しているのであれば、置換多項式と呼ばれる。

ＬＴＥのために定義されたＱＰＰインタリーバは、さまざまな符号ブロック・サイズのために定義されうる。ＬＴＥのために定義された合計１８８のインタリーバ・サイズが存在しうる。すべてのインタリーバ・サイズは、少なくともビットが揃えられうる。４０≦Ｎ≦５１２である場合、インタリーバ・サイズはすべて８の倍数である。５１２≦Ｎ≦１０２４である場合、インタリーバ・サイズはすべて１６の倍数である。１０２４≦Ｋ≦２０４８である場合、インタリーバ・サイズはすべて３２の倍数である。２０４８≦Ｋ≦６１４４である場合、インタリーバ・サイズはすべて６４の倍数である。

Ｎは、

として分解されうると仮定されたい。ここで、ｐ_ｉは、別個の素数であり、ｎ_ｉは、対応する指数関数である。ＱＰＰがモジュロＮを伴う場合、π（ｘ）もまた、モジュロ

を伴う置換多項式であることが明らかになりうる。

π（ｘ）はまた、任意の０＜ｍ≦ｎ_ｉについての置換多項式モジュロ

であることが明らかになりうる。上記２つの要因を組み合わせると、Ｎを分割する任意のＭについて、ＱＰＰインタリーバは、以下のようなサブ・グループ・インタリーブ特性を有することが示されうる。

上記から、０からＮ−１へのＮ個のアドレスが、Ｍ個のサブ・グループに分割されうる。ここで、ｋ番目のサブ・グループは、｛ｍ・Ｍ＋ｋ：０≦ｍ≦Ｎ／Ｍ−１｝のアドレスを含む。その後、サブ・グループ内のすべてのアドレスが、インタリーブ後であっても、１つのサブ・グループとして残る。さらに、異なるサブ・グループにおけるアドレスは、インタリーブ後は、異なるサブ・フレームに属する。すなわち、各サブ・グループ内では、ターボ・インタリーブが効果的である。

サブ・グループの完全性が、インタリーブを用いて維持されていても、サブ・グループ内の実際のインタリーブ動作は、オリジナルのＱＰＰ式を用いて計算される必要がある。そして、これは、おのおののサブ・フレームについてなされる必要がある。

上記の実施の例では、クロック・サイクル毎に４つの読取と４つの書込とを含む、インデクスｍ・Ｌ＋２ｋ、ｍ・Ｌ＋２ｋ＋１、ｎ・Ｌ＋Ｌ−１−２ｋ、ｎ・Ｌ＋Ｌ−２−２ｋ、あるいは、π（ｍ・Ｌ＋２ｋ）、π（ｍ・Ｌ＋２ｋ＋１）、π（ｎ・Ｌ＋Ｌ−１−２ｋ）、π（ｎ・Ｌ＋Ｌ−２−２ｋ）を持つＡＰＰ値にアクセスする必要がある。同時の読取および書込は、デュアル・ポートＲＡＭ設計によって解決される。４つの読取または書込の間で競合が無いことを保証するために、一例として、全体でＮ個のＡＰＰ値が、Ｍ＝４のサブ・グループに分割される。これに対応して、４つのＲＡＭバンクが使用される。ここで、第１のＲＡＭバンクが、Ｐ 例として、上記例におけるデュアル・ポートＲＡＭは、ＡＰＰ値を、８つのインタリーブ・サブ・グループへ分割することによって回避されうる。ここで、おのおののサブ・グループは、個別の単一ポートＲＡＭファイルに格納される。単一ポートＲＡＭは、任意の時間に、読取または書込されうる。クロック・サイクル毎の４つの読取および４つの書込は、１つのクロック・サイクルにおいて、各ＲＡＭファイルからの１つである、８つの値を読み取ること、および、次のクロック・サイクルにおいて、各ＲＡＭファイルについて１つである、８つの値を書き込むこと等によって達成されうる。

全ての符号ブロック・サイズが８の倍数であることが事実であると仮定すると、１つのＲＡＭバンク内に各インタリーブ・サブ・グループを備えるように、８つのＲＡＭバンクにＡＰＰ値を分割することによって、最大８つの同時ＡＰＰアクセスが可能である。１６、３２、または６４の倍数である大きな符号ブロック・サイズの場合、ＡＰＰ値を、１６、３２、または６４のＲＡＭバンクにそれぞれ分割することによって、それぞれ最大１６、３２、または６４の同時ＡＰＰアクセスがなされうる。ここで、各インタリーブ・サブ・グループは、１つのＲＡＭバンクに格納される。

図４を参照して、主題とするイノベーションにしたがって、４つのサブ・グループを含む事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）設計４００の例が例示されている。ＡＰＰ ＲＡＭ設計４００は、（例えば、ＲＡＭ０、ＲＡＭ１、ＲＡＭ２、およびＲＡＭ３によって示される）４つのファイルを含みうる。ＡＰＰ値は、おのおのが１つのＲＡＭファイルに格納された４つのインタリーブ・サブ・グループへ分割される。

ＴＤＥＣは、Ｔｕｒｂｏ反復中に、インタリーバ・アドレスまたはデインタリーバ・アドレスを計算する必要がある。この計算は、ＱＰＰに直接的に基づく。ＱＰＰ計算ロジックは、おのおののクロック・サイクル内のおのおののサブ・グループについて１つのインタリーバ・アドレスを計算するために、おのおののサブ・グループについて一度ずつ、複数回数実証される必要がある。

図５に示すように、基数−２構成および基数−４構成の例示５００が図示されている。基数−２ ５０２が、基数−４ ５０４とともに例示されうる。ターボ・デコーダ内のＭＡＰデコーダは、基数−４構成として実現されうることが認識されるべきである。基数−４ ５０４では、２トレリス移行が、１つのクロック・サイクルでなされうる。さらに、基数−４ ５０４では、より複雑な状態判定基準計算が存在する。したがって、ＡＰＰ ＲＡＭからの２つの値は、基数−４ ５０４を用いて、おのおののクロック・サイクル内でアクセスされうる。

図６を参照して、読取動作または書込動作中の誤りを低減するために、ＲＡＭをセグメント化することに関連する方法が例示される。説明を単純にする目的で、これら方法は、一連の動作として示され説明されているが、これら方法は、１または複数の実施形態にしたがって、幾つかの動作が本明細書で示され記載されたものとは異なる順序で、あるいは他の動作と同時に生じうるので、動作の順序によって限定されないことが理解され認識されるべきである。例えば、当業者であれば、これら方法はその代わりに、例えば状態図におけるように、一連の相互関連する状態またはイベントとして表されうることを理解し認識するだろう。さらに、１または複数の実施形態にしたがって方法を実現するために、必ずしも例示されたすべての動作が必要とされる訳ではない。

競合の無いメモリ・アクセスを提供するターボ・デコーダを適用することを容易にする方法６００を図６に示す。参照番号６０２では、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）が特定されうる。参照番号６０４では、ＡＰＰ ＲＡＭが、少なくとも２ファイルへ構成されうる。参照番号６０６では、すべてのＡＰＰ値が、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループへ分割されうる。参照番号６０８では、個別のインタリーブ・サブ・グループが、個別のＲＡＭファイルにマップされうる。

図７は、無線通信システムにおいて、メモリ衝突を回避するために、ターボ・デコーダのためのメモリの一部を構成することを容易にするモバイル・デバイス７００の例の例示である。モバイル・デバイス７００は、例えば（図示しない）受信アンテナから信号を受信し、受信した信号について一般的な動作（例えば、フィルタ、増幅、ダウンコンバート等）を実行し、これら調整された信号をデジタル化してサンプルを得る受信機７０２を備えうる。受信機７０２は、受信したシンボルを復調し、それらをチャネル推定のためにプロセッサ７０６へ提供する復調器７０４を備えうる。プロセッサ７０６は、受信機７０２によって受信された情報を分析すること、および／または、送信機７１６による送信のための情報を生成することに特化されたプロセッサ、モバイル・デバイス７００の１または複数の構成要素を制御するプロセッサ、および／または、受信機７０２によって受信された情報を分析することと、送信機７１６による送信のための情報を生成することと、モバイル・デバイス７００のうちの１または複数の構成要素を制御することとのすべて行うプロセッサでありうる。

モバイル・デバイス７００さらに、プロセッサ７０６に動作可能に接続されたメモリ７０８を備えうる。このメモリ７０８は、送信されるデータ、受信したデータ、利用可能なチャネルに関連する情報、分析された信号および／または干渉強度に関連付けられたデータ、割り当てられたチャネルや電力やレート等に関連する情報、および、チャネルの推定およびチャネルを介した通信のために適切なその他任意の情報を格納しうる。メモリ７０８はさらに、（例えば、パフォーマンス・ベース、キャパシティ・ベース等での）チャネルの推定および／または利用に関連付けられたアルゴリズムおよび／またはプロトコルを格納しうる。

本明細書に記載されたデータ・ストア（例えば、メモリ７０８）は、揮発性メモリであるか、あるいは不揮発性メモリである。あるいは、揮発性メモリと不揮発性メモリとの両方を含みうることが認識されるだろう。限定ではなく例示によって、不揮発性メモリは、読取専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電子的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電子的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、あるいはフラッシュ・メモリを含みうる。揮発性メモリは、外部キャッシュ・メモリとして動作するランダム・アクセス・メモリ（ＲＡＭ）を含みうる。限定ではなく例示によって、ＲＡＭは、例えばシンクロナスＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（ＳＬＤＲＡＭ）、およびダイレクト・ラムバスＲＡＭ（ＤＲＲＡＭ（登録商標））のような多くの形態で利用可能である。主題となるシステムおよび方法のメモリ７０８は、限定される訳ではないが、これらおよびその他任意の適切なタイプのメモリを備えることが意図される。

プロセッサ７０６はさらに、評価モジュール７１０および／または構成モジュール７１２に動作可能に接続されうる。評価モジュール７１０は、ＡＰＰ ＲＡＭの一部を特定し、検査しうる。さらに、構成モジュール７１２は、メモリ競合および／またはメモリ衝突を回避するために、セグメントがターボ・デコーダ内のＭＡＰデコーダに対応するようにＡＰＰ ＲＡＭをセグメント化または分割しうる。構成モジュール７１２は、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、すべてのＡＰＰ値を、少なくとも２つのインタリーブ・サブ・グループへ分割しうる。構成モジュール７１２は、個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルへマップしうる。

モバイル・デバイス７００はさらに、信号を変調する変調器７１４と、この信号を例えば基地局、別のモバイル・デバイス等へ送信する送信機７１６とを備える。プロセッサ７０６と別に示されているが、評価モジュール７１０、構成モジュール７１２、復調器７０４、および／または、変調器７１４は、プロセッサ７０６または複数のプロセッサ（図示せず）の一部でありうることが認識されるべきである。

図８は、前述したように、無線通信環境において、メモリ衝突を回避するために、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を分割することを容易にするシステム８００の例の例示である。このシステム８００は、複数の受信アンテナ８０６によって１または複数のモバイル・デバイス８０４から信号を受信する受信機８１０と、送信アンテナ８０８によって１または複数のモバイル・デバイス８０４へ信号を送信する送信機８２４とを備える、基地局８０２（例えば、アクセス・ポイント）を備える。受信機８１０は、受信アンテナ８０６から情報を受信する。さらに、受信した情報を復調する復調器８１２と動作可能に関連付けられている。復調されたシンボルは、図７に関連して上述されたプロセッサと類似のプロセッサ８１４によって分析される。プロセッサ８１４は、信号（例えばパイロット）強度および／または干渉強度を推定することに関連する情報、モバイル・デバイス８０４（または（図示しない）別の基地局）へ／から送信される／受信されたデータ、および／または、本明細書に記載されたさまざまな動作および機能を実行することに関連するその他任意の適切な情報を格納するメモリ８１６に結合されている。

プロセッサ８１４はさらに、評価モジュール８１８および／または構成モジュール８２０に接続される。評価モジュール８１８は、ＡＰＰ ＲＡＭと、関連付けられたサイズとを特定しうる。構成モジュール８２０は、おのおののファイルおよび／またはサブ・グループ間の隔離を保証するために、ＡＰＰ ＲＡＭ内のおのおののファイル内に、少なくとも２つのファイルおよびサブ・グループを生成しうる。構成モジュール８２０は、すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割しうる。構成モジュール８２０は、個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップしうる。さらに、プロセッサ８１４と別に示されているが、評価モジュール８１８、構成モジュール８２０、復調器８１２、および／または、変調器８２２は、プロセッサ８１４または複数のプロセッサ（図示せず）のうちの一部でありうることが認識されるべきである。

図９は、無線通信システム９００の例を示す。無線通信システム９００は、簡潔さの目的で、１つの基地局９１０と１つのモバイル・デバイス９５０とを示している。しかしながら、システム９００は、１より多い基地局、および／または、１より多いモバイル・デバイスを含むことができ、これら追加の基地局および／またはモバイル・デバイスは、以下に説明する基地局９１０およびモバイル・デバイス９５０の例と実質的に同じでも、別のものでもありうることが認識されるべきである。それに加えて、基地局９１０および／またはモバイル・デバイス９５０は、本明細書に記載されたシステム（図１−３、図７−８）、技術／構成（図４−５）、および／または、方法（図５６）を用いて、その間の無線通信を容易にする。

基地局９１０では、多くのデータ・ストリームのためのトラフィック・データが、データ・ソース９１２から送信（ＴＸ）データ・プロセッサ９１４へ提供される。一例によれば、おのおののデータ・ストリームが、それぞれのアンテナを介して送信される。ＴＸデータ・プロセッサ９１４は、トラフィック・データ・ストリームをフォーマットし、このデータ・ストリームのために選択された特定の符号化スキームに基づいて符号化し、インタリーブして、符号化されたデータを提供する。

おのおののデータ・ストリームの符号化されたデータは、直交周波数分割多重化（ＯＦＤＭ）技術を用いてパイロット・データと多重化されうる。さらに、あるいは、その代わりに、パイロット・シンボルは、周波数分割多重化（ＦＤＭ）、時分割多重化（ＴＤＭ）、あるいは符号分割多重化（ＣＤＭ）されうる。パイロット・データは一般に、既知の方法で処理される既知のデータ・パターンであり、チャネル応答を推定するためにモバイル・デバイス９５０において使用されうる。おのおののデータ・ストリームについて多重化されたパイロットおよび符号化されたデータは、データ・ストリームのために選択された特定の変調スキーム（例えば、バイナリ・フェーズ・シフト・キーイング（ＢＰＳＫ）、直交フェーズ・シフト・キーイング（ＱＰＳＫ）、Ｍフェーズ・シフト・キーイング（Ｍ−ＰＳＫ）、Ｍ直交振幅変調（Ｍ−ＱＡＭ）等）に基づいて変調（例えば、シンボル・マップ）され、変調シンボルが提供される。おのおののデータ・ストリームのデータ・レート、符号化、および変調は、プロセッサ９３０によって実行または提供される命令によって決定されうる。

データ・ストリームの変調シンボルは、（例えば、ＯＦＤＭのために）変調シンボルを処理するＴＸ ＭＩＭＯプロセッサ９２０に提供される。ＴＸ ＭＩＭＯプロセッサ９２０はその後、Ｎ_Ｔ個の変調シンボル・ストリームを、Ｎ_Ｔ個の送信機（ＴＭＴＲ）９２２ａ乃至９２２ｔへ提供する。さまざまな実施形態において、ＴＸ ＭＩＭＯプロセッサ９２０は、データ・ストリームのシンボル、および、そのシンボルが送信されるアンテナへ、ビームフォーミング重みを適用する。

おのおのの送信機９２２は、１または複数のアナログ信号を提供するために、それぞれのシンボル・ストリームを受信して処理し、さらには、ＭＩＭＯチャネルを介した送信に適切な変調信号を提供するために、このアナログ信号を調整（例えば、増幅、フィルタ、およびアップコンバート）する。さらに、送信機９２２ａ乃至９２２ｔからのＮ_Ｔ個の変調信号は、Ｎ_Ｔ個のアンテナ９２４ａ乃至９２４ｔそれぞれから送信される。

モバイル・デバイス９５０では、送信された変調信号が、Ｎ_Ｒ個のアンテナ９５２ａ乃至９５２ｒによって受信され、おのおののアンテナ９５２から受信した信号が、それぞれの受信機（ＲＣＶＲ）９５４ａ乃至９５４ｒへ提供される。おのおのの受信機９５４は、それぞれの信号を調整（例えば、フィルタ、増幅、およびダウンコンバート）し、この調整された信号をデジタル化してサンプルを提供し、さらにこのサンプルを処理して、対応する「受信された」シンボル・ストリームを提供する。

ＲＸデータ・プロセッサ９６０は、Ｎ_Ｒ個の受信機９５４からＮ_Ｒ個のシンボル・ストリームを受信し、受信されたこれらシンボル・ストリームを、特定の受信機処理技術に基づいて処理して、Ｎ_Ｔ個の「検出された」シンボル・ストリームを提供する。ＲＸデータ・プロセッサ９６０は、検出されたおのおののシンボル・ストリームを復調し、デインタリーブし、復号して、そのデータ・ストリームのためのトラフィック・データを復元する。ＲＸデータ・プロセッサ９６０による処理は、基地局９１０におけるＴＸ ＭＩＭＯプロセッサ９２０およびＴＸデータ・プロセッサ９１４によって実行されるものと相補的である。

プロセッサ９７０は、上述したように、どのプリコーディング行列を使用するのかを定期的に決定する。さらに、プロセッサ９７０は、行列インデクス部およびランク値部を備えた逆方向リンク・メッセージを規定することができる。

逆方向リンク・メッセージは、通信リンクおよび／または受信されたデータ・ストリームに関するさまざまなタイプの情報を備えうる。逆方向リンク・メッセージは、多くのデータ・ストリームに関するトラフィック・データをデータ・ソース９３６から受け取るＴＸデータ・プロセッサ９３８によって処理され、変調器９８０によって変調され、送信機９５４ａ乃至９５４ｒによって調整され、基地局９１０へ送り戻される。

基地局９１０では、モバイル・デバイス９５０からの変調信号が、アンテナ９２４によって受信され、受信機９２２によって調整され、復調器９４０によって復調され、ＲＸデータ・プロセッサ９４２によって処理されて、モバイル・デバイス９５０によって送信された逆方向リンク・メッセージを抽出する。さらに、プロセッサ９３０は、ビームフォーミング重みを決定するためにどのプリコーディング行列を使用するかを決定するために、この抽出されたメッセージを処理する。

プロセッサ９３０およびプロセッサ９７０は、基地局９１０およびモバイル・デバイス９５０それぞれにおける動作を指示（例えば、制御、調整、管理等）する。プロセッサ９３０およびプロセッサ９７０はそれぞれ、プログラム・コードおよびデータを格納するメモリ９３２およびメモリ９７２に関連付けられうる。プロセッサ９３０およびプロセッサ９７０はまた、アップリンクおよびダウンリンクそれぞれのための周波数およびインパルス応答推定値を導出する計算をも実行する。

本明細書に記載された実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、あるいはこれらの任意の組み合わせで実現されうることが理解されるべきである。ハードウェアで実現する場合、処理ユニットは、１または複数の特定用途向けＩＣ（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラム可能論理回路（ＰＬＤ）、フィールド・プログラム可能ゲート・アレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロプロセッサ、本明細書に記載の機能を実行するために設計されたその他の電子ユニット、あるいはこれらの組み合わせ内に実装されうる。

これら実施形態が、ソフトウェア、ファームウェア、ミドルウェアあるいはマイクロコード、プログラム・コードあるいはコード・セグメントで実現される場合、これらは、例えば記憶素子のような機械読取可能な媒体に格納されうる。コード・セグメントは、手順、機能、サブプログラム、プログラム、ルーチン、サブルーチン、モジュール、ソフトウェア・パッケージ、クラス、または、命令、データ構造、あるいはプログラム文からなる任意の組み合わせを表すことができる。コード・セグメントは、情報、データ、引数、パラメータ、あるいは記憶内容の引渡および／または受信を行うことによって、他のコード・セグメントまたはハードウェア回路に接続されうる。情報、引数、パラメータ、データなどは、メモリ共有、メッセージ引渡し、トークン引渡、ネットワーク送信などを含む任意の適切な手段を用いて引渡、転送、あるいは送信されうる。

ソフトウェアで実現する場合、本明細書に記載のこれら技術は、本明細書に記載の機能を実行するモジュール（例えば、手続き、機能等）を用いて実現されうる。ソフトウェア・コードは、メモリ・ユニット内に格納され、プロセッサによって実行されうる。メモリ・ユニットは、プロセッサ内部またはプロセッサ外部に実装されうる。プロセッサ外部に実装される場合、メモリ・ユニットは、当該技術分野で周知のさまざまな手段によってプロセッサと通信可能に接続されうる。

図１０を参照して、競合の無いメモリ・アクセスを提供するターボ・デコーダを適用するシステム１０００が例示される。例えば、システム１０００は、基地局、モバイル・デバイスなどの中に少なくとも部分的に存在しうる。システム１０００は、プロセッサ、ソフトウェア、またはそれらの組み合わせ（例えば、ファームウェア）によって実現される機能を表す機能ブロックでありうる機能ブロックを含むものとして示されることが認識されるべきである。システム１０００は、連携して動作しうる電子構成要素の論理グループ１００２を含む。論理グループ１００２は事後確率（ＡＰＰ）ランダム・アクセス・メモリを特定するための電子構成要素１００４を含みうる。さらに、論理グループ１００２は、ＡＰＰ ＲＡＭを少なくとも２つのファイルに構成するための電子構成要素１００６を備えうる。さらに、論理グループ１００２は、すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割するための電子構成要素１００８を含みうる。さらに、論理グループ１００２は、個別のインタリーブ・サブ・グループを個別のＲＡＭファイルにマップするための電子構成要素１０１０を備えうる。さらに、システム１０００は、電子構成要素１００４、１００６、１００８、１０１０に関連付けられた機能を実行するための命令群を保持するメモリ１０１２を含みうる。メモリ１０１２の外側にあると示されているが、電子構成要素１００４、１００６、１００８、１０１０のうちの１または複数は、メモリ１０１２内に存在しうることが理解されるべきである。

上述したものは、１または複数の実施形態の一例を含んでいる。もちろん、上述した実施形態を説明する目的で、構成要素または方法の考えられるすべての組み合わせを記述することは可能ではないが、当業者であれば、さまざまな実施形態のさらに多くの組み合わせおよび置き換えが可能であることを認識することができる。したがって、記載された実施形態は、特許請求の範囲の精神およびスコープ内にあるそのようなすべての変更、変更、および変形を含むことが意図される。さらにまた、用語「含む」が、詳細説明あるいは特許請求の範囲のうちの何れかで使用されている限り、その用語は、用語「備える」が、請求項における遷移語として適用される場合に解釈される用語「備える」と同様に、包括的であることが意図される。

Claims (58)

1. 競合の無いメモリ・アクセスを提供するターボ・デコーダを適用することを容易にする無線通信システムにおいて使用される方法であって、
   事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を特定することと、
   前記ＡＰＰ ＲＡＭを、少なくとも２つのＲＡＭファイルへ構成することと、
   すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割することと、
   個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップすることと、
   を備える方法。
2. ＭＡＰパラレル・デコーダが、前記インタリーブ・サブ・グループのうちの少なくとも１つへの読取または書込のうちの少なくとも１つを用いる、請求項１に記載の方法。
3. ＭＡＰパラレル・デコーダが、前記インタリーブ・サブ・グループのうちの少なくとも１つへの読取または書込のうちの少なくとも１つを用いるように隔離された、請求項１に記載の方法。
4. 前記ＡＰＰ ＲＡＭを、２つのＲＡＭファイルへ構成することと、
   前記２つのＲＡＭファイルのおのおののためのサブ・グループを生成することと、
   をさらに備える請求項１に記載の方法。
5. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用すること、をさらに備える請求項４に記載の方法。
6. 前記ＡＰＰ ＲＡＭを、４つのＲＡＭファイルに構成することと、
   前記４つのＲＡＭファイルのおのおののためのサブ・グループを生成することと、
   をさらに備える請求項１に記載の方法。
7. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用すること、をさらに備える請求項６に記載の方法。
8. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用すること、をさらに備える請求項６に記載の方法。
9. ｎＬ＋４ｋのフォーマットで第１のサブ・グループをフォーマットすることと、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
   ｎＬ＋４ｋ＋１のフォーマットで第２のサブ・グループをフォーマットすることと、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
   ｎＬ＋４ｋ＋２のフォーマットで第３のサブ・グループをフォーマットすることと、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
   ｎＬ＋４ｋ＋３のフォーマットで第４のサブ・グループをフォーマットすることと、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
   サブ・グループ内の第１のＡＰＰ値と、別のサブ・グループ内の第２のＡＰＰ値とにアクセスすることと、
   をさらに備える請求項６に記載の方法。
10. 前記ＡＰＰ ＲＡＭを、８つのＲＡＭファイルへ構成することと、
    前記８つのＲＡＭファイルのおのおののためのサブ・グループを生成することと、
    をさらに備える請求項１に記載の方法。
11. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用すること、をさらに備える請求項１０に記載の方法。
12. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用すること、をさらに備える請求項１０に記載の方法。
13. 前記ＡＰＰ ＲＡＭを、１６のＲＡＭファイルへ構成することと、
    前記１６のＲＡＭファイルのおのおののためのサブ・グループを生成することと、
    をさらに備える請求項１に記載の方法。
14. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用すること、をさらに備える請求項１３に記載の方法。
15. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用すること、をさらに備える請求項１３に記載の方法。
16. 前記ＡＰＰ ＲＡＭを、３２のＲＡＭファイルへ構成することと、
    前記３２のＲＡＭファイルのおのおののためのサブ・グループを生成することと、
    をさらに備える請求項１に記載の方法。
17. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用すること、をさらに備える請求項１６に記載の方法。
18. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用すること、をさらに備える請求項１６に記載の方法。
19. 前記ＱＰＰターボ・インタリーバに関連するサブ・グループを持つメンバシップを保持することをさらに備え、
    前記ＱＰＰターボ・インタリーバのサブ・グループに対するメンバシップは、ＡＰＰ ＲＡＭ内のサブ・グループのメンバシップに変わる、請求項１に記載の方法。
20. 無線通信装置であって、
    事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を特定し、
    前記ＡＰＰ ＲＡＭを、少なくとも２つのＲＡＭファイルへ構成し、
    すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割し、
    個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップする、
    ように構成された少なくとも１つのプロセッサと、
    前記少なくとも１つのプロセッサに接続されたメモリと、
    を備える無線通信装置。
21. ＭＡＰパラレル・デコーダが、前記インタリーブ・サブ・グループのうちの少なくとも１つへの読取または書込のうちの少なくとも１つを用いる、請求項２０に記載の無線通信装置。
22. ＭＡＰパラレル・デコーダが、前記インタリーブ・サブ・グループのうちの少なくとも１つへの読取または書込のうちの少なくとも１つを用いるように隔離された、請求項２０に記載の無線通信装置。
23. 前記ＡＰＰ ＲＡＭを、２つのＲＡＭファイルへ構成し、
    前記２つのＲＡＭファイルのおのおののためのサブ・グループを生成する、
    ように構成された少なくとも１つのプロセッサをさらに備える請求項２０に記載の無線通信装置。
24. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項２３に記載の無線通信装置。
25. 前記ＡＰＰ ＲＡＭを、４つのＲＡＭファイルに構成し、
    前記４つのＲＡＭファイルのおのおののためのサブ・グループを生成する、
    ように構成された少なくとも１つのプロセッサをさらに備える請求項２０に記載の無線通信装置。
26. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項２５に記載の無線通信装置。
27. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項２５に記載の無線通信装置。
28. ｎＬ＋４ｋのフォーマットで第１のサブ・グループをフォーマットし、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
    ｎＬ＋４ｋ＋１のフォーマットで第２のサブ・グループをフォーマットし、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
    ｎＬ＋４ｋ＋２のフォーマットで第３のサブ・グループをフォーマットし、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
    ｎＬ＋４ｋ＋３のフォーマットで第４のサブ・グループをフォーマットし、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
    サブ・グループ内の第１のＡＰＰ値と、別のサブ・グループ内の第２のＡＰＰ値とにアクセスする、
    ように構成された少なくとも１つのプロセッサをさらに備える請求項２５に記載の無線通信装置。
29. 前記ＡＰＰ ＲＡＭを、８つのＲＡＭファイルへ構成し、
    前記８つのＲＡＭファイルのおのおののためのサブ・グループを生成する、
    ように構成された少なくとも１つのプロセッサをさらに備える請求項２０に記載の無線通信装置。
30. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項２９に記載の無線通信装置。
31. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項２９に記載の無線通信装置。
32. 前記ＡＰＰ ＲＡＭを、１６のＲＡＭファイルへ構成し、
    前記１６のＲＡＭファイルのおのおののためのサブ・グループを生成する、
    ように構成された少なくとも１つのプロセッサをさらに備える請求項２０に記載の無線通信装置。
33. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項３２に記載の無線通信装置。
34. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項３２に記載の無線通信装置。
35. 前記ＡＰＰ ＲＡＭを、３２のＲＡＭファイルへ構成し、
    前記３２のＲＡＭファイルのおのおののためのサブ・グループを生成する、
    ように構成された少なくとも１つのプロセッサをさらに備える請求項２０に記載の無線通信装置。
36. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項３５に記載の無線通信装置。
37. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する、ように構成された少なくとも１つのプロセッサをさらに備える請求項３５に記載の無線通信装置。
38. 前記ＱＰＰターボ・インタリーバに関連するサブ・グループを持つメンバシップを保持するように構成された少なくとも１つのプロセッサをさらに備え、
    前記ＱＰＰターボ・インタリーバのサブ・グループに対するメンバシップは、ＡＰＰ ＲＡＭ内のサブ・グループのメンバシップに変わる、請求項２０に記載の無線通信装置。
39. 競合の無いメモリ・アクセスを提供するターボ・デコーダを適用する無線通信装置であって、
    事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を特定する手段と、
    前記ＡＰＰ ＲＡＭを、少なくとも２つのＲＡＭファイルへ構成する手段と、
    すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割する手段と、
    個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップする手段と、
    を備える無線通信装置。
40. ＭＡＰパラレル・デコーダが、前記インタリーブ・サブ・グループのうちの少なくとも１つへの読取または書込のうちの少なくとも１つを用いる、請求項３９に記載の無線通信装置。
41. ＭＡＰパラレル・デコーダが、前記インタリーブ・サブ・グループのうちの少なくとも１つへの読取または書込のうちの少なくとも１つを用いるように隔離された、請求項３９に記載の無線通信装置。
42. 前記ＡＰＰ ＲＡＭを、２つのＲＡＭファイルへ構成する手段と、
    前記２つのＲＡＭファイルのおのおののためのサブ・グループを生成する手段と、
    をさらに備える請求項３９に記載の無線通信装置。
43. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する手段、をさらに備える請求項４２に記載の無線通信装置。
44. 前記ＡＰＰ ＲＡＭを、４つのＲＡＭファイルに構成する手段と、
    前記４つのＲＡＭファイルのおのおののためのサブ・グループを生成する手段と、
    をさらに備える請求項３９に記載の無線通信装置。
45. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用する手段、をさらに備える請求項４４に記載の無線通信装置。
46. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する手段、をさらに備える請求項４４に記載の無線通信装置。
47. ｎＬ＋４ｋのフォーマットで第１のサブ・グループをフォーマットする手段と、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
    ｎＬ＋４ｋ＋１のフォーマットで第２のサブ・グループをフォーマットする手段と、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
    ｎＬ＋４ｋ＋２のフォーマットで第３のサブ・グループをフォーマットする手段と、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
    ｎＬ＋４ｋ＋３のフォーマットで第４のサブ・グループをフォーマットする手段と、ここで、ｎは、サブ・グループ内のインデクスであり、Ｌは、サブ・グループの長さであり、ｋは、サブ・グループ・インデクスである、
    サブ・グループ内の第１のＡＰＰ値と、別のサブ・グループ内の第２のＡＰＰ値とにアクセスする手段と、
    をさらに備える請求項４４に記載の無線通信装置。
48. 前記ＡＰＰ ＲＡＭを、８つのＲＡＭファイルへ構成する手段と、
    前記８つのＲＡＭファイルのおのおののためのサブ・グループを生成する手段と、
    をさらに備える請求項３９に記載の無線通信装置。
49. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用する
    手段、をさらに備える請求項４８に記載の無線通信装置。
50. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する手段、をさらに備える請求項４８に記載の無線通信装置。
51. 前記ＡＰＰ ＲＡＭを、１６のＲＡＭファイルへ構成する手段と、
    前記１６のＲＡＭファイルのおのおののためのサブ・グループを生成する手段と、
    をさらに備える請求項４８に記載の無線通信装置。
52. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用する手段、をさらに備える請求項５１に記載の無線通信装置。
53. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する手段、をさらに備える請求項５１に記載の無線通信装置。
54. 前記ＡＰＰ ＲＡＭを、３２のＲＡＭファイルへ構成する手段と、
    前記３２のＲＡＭファイルのおのおののためのサブ・グループを生成する手段と、
    をさらに備える請求項４８に記載の無線通信装置。
55. 同時の読取および書込を提供するために、デュアル・ポートＲＡＭ設計を利用する手段、をさらに備える請求項５４に記載の無線通信装置。
56. サブ・グループのための書込と読取との間にクロック・サイクル・オフセットを適用する手段、をさらに備える請求項５４に記載の無線通信装置。
57. 前記ＱＰＰターボ・インタリーバに関連するサブ・グループを持つメンバシップを保持する手段をさらに備え、
    前記ＱＰＰターボ・インタリーバのサブ・グループに対するメンバシップは、ＡＰＰ ＲＡＭ内のサブ・グループのメンバシップに変わる、請求項３９に記載の無線通信装置。
58. コンピュータ・プログラム製品であって、
    少なくとも１つのコンピュータに対して、事後確率（ＡＰＰ）ランダム・アクセス・メモリ（ＲＡＭ）を特定させるためのコードと、
    少なくとも１つのコンピュータに対して、前記ＡＰＰ ＲＡＭを、少なくとも２つのＲＡＭファイルへ構成させるためのコードと、
    少なくとも１つのコンピュータに対して、すべてのＡＰＰ値を、２次置換多項式（ＱＰＰ）ターボ・インタリーバに基づいて、少なくとも２つのインタリーブ・サブ・グループに分割させるためのコードと、
    少なくとも１つのコンピュータに対して、個別のインタリーブ・サブ・グループを、個別のＲＡＭファイルにマップさせるためのコードと、
    を備えるコンピュータ読取可能な媒体を備える、コンピュータ・プログラム製品。

Images