JP2013507693A - 不均一ページサイズを有する多チャンネルメモリシステムへのアクセス - Google Patents

不均一ページサイズを有する多チャンネルメモリシステムへのアクセス Download PDF

Info

Publication number
JP2013507693A
JP2013507693A JP2012533325A JP2012533325A JP2013507693A JP 2013507693 A JP2013507693 A JP 2013507693A JP 2012533325 A JP2012533325 A JP 2012533325A JP 2012533325 A JP2012533325 A JP 2012533325A JP 2013507693 A JP2013507693 A JP 2013507693A
Authority
JP
Japan
Prior art keywords
memory
master
channel
page size
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012533325A
Other languages
English (en)
Other versions
JP5493000B2 (ja
Inventor
フェン・ワン
マシュー・マイケル・ノワク
ジョンヘ・キム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2013507693A publication Critical patent/JP2013507693A/ja
Application granted granted Critical
Publication of JP5493000B2 publication Critical patent/JP5493000B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

方法は、複数のマスターの各マスターのメモリアクセスパターンを予測するステップを含む。複数のマスターは、クロスバー相互接続部を介して多チャンネルメモリにアクセスすることができ、その多チャンネルメモリは、複数のバンクを有する。本方法は、複数のバンクの各バンクと関連するページサイズを識別するステップを含む。本方法はまた、各マスターのメモリアクセスパターンに基づいて複数のバンクの少なくとも1つのバンクを複数のマスターの各マスターに割り当てるステップも含む。

Description

本開示は一般に、不均一ページサイズを有する多チャンネルメモリシステムへのアクセスに関する。
技術の進歩は、より小さく、より強力な計算デバイスをもたらした。例えば、小さく、軽量で、使用者が容易に持ち運べる携帯無線電話、携帯情報端末(PDA)、およびページングデバイスなどの無線計算デバイスを含む、いろいろな携帯型個人用計算デバイスが、現在は存在する。より具体的には、セル方式電話およびインターネットプロトコル(IP)電話などの携帯無線電話は、無線ネットワークを通じて音声およびデータパケットを伝えることができる。さらに、多くのそのような無線電話はまた、他の種類のデバイスも組み込む。例えば、無線電話はまた、デジタルスチルカメラ、デジタルビデオカメラ、デジタル録音機、およびオーディオファイルプレーヤーを含むこともできる。そのため、無線電話は、多重マスターを介して多チャンネルメモリにアクセスするマルチプロセッサを含むことができる。
多重マスターを備えるシステムでは、多重マスターは、多チャンネルメモリに保存された異なる種類のデータにアクセスすることができる。均一ページサイズを使用して異なる種類のデータを多チャンネルメモリに保存することは、ページオープン電力(例えば、アクセスのために特定のページを開くのに必要とされる電力)の増加またはより少ないページヒットをもたらすこともある。例えば、大きなページサイズを使用してデータを多チャンネルメモリに保存することは、ページヒット数を増加させることもあるが、しかしより大きなページサイズのためにページオープン電力の増加をもたらすこともある。小さなページサイズを使用してデータを多チャンネルメモリに保存することは、ページを開くときに大きなページサイズよりも少ないページオープン電力を使用することもあるが、しかしより少ないページヒットをもたらすこともある。
不均一ページサイズを有する多チャンネルメモリを備えるシステムでは、1つまたは複数のチャンネルは、マスターのメモリ要件に基づいておよび多チャンネルメモリの各チャンネルと関連する不均一ページサイズに基づいてマスターに割り当てられる。マスターのメモリ要件に基づいておよび多チャンネルメモリの各チャンネルと関連する不均一ページサイズに基づいてチャンネルをマスターに割り当てることは、マスターのページヒット率を増加させることができ、ページオープン電力を低減することができる。
特定の実施形態では、装置は、多チャンネルメモリへのアクセスを有するマスターのメモリ要件を予測するように構成されるクロスバー相互接続部を含む。クロスバー相互接続部はさらに、多チャンネルメモリの各チャンネルと関連するページサイズを識別するように構成される。クロスバー相互接続部はさらに、マスターの予測メモリ要件に基づいておよび第1の特定のチャンネルと関連するページサイズに基づいて多チャンネルメモリの第1の特定のチャンネルをマスターに割り当てるように構成される。
別の特定の実施形態では、方法は、複数のマスターの各マスターのメモリアクセスパターンを予測するステップを含む。複数のマスターは、クロスバー相互接続部を介して多チャンネルメモリにアクセスすることができ、その多チャンネルメモリは、複数のバンクを有する。本方法は、複数のバンクの各バンクと関連するページサイズを識別するステップを含む。本方法はまた、各マスターのメモリアクセスパターンに基づいて複数のバンクの少なくとも1つのバンクを複数のマスターの各マスターに割り当てるステップも含む。
開示される実施形態の少なくとも1つによって提供される1つの特別な利点は、マスターのメモリアクセスのページヒット率の増加である。マスターのメモリアクセスのページヒット率を増加させることは、要求されたデータを有するページを見いだすために開かれるページ数を低減することができる。開示される実施形態の少なくとも1つによって提供されるもう1つの特別な利点は、ページオープン電力の低減である。ページオープン電力を低減することは、携帯型電子デバイスのバッテリー寿命を延ばすことができる。本開示の他の態様、利点、および特徴は、次の節、すなわち図面の簡単な説明、詳細な説明、およびクレームを含む、本出願全体の概観後には明らかになるであろう。
不均一ページサイズを有する多チャンネルメモリシステムにアクセスするためのシステムの第1の説明に役立つ実施形態のブロック図である。 不均一ページサイズを有する多チャンネルメモリシステムへのアクセスの説明に役立つ実施形態の一般的な図である。 不均一ページサイズを有する多チャンネルメモリシステムにアクセスする方法の第1の説明に役立つ実施形態の流れ図である。 不均一ページサイズを有する多チャンネルメモリシステムにアクセスする方法の第2の説明に役立つ実施形態の流れ図である。 不均一ページサイズを有する多チャンネルメモリシステムを含む集積回路デバイスを製造する方法の説明に役立つ実施形態の一般的な図である。 不均一ページサイズを有する多チャンネルメモリシステムを含む電子デバイスの説明に役立つ実施形態のブロック図である。
図1を参照すると、不均一ページサイズを有する多チャンネルメモリシステムにアクセスするためのシステムの第1の説明に役立つ実施形態のブロック図が、描写され、全体的に100と指定される。システム100は、クロスバー相互接続部106およびメモリコントローラ108を使用して多チャンネルメモリ110にアクセスすることができる第1のプロセッサ101、第2のプロセッサ102、第3のプロセッサ103、および第nのプロセッサ104を含む。
システム100では、nは、プロセッサの総数を表す。プロセッサ101〜104は、電子デバイスで特殊化した機能を果たすために使用されてもよいさまざまなプロセッサを表してもよい。例えば、プロセッサ101〜104は、表示制御プロセッサ、無線制御プロセッサ、エンコーダ-デコーダ(CODEC)プロセッサ、デジタルシグナルプロセッサ(DSP)、他の種類のプロセッサ、またはそれらの任意の組合せを含んでもよい。プロセッサ101〜104は、クロスバー相互接続部106を介して多チャンネルメモリ110に保存されたデータにアクセスしてもよい。例えば、プロセッサ101〜104は、クロスバー相互接続部106を介して多チャンネルメモリ110の一部分を読み出しまたは一部分に書き込んでもよい。
多チャンネルメモリ110は、第1のチャンネル150、第2のチャンネル151、第3のチャンネル152、および第mのチャンネル153を含み、ただしmは、多チャンネルメモリ110のチャンネル数である。多チャンネルメモリ110の各チャンネル150〜153は、1つまたは複数のメモリバンクを含んでもよい。システム100では、第1のチャンネル150は、第1のバンク170および第2のバンク171を有し、第2のチャンネル151は、第1のバンク172および第2のバンク173を有し、第3のチャンネル152は、第1のバンク174および第2のバンク175を有し、第mのチャンネル153は、第1のバンク176および第2のバンク177を有する。多チャンネルメモリ110は、不均一ページサイズを使用してデータを保存してもよい。特定の実施形態では、2つのページサイズ(例えば、大きなページサイズおよび小さなページサイズ)が、多チャンネルメモリ110に不均一ページサイズを実装するために使用されてもよい。別の特定の実施形態では、3つ以上のページサイズが、使用されてもよい。例えば、3つのページサイズ(例えば、大きなページサイズ、中間のページサイズ、および小さなページサイズ)が、多チャンネルメモリ110に不均一ページサイズを実装するために使用されてもよい。
システム100では、バンク170〜171は、小さなページサイズ160を有し、バンク172〜173は、中間のページサイズ161を有し、バンク174〜175は、大きなページサイズ162を有し、バンク176〜177は、小さなページサイズ160を有する。特定の実施形態では、多チャンネルメモリ110は、デュアルデータレート(DDR)メモリであってもよい。別の特定の実施形態では、多チャンネルメモリ110は、シリコン貫通積層(TSS)DDRメモリであってもよい。多チャンネルメモリ110は、少なくとも128ビットの入力/出力動作幅を有してもよい。多チャンネルメモリ110は、第1のメモリコントローラ140、第2のメモリコントローラ141、第3のメモリコントローラ142、および第mのメモリコントローラ143を介してアクセスされてもよい。
クロスバー相互接続部106は、第1のマスター120、第2のマスター121、第3のマスター122、第nのマスター123、第1のスレーブ130、第2のスレーブ131、第3のスレーブ132、第mのスレーブ133、およびメモリアクセスモニター180を含む。クロスバー相互接続部106は、1つまたは複数のファブリック(fabric)を含んでもよく、各ファブリックは、多チャンネルメモリ110のサブセットへのアクセスを可能にする。例えば、クロスバー相互接続部106は、いくつかの種類の多チャンネルメモリへのアクセスを可能にしてもよく、従って多重ファブリックを有してもよい。マスター120〜123は、多チャンネルメモリ110にアクセスするためにクロスバー相互接続部106の一部分を制御するバスマスターであってもよい。マスター120〜123は、多チャンネルメモリ110にアクセスするためのコマンドをプロセッサ101〜104から受け取ってもよい。多チャンネルメモリ110にアクセスするために、マスター120〜123の特定のマスターは、メモリアクセス要求をスレーブ130〜133の特定のスレーブに送ってもよく、特定のスレーブは、メモリコントローラ140〜143の1つを介して多チャンネルメモリ110のバンク170〜177の1つまたは複数にアクセスしてもよい。多チャンネルメモリ110にアクセスした後、スレーブ130〜133の特定のスレーブは、メモリアクセスの結果をマスター120〜123の特定のマスターに送ってもよい。特定のマスターは、メモリアクセスの結果をメモリアクセスを要求したプロセッサに送ってもよい。例えば、第1のプロセッサ101は、多チャンネルメモリ110の特定のメモリ位置を読み出すための要求を第1のマスター120に送ってもよい。第1のマスター120は、要求を第1のプロセッサ101から受け取り、クロスバー相互接続部106を介してメモリアクセス要求を第1のスレーブ130に送ってもよい。第1のスレーブ130は、メモリアクセス要求を第1のマスター120から受け取り、メモリアクセス要求を第1のメモリコントローラ140に送ってもよい。第1のメモリコントローラ140は、メモリアクセス要求を受け取り、多チャンネルメモリ110へのメモリアクセス要求を行い、メモリアクセス要求の結果を第1のスレーブ130に戻してもよい。第1のスレーブ130は、メモリアクセス要求の結果を第1のマスター120に送ってもよい。第1のマスター120は、メモリアクセス要求の結果を第1のプロセッサ101に送ってもよい。
メモリアクセスモニター180は、第1のしきい181、メモリアクセス表182、および第2のしきい183を含む。2つのページサイズ(例えば、小さなページサイズおよび大きなページサイズ)を使用するシステムでは、単一のしきいが、使用されてもよい。マスター120〜123の特定のマスターによるメモリアクセスに関係する統計は、所定の時間間隔にわたって収集されてもよく、そのデータは、第1のしきい181と比較されてもよい。特定のマスターに関係するデータが、第1のしきい181未満であるときは、小さなページサイズ160を有するチャンネルが、特定のマスターに割り当てられてもよい。特定のマスターに関係するデータが、第1のしきい181以上であるときは、大きなページサイズ162を有するチャンネルが、マスターに割り当てられてもよい。3つのページサイズ(例えば、小さなページサイズ、中間のページサイズ、および大きなページサイズ)を使用するシステムでは、2つ以上のしきいが、使用されてもよい。そのような実施形態では、特定のマスターに関係するデータが、第1のしきい181未満であるときは、小さなページサイズ160を有するチャンネルが、特定のマスターに割り当てられてもよい。特定のマスターに関係するデータが、第1のしきい181以上であるがしかし第2のしきい183未満であるときは、中間のページサイズ161を有するチャンネルが、マスターに割り当てられてもよい。特定のマスターに関係するデータが、第2のしきい183以上であるときは、大きなページサイズ162を有するチャンネルが、特定のマスターに割り当てられてもよい。
メモリアクセスモニター180は、マスター120〜123の1つのマスターのメモリ要件を予測し、多チャンネルメモリ110の各チャンネル150〜153と関連するページサイズを識別し、多チャンネルメモリ110の特定のチャンネルをそのマスターに割り当ててもよい。メモリアクセスモニター180は、そのマスターの予測メモリ要件、多チャンネルメモリ110の特定のチャンネルと関連するページサイズ、そのマスターと関連するプロセッサの種類、そのマスターによってアクセスされるコンテンツの種類、またはそれらの任意の組合せに基づいて多チャンネルメモリ110の特定のチャンネルをそのマスターに割り当ててもよい。例えば、メモリアクセスモニター180は、第1のプロセッサ101が、多チャンネルメモリ110の大きなページサイズ162にアクセスするとき、より多くのヒットを有するビデオプロセッサであると決定するステップの後、第3のチャンネル152を第1のマスター120に割り当ててもよい。
メモリアクセスモニター180はまた、メモリアクセス表182に基づいてマスター120〜123の1つまたは複数のメモリ要件を予測してもよい。メモリアクセス表182は、マスター120〜123の各々についてメモリアクセスに関係するさまざまな統計などのデータを保存してもよい。例えば、メモリアクセスモニター180は、メモリアクセス表182を使用して、ある期間にわたるマスター120〜123の各々によるページヒット数およびある期間にわたるマスター120〜123の各々によるページミス数を保存してもよい。メモリアクセスモニター180は、各マスターのページヒットおよびページミスなどの統計を使用して、マスター120〜123の各々についてページミスに対するページヒットの比を決定してもよい。メモリアクセスモニター180は、マスターのページミスに対するページヒットの比を第1のしきい181と比較して、各マスターと関連するメモリアクセスパターンを決定してもよい。例えば、メモリアクセスモニター180は、マスター120〜123の特定のマスターが、その特定のマスターのページミスに対するページヒットの比が第1のしきい181未満であるときは、ランダムメモリアクセスパターンを有すると決定してもよい。それに応じて、クロスバー相互接続部106は、小さなページサイズ160を有する第1のチャンネル150を特定のマスターに割り当ててもよい。小さなページサイズ160を使用することによって、より少ないページオープン電力を使用する小さなページが、開かれてもよい。別の例として、メモリアクセスモニター180は、マスター120〜123の特定のマスターが、そのマスターのページミスに対するページヒットの比が第1のしきい181以上であるときは、より高いアクセス局所性(HAL)メモリアクセスパターンを有すると決定してもよい。それに応じて、クロスバー相互接続部106は、大きなページサイズ162を有する第3のチャンネル152を割り当ててもよい。特定のマスターが、HALアクセスパターンを有するときは、特定のマスターによってアクセスされるデータは、クラスター状に保存されてもよく、その結果データの一部分は、すぐ近くに位置する。大きなページサイズ162を使用することによって、より少ないページが、データにアクセスするために開かれてもよい。より少ないペー
ジを開くことは、ページオープン電力を低減することができる。メモリアクセスモニター180は、ページミスに対するページヒットの比が第1のしきい181よりも大きく、第2のしきい183未満であるときは、マスター120〜123の特定のマスターが、中間のページサイズ161を有するチャンネル151をそのマスターに割り当ててもよいと決定してもよい。
動作時には、メモリアクセスモニター180は最初に、マスター120〜123の特定のマスターのメモリ要件を予測してもよい。例えば、第1のプロセッサ101がビデオプロセッサであるときは、メモリアクセスモニター180は最初に、第1のマスター120のメモリ要件としてHALメモリアクセスパターンを予測してもよい。クロスバー相互接続部106は、第1のマスター120の初期予測メモリ要件に基づいて大きなページサイズ162を有する第3のチャンネル152を第1のマスター120に割り当ててもよい。メモリアクセスモニター180は、所定の時間間隔にわたって第1のマスター120による多チャンネルメモリ110のアクセスに対応するデータを収集し、収集したデータをメモリアクセス表182に保存し、所定の時間間隔の後に第1のマスター120の第2のメモリ要件を予測してもよい。メモリアクセスモニター180は、第2のメモリ要件に基づいて多チャンネルメモリ110の異なるチャンネルを第1のマスター120に割り当ててもよい。例えば、メモリアクセスモニター180は、第1のマスター120のメモリアクセスを監視し、第1のマスター120がランダムメモリアクセスパターンを有すると決定し、第2のメモリ要件に基づいて小さなページサイズ160を有する第1のチャンネル150を第1のマスター120に割り当ててもよい。
それ故に、メモリアクセスモニター180が、マスター120〜123の特定のマスターのメモリアクセスパターンの変化を検出するとき、クロスバー相互接続部106は、特定のマスターに割り当てられる多チャンネルメモリ110のメモリチャンネルを変えることができる。例えば、第1のマスター120は最初に、予測HALメモリアクセスパターンに基づいて大きなページサイズ162を有する多チャンネルメモリ110の第3のチャンネル152を割り当てられてもよい。メモリアクセスモニター180が、マスター120のメモリアクセスパターンがランダムメモリアクセスパターンであると検出するとき、クロスバー相互接続部106は、小さなページサイズ160を有する第1のチャンネル150をマスター120に割り当ててもよい。
マスター120〜123の各々の予測メモリ要件に基づいておよびチャンネル150〜153の各々のページサイズに基づいて多チャンネルメモリ110のチャンネル150〜153をマスター120〜123の各々に割り当てることによって、ページオープン電力が、低減でき、マスター120〜123の各々についてより高いページヒットが、達成できる。ページオープン電力の低減は、携帯型電子デバイスのより長いバッテリー寿命をもたらすことができる。より高いページヒットは、多チャンネルメモリ110に保存されたデータのより速い取り出しをもたらすことができる。メモリアクセス表182を使用して、所定の時間間隔にわたって多チャンネルメモリ110にアクセスするマスター120〜123のデータを収集することによって、クロスバー相互接続部106は、ページオープン電力を低減し、マスター120〜123のページヒットを増加させるために、マスター120〜123の各々のメモリアクセスパターンを周期的に決定し、メモリチャンネル150〜153をマスター120〜123に周期的に割り当て/再割り当てしてもよい。
図2を参照すると、不均一ページサイズを有する多チャンネルメモリシステムへのアクセスの説明に役立つ実施形態の一般的な図が、描写され、全体的に200と指定される。システム200は、クロスバー相互接続部206を介してならびにメモリコントローラ240および241を介して多チャンネルメモリ210にアクセスするプロセッサ201、202、および203を含む。
プロセッサ201〜203は、電子デバイスで特殊化した機能を果たすために使用されてもよいさまざまなプロセッサを表してもよい。例えば、プロセッサ201〜203は、表示制御プロセッサ、エンコーダ-デコーダ(CODEC)プロセッサ、デジタルシグナルプロセッサ(DSP)、他の種類のプロセッサ、またはそれらの任意の組合せを含んでもよい。プロセッサ201〜203は、クロスバー相互接続部206を介して多チャンネルメモリ210に保存されたデータにアクセスしてもよい。例えば、プロセッサ201〜203は、クロスバー相互接続部206を介して多チャンネルメモリ210の一部分を読み出しまたは一部分に書き込んでもよい。
多チャンネルメモリ210は、第1のチャンネル250および第2のチャンネル251を含む。多チャンネルメモリ210の各チャンネルは、1つまたは複数のメモリバンクを有してもよい。システム200では、第1のチャンネル250は、第1のバンク270および第2のバンク271を有し、第2のチャンネル251は、第1のバンク272および第2のバンク273を有する。多チャンネルメモリ210は、不均一ページサイズを使用してデータを保存してもよい。システム200では、バンク270〜271は、小さなページサイズ260を有し、バンク272〜273は、大きなページサイズ262を有する。特定の実施形態では、多チャンネルメモリ210は、デュアルデータレート(DDR)メモリであってもよい。別の特定の実施形態では、多チャンネルメモリ210は、シリコン貫通積層(TSS)DDRメモリであってもよい。多チャンネルメモリ210は、少なくとも128ビットの入力/出力動作幅を有してもよい。多チャンネルメモリ210は、メモリコントローラ240〜241を介してアクセスされてもよい。
クロスバー相互接続部206は、第1のマスター220、第2のマスター221、第nのマスター222、第1のスレーブ230、第2のスレーブ231、およびメモリアクセスモニター280を含む。メモリアクセスモニター280は、図1のメモリアクセスモニター180と実質的に同様であってもよく、少なくともメモリアクセス表182および第1のしきい181を含んでもよい。クロスバー相互接続部206は、1つまたは複数のファブリックを含んでもよく、各ファブリックは、多チャンネルメモリ210のサブセットへのアクセスを可能にする。例えば、クロスバー相互接続部206は、いくつかの種類の多チャンネルメモリへのアクセスを可能にしてもよく、従って多重ファブリックを有してもよい。マスター220〜222は、多チャンネルメモリ210にアクセスするために、クロスバー相互接続部206の一部分を制御するバスマスターであってもよい。マスター220〜222は、多チャンネルメモリ210にアクセスするためのコマンドをプロセッサ201〜203から受け取ってもよい。
多チャンネルメモリ210にアクセスするために、マスター220〜222の特定のマスターは、メモリアクセス要求をスレーブ230〜231の特定のスレーブに送ってもよく、特定のスレーブは、メモリコントローラ340〜241の1つを介して多チャンネルメモリ210のバンク270〜273の1つまたは複数にアクセスしてもよい。多チャンネルメモリ210にアクセスした後、スレーブ230〜231の特定のスレーブは、メモリアクセスの結果をマスター220〜222の特定のマスターに送ってもよい。特定のマスターは、メモリアクセスの結果をメモリアクセスを要求したプロセッサに送ってもよい。例えば、第1のプロセッサ201は、多チャンネルメモリ210の特定のメモリ位置を読み出すための要求を第1のマスター220に送ってもよい。第1のマスター220は、その要求を第1のプロセッサ210から受け取り、クロスバー相互接続部206を介してメモリアクセス要求を第1のスレーブ230に送ってもよい。第1のスレーブ230は、メモリアクセス要求を第1のマスター220から受け取り、メモリアクセス要求を第1のメモリコントローラ240に送ってもよい。第1のメモリコントローラ240は、メモリアクセス要求を受け取り、多チャンネルメモリ210にアクセスしてメモリアクセス要求を実行し、メモリアクセス要求の結果を第1のスレーブ230に戻してもよい。第1のスレーブ230は、メモリアクセス要求の結果を第1のマスター220に送ってもよい。第1のマスター220は、メモリアクセス要求の結果を第1のプロセッサ201に送ってもよい。
メモリアクセスモニター280は、マスター220〜222の特定のマスターのメモリアクセスパターンを予測し、多チャンネルメモリ210のバンク270〜273の各々と関連するページサイズを識別し、バンク270〜273の特定のバンクを特定のマスターに割り当ててもよい。メモリアクセスモニター280は、特定のマスターの予測メモリ要件、バンク270〜273の特定のバンクと関連するページサイズ、特定のマスターと関連するプロセッサの種類、特定のマスターによってアクセスされるコンテンツの種類、またはそれらの任意の組合せに基づいて多チャンネルメモリ210の特定のバンクを特定のマスターに割り当ててもよい。例えば、メモリアクセスモニター280は、第1のプロセッサ201がビデオプロセッサであると決定するステップの後、第1のチャンネル250を第1のマスター220に割り当ててもよい。
メモリアクセスモニター280は、マスター220〜222の各々についてメモリアクセスに関係するさまざまな統計などのデータを保存してもよい。例えば、メモリアクセスモニター280は、ある期間にわたるマスター220〜222の各々による多チャンネルメモリ210のアクセスに対応するページヒット数およびある期間にわたるマスター220〜222の各々による多チャンネルメモリ210のアクセスに対応するページミス数を保存してもよい。メモリアクセスモニター280は、各マスターのページヒットおよびページミスなどの統計を使用して、マスター220〜222の各々についてメモリアクセスパターンを予測してもよい。クロスバー相互接続部206は、マスターの予測メモリアクセスパターンに基づいてバンク270〜273の1つのバンクをマスター220〜222の1つのマスターに割り当ててもよい。
動作時には、初期構成290では、バンク270は、第1のマスター220に割り当てられてもよく、バンク272は、第2のマスター221に割り当てられてもよく、バンク273は、第nのマスター222に割り当てられてもよい。例えば、バンク270は、第1のプロセッサ201の種類に基づいて第1のマスター220に割り当てられてもよく、バンク272は、第2のプロセッサ202の種類に基づいて第2のマスター221に割り当てられてもよく、バンク273は、第nのプロセッサ203の種類に基づいて第nのマスター222に割り当てられてもよい。
メモリアクセスモニター280は、ある期間にわたって、マスター220〜222の各々について多チャンネルメモリ210のアクセスに対応するページヒットおよびページミスの数を測定してもよい。メモリアクセスモニター280は、マスター220〜222の各々についてのページヒット数およびページミス数に基づいてマスター220〜222の各々についてメモリアクセスパターンを予測してもよい。システム200では、メモリアクセスモニター280は、第1のマスター220が特定の期間にわたってページミスよりも少ないページヒットを有すると測定されるときは、第1のマスター220が、ランダムメモリアクセスパターンを含む第1のプロファイル292を有すると予測してもよい。メモリアクセスモニター280は、第2のマスター221が特定の期間にわたってページヒットよりも多いページミスを有すると測定されるときは、第2のマスター221が、より高いアクセス局所性アクセスパターンを含む第2のプロファイル293を有すると予測してもよい。メモリアクセスモニター280は、第nのマスター222が特定の期間にわたってページミスよりも少ないページヒットを有すると測定されるときは、第nのマスター222が、ランダムメモリアクセスパターンを含む第3のプロファイル294を有すると予測してもよい。
クロスバー相互接続部206は、矢印295によって表されるように、マスター220〜222の各々の予測メモリアクセスパターンに基づいて異なるバンクをマスター220〜222の1つまたは複数に割り当てることによって初期構成290を修正して修正構成291を作成してもよい。例えば、バンク272は、小さなページサイズ260を有するので、クロスバー相互接続部206は、予測ランダムメモリアクセスパターンに基づいてバンク272を第1のマスター220に割り当ててもよい。バンク270は、大きなページサイズ262を有するので、クロスバー相互接続部206は、より高いメモリ局所性の予測メモリアクセスパターンに基づいてバンク270を第2のマスター221に割り当ててもよい。このようにして、クロスバー相互接続部206は、マスター220〜222の予測メモリアクセスパターンに基づいてバンク270〜273をマスター220〜222に割り当てることができる。
マスター220〜222の予測メモリアクセスパターンに基づいてバンク270〜273をマスター220〜222に割り当てることによって、ページオープン電力が、低減でき、マスター220〜222の各々についてより高いページヒットが、達成できる。ページオープン電力の低減は、携帯型電子デバイスのより長いバッテリー寿命をもたらすことができる。より高いページヒットは、多チャンネルメモリ210に保存されたデータのより速い取り出しをもたらすことができる。ページオープン電力を低減し、マスター220〜222のページヒットを増加させるために、メモリアクセスモニター280は、マスター220〜222の各々のメモリアクセスパターンを周期的に決定してもよく、クロスバー相互接続部206は、バンク270〜273の1つまたは複数をマスター220〜222に周期的に割り当て/再割り当てしてもよい。
図3は、不均一ページサイズを有する多チャンネルメモリシステムにアクセスする方法の第1の説明に役立つ実施形態の流れ図である。本方法は、図1のクロスバー相互接続部106または図2のクロスバー相互接続部206などのクロスバー相互接続部によって行われてもよい。
複数のマスターの各マスターのメモリアクセスパターンが、302で予測される。複数のマスターは、クロスバー相互接続部を介して多チャンネルメモリへのアクセスを有する。多チャンネルメモリは、複数のバンクを有する。304に移動して、複数のバンクの各バンクと関連するページサイズが、識別される。306に進んで、複数のバンクの少なくとも1つのバンクが、各マスターのメモリアクセスパターンに基づいて複数のマスターの各マスターに割り当てられる。例えば、図2では、メモリアクセスモニター280は、第1のマスター220が特定の期間にわたってページミスよりも少ないページヒットを有すると測定されるときは、第1のマスター220がランダムメモリアクセスパターンを有すると予測してもよい。バンク272は、小さなページサイズ260を有するので、クロスバー相互接続部206は、予測ランダムメモリアクセスパターンに基づいてバンク272を第1のマスター220に割り当ててもよい。本方法は、308で終わる。
それ故に、マスターの予測メモリアクセスパターンに基づいてバンクをマスターに割り当てることによって、ページオープン電力が、低減でき、そのマスターについてより高いページヒットが、達成できる。ページオープン電力の低減は、携帯型電子デバイスのより長いバッテリー寿命をもたらすことができる。より高いページヒットは、割り当てられたバンクに保存されたデータへのより速いアクセスをもたらすことができる。
図4は、不均一ページサイズを有する多チャンネルメモリシステムにアクセスする方法の第2の説明に役立つ実施形態の流れ図である。本方法は、図1のクロスバー相互接続部106または図2のクロスバー相互接続部206などのクロスバー相互接続部によって行われてもよい。
多チャンネルメモリのアクセスに対応するページヒット数が、402で、ある期間にわたって複数のマスターの各マスターについて測定される。404に移動して、多チャンネルメモリへのアクセスに対応するページミス数が、その期間にわたって複数のマスターの各マスターについて測定される。例示するために、図1では、メモリアクセスモニター108が、マスター120〜123についてページヒットおよびページミスを測定し、測定されたページヒットおよび測定されたページミスをメモリアクセス表182に保存してもよい。406に進んで、メモリアクセスパターンが、ページヒット数に基づいておよびページミス数に基づいて複数のマスターの各マスターについて予測される。例えば、複数のマスターの1つのマスターは、408で、そのマスターのページミス数に対するページヒット数の比がしきい未満であるときは、ランダムメモリアクセスパターンを有すると予測されてもよい。別の例として、複数のマスターの1つのマスターは、410で、そのマスターのページミス数に対するページヒット数の比がしきい以上であるときは、より高いアクセス局所性メモリアクセスパターンを有すると予測されてもよい。本方法は、412で終わる。
それ故に、マスターによる多チャンネルメモリのアクセスに対応するページヒット数およびページミス数を測定することによって、そのマスターが、ランダムメモリアクセスパターンを有するかまたはより高いアクセス局所性メモリアクセスパターンを有するかに関する予測ができる。マスターの予測メモリアクセスパターンは、ページヒット数を増加させ、ページオープン電力を低減するように多チャンネルメモリのバンクまたはチャンネルを割り当てるために使用できる。
図5は、不均一ページサイズを有する多チャンネルメモリシステムを含む集積回路デバイスを製造する方法の説明に役立つ実施形態の一般的な図である。
前述の開示されたデバイスおよび機能性は、設計され、コンピュータ可読媒体に保存されるコンピュータファイル(例えば、RTL、GDSII、GERBER、その他)に構成されてもよい。いくつかのまたはすべてのそのようなファイルは、そのようなファイルに基づいてデバイスを製作する製作取扱者に提供されてもよい。結果として得られる製品は、半導体ウエハーを含み、それは次いで、半導体ダイに切断され、半導体チップにパッケージ化される。チップは次いで、上で述べられたデバイスに用いられる。図5は、電子デバイス製造プロセス500の特定の説明に役立つ実施形態を描写する。
物理的デバイス情報502は、製造プロセス500で調査コンピュータ506などに受け取られる。物理的デバイス情報502は、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せなどの半導体デバイスの少なくとも1つの物理的特性を表す設計情報を含んでもよい。例えば、物理的デバイス情報502は、調査コンピュータ506に結合されるユーザーインターフェース504を介して入力される物理的パラメーター、材料特性、および構造情報を含んでもよい。調査コンピュータ506は、メモリ510などのコンピュータ可読媒体に結合される1つまたは複数の処理コアなどのプロセッサ508を含む。メモリ510は、プロセッサ508に物理的デバイス情報502をファイルフォーマットに従って変換させ、ライブラリファイル512を生成させるために実行可能なコンピュータ可読命令を保存してもよい。
特定の実施形態では、ライブラリファイル512は、変換された設計情報を含む少なくとも1つのデータファイルを含む。例えば、ライブラリファイル512は、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せを含む半導体デバイスのライブラリを含んでもよく、それは、電子設計自動化(EDA)ツール520とともに使用するために提供される。
ライブラリファイル512は、メモリ518に結合される1つまたは複数の処理コアなどのプロセッサ516を含む設計コンピュータ514でEDAツール520と併せて使用されてもよい。EDAツール520は、設計コンピュータ514のユーザーがライブラリファイル512の図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せを使用して回路を設計できるようにするためにプロセッサ実行可能命令としてメモリ518に保存されてもよい。例えば、設計コンピュータ514のユーザーは、設計コンピュータ514に結合されるユーザーインターフェース524を介して回路設計情報522を入力してもよい。回路設計情報522は、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せなどの半導体デバイスの少なくとも1つの物理的特性を表す設計情報を含んでもよい。例示するために、回路設計特性は、回路設計での特定の回路および他の要素との関係の識別、位置決め情報、特徴サイズ情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報を含んでもよい。
設計コンピュータ514は、回路設計情報522を含む設計情報をファイルフォーマットに従って変換するように構成されてもよい。例示するために、ファイルフォーマットは、グラフィックデータシステム(GDSII)ファイルフォーマットなどの、平面幾何学的形状、テキストラベル、および回路レイアウトについての他の情報を階層的フォーマットで表すデータベースバイナリファイルフォーマットを含んでもよい。設計コンピュータ514は、他の回路または情報に加えて、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せを記述する情報を含むGDSIIファイル526などの、変換された設計情報を含むデータファイルを生成するように構成されてもよい。例示するために、データファイルは、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206の少なくとも1つを含み、またSOC内に追加の電子回路および部品も含むシステムオンチップ(SOC)に対応する情報を含んでもよい。
GDSIIファイル526は、GDSIIファイル526での変換された情報に従って図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せを製造するために製作プロセス528で受け取られてもよい。例えば、デバイス製造プロセスは、GDSIIファイル526をマスク製造者530に提供して、代表的マスク532として例示される、フォトリソグラフィ処理に使用されることになるマスクなどの1つまたは複数のマスクを作るステップを含んでもよい。マスク532は、1つまたは複数のウエハー534を生成するために製作プロセスの間使用されてもよく、そのウエハーは、試験され、代表的ダイ536などのダイに分離されてもよい。ダイ536は、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せを含む回路を含む。
ダイ536は、パッケージ化プロセス538に提供されてもよく、そこでダイ536は、代表的パッケージ540に組み込まれる。例えば、パッケージ540は、単一ダイ536またはシステムインパッケージ(SiP)配置などの複数ダイを含んでもよい。パッケージ540は、Joint Electron Device Engineering Council (JEDEC)標準などの、1つもしくは複数の標準または仕様に準拠するように構成されてもよい。
パッケージ540に関する情報は、コンピュータ546に保存された部品ライブラリなどを介してさまざまな製品設計者に配布されてもよい。コンピュータ546は、メモリ550に結合される1つまたは複数の処理コアなどのプロセッサ548を含んでもよい。印刷回路基板(PCB)ツールは、ユーザーインターフェース544を介してコンピュータ546のユーザーから受け取るPCB設計情報542を処理するためにメモリ550にプロセッサ実行可能命令として保存されてもよい。PCB設計情報542は、回路基板上でのパッケージ化半導体デバイスの物理的位置決め情報を含んでもよく、そのパッケージ化半導体デバイスは、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せを含むパッケージ540に対応する。
コンピュータ546は、PCB設計情報542を変換して、回路基板上でのパッケージ化半導体デバイスの物理的位置決め情報、ならびに配線およびビアなどの電気的接続部のレイアウトを含むデータを持つGERBERファイル552などのデータファイルを生成するように構成されてもよく、そのパッケージ化半導体デバイスは、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せを含むパッケージ540に対応する。他の実施形態では、変換されたPCB設計情報によって生成されるデータファイルは、GERBERフォーマット以外のフォーマットを有してもよい。
GERBERファイル552は、基板組立てプロセス554で受け取られてもよく、GERBERファイル552内に保存された設計情報に従って製造される代表的PCB556などのPCBを作るために使用されてもよい。例えば、GERBERファイル552は、PCB生産プロセスのさまざまなステップを行うための1つまたは複数のマシンにアップロードされてもよい。PCB556は、代表的印刷回路組立品(PCA)558を形成するためにパッケージ540を含む電子部品を装着されてもよい。
PCA558は、製品製造プロセス560で受け取られ、第1の代表的電子デバイス562および第2の代表的電子デバイス564などの1つまたは複数の電子デバイスに統合されてもよい。説明に役立つ、限定しない例として、第1の代表的電子デバイス562、第2の代表的電子デバイス564、または両方は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定場所データユニット、およびコンピュータの群から選択されてもよい。別の説明に役立つ、限定しない例として、電子デバイス562および564の1つまたは複数は、携帯電話などの遠隔ユニット、手持ち式個人用通信システム(PCS)ユニット、個人用データ補助装置などの携帯型データユニット、全地球測位システム(GPS)使用可能デバイス、ナビゲーションデバイス、メーター読み取り装置などの固定場所データユニット、またはデータもしくはコンピュータ命令を保存するもしくは取り出す任意の他のデバイス、またはそれらの任意の組合せであってもよい。図1〜2の1つまたは複数は、本開示の教示による遠隔ユニットを例示してもよいけれども、本開示は、これらの例として示されるユニットに限定されない。本開示の実施形態は、メモリを含むアクティブ集積回路ならびに試験および特性評価のためのオンチップ回路を含む任意のデバイスで適切に用いられてもよい。
それ故に、図1のクロスバー相互接続部106、図2のクロスバー相互接続部206、またはそれらの任意の組合せは、説明に役立つプロセス500で述べられるように製作され、処理され、電子デバイスに組み込まれてもよい。図1〜3に関して開示される実施形態の1つまたは複数の態様は、ライブラリファイル512、GDSIIファイル526、およびGERBERファイル552内などのさまざまな処理段階に含まれてもよく、調査コンピュータ506のメモリ510、設計コンピュータ514のメモリ518、コンピュータ546のメモリ550、基板組立てプロセス554などのさまざまな段階で使用される1つもしくは複数の他のコンピュータまたはプロセッサ(図示されず)のメモリに保存されてもよく、またマスク532、ダイ536、パッケージ540、PCA558などの1つもしくは複数の他の物理的実施形態、プロトタイプ回路もしくはデバイス(図示されず)などの他の製品、またはそれらの任意の組合せに組み込まれてもよい。物理的デバイス設計から最終製品までの生産のさまざまな代表的段階が、描写されるけれども、他の実施形態では、より少ない段階が、使用されてもよく、または追加の段階が、含まれてもよい。同様に、プロセス500は、単一実体によって行われてもよく、またはプロセス500のさまざまな段階を行う1つもしくは複数の実体によって行われてもよい。
図6を参照すると、不均一ページサイズを有する多チャンネルメモリシステムを含む電子デバイスの説明に役立つ実施形態のブロック図が、描写され、全体的に600と指定される。例えば、システム600は、携帯情報端末(PDA)、無線携帯デバイス、計算デバイス、他の種類のデバイス、またはそれらの任意の組合せなどの電子デバイスであってもよい。デバイス600は、4つのプロセッサ、すなわちエンコーダ-デコーダ(CODEC)610、表示コントローラ611、デジタルシグナルプロセッサ(DSP)612、および無線コントローラ613を含む。プロセッサ610〜613は、クロスバー相互接続部664を介して多チャンネルメモリ632に結合される。クロスバー相互接続部664は、1つまたは複数のマスターおよび1つまたは複数のスレーブを含んでもよい。説明に役立つ例では、システム600は、図1の多チャンネルメモリ110または図2の多チャンネルメモリ210を含み、図1〜2のシステムの1つまたは複数を使用して決定される回路パラメーターを有し、図3〜4の方法の1つもしくは複数、またはそれらの任意の組合せを組み込む。多チャンネルメモリ632は、m個のチャンネルを有してもよく、各チャンネルは、1つまたは複数のバンクを有してもよい。
表示コントローラ611は、DSP612および表示部628に結合される。CODEC610はまた、DSP612に結合されてもよい。スピーカー636およびマイクロフォン638は、CODEC610に結合できる。
無線コントローラ613は、DSP612および無線アンテナ642に結合できる。特定の実施形態では、DSP612、表示コントローラ611、メモリ632、CODEC610、無線コントローラ613、および分割したクロスバー相互接続部664は、システムインパッケージまたはシステムオンチップデバイス622に含まれる。特定の実施形態では、入力デバイス630および電力供給部644は、システムオンチップデバイス622に結合される。その上、特定の実施形態では、図6で例示されるように、表示部628、入力デバイス630、スピーカー636、マイクロフォン638、無線アンテナ642、および電力供給部644は、システムオンチップデバイス622の外部にある。しかしながら、表示部628、入力デバイス630、スピーカー636、マイクロフォン638、無線アンテナ642、および電力供給部644の各々は、インターフェースまたはコントローラなどの、システムオンチップデバイス622の部品に結合できる。
当業者はさらに、本明細書で開示される実施形態に関連して述べられるさまざまな説明に役立つ論理ブロック、構成、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装されてもよいことを理解することになる。ハードウェアおよびソフトウェアのこの相互交換可能性を明瞭に例示するために、さまざまな説明に役立つ部品、ブロック、構成、モジュール、回路、およびステップが、それらの機能性の観点から上で一般的に述べられた。そのような機能性がハードウェアとして実装されるかまたはソフトウェアとして実装されるかは、特定の応用およびシステム全体に課せられる設計制約に依存する。当業者は、各特定の応用についてさまざまな方法で述べられた機能性を実装してもよいが、しかしそのような実装決定は、本開示の範囲からの逸脱を引き起こすと解釈すべきでない。
本明細書で開示される実施形態に関連して述べられる方法またはアルゴリズムのステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、または2つの組合せで具体化されてもよい。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読み出し専用メモリ(ROM)、プログラマブル読み出し専用メモリ(PROM)、消去可能なプログラマブル読み出し専用メモリ(EPROM)、電気的消去可能なプログラマブル読み出し専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読み出し専用メモリ(CD-ROM)、または当技術分野で周知の任意の他の形の記憶媒体に存在してもよい。例となる記憶媒体は、プロセッサが記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。別の方法では、記憶媒体は、プロセッサと一体であってもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)に存在してもよい。ASICは、計算デバイスまたはユーザー端末に存在してもよい。別の方法では、プロセッサおよび記憶媒体は、個別部品として計算デバイスまたはユーザー端末に存在してもよい。
開示される実施形態の先の説明は、当業者ならだれでも開示される実施形態を作るまたは使用することができるようにするために提供される。これらの実施形態のさまざまな変更形態は、当業者には容易に明らかとなり、本明細書で定義される原理は、本開示の範囲から逸脱することなく他の実施形態に適用されてもよい。それ故に、本開示は、本明細書で示される実施形態に限定されることを意図しないが、しかし次のクレームによって定義されるような原理および新規の特徴と一致するできる限りもっとも広い範囲を与えられるはずである。
100 システム
101 第1のプロセッサ
102 第2のプロセッサ
103 第3のプロセッサ
104 第nのプロセッサ
106 クロスバー相互接続部
108 メモリコントローラ
110 多チャンネルメモリ
120 第1のマスター
121 第2のマスター
122 第3のマスター
123 第nのマスター
130 第1のスレーブ
131 第2のスレーブ
132 第3のスレーブ
133 第mのスレーブ
140 第1のメモリコントローラ
141 第2のメモリコントローラ
142 第3のメモリコントローラ
143 第mのメモリコントローラ

Claims (43)

  1. 多チャンネルメモリへのアクセスを有するマスターのメモリ要件を予測し、
    前記多チャンネルメモリの各チャンネルと関連するページサイズを識別し、かつ
    前記マスターの前記予測メモリ要件に基づいて、および第1の特定のチャンネルと関連する前記ページサイズに基づいて、前記多チャンネルメモリの前記第1の特定のチャンネルを前記マスターに割り当てるように構成されるクロスバー相互接続部を含む装置。
  2. 前記マスターの前記メモリ要件は、前記マスターと関連するプロセッサの種類に基づいて予測される、請求項1に記載の装置。
  3. 前記マスターと関連する前記プロセッサの前記種類は、データ多重化プロセッサ、デジタルシグナルプロセッサ、ビデオプロセッサ、標準的制御プロセッサ、マスター制御プロセッサ、マルチプレクサー-デマルチプレクサー、エンコーダ-デコーダプロセッサ、モデムプロセッサ、表示プロセッサ、およびグラフィックプロセッサのうちの1つである、請求項2に記載の装置。
  4. 前記クロスバー相互接続部は、
    所定の時間間隔後に前記マスターの第2のメモリ要件を予測し、かつ
    前記マスターの前記第2のメモリ要件に基づいて前記多チャンネルメモリの第2の特定のチャンネルを前記マスターに割り当てるように構成され、
    前記第2の特定のチャンネルは、前記第1の特定のチャンネルとは異なるページサイズを有する、請求項1に記載の装置。
  5. 前記マスターの前記メモリ要件は、前記マスターのメモリアクセスパターンに基づいて予測される、請求項1に記載の装置。
  6. 前記クロスバー相互接続部は、前記マスターの前記メモリアクセスパターンの変化を検出することに応答して前記多チャンネルメモリの第2の特定のチャンネルを前記マスターに割り当てるように構成される、請求項5に記載の装置。
  7. 前記クロスバー相互接続部は、前記マスターの前記メモリアクセスパターンが高アクセス局所性メモリアクセスパターンであると決定するステップの後、前記マスターの前記メモリ要件が大きなページサイズに対応すると予測するように構成される、請求項5に記載の装置。
  8. 前記マスターの前記メモリアクセスパターンが前記高アクセス局所性メモリアクセスパターンであると決定するステップは、前記マスターが、しきい未満であるページミスに対するページヒットの比を有すると決定するステップを含む、請求項7に記載の装置。
  9. 前記クロスバー相互接続部は、前記マスターの前記メモリアクセスパターンがランダムメモリアクセスパターンであると決定するステップの後、前記マスターの前記メモリ要件が小さなページサイズに対応すると予測するように構成される、請求項5に記載の装置。
  10. 前記マスターの前記メモリアクセスパターンが前記ランダムメモリアクセスパターンであると決定するステップは、前記マスターが、しきい以上であるページミスに対するページヒットの比を有すると決定するステップを含む、請求項9に記載の装置。
  11. 前記クロスバー相互接続部は、メッセージを前記マスターから1つまたは複数のスレーブへ送るように構成され、前記1つまたは複数のスレーブは、少なくとも1つのメモリコントローラを介して前記多チャンネルメモリの一部分にアクセスする、請求項1に記載の装置。
  12. 前記多チャンネルメモリは、ダブルデータレートランダムアクセスメモリ(DDR RAM)を含む、請求項1に記載の装置。
  13. 前記多チャンネルメモリは、シリコン貫通積層(TSS)積層化DDR RAMを含む、請求項12に記載の装置。
  14. 前記TSS積層化DDR RAMは、少なくとも128ビットの幅で入力-出力動作を行う能力がある、請求項13に記載の装置。
  15. 前記多チャンネルメモリは、垂直積層化メモリを含む、請求項1に記載の装置。
  16. 前記多チャンネルメモリは、少なくとも1つのシリコン貫通ビア(TSV)を使用して垂直に積層される、請求項15に記載の装置。
  17. 少なくとも1つの半導体ダイに統合される、請求項1に記載の装置。
  18. セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定場所データユニット、およびコンピュータから成る群から選択されるデバイスをさらに含み、その中に少なくとも1つの半導体ダイが統合される、請求項17に記載の装置。
  19. 多チャンネルメモリへのアクセスを有するマスターのページサイズ要件を予測するための手段と、
    前記多チャンネルメモリの各チャンネルと関連するページサイズを識別するための手段と、
    前記マスターの前記ページサイズ要件に基づいておよび1つのチャンネルと関連する前記ページサイズに基づいて前記多チャンネルメモリの前記チャンネルを前記マスターに割り当てるための手段とを含む装置。
  20. 少なくとも1つの半導体ダイに統合される、請求項19に記載の装置。
  21. セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定場所データユニット、およびコンピュータから成る群から選択されるデバイスをさらに含み、その中に少なくとも1つの半導体ダイが統合される、請求項20に記載の装置。
  22. 複数のマスターの各マスターのメモリアクセスパターンを予測するステップであって、前記複数のマスターは、クロスバー相互接続部を介して多チャンネルメモリへのアクセスを有し、前記多チャンネルメモリは、複数のバンクを有する、ステップと、
    前記複数のバンクの各バンクと関連するページサイズを識別するステップと、
    各マスターの前記メモリアクセスパターンに基づいて前記複数のバンクの少なくとも1つのバンクを前記複数のマスターの各マスターに割り当てるステップとを含む方法。
  23. 前記複数のマスターの各マスターの前記メモリアクセスパターンは、前記複数のマスターの各マスターと関連するプロセッサの種類に基づいて予測される、請求項22に記載の方法。
  24. 前記複数のマスターの各マスターの前記メモリアクセスパターンは、前記複数のマスターの各マスターによってアクセスされるコンテンツの種類に基づいて予測される、請求項22に記載の方法。
  25. 前記複数のマスターの各マスターの前記メモリアクセスパターンを予測するステップはさらに、
    ある期間にわたり前記複数のマスターの各マスターの前記多チャンネルメモリへのアクセスに対応するページヒット数を測定するステップと、
    前記期間にわたり前記複数のマスターの各マスターの前記多チャンネルメモリへのアクセスに対応するページミス数を測定するステップと、
    前記複数のマスターの各マスターの前記ページヒット数および前記ページミス数に基づいて各マスターについて前記メモリアクセスパターンを予測するステップとを含む、請求項24に記載の方法。
  26. 前記複数のマスターの1つのマスターは、前記マスターの前記ページヒット数が前記マスターの前記ページミス数未満であるときは、ランダムメモリアクセスパターンを有すると予測するステップをさらに含む、請求項25に記載の方法。
  27. 前記複数のマスターの1つのマスターは、前記マスターの前記ページヒット数が前記マスターの前記ページミス数以上であるときは、より高いアクセス局所性メモリアクセスパターンを有すると予測するステップをさらに含む、請求項25に記載の方法。
  28. 前記ページサイズは、大きなページサイズおよび小さなページサイズのうちの1つである、請求項22に記載の方法。
  29. 前記ページサイズは、大きなページサイズ、中間のページサイズ、および小さなページサイズのうちの1つである、請求項22に記載の方法。
  30. 前記複数のマスターの各マスターの前記メモリアクセスパターンを予測するステップ、前記複数のバンクの各バンクと関連する前記ページサイズを識別するステップ、および各マスターの前記メモリアクセスパターンに基づいて前記複数のバンクの少なくとも1つのバンクを前記複数のマスターの各マスターに割り当てるステップは、電子デバイスに統合されたプロセッサで行われる、請求項22に記載の方法。
  31. 多チャンネルメモリへのアクセスを有するマスターのメモリ要件を予測するための第1のステップと、
    前記多チャンネルメモリの各チャンネルと関連するページサイズを識別するための第2のステップと、
    前記マスターの前記メモリ要件に基づいておよび1つのチャンネルと関連する前記ページサイズに基づいて前記多チャンネルメモリの前記チャンネルを前記マスターに割り当てるための第3のステップとを含む方法。
  32. 前記第1のステップ、前記第2のステップ、および前記第3のステップは、電子デバイスに統合されたプロセッサによって行われる、請求項31に記載の方法。
  33. コンピュータによって実行可能な命令を保存するコンピュータ可読有形媒体であって、前記命令は、
    多チャンネルメモリへのアクセスを有するマスターのメモリ要件を予測するために前記コンピュータによって実行可能である命令と、
    前記多チャンネルメモリの各チャンネルと関連するページサイズを識別するために前記コンピュータによって実行可能である命令と、
    前記マスターの前記メモリ要件に基づいておよび1つのチャンネルと関連する前記ページサイズに基づいて前記多チャンネルメモリの前記チャンネルを前記マスターに割り当てるために前記コンピュータによって実行可能である命令とを含む、コンピュータ可読有形媒体。
  34. 前記命令は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定場所データユニット、およびコンピュータから成る群から選択されるデバイスに統合されたプロセッサによって実行可能である、請求項33に記載のコンピュータ可読有形媒体。
  35. 半導体デバイスの少なくとも1つの物理的特性を表す設計情報を受け取るステップであって、前記半導体デバイスは、
    各チャンネルが少なくとも1つのメモリバンクに接続される、多チャンネルメモリと、
    クロスバー相互接続部とを含み、前記クロスバー相互接続部は、
    前記多チャンネルメモリへのアクセスを有するマスターのメモリ要件を予測し、
    前記多チャンネルメモリの各チャンネルと関連するページサイズを識別し、かつ
    前記マスターの前記予測メモリ要件に基づいておよび1つのチャンネルと関連する前記ページサイズに基づいて前記多チャンネルメモリの前記チャンネルを前記マスターに割り当てるように構成される、ステップと、
    前記設計情報をファイルフォーマットに従って変換するステップと、
    前記変換された設計情報を含むデータファイルを生成するステップとを含む方法。
  36. 前記データファイルは、GDSIIフォーマットを含む、請求項35に記載の方法。
  37. 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップおよび前記設計情報に従って前記半導体デバイスを製作するステップを含む方法であって、前記半導体デバイスは、
    各チャンネルが少なくとも1つのメモリバンクに接続される、多チャンネルメモリと、
    クロスバー相互接続部とを含み、前記クロスバー相互接続部は、
    前記多チャンネルメモリへのアクセスを有するマスターのメモリ要件を予測し、
    前記多チャンネルメモリの各チャンネルと関連するページサイズを識別し、かつ
    前記マスターの前記予測メモリ要件に基づいておよび1つのチャンネルと関連する前記ページサイズに基づいて前記多チャンネルメモリの前記チャンネルを前記マスターに割り当てるように構成される、方法。
  38. 前記データファイルは、GDSIIフォーマットを有する、請求項37に記載の方法。
  39. 回路基板上でのパッケージ化半導体デバイスの物理的位置決め情報を含む設計情報を受け取るステップを含む方法であって、前記パッケージ化半導体デバイスは、
    各チャンネルが少なくとも1つのメモリバンクに接続される、多チャンネルメモリと、
    クロスバー相互接続部とを含む半導体構造を含み、前記クロスバー相互接続部は、
    前記多チャンネルメモリへのアクセスを有するマスターのメモリ要件を予測し、
    前記多チャンネルメモリの各チャンネルと関連するページサイズを識別し、かつ
    前記マスターの前記予測メモリ要件に基づいておよび1つのチャンネルと関連する前記ページサイズに基づいて前記多チャンネルメモリの前記チャンネルを前記マスターに割り当てるように構成される、方法。
  40. データファイルは、GERBERフォーマットを有する、請求項39に記載の方法。
  41. 回路基板上でのパッケージ化半導体デバイスの物理的位置決め情報を含む設計情報を含むデータファイルを受け取るステップと、
    前記設計情報に従って前記パッケージ化半導体デバイスを受け取るように構成される前記回路基板を製造するステップとを含む方法であって、前記パッケージ化半導体デバイスは、
    各チャンネルが少なくとも1つのメモリバンクに接続される、多チャンネルメモリと、
    クロスバー相互接続部とを含み、前記クロスバー相互接続部は、
    前記多チャンネルメモリへのアクセスを有するマスターのメモリ要件を予測し、
    前記多チャンネルメモリの各チャンネルと関連するページサイズを識別し、かつ
    前記マスターの前記予測メモリ要件に基づいておよび1つのチャンネルと関連する前記ページサイズに基づいて前記多チャンネルメモリの前記チャンネルを前記マスターに割り当てるように構成される、方法。
  42. 前記データファイルは、GERBERフォーマットを有する、請求項41に記載の方法。
  43. 前記回路基板を、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定場所データユニット、およびコンピュータから成る群から選択されるデバイスに統合するステップをさらに含む、請求項41に記載の方法。
JP2012533325A 2009-10-09 2010-10-07 不均一ページサイズを有する多チャンネルメモリシステムへのアクセス Expired - Fee Related JP5493000B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/576,693 US8375173B2 (en) 2009-10-09 2009-10-09 Accessing a multi-channel memory system having non-uniform page sizes
US12/576,693 2009-10-09
PCT/US2010/051865 WO2011044389A1 (en) 2009-10-09 2010-10-07 Accessing a multi-channel memory system having non-uniform page sizes

Publications (2)

Publication Number Publication Date
JP2013507693A true JP2013507693A (ja) 2013-03-04
JP5493000B2 JP5493000B2 (ja) 2014-05-14

Family

ID=43332768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012533325A Expired - Fee Related JP5493000B2 (ja) 2009-10-09 2010-10-07 不均一ページサイズを有する多チャンネルメモリシステムへのアクセス

Country Status (7)

Country Link
US (1) US8375173B2 (ja)
EP (1) EP2486488B1 (ja)
JP (1) JP5493000B2 (ja)
KR (1) KR101365117B1 (ja)
CN (1) CN102667743B (ja)
TW (1) TW201131371A (ja)
WO (1) WO2011044389A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354939B (zh) 2010-12-17 2016-03-16 艾沃思宾技术公司 用于使dram和mram访问交错的存储器控制器和方法
US20130111149A1 (en) * 2011-10-26 2013-05-02 Arteris SAS Integrated circuits with cache-coherency
US8699277B2 (en) * 2011-11-16 2014-04-15 Qualcomm Incorporated Memory configured to provide simultaneous read/write access to multiple banks
KR101453039B1 (ko) * 2012-07-12 2014-10-24 한양대학교 산학협력단 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지
KR102161448B1 (ko) 2014-02-03 2020-10-05 삼성전자 주식회사 멀티 채널 메모리를 포함하는 시스템 및 그 동작 방법
US9697580B2 (en) * 2014-11-10 2017-07-04 Qualcomm Incorporated Dynamic pipeline for graphics processing
KR102464801B1 (ko) 2015-04-14 2022-11-07 삼성전자주식회사 반도체 장치의 동작 방법 및 반도체 시스템
US10146699B2 (en) 2015-04-30 2018-12-04 Hewlett Packard Enterprise Development Lp Mapping apertures of different sizes
TWI695283B (zh) * 2015-08-05 2020-06-01 聯華電子股份有限公司 半導體佈局結構及其設計方法
US9846623B2 (en) * 2015-08-20 2017-12-19 Qsigma, Inc. Simultaneous multi-processor apparatus applicable to acheiving exascale performance for algorithms and program systems
KR20170027922A (ko) * 2015-09-02 2017-03-13 삼성전자주식회사 복수의 랭크들을 형성하는 복수의 메모리 장치들 및 복수의 메모리 랭크들을 액세스하는 메모리 컨트롤러를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102400991B1 (ko) 2015-12-30 2022-05-23 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9881693B2 (en) * 2016-02-16 2018-01-30 Micron Technology, Inc. Selectors on interface die for memory device
US10566040B2 (en) 2016-07-29 2020-02-18 Micron Technology, Inc. Variable page size architecture
TWI684915B (zh) * 2018-11-28 2020-02-11 智微科技股份有限公司 記憶體區塊大小判定方法
CN111273852A (zh) * 2018-12-04 2020-06-12 智微科技股份有限公司 存储器区块大小判定方法
US10937518B2 (en) 2018-12-12 2021-03-02 Micron Technology, Inc. Multiple algorithmic pattern generator testing of a memory device
US11409671B2 (en) 2019-09-19 2022-08-09 Facebook Technologies, Llc Artificial reality system having multi-bank, multi-port distributed shared memory
US11520707B2 (en) 2019-11-15 2022-12-06 Meta Platforms Technologies, Llc System on a chip (SoC) communications to prevent direct memory access (DMA) attacks
US11196846B2 (en) 2019-11-15 2021-12-07 Facebook Technologies, Llc Inline encryption of packet data in a wireless communication system
US11190892B2 (en) 2019-11-20 2021-11-30 Facebook Technologies, Llc Audio sample phase alignment in an artificial reality system
KR102647127B1 (ko) * 2022-01-13 2024-03-12 엘지전자 주식회사 차량용 디스플레이 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189301A (ja) * 1992-01-08 1993-07-30 Hitachi Ltd Ｄｒａｍ制御装置
JPH07105082A (ja) * 1993-10-05 1995-04-21 Hitachi Ltd 高速メモリシステム
JPH10326225A (ja) * 1996-11-18 1998-12-08 Nec Corp バーチャルチャネルメモリシステム
JP2004327474A (ja) * 2003-04-21 2004-11-18 Elpida Memory Inc メモリモジュール及びメモリシステム
JP2006031263A (ja) * 2004-07-14 2006-02-02 Rohm Co Ltd 半導体装置
WO2008143950A2 (en) * 2007-05-14 2008-11-27 Qualcomm Incorporated Memory page size auto detection
WO2009079455A1 (en) * 2007-12-15 2009-06-25 Qualcomm Incorporated Improving memory read stability using selective precharge of bit line sections

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
US6308248B1 (en) * 1996-12-31 2001-10-23 Compaq Computer Corporation Method and system for allocating memory space using mapping controller, page table and frame numbers
US5958045A (en) * 1997-04-02 1999-09-28 Advanced Micro Devices, Inc. Start of access instruction configured to indicate an access mode for fetching memory operands in a microprocessor
US6108343A (en) * 1997-12-19 2000-08-22 Nortel Networks Corporation Dynamically reconfigurable DSP architecture for multi-channel telephony
US6003121A (en) * 1998-05-18 1999-12-14 Intel Corporation Single and multiple channel memory detection and sizing
US6212612B1 (en) * 1998-07-15 2001-04-03 Intelect Communications Inc. System and method for synchronized, multi-channel data management with dynamically configurable routing
US6041016A (en) * 1998-12-04 2000-03-21 Intel Corporation Optimizing page size in mixed memory array using address multiplexing
US6445394B1 (en) * 1998-12-15 2002-09-03 Ati International Srl Serialized mapped memory configuration for a video graphics chip
US6571325B1 (en) * 1999-09-23 2003-05-27 Rambus Inc. Pipelined memory controller and method of controlling access to memory devices in a memory system
US6708254B2 (en) * 1999-11-10 2004-03-16 Nec Electronics America, Inc. Parallel access virtual channel memory system
US6552935B2 (en) * 2001-08-02 2003-04-22 Stmicroelectronics, Inc. Dual bank flash memory device and method
US7254075B2 (en) * 2004-09-30 2007-08-07 Rambus Inc. Integrated circuit memory system having dynamic memory bank count and page size
US8074026B2 (en) * 2006-05-10 2011-12-06 Intel Corporation Scatter-gather intelligent memory architecture for unstructured streaming data on multiprocessor systems
US7603526B2 (en) * 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7966455B2 (en) * 2008-03-04 2011-06-21 International Business Machines Corporation Memory compression implementation in a multi-node server system with directly attached processor memory
US7921403B2 (en) * 2008-04-11 2011-04-05 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US7904770B2 (en) * 2008-09-09 2011-03-08 Qualcomm Incorporated Testing circuit split between tiers of through silicon stacking chips

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189301A (ja) * 1992-01-08 1993-07-30 Hitachi Ltd Ｄｒａｍ制御装置
JPH07105082A (ja) * 1993-10-05 1995-04-21 Hitachi Ltd 高速メモリシステム
JPH10326225A (ja) * 1996-11-18 1998-12-08 Nec Corp バーチャルチャネルメモリシステム
JP2004327474A (ja) * 2003-04-21 2004-11-18 Elpida Memory Inc メモリモジュール及びメモリシステム
JP2006031263A (ja) * 2004-07-14 2006-02-02 Rohm Co Ltd 半導体装置
WO2008143950A2 (en) * 2007-05-14 2008-11-27 Qualcomm Incorporated Memory page size auto detection
WO2009079455A1 (en) * 2007-12-15 2009-06-25 Qualcomm Incorporated Improving memory read stability using selective precharge of bit line sections

Also Published As

Publication number Publication date
CN102667743B (zh) 2015-06-03
EP2486488B1 (en) 2013-11-20
US20110087846A1 (en) 2011-04-14
US8375173B2 (en) 2013-02-12
KR20120073323A (ko) 2012-07-04
EP2486488A1 (en) 2012-08-15
WO2011044389A1 (en) 2011-04-14
TW201131371A (en) 2011-09-16
KR101365117B1 (ko) 2014-02-20
JP5493000B2 (ja) 2014-05-14
CN102667743A (zh) 2012-09-12

Similar Documents

Publication Publication Date Title
JP5493000B2 (ja) 不均一ページサイズを有する多チャンネルメモリシステムへのアクセス
US8359421B2 (en) Partitioning a crossbar interconnect in a multi-channel memory system
JP5646055B2 (ja) マルチチャネルマルチポートメモリ
US8572418B2 (en) Moving clock gating cell closer to clock source based on enable signal propagation time to clocked storage element
US9224442B2 (en) System and method to dynamically determine a timing parameter of a memory device
US8266409B2 (en) Configurable cache and method to configure same
US20110320751A1 (en) Dynamic Interleaving Of Multi-Channel Memory
US8195916B2 (en) Apparatus and method to translate virtual addresses to physical addresses in a base plus offset addressing mode
KR20120074299A (ko) 칩 식별자 구조물들을 갖는 수직으로 적층가능한 다이들
JP2016540336A (ja) 低電力メモリ動作を実行するためのシステムおよび方法
US20160063170A1 (en) Memory redundancy reduction
US20160093345A1 (en) Dynamic random access memory timing adjustments

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5493000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees