KR101453039B1 - 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지 - Google Patents

크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지 Download PDF

Info

Publication number
KR101453039B1
KR101453039B1 KR1020120076152A KR20120076152A KR101453039B1 KR 101453039 B1 KR101453039 B1 KR 101453039B1 KR 1020120076152 A KR1020120076152 A KR 1020120076152A KR 20120076152 A KR20120076152 A KR 20120076152A KR 101453039 B1 KR101453039 B1 KR 101453039B1
Authority
KR
South Korea
Prior art keywords
flash memory
crossbar
channel
data
input
Prior art date
Application number
KR1020120076152A
Other languages
English (en)
Other versions
KR20140017034A (ko
Inventor
송용호
정재형
심세진
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020120076152A priority Critical patent/KR101453039B1/ko
Publication of KR20140017034A publication Critical patent/KR20140017034A/ko
Application granted granted Critical
Publication of KR101453039B1 publication Critical patent/KR101453039B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지가 개시된다. 본 발명에 따른 플래시 메모리 패키지에서 복수의 플래시 메모리 다이는 복수의 채널 중 선택된 채널을 통해 호스트와 데이터 입출력 신호를 송수신하고, 크로스바는 채널 및 플래시 메모리 다이와 연결되며, 복수의 채널과 각각의 플래시 메모리 다이 사이의 신호 송수신 경로를 설정한다. 본 발명에 따르면, 특정 채널에 트래픽이 집중되어 발생하는 충돌 현상을 줄이거나 방지할 수 있고, 그에 따라 플래시 메모리 기반 저장장치의 성능을 향상시킬 수 있다.

Description

크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지{Flash memory package constructing channels using crossbar}
본 발명은 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지에 관한 것으로, 복수의 채널과 연결된 플래시 메모리 패키지에서 내부 플래시 메모리에 대한 신호 입출력시 사용될 채널을 선택할 수 있는 장치에 관한 것이다.
플래시 메모리 기반 저장장치의 구성 단위인 플래시 메모리 패키지는 내부에 하나 이상의 플래시 메모리 다이(die)를 포함할 수 있다.
도 1은 단일 플래시 메모리 다이로 구성된 비동기식 플래시 메모리 패키지의 구조를 도시한 도면이다.
도 1을 참조하면, 하나의 플래시 메모리 다이는 플래시 메모리 셀 어레이, 데이터 레지스터, 입출력(I/O) 제어유닛, 제어 레지스터 및 제어로직 등으로 구성된다. 플래시 메모리 셀 어레이는 데이터가 저장되는 영역이고, 데이터 레지스터는 I/O를 통해 전송되는 데이터를 위한 버퍼 메모리이다. I/O 제어유닛은 데이터의 입출력 및 플래시 메모리 다이 내부에서 데이터가 전송되는 위치(데이터 레지스터 또는 제어 레지스터)를 결정하는 유닛이다.
또한 제어 레지스터에는 플래시 메모리 연산에 사용되는 명령 레지스터 및 주소 레지스터와 플래시 메모리의 상태정보가 저장되는 상태 레지스터 등이 있다. 제어로직은 제어 레지스터를 통해 입력된 명령에 의해 플래시 메모리 다이를 제어하는 로직이다.
플래시 메모리 패키지와 관련된 신호에는 데이터 입출력 신호인 I/O 신호와 제어신호로 구분되며, 도 1에 표시된 CE, CLE, ALE, WE, RE 및 R/B가 제어신호에 해당한다.
도 1과 같은 단일 플래시 메모리 다이 기반의 플래시 메모리 패키지는 개별 패키지의 성능이 낮으며 용량이 작다는 문제가 있다. 이러한 문제를 극복하기 위하여 플래시 메모리 기반 저장장치는 내부에 여러 개의 I/O 버스를 구성하고, 하나의 I/O 버스를 여러 플래시 메모리 패키지가 공유하도록 구성된다. 이러한 구성에서 데이터 버스를 채널이라 하고, 채널에 연결된 플래시 메모리 패키지를 웨이(way)라 한다. 또한 이러한 저장장치의 구조를 다중채널(multi-channel), 다중웨이(multi-way) 구조라 한다.
도 2는 4채널-4웨이 구조의 플래시 메모리 기반 저장장치의 블록도이다. 도 2에서 플래시 메모리 제어장치와 연결된 네 개의 굵은 선은 채널을 의미하며, 각 채널에 연결된 네 개의 낸드(NAND) 플래시 메모리 패키지는 웨이를 의미한다.
이와 같이 채널과 웨이를 병렬화하면 플래시 메모리 패키지에 대한 트래픽을 분산시킴으로써 저장장치의 효율을 높일 수 있으나, 채널이 많아짐에 따라 저장장치의 구성 비용과 전력소모가 높아진다. 또한 채널 내부의 플래시 메모리들은 다른 채널을 사용할 수 없기 때문에, 특정 채널에 대한 호스트의 요청이 많으면 저장장치의 효율이 낮아지게 된다.
'다중-채널 및 다중-웨이 반도체 디스크를 위한 플래시 변환 계층(박현철, 신동균, 정보과학회논문지 제15권 제9호, 2009년 9월)'에는 플래시 메모리 기반 저장장치의 병렬처리를 최적화하기 위해 SSD의 버퍼를 비울 때 희생 슈퍼블록을 선정하고 재구성하는 방법을 제안하고 있다.
또한 한국공개특허 제2009-0087689호에는 다중 채널 플래시 메모리 시스템 및 그것의 액세스 방법이 개시되어 있으며, 인터페이스 장치가 플래시 메모리들에 각각 대응하는 채널을 통해 플래시 메모리들을 섹터 단위로 액세스하며, 어드레스를 복수 개의 섹터 단위 어드레스들로 분할하는 구성을 가진다.
본 발명이 이루고자 하는 기술적 과제는, 복수의 플래시 메모리 다이가 특정 채널에 고정적으로 연결되지 않고 복수의 채널 중 선택된 채널을 사용할 수 있도록 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지는, 복수의 채널 중 선택된 채널을 통해 호스트와 데이터 입출력 신호를 송수신하는 복수의 플래시 메모리 다이; 및 상기 채널 및 상기 플래시 메모리 다이와 연결되며, 상기 각각의 채널과 상기 각각의 플래시 메모리 다이 사이의 신호 송수신 경로를 설정하는 크로스바;를 구비한다.
본 발명에 따른 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지에 의하면, 크로스바에 의해 각 채널의 트래픽 상황에 따라 각 플래시 메모리 다이가 사용할 채널을 선택함으로써, 특정 채널에 트래픽이 집중되어 발생하는 충돌 현상을 줄이거나 방지할 수 있고, 그에 따라 플래시 메모리 기반 저장장치의 성능을 향상시킬 수 있다.
도 1은 단일 플래시 메모리 다이로 구성된 비동기식 플래시 메모리 패키지의 구조를 도시한 도면,
도 2는 4채널-4웨이 구조의 플래시 메모리 기반 저장장치의 블록도,
도 3은 두 개의 플래시 메모리 다이로 구성된 플래시 메모리 패키지의 실시예들을 도시한 도면,
도 4는 도 3의 (a)에 도시된 구조의 플래시 메모리 패키지들로 이루어진 2채널 4웨이 구조를 도시한 도면,
도 5는 도 3의 (b)에 도시된 구조의 플래시 메모리 패키지들로 이루어진 2채널 4웨이 구조를 도시한 도면,
도 6은 도 3의 (c)에 도시된 구조의 플래시 메모리 패키지들로 이루어진 2채널 4웨이 구조를 도시한 도면,
도 7은 복수의 플래시 메모리 다이가 서로 다른 채널에 각각 고정적으로 연결된 플래시 메모리 패키지의 구조를 도시한 도면,
도 8은 본 발명에 따른 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지에 대한 바람직한 실시예의 구성을 도시한 도면,
도 9는 본 발명에 따른 플래시 메모리 패키지에 서로 상이한 개수의 크로스바가 구비된 실시예를 도시한 도면,
도 10은 본 발명에 따른 플래시 메모리 패키지의 크로스바의 동작을 설명하기 위한 도면, 그리고,
도 11은 크로스바가 I/O 신호 및 제어신호 중 CE 신호를 전달하는 실시예를 도시한 도면이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지의 바람직한 실시예에 대해 상세하게 설명한다. 또한 도면에 동일한 구성요소가 복수 개 도시되는 경우, 이들 동일한 구성요소의 명칭은 숫자 또는 기호에 의해 구분되나, 참조부호는 구분 없이 동일하게 부여된다.
우선, 본 발명에 따른 플래시 메모리 패키지는 내부에 복수의 플래시 메모리 다이를 포함하며 복수의 채널에 연결된 플래시 메모리 패키지이고, 이러한 경우 앞에서 설명한 다중채널, 다중웨이의 구성 단위는 플래시 메모리 패키지 내부의 플래시 메모리 다이가 될 수 있다.
도 3은 두 개의 플래시 메모리 다이로 구성된 플래시 메모리 패키지의 실시예들을 도시한 도면이다.
도 3의 (a)는 플래시 메모리 패키지 내부의 모든 플래시 메모리 다이가 I/O 신호와 제어신호 중 칩 선택(Chip Enable, CE) 신호를 공유하는 경우를 도시한 도면이며, (b)는 플래시 메모리 패키지 내부의 모든 플래시 메모리 다이가 I/O 신호는 공유하지만 CE 신호는 공유하지 않는 경우를 도시한 도면이다. 도 3의 (b)와 같은 경우에서 다이 0은 CE_0 신호에 의해 선택되며, 다이 1은 CE_1 신호에 의해 선택된다. 다음으로 도 3의 (c)는 각각의 플래시 메모리 다이에 대하여 I/O 신호와 CE 신호가 분리된 경우를 도시한 도면이다. 즉, 다이 0은 I/O_0 및 CE_0 신호에 의해 선택되며, 다이 1은 I/O_1 및 CE_1 신호에 의해 선택된다.
도 3에 도시된 것과 같은 플래시 메모리 패키지들은 저장장치 내에서 다중채널, 다중웨이 구조를 구성할 때 내부 구조의 차이로 인하여 서로 다른 방식을 필요로 한다.
도 4는 도 3의 (a)에 도시된 구조의 플래시 메모리 패키지들로 이루어진 2채널 4웨이 구조를 도시한 도면이다. 도 4를 참조하면, 플래시 메모리 패키지 내부의 플래시 메모리 다이들이 I/O 및 CE 신호를 공유함에 따라 웨이의 구성 단위는 플래시 메모리 패키지가 된다.
도 5는 도 3의 (b)에 도시된 구조의 플래시 메모리 패키지들로 이루어진 2채널 4웨이 구조를 도시한 도면이다. 도 5를 참조하면, 동일 플래시 메모리 패키지 내부의 플래시 메모리 다이들은 I/O 신호를 공유함으로써 동일 채널에 속하게 되지만, CE 신호가 분리되어 있으므로 개별 플래시 메모리 다이에 대한 제어가 가능하다. 따라서 도 5와 같은 경우에 웨이를 구성하는 단위는 플래시 메모리 다이가 된다.
도 6은 도 3의 (c)에 도시된 구조의 플래시 메모리 패키지들로 이루어진 2채널 4웨이 구조를 도시한 도면이다. 도 6을 참조하면, 각각의 플래시 메모리 패키지에는 내부 플래시 메모리 다이에 각각 대응하는 2개의 I/O 신호와 2개의 CE 신호가 연결된다. 그에 따라 플래시 메모리 패키지 내부의 플래시 메모리 다이는 서로 다른 채널에 속하게 되며, 웨이의 구성 단위 역시 개별 플래시 메모리 다이가 된다.
도 6과 같은 구조에서 플래시 메모리 패키지는 두 개의 채널과 연결되어 있으나 각각의 플래시 메모리 다이는 자신과 연결되어 있는 채널만 사용할 수 있다. 따라서 호스트로부터의 요청이 한쪽 채널에만 집중될 경우 저장장치의 효율이 저하될 수 있다는 문제가 있다.
도 7은 복수의 플래시 메모리 다이가 서로 다른 채널에 각각 고정적으로 연결된 플래시 메모리 패키지의 구조를 도시한 도면이다. 도 7을 참조하면, 플래시 메모리 패키지는 두 개의 플래시 메모리 다이로 구성되며, 다이 0은 I/O_0 신호에 의해 채널 A와 연결되고, 다이 1은 I/O_1 신호에 의해 채널 B와 연결된다. 이러한 경우에 I/O 신호뿐 아니라 제어신호도 두 개의 플래시 메모리 다이에 대해 분리되어 있으므로, 두 개의 플래시 메모리 다이는 동일 플래시 메모리 패키지에 속하지만 상호간의 동작에 대해서는 아무런 관계를 가지지 않는다.
본 발명에 따른 플래시 메모리 패키지는 도 3의 (c)와 같이 복수의 채널에 연결되어 도 6과 같이 다중채널, 다중웨이 구조를 구성하는 플래시 메모리 패키지에서 트래픽 분산의 효과를 향상시키기 위한 것으로, 플래시 메모리 패키지 내부의 복수의 플래시 메모리 다이가 복수의 채널을 모두 사용할 수 있도록 하는 구성을 가진다.
도 8은 본 발명에 따른 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지에 대한 바람직한 실시예의 구성을 도시한 도면이다.
도 8을 참조하면, 본 발명에 따른 플래시 메모리 패키지(100)는 복수의 플래시 메모리 다이(110) 및 크로스바(120)를 구비한다. 즉, 본 발명에 따른 플래시 메모리 패키지(100)는 도 3의 (c) 및 도 7에 도시된 것과 같은 구조에 크로스바(120)가 추가적으로 구비된 구성을 가진다.
앞에서도 설명한 바와 같이 본 발명에 따른 플래시 메모리 패키지(100) 내부의 플래시 메모리 다이(110)는 복수의 채널(200) 중 선택된 채널(200)을 통해 호스트와 데이터 I/O 신호를 송수신한다. 도 8에는 두 개의 플래시 메모리 다이(110)만 도시되어 있으나, 플래시 메모리 다이(110)의 개수는 설계에 따라 두 개 이상으로 변형 가능하다. 또한 플래시 메모리 패키지(100)와 연결된 채널(200)의 개수 역시 두 개 이상의 범위에서 적절하게 선택될 수 있다.
본 발명에 따른 플래시 메모리 패키지(100)는 각각의 플래시 메모리 다이(110)가 호스트와 I/O 신호를 송수신할 때 사용할 채널(200)을 복수의 채널(200) 중에서 선택하기 위해 크로스바(120)를 더 구비한다. 크로스바(120)는 종래 시스템 온 칩(System On Chip : SOC) 등의 온칩 네트워크에서 사용되는 크로스바 라우터가 그대로 사용될 수 있으며, 플래시 메모리 패키지(100) 내부에서 I/O 신호의 경로를 결정함으로써 각 플래시 메모리 다이(110)가 사용할 채널(200)을 선택한다.
본 발명에 따른 플래시 메모리 패키지(100)에서 각 플래시 메모리 다이(110)는 모두 크로스바(120)에 연결되며, 복수의 채널(200) 역시 크로스바(120)와 연결된다. 따라서 플래시 메모리 다이(110)와 채널(200) 사이의 I/O 신호는 모두 크로스바(120)를 경유하게 된다. 크로스바(120)를 통해 I/O 신호를 송수신함으로써, 도 8과 같은 구성에서 두 개의 플래시 메모리 다이(110)는 채널 A(200)와 채널 B(200)를 모두 사용할 수 있다.
한편, 플래시 메모리 패키지(100)를 구성하는 플래시 메모리 다이(110)의 수가 많아지거나 입출력되는 I/O 신호의 수가 많아지면 크로스바(120)의 구조가 복잡해지고, 크로스바(120)에서 병목현상이 발생할 수 있다. 이를 해결하기 위해 본 발명에 따른 플래시 메모리 패키지(100)에는 복수의 크로스바(120)가 구비될 수 있다.
도 9는 본 발명에 따른 플래시 메모리 패키지(100)에 서로 상이한 개수의 크로스바(120)가 구비된 실시예를 도시한 도면이다. 도 9의 (a) 및 (b) 모두 본 발명에 따른 플래시 메모리 패키지(100)가 네 개의 플래시 메모리 다이(110)로 구성된 경우를 나타낸 것이다.
도 9의 (a)는 네 개의 플래시 메모리 다이(110)가 모두 하나의 크로스바(120)에 연결된 경우를 도시한 도면으로, 이러한 경우에는 크로스바(120)로 입력된 데이터가 네 개의 플래시 메모리 다이(110)로 직접 전달될 수 있다.
반면, 도 9의 (b)는 네 개의 플래시 메모리 다이(110) 중 두 개씩의 플래시 메모리 다이(110)가 각각 두 개의 크로스바(120)에 연결된 경우를 도시한 도면이다. 이 경우에는 다이 0(110)과 다이 2(110)가 크로스바 0(120)에 연결되며, 다이 1(110)과 다이 3(110)이 크로스바 1(120)에 연결된다. 또한 크로스바 0(120)은 채널 A(200)에만 연결되고, 크로스바 1(120)은 채널 B(200)에만 연결된다. 따라서 다이 0(110)이 채널 B(200)를 사용할 경우나 다이 3(110)이 채널 A(200)를 사용할 경우에는 자신과 직접 연결된 크로스바(120) 및 다른 크로스바(120)를 경유하여야 한다. 그러나 도 9의 (b)와 같이 복수의 크로스바(120)가 구비되는 경우에도 각각의 크로스바(120)에 모든 플래시 메모리 다이(110)가 연결되도록 구성할 수 있다.
도 10은 본 발명에 따른 플래시 메모리 패키지(100)의 크로스바(120)의 동작을 설명하기 위한 도면이다. 도 10의 예에서 크로스바(120)는 두 개의 채널(200) 및 두 개의 플래시 메모리 다이(110)와 연결되어 있다.
도 10을 참조하면, 크로스바(120)는 도 10의 (a)에 도시된 같이 다이 0(110)과 채널 A(200) 사이의 신호 송수신 경로 및 다이 1(110)과 채널 B(200) 사이의 신호 송수신 경로를 설정하여 I/O 신호가 전달되도록 할 수도 있고, 도 10의 (b)에 도시된 바와 같이 다이 0(110)과 채널 B(200) 사이의 신호 송수신 경로 및 다이 1(110)과 채널 A(200) 사이의 신호 송수신 경로를 설정하여 I/O 신호가 전달되도록 할 수도 있다.
또한 크로스바(120)와 각 채널(200) 및 플래시 메모리 다이(110) 사이에서 전달되는 I/O 신호는 도 10에 도시된 바와 같이 입력(I) 및 출력(O) 신호 각각이 크로스바(120) 내부에서 분리되어 전달될 수도 있고, 필요에 따라 분리되지 않을 수도 있다.
한편, 본 발명에 따른 플래시 메모리 패키지(100)의 크로스바(120)는 I/O 신호 뿐 아니라 제어신호를 각 플래시 메모리 다이(110)에 전달할 수도 있다.
도 11은 크로스바(120)가 I/O 신호 및 제어신호 중 CE 신호를 전달하는 실시예를 도시한 도면이다. 도 11의 (a)는 I/O 신호와 CE 신호가 직접 플래시 메모리 다이(110)로 입력되지 않고 모두 크로스바(120)로 입력되는 경우를 도시한 것이고, (b)는 I/O 신호와 CE 신호가 크로스바(120)로 입력되는 한편 플래시 메모리 다이(110)로도 직접 입력되는 경우를 도시한 것이다. 도 11에는 제어신호의 예로서 CE 신호만을 나타내었으나, 도 1에 도시된 다른 제어신호들에도 도 11이 구성이 동일하게 적용될 수 있다.
도 11의 (a)에 도시된 것과 같은 경우에는 플래시 메모리 다이(110)의 구분 없이 모든 I/O 신호 및 제어신호가 크로스바(120)를 경유하여야 하지만, 도 11의 (b)에 도시된 것과 같은 경우에는 필요한 경우에만 크로스바(120)를 경유하도록 설계할 수 있다. 이때 크로스바(120)에 커맨드 신호를 입력하여 크로스바(120)를 온/오프(on/off) 함으로써 크로스바(120)가 온(on) 상태이면 I/O 신호 및 제어신호가 크로스바(120)를 경유하게 하고, 크로스바(120)가 오프(off) 상태이면 I/O 신호 및 제어신호가 플래시 메모리 다이(110)로 직접 입력되도록 할 수 있다.
또한 도 11에 도시된 구성 외에도 I/O 신호는 도 11의 (b)와 같이 크로스바(120)와 플래시 메모리 다이(110)에 모두 입력되고, 제어신호는 도 11의 (a)와 같이 크로스바(120)로 입력되도록 하는 구성도 가능하다.
이상에서 설명한 바와 같이 본 발명에 따른 플래시 메모리 패키지(100)는 내부의 플래시 메모리 다이들(110)이 특정 채널(200)에 고정적으로 연결되지 않고 크로스바(120)에 의해 각 채널(200)의 트래픽 상황에 따라 각 플래시 메모리 다이(110)가 사용할 채널(200)을 선택함으로써, 특정 채널(200)에 트래픽이 집중되어 발생하는 충돌 현상을 줄이거나 방지할 수 있고, 그에 따라 플래시 메모리 기반 저장장치의 성능을 향상시킬 수 있다. 또한 플래시 메모리 패키지(100)에 연결된 복수의 채널(200)을 선택적으로 온/오프(on/off)할 수 있으므로, 채널(200)의 개수가 증가하면 속도는 빨라지지만 피크전력(peak power)이 커진다는 문제를 해결하여 전력소모를 감소시킬 수 있다.
나아가 플래시 메모리 패키지(100) 내부의 플래시 메모리 다이(110)와 호스트 사이의 신호 송수신 뿐 아니라 가비지 컬렉션(garbage collection) 또는 읽기 외란(read disturbance) 등에 의해 크로스바(120)와 연결된 플래시 메모리 다이들(110) 사이의 데이터 전송이 필요한 경우에도 크로스바(120)가 사용될 수 있으므로 데이터 전송에 반드시 채널(200)이 사용되지 않아도 된다는 효과가 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
100 - 플래시 메모리 패키지
110 - 플래시 메모리 다이
120 - 크로스바
200 - 채널

Claims (7)

  1. 복수의 채널 중 선택된 채널을 통해 호스트와 데이터 입출력 신호를 송수신하는 복수의 플래시 메모리 다이; 및
    상기 채널 및 상기 플래시 메모리 다이와 연결되며, 상기 각각의 채널과 상기 각각의 플래시 메모리 다이 사이의 신호 송수신 경로를 설정하는 크로스바;를 포함하며,
    상기 플래시 메모리 다이 각각은 데이터가 저장되는 플래시 메모리 셀 어레이, 입출력되는 데이터가 저장되는 데이터 레지스터, 데이터의 입출력 및 데이터가 전송되는 위치를 결정하는 입출력 유닛, 플래시 메모리 연산에 사용되는 명령, 플래시 메모리 내의 데이터의 위치정보 및 플래시 메모리의 상태정보가 저장되는 제어 레지스터 및 상기 제어 레지스터를 통해 입력된 명령에 의해 상기 플래시 메모리 다이를 제어하는 제어로직을 포함하고,
    상기 복수의 플래시 메모리 다이 각각은 상기 크로스바를 통해 상기 복수의 채널 중에서 선택된 채널에 연결되는 것을 특징으로 하는 플래시 메모리 패키지.
  2. 제 1항에 있어서,
    상기 크로스바는 상기 복수의 채널 중 트래픽이 최소인 채널을 통해 상기 데이터 입출력 신호가 송수신되도록 상기 신호 송수신 경로를 설정하는 것을 특징으로 하는 플래시 메모리 패키지.
  3. 제 1항 또는 제 2항에 있어서,
    상기 크로스바는 복수 개가 구비되어 상기 복수의 크로스바 각각이 적어도 하나의 상기 채널 및 적어도 하나의 상기 플래시 메모리 다이와 연결되며,
    상기 복수의 크로스바 사이에 상기 신호 송수신 경로가 설정되는 것을 특징으로 하는 플래시 메모리 패키지.
  4. 제 1항 또는 제 2항에 있어서,
    상기 크로스바는 상기 각각의 플래시 메모리 다이에 대한 제어신호를 입력받아 대응하는 플래시 메모리 다이로 전달하는 것을 특징으로 하는 플래시 메모리 패키지.
  5. 제 4항에 있어서,
    상기 데이터 입출력 신호 및 상기 제어신호는 상기 플래시 메모리 다이 및 상기 크로스바에 모두 입력되며,
    상기 크로스바는 외부로부터 입력된 커맨드 신호에 의해 온/오프(on/off)되는 것을 특징으로 하는 플래시 메모리 패키지.
  6. 제 1항 또는 제 2항에 있어서,
    상기 크로스바는 상기 복수의 플래시 메모리 다이 사이의 데이터 송수신 경로를 더 설정하는 것을 특징으로 하는 플래시 메모리 패키지.
  7. 제 1항 또는 제 2항에 있어서,
    상기 크로스바는 온칩 네트워크에서 사용되는 크로스바 라우터인 것을 특징으로 하는 플래시 메모리 패키지.
KR1020120076152A 2012-07-12 2012-07-12 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지 KR101453039B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120076152A KR101453039B1 (ko) 2012-07-12 2012-07-12 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120076152A KR101453039B1 (ko) 2012-07-12 2012-07-12 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지

Publications (2)

Publication Number Publication Date
KR20140017034A KR20140017034A (ko) 2014-02-11
KR101453039B1 true KR101453039B1 (ko) 2014-10-24

Family

ID=50265743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120076152A KR101453039B1 (ko) 2012-07-12 2012-07-12 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지

Country Status (1)

Country Link
KR (1) KR101453039B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770431B1 (en) * 2019-02-27 2020-09-08 Western Digital Technologies, Inc. Memory die layouts for failure protection in SSDs
KR20210079552A (ko) 2019-12-20 2021-06-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 컨트롤러

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198129A (ja) * 2009-02-23 2010-09-09 Toshiba Corp キャッシュシステム
KR20120073323A (ko) * 2009-10-09 2012-07-04 콸콤 인코포레이티드 비-균일 페이지 사이즈들을 갖는 다중-채널 메모리 시스템의 액세싱

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198129A (ja) * 2009-02-23 2010-09-09 Toshiba Corp キャッシュシステム
KR20120073323A (ko) * 2009-10-09 2012-07-04 콸콤 인코포레이티드 비-균일 페이지 사이즈들을 갖는 다중-채널 메모리 시스템의 액세싱

Also Published As

Publication number Publication date
KR20140017034A (ko) 2014-02-11

Similar Documents

Publication Publication Date Title
US20220231689A1 (en) Stacked programmable integrated circuitry with smart memory
US9164680B2 (en) Systems and methods for improved communications in a nonvolatile memory system
JP6595437B2 (ja) ネットワークオンチップ方法によるメモリバンクのためのファブリック相互接続
KR101003102B1 (ko) 멀티 프로세싱 유닛에 대한 메모리 매핑방법, 및 장치
JP4818920B2 (ja) 複数のプログラム可能なプロセッサを有する集積データ処理回路
JP2015531524A5 (ko)
US7721038B2 (en) System on chip (SOC) system for a multimedia system enabling high-speed transfer of multimedia data and fast control of peripheral devices
US20090240897A1 (en) Multi-port memory and system using the same
KR102351671B1 (ko) 다중 포트 메모리 장치 및 그것을 이용한 방법
JP4205743B2 (ja) 半導体記憶装置及び半導体装置
KR20140071270A (ko) 다수의 클라이언트 컴퓨팅 시스템을 위한 메모리 디바이스의 분할
CN116235469A (zh) 网络芯片和网络设备
CN103365801A (zh) 存储器系统、用于控制存储器系统的方法和信息处理设备
KR101183739B1 (ko) 멀티포트 메모리 슈퍼셀 및 데이터 경로 스위칭 회로를 갖는 집적 회로
KR101453039B1 (ko) 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지
US20140244971A1 (en) Array of processor core circuits with reversible tiers
US20130250954A1 (en) On-chip router and multi-core system using the same
KR101533685B1 (ko) 다중 프로세서용 메모리 장치 및 이를 포함하는 메모리 시스템
US8571016B2 (en) Connection arrangement
US9720879B2 (en) Reconfigurable circuit having rows of a matrix of registers connected to corresponding ports and a semiconductor integrated circuit
KR102036693B1 (ko) 반도체 메모리 시스템 및 그의 동작 방법
CN101894089A (zh) 在多模总线的多引脚传输数据的方法及装置
CN102841813A (zh) 分配存储器资源的系统和方法
US7319624B2 (en) Memory built in self test circuit and method for generating a hardware circuit comprising the routing boxes thereof
CN112148653A (zh) 数据传输装置、数据处理系统、数据处理方法和介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 6