JP2013251589A - 可変インダクタおよびトランスインピーダンスアンプ - Google Patents
可変インダクタおよびトランスインピーダンスアンプ Download PDFInfo
- Publication number
- JP2013251589A JP2013251589A JP2012122702A JP2012122702A JP2013251589A JP 2013251589 A JP2013251589 A JP 2013251589A JP 2012122702 A JP2012122702 A JP 2012122702A JP 2012122702 A JP2012122702 A JP 2012122702A JP 2013251589 A JP2013251589 A JP 2013251589A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- circuit
- variable
- transimpedance amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】異なる入力容量値に対し最適な利得周波数特性を有するトランスインピーダンスアンプを提供する。
【解決手段】トランスインピーダンスアンプ1aは、ソース接地回路4aと、ソースフォロワ回路5と、帰還抵抗RFとから構成される。ソース接地回路4aは、トランジスタM1と、負荷抵抗RLと、負荷抵抗RLと直列に接続された可変インダクタLcと、抵抗REとからなる。可変インダクタLcは、一端が可変インダクタLcの入力端子に接続されたインダクタL0と、一端がインダクタL0の他端に接続され、他端が可変インダクタLcの出力端子に接続されたインダクタL1と、ゲート端子が制御端子Vcに接続され、ドレイン端子がインダクタL1の一端に接続され、ソース端子がインダクタL1の他端に接続されたトランジスタM4とから構成される。
【選択図】 図7
【解決手段】トランスインピーダンスアンプ1aは、ソース接地回路4aと、ソースフォロワ回路5と、帰還抵抗RFとから構成される。ソース接地回路4aは、トランジスタM1と、負荷抵抗RLと、負荷抵抗RLと直列に接続された可変インダクタLcと、抵抗REとからなる。可変インダクタLcは、一端が可変インダクタLcの入力端子に接続されたインダクタL0と、一端がインダクタL0の他端に接続され、他端が可変インダクタLcの出力端子に接続されたインダクタL1と、ゲート端子が制御端子Vcに接続され、ドレイン端子がインダクタL1の一端に接続され、ソース端子がインダクタL1の他端に接続されたトランジスタM4とから構成される。
【選択図】 図7
Description
本発明は、集積素子などの電子回路で使用されるインダクタに関するもので、特に、インダクタンス値の制御可能な可変インダクタに関するものである。さらに、光伝送方式の光/電気変換を行う光受信回路において、インダクタを用いた信号等化を行うトランスインピーダンスアンプに関するものである。特に本発明は、高速動作可能な広帯域な利得周波数特性をもつトランスインピーダンスアンプに関するものである。
具体的には、本発明は、半導体集積回路上に形成される電子回路に提供されるものである。さらに、本発明は、光基幹伝送システム、光アクセスシステム、光インターコネクション等の各種光伝送システムに用いられる光受信用IC、ならびに光受信用ICを用いた高速光受信モジュール、光送受信トランシーバなどに光受信回路として適用されるものである。本発明は、光通信技術の進展とともに、高速化が求められる上記光受信回路において、広帯域な利得周波数特性を実現することにより、高速動作可能なトランスインピーダンスアンプを提供するものである。
具体的には、本発明は、半導体集積回路上に形成される電子回路に提供されるものである。さらに、本発明は、光基幹伝送システム、光アクセスシステム、光インターコネクション等の各種光伝送システムに用いられる光受信用IC、ならびに光受信用ICを用いた高速光受信モジュール、光送受信トランシーバなどに光受信回路として適用されるものである。本発明は、光通信技術の進展とともに、高速化が求められる上記光受信回路において、広帯域な利得周波数特性を実現することにより、高速動作可能なトランスインピーダンスアンプを提供するものである。
光通信技術の進展とともに伝送されるデータ量が飛躍的に増大しており、伝送装置の大容量化が求められている。この大容量化を実現するために、光受信回路の高速化が求められている。光通信において光/電気変換を行う一般的な光受信回路の構成を図12に示す。図中、1はトランスインピーダンスアンプ(Transimpedance amplifier:TIA)、2は増幅回路、3はフォトディテクタ(Photodetector:PD)、RFは帰還抵抗、Cinはフォトディテクタ3等の入力の寄生容量による入力容量である。
フォトディテクタ3は、光信号を受信して電流信号Iinに変換する。トランスインピーダンスアンプ1は、この電流信号Iinを受信して増幅し、後段の回路が受信可能な振幅の電圧信号Voutに変換するものである。
フォトディテクタ3は、光信号を受信して電流信号Iinに変換する。トランスインピーダンスアンプ1は、この電流信号Iinを受信して増幅し、後段の回路が受信可能な振幅の電圧信号Voutに変換するものである。
トランスインピーダンスアンプ1の具体的な構成を図13に示す。トランスインピーダンスアンプ1は、ソース接地回路4と、ソースフォロワ回路5と、帰還抵抗RFとから構成される。このソース接地回路4とソースフォロワ回路5とが図12の増幅回路2を構成している。ソース接地回路4は、ゲート端子(ソース接地回路4の入力端子)がトランスインピーダンスアンプ1の入力端子に接続されたトランジスタM1と、一端に電源電圧VDDが供給され、他端がトランジスタM1のドレイン端子に接続された負荷抵抗RLと、一端がトランジスタM1のソース端子に接続され、他端が接地された抵抗REとからなる。ソースフォロワ回路5は、ゲート端子がトランジスタM1のドレイン端子(ソース接地回路4の出力端子)に接続され、ドレイン端子に電源電圧VDDが供給され、ソース端子(ソースフォロワ回路5の出力端子)がトランスインピーダンスアンプ1の出力端子に接続されたトランジスタM2と、ゲート端子にバイアス電圧VCSが入力され、ドレイン端子がトランスインピーダンスアンプ1の出力端子に接続され、ソース端子が接地されたトランジスタM3とからなる。帰還抵抗RFは、トランスインピーダンスアンプ1の出力端子と入力端子との間に接続されている。このようなトランスインピーダンスアンプ1については、例えば特許文献1、非特許文献1に開示されている。
トランスインピーダンスアンプ1において受信可能なデータの高速化を実現するためには、受信電流信号Iinを電圧信号Voutに変換増幅するインピーダンス変換利得(トランスインピーダンス利得)の周波数特性の広帯域化が必須である。トランスインピーダンスアンプ1の帯域を制限する要因としては、第一に入力容量Cinとトランスインピーダンスアンプ1の入力インピーダンスによる入力回路の周波数特性に起因するものと、第二にトランスインピーダンスアンプ1を構成する構成回路の周波数特性に起因するものと、第三にトランスインピーダンスアンプ1の出力回路の周波数特性に起因するものとがある。
特に、高速・高感度の光受信回路においては、入力回路の周波数特性に起因する影響が大きいため、この入力回路の時定数による帯域制限について以下に詳述する。
トランスインピーダンスアンプ1のインピーダンス変換利得(以下、トランスインピーダンス利得)Ztは、以下のように与えられる。
トランスインピーダンスアンプ1のインピーダンス変換利得(以下、トランスインピーダンス利得)Ztは、以下のように与えられる。
ここで、RFは帰還抵抗、Cinはフォトディテクタ3等によって生じる入力容量、Aoは増幅回路2のオープンループ利得である。式(1)から、トランスインピーダンス利得Ztが1/√2になる3dB帯域f3dBは、以下のように求められる。
式(2)より、トランスインピーダンスアンプ1の利得周波数帯域は、入力容量Cinの影響を大きく受けること、ならびに帰還抵抗RFが大きいと周波数帯域が狭くなり、逆にオープンループ利得Aoが大きいと周波数帯域が広くなることが分かる。一般に、増幅回路2のオープンループ利得Aoならびに帰還抵抗RFは、ICの回路定数のため、製造後の変更は基本的に不可で、仮に帰還抵抗RF等を変更した場合は利得にも影響を与えるため、容易には変更できないパラメータである。
一方で、入力容量Cinがばらつくと、上記トランスインピーダンス利得Ztの3dB帯域f3dBが変化してしまう。入力容量Cinのばらつき要因としては、フォトディテクタ3の寄生容量のばらつきや実装基板等による寄生容量のばらつきがある。さらに、フォトディテクタ3はpn接合に逆バイアス電圧が印加されるようにして使用されるので、フォトディテクタ3の寄生容量はバイアス電圧依存性を持っており、逆バイアス電圧設定によって、同じく入力容量Cinが変化する。
図14に、入力容量Cinが変化した場合の従来のトランスインピーダンスアンプ1におけるトランスインピーダンス利得Ztの周波数特性例を示す。図中、縦軸はトランスインピーダンス利得Zt、横軸は周波数である。100は入力容量Cinが0.15pFの場合の周波数特性を示し、101は入力容量Cinが0.2pFの場合の周波数特性を示し、102は入力容量Cinが0.25pFの場合の周波数特性を示している。この図14の周波数特性は、回路シミュレータHSPICEを用いたシミュレーションで求めたものである。図14から明らかなとおり、入力容量Cinが小さくなると、帯域変化のみならず、負帰還増幅回路の位相の不安定性により過剰ピーキングが生じるという問題がある。
従来のトランスインピーダンスアンプは、帯域と受信感度特性の両立のために、帰還抵抗RFを用いる負帰還増幅回路構成が一般的であり、本負帰還増幅回路は、出力信号の一部を入力信号に負帰還することにより、広帯域特性を得るものである。しかしながら、実デバイスでは高周波で入力信号に対する出力の位相遅延が大きく、入力に位相遅延の大きな負帰還信号を帰還すると正転信号に転じてしまい、過剰ピーキングが生じてしまう。特に、負帰還増幅回路において、入力容量Cinは位相補償手段として機能するが、この入力容量Cinが小さい場合、位相補償量が小さくなり広帯域となる一方で、正帰還度が強くなり、より大きな過剰ピーキングが生じて動作が不安定となり、リンギング等が生じて波形特性が劣化する。さらに入力容量Cinが小さくなると、最悪の場合、発振状態に陥ってしまう。
また、従来の光受信回路では、入力容量Cinや実装条件による帯域変化に対し、フォトディテクタ3とトランスインピーダンスアンプ1とを接続するボンディングワイヤの長さを変えることにより、寄生インダクタンス値Linを変えて、帯域補償を行うようにしている(図15)。この帯域補償の技術は、例えば非特許文献1に開示されているが、最適な帯域補償を行うためには、実際にボンディングワイヤの長さを幾つか変えた接続を行い、特性ばらつきも考慮した上で、最適なボンディングワイヤ長を決める必要があった。
すなわち、トランスインピーダンスアンプにおいて、従来の増幅回路ならびに帰還抵抗からなる回路技術では、入力容量Cinのばらつきや変化に対して最適な帯域特性を得ることが難しいという問題点があった。
すなわち、トランスインピーダンスアンプにおいて、従来の増幅回路ならびに帰還抵抗からなる回路技術では、入力容量Cinのばらつきや変化に対して最適な帯域特性を得ることが難しいという問題点があった。
C.Y.Wang,C.S.Wang,and C.K.Wang,"An 18-mW Two-Stage CMOS Transimpedance Amplifier for 10 Gb/s Optical Application",IEEE Asian Solid-State Circuits Conference,Tech.Dig.,pp.412-415,Nov.12-14,2007
上記のように、従来のトランスインピーダンスアンプでは、入力容量のばらつきや変化に対して最適な帯域を得ることが難しいという問題点があった。
本発明の目的は、上記の問題を解決し、異なる入力容量値に対し最適な利得周波数特性を有するようにトランスインピーダンスアンプを調整可能な可変インダクタを提供することにある。
また、本発明の目的は、異なる入力容量値に対し最適な利得周波数特性を有するトランスインピーダンスアンプを提供することにある。
また、本発明の目的は、異なる入力容量値に対し最適な利得周波数特性を有するトランスインピーダンスアンプを提供することにある。
本発明の可変インダクタは、一端が入力端子に接続された第1のインダクタと、一端が前記第1のインダクタの他端に接続され、他端が出力端子に接続された第2のインダクタと、この第2のインダクタに並列に接続された可変抵抗とを備え、外部制御により前記可変抵抗を数値変化させることでインピーダンス可変であることを特徴とするものである。
また、本発明の可変インダクタの1構成例において、前記可変抵抗は、ドレイン端子が前記第2のインダクタの一端に接続され、ソース端子が前記第2のインダクタの他端に接続され、ゲート端子が制御端子に接続されたトランジスタからなることを特徴とするものである。
また、本発明の可変インダクタの1構成例において、前記トランジスタは、前記制御端子に印加される電圧に応じてスイッチとして機能するものであり、前記第1のインダクタのインダクタンス値から前記第1、第2のインダクタのインダクタンス加算値まで合計のインダクタンス値を切り替え可能であることを特徴とするものである。
また、本発明の可変インダクタの1構成例は、前記第2のインダクタと前記可変抵抗とを並列に接続した回路を、前記第1のインダクタの後段に複数縦続接続したことを特徴とするものである。
また、本発明の可変インダクタの1構成例において、前記可変抵抗は、ドレイン端子が前記第2のインダクタの一端に接続され、ソース端子が前記第2のインダクタの他端に接続され、ゲート端子が制御端子に接続されたトランジスタからなることを特徴とするものである。
また、本発明の可変インダクタの1構成例において、前記トランジスタは、前記制御端子に印加される電圧に応じてスイッチとして機能するものであり、前記第1のインダクタのインダクタンス値から前記第1、第2のインダクタのインダクタンス加算値まで合計のインダクタンス値を切り替え可能であることを特徴とするものである。
また、本発明の可変インダクタの1構成例は、前記第2のインダクタと前記可変抵抗とを並列に接続した回路を、前記第1のインダクタの後段に複数縦続接続したことを特徴とするものである。
また、本発明は、入力電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するトランスインピーダンスアンプにおいて、増幅回路と、一端が前記増幅回路の入力端子に接続され、他端が前記増幅回路の出力端子に接続された帰還抵抗とを備え、前記増幅回路は、ソース接地回路と、ソースフォロワ回路とから構成され、前記ソース接地回路の負荷抵抗と直列に、可変インダクタを備えたことを特徴とするものである。
また、本発明のトランスインピーダンスアンプは、増幅回路と、一端が前記増幅回路の入力端子に接続され、他端が前記増幅回路の出力端子に接続された帰還抵抗とを備え、トランスインピーダンスアンプの入力端子と前記増幅回路の入力端子との間に、可変インダクタを備えたことを特徴とするものである。
また、本発明のトランスインピーダンスアンプは、増幅回路と、一端が前記増幅回路の入力端子に接続され、他端が前記増幅回路の出力端子に接続された帰還抵抗とを備え、トランスインピーダンスアンプの入力端子と前記増幅回路の入力端子との間に、可変インダクタを備えたことを特徴とするものである。
本発明によれば、光信号に対応した光電電流を電圧信号に変換増幅するトランスインピーダンスアンプにおいて、フォトディテクタの素子ばらつきや、実装、バイアス条件等により入力容量が変わった場合でも、過剰ピーキングや帯域不足といったことが起こらないように、ソース接地アンプの負荷に接続した可変インダクタ、あるいは入力部に接続した可変インダクタの値を制御することができる。すなわち、入力容量条件に応じて最適な利得周波数特性を有するトランスインピーダンスアンプを供することができる。特に、高速動作用途における従来技術では、帯域調整をフォトディテクタとトランスインピーダンスアンプの接続ワイヤ長を調整することにより行っており、条件出しのための試行が必要であったが、本発明では、可変インダクタの可変抵抗を外部制御により数値変化させることで、トランスインピーダンスアンプの利得周波数特性を改善することができる。すなわち、本発明では、実装コストを抑え低コストで光受信用ICを提供できるという効果を奏する。
[発明の原理]
以下、本発明の可変インダクタ、ならびに可変インダクタを用いたトランスインピーダンスアンプの概要について以下記述する。
本発明の可変インダクタの等価回路図を図1に示す。図中、L0は第1のインダクタ、L1は第2のインダクタ、Rcは可変抵抗、P1は可変インダクタの入力端子、P2は可変インダクタの出力端子、Vcは制御端子である。
以下、本発明の可変インダクタ、ならびに可変インダクタを用いたトランスインピーダンスアンプの概要について以下記述する。
本発明の可変インダクタの等価回路図を図1に示す。図中、L0は第1のインダクタ、L1は第2のインダクタ、Rcは可変抵抗、P1は可変インダクタの入力端子、P2は可変インダクタの出力端子、Vcは制御端子である。
本発明では、第1のインダクタL0と第2のインダクタL1とが直列に接続され、第2のインダクタL1に可変抵抗Rcが並列に接続され、可変抵抗Rcは制御端子Vcに印加される電圧により制御される。本発明の可変インダクタLcの等価的なインピーダンスは、次式のようになる。
したがって、Rc=0の場合、jωLc=jωL0となり、Rc=∞の場合、jωLc=jω(L0+L1)となる。可変抵抗Rcは、制御端子Vcに印加される電圧により、0〜∞の値をとるので、本発明の可変インダクタは、jωL0〜jω(L0+L1)のインピーダンスで制御される。
次に、本発明の可変インダクタをトランスインピーダンスアンプに適用した動作概要について以下に述べる。
図12に示した従来の光受信回路の交流等価回路を図2に示す。Rinは、トランスインピーダンスアンプ1の入力抵抗で、先に示したとおり、近似的にRF/Aoで表される。また、入力容量Cinとしてはフォトディテクタ3の寄生容量Cpdが支配的であるので、ここでは入力容量Cinが容量Cpdと近似的に等しいとしている。
図12に示した従来の光受信回路の交流等価回路を図2に示す。Rinは、トランスインピーダンスアンプ1の入力抵抗で、先に示したとおり、近似的にRF/Aoで表される。また、入力容量Cinとしてはフォトディテクタ3の寄生容量Cpdが支配的であるので、ここでは入力容量Cinが容量Cpdと近似的に等しいとしている。
受光した光信号をフォトディテクタ3が電流信号Iinに変換した後、トランスインピーダンスアンプ1が電流信号Iinを電圧信号Voutに変換増幅する。トランスインピーダンスアンプ1の3dB帯域f3dBは、式(2)に示したとおり、主に入力の時定数で制限される。式(2)より、トランスインピーダンスアンプ1のオープンループ利得Aoを大きくすると、トランスインピーダンスアンプ1の3dB帯域f3dBも高くできることが分かる。
トランスインピーダンスアンプ1のオープンループ利得Aoは、トランジスタの相互コンダクタンスをgmとすると、次式で表される。
Ao=gmRL ・・・(4)
Ao=gmRL ・・・(4)
ここで、RLは図13に示した負荷抵抗である。図13の負荷抵抗RLと、トランジスタM1のドレイン端子とトランジスタM2のゲート端子の接続点との間に、図1の等価回路で示した本発明の可変インダクタLcを直列に挿入した場合、トランスインピーダンスアンプのオープンループ利得Ao’は次式のようになる。
Ao’=gm(RL+jωLc) ・・・(5)
したがって、入力容量Cinの値に対応してオープンループ利得Ao’を設定することにより、トランスインピーダンスアンプの最適な利得周波数特性を得ることができる。
Ao’=gm(RL+jωLc) ・・・(5)
したがって、入力容量Cinの値に対応してオープンループ利得Ao’を設定することにより、トランスインピーダンスアンプの最適な利得周波数特性を得ることができる。
次に、図12のフォトディテクタ3とトランスインピーダンスアンプ1の入力端子との間に、図1の等価回路で示した本発明の可変インダクタLcを直列に挿入した場合の交流等価回路を図3に示す。ここで、図3のトランスインピーダンスアンプ1bの入力抵抗をRin、入力容量をCin、電流信号をIin、電圧信号をVout、入力容量Cinに流れる信号電流をIC、トランスインピーダンスアンプ1bに流れ込む信号電流をIRとすると、図3の等価回路から以下の関係式が成り立つ。
Iin=IC+IR ・・・(6)
(1/jωCin)IC=(Rin+jωLc)IR ・・・(7)
Vout=RinIR ・・・(8)
Iin=IC+IR ・・・(6)
(1/jωCin)IC=(Rin+jωLc)IR ・・・(7)
Vout=RinIR ・・・(8)
式(6)〜式(8)から、図3のトランスインピーダンスアンプ1bのトランスインピーダンス利得Zt=Vout/Iinを求めると以下の式が導き出せる。
式(9)より、トランスインピーダンスアンプ1bのトランスインピーダンス利得Ztの大きさ(絶対値:Mag)は、次式のようになる。
トランスインピーダンスアンプ1bの3dB帯域f3dBは、式(10)の|Zt|が1/√2になる周波数である。したがって、Lc=0の場合、式(10)の|Zt|は可変インダクタLcが無い従来回路の|Zt|と等価である。
一方、可変インダクタLcが有限の数値を持つ場合について述べる。ω2Rin 2Cin 2=1(Lc=0とした場合のf3dB条件)とすると、式(10)の分母は以下のようになる。
一方、可変インダクタLcが有限の数値を持つ場合について述べる。ω2Rin 2Cin 2=1(Lc=0とした場合のf3dB条件)とすると、式(10)の分母は以下のようになる。
したがって、従来回路のf3dB条件のCin、Rinにおいて、可変インダクタLcを大きくすると、式(10)の分母が小さくなるので、f3dB帯域は高くなることが分かる。さらに、可変インダクタLcの値を入力容量Cinの変化に応じて制御することにより、トランスインピーダンスアンプの最適な周波数帯域を得ることが可能となる。すなわち、トランスインピーダンスアンプの入力容量Cinが異なる場合においても、本発明の可変インダクタLcにより、最適な利得周波数特性を得ることができる。
したがって、本発明の可変インダクタLcにより、従来技術では困難であった異なる入力容量条件に対し、トランスインピーダンスアンプの帯域劣化や過剰ピーキングを抑えることができ、利得周波数特性を大きく改善することができる。
したがって、本発明の可変インダクタLcにより、従来技術では困難であった異なる入力容量条件に対し、トランスインピーダンスアンプの帯域劣化や過剰ピーキングを抑えることができ、利得周波数特性を大きく改善することができる。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図4は、本発明の第1の実施の形態に係る可変インダクタLcの構成を示す回路図である。図中、L0は第1のインダクタ、L1は第2のインダクタ、M4はnチャンネルの電界効果トランジスタ、P1は可変インダクタLcの入力端子、P2は可変インダクタLcの出力端子、Vcは制御端子である。
以下、本発明の実施の形態について図面を参照して説明する。図4は、本発明の第1の実施の形態に係る可変インダクタLcの構成を示す回路図である。図中、L0は第1のインダクタ、L1は第2のインダクタ、M4はnチャンネルの電界効果トランジスタ、P1は可変インダクタLcの入力端子、P2は可変インダクタLcの出力端子、Vcは制御端子である。
図4に示すように、本実施の形態の可変インダクタLcは、一端が可変インダクタLcの入力端子P1に接続された第1のインダクタL0と、一端が第1のインダクタL0の他端に接続され、他端が可変インダクタLcの出力端子P2に接続された第2のインダクタL1と、ゲート端子が制御端子Vcに接続され、ドレイン端子が第2のインダクタL1の一端に接続され、ソース端子が第2のインダクタL1の他端に接続されたトランジスタM4とから構成される。この可変インダクタLcの等価回路は図1に示したとおりである。
本実施の形態では、制御端子Vcの電圧を変えて、トランジスタM4のゲート電位を制御することにより、第2のインダクタL1に並列に接続された抵抗値を制御することができる。トランジスタM4を完全にオンにすれば、トランジスタM4の等価抵抗RCは0Ωとなり、第2のインダクタL1は短絡され、可変インダクタLcのインダクタンスはL0となる。一方、トランジスタM4を完全にオフにすれば、トランジスタM4の等価抵抗Rcは無限大になり、可変インダクタLcのインダクタンスはL0+L1となる。
さらに、図5は、本実施の形態の可変インダクタLcの別の構成を示す回路図である。この可変インダクタLcは、第1のインダクタL0と、n個(nは2以上の整数)の第2のインダクタL1(L1−1〜L1−n)と、n個のトランジスタM4(M4−1〜M4−n)とから構成される。すなわち、図5の可変インダクタLcは、第2のインダクタL1とトランジスタM4からなる可変抵抗とを並列に接続した回路を、第1のインダクタL0の後段に複数縦続接続したものである。第2のインダクタL1とトランジスタM4との並列接続の仕方は図4で説明したとおりである。各制御端子Vc(Vc−1〜Vc−n)には、同一の電圧を与えてもよいし、異なる電圧を与えてもよい。図5のような構成により、インダクタの可変範囲を広くし、可変分解能を高くすることが可能になる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図6は、本発明の第2の実施の形態に係るトランスインピーダンスアンプの構成を示す回路図である。本実施の形態のトランスインピーダンスアンプ1aは、ソース接地回路4aと、ソースフォロワ回路5と、帰還抵抗RFとから構成される。このソース接地回路4aとソースフォロワ回路5とが図12の増幅回路2に相当する。
次に、本発明の第2の実施の形態について説明する。図6は、本発明の第2の実施の形態に係るトランスインピーダンスアンプの構成を示す回路図である。本実施の形態のトランスインピーダンスアンプ1aは、ソース接地回路4aと、ソースフォロワ回路5と、帰還抵抗RFとから構成される。このソース接地回路4aとソースフォロワ回路5とが図12の増幅回路2に相当する。
ソース接地回路4aは、ゲート端子(ソース接地回路4aの入力端子)がトランスインピーダンスアンプ1aの入力端子Inに接続されたトランジスタM1と、一端に電源電圧VDDが供給された負荷抵抗RLと、入力端子が負荷抵抗RLの他端に接続され、出力端子がトランジスタM1のドレイン端子に接続された可変インダクタLcと、一端がトランジスタM1のソース端子に接続され、他端が接地された抵抗REとからなる。ソースフォロワ回路5は、ゲート端子がトランジスタM1のドレイン端子(ソース接地回路4の出力端子)に接続され、ドレイン端子に電源電圧VDDが供給され、ソース端子(ソースフォロワ回路5の出力端子)がトランスインピーダンスアンプ1aの出力端子Outに接続されたトランジスタM2と、ゲート端子にバイアス電圧VCSが入力され、ドレイン端子がトランスインピーダンスアンプ1aの出力端子Outに接続され、ソース端子が接地されたトランジスタM3とからなる。帰還抵抗RFは、トランスインピーダンスアンプ1aの出力端子Out(増幅回路2の出力端子)とトランスインピーダンスアンプ1aの入力端子In(増幅回路2の入力端子)との間に接続されている。
このように、トランスインピーダンスアンプ1aは、負荷抵抗RLと直列に、第1の実施の形態で説明した可変インダクタLCを設けたことを特徴とする。
さらに、図7に、トランスインピーダンスアンプ1aの具体的な例を示す。可変インダクタLCは、図4で説明したとおり、第1のインダクタL0と、第2のインダクタL1と、トランジスタM4とから構成される。トランジスタM4のゲート電圧、すなわち制御端子Vcの電圧を制御することにより、負荷抵抗RLと可変インダクタLCとから構成される負荷インピーダンスの周波数特性を制御することができる。
さらに、図7に、トランスインピーダンスアンプ1aの具体的な例を示す。可変インダクタLCは、図4で説明したとおり、第1のインダクタL0と、第2のインダクタL1と、トランジスタM4とから構成される。トランジスタM4のゲート電圧、すなわち制御端子Vcの電圧を制御することにより、負荷抵抗RLと可変インダクタLCとから構成される負荷インピーダンスの周波数特性を制御することができる。
[第2の実施の形態の動作ならびに効果]
以下、本実施の形態による動作と効果について述べる。本実施の形態では、図8(A)に示すように可変インダクタLCの値を変えることにより、オープンループ利得Aoの周波数特性が変わる。すなわち、可変インダクタLCの値が小さい場合には高周波でのオープンループ利得Aoは小さいが、可変インダクタLCの値が大きくなると高周波での利得が大きくなる。これに伴い、図8(B)に示すように、高周波でトランスインピーダンスアンプ1aの入力インピーダンスが小さくなるため、トランスインピーダンス利得Ztの3dB帯域f3dBを広くすることができる。
以下、本実施の形態による動作と効果について述べる。本実施の形態では、図8(A)に示すように可変インダクタLCの値を変えることにより、オープンループ利得Aoの周波数特性が変わる。すなわち、可変インダクタLCの値が小さい場合には高周波でのオープンループ利得Aoは小さいが、可変インダクタLCの値が大きくなると高周波での利得が大きくなる。これに伴い、図8(B)に示すように、高周波でトランスインピーダンスアンプ1aの入力インピーダンスが小さくなるため、トランスインピーダンス利得Ztの3dB帯域f3dBを広くすることができる。
以上のように、本実施の形態では、外部制御可能な可変インダクタLCをソース接地回路4aの負荷に備えることにより、トランスインピーダンスアンプ1aの利得周波数特性の帯域補償を可能とした。具体的には、フォトディテクタ3等の寄生容量に応じて制御端子Vcの電圧を変えることにより、可変インダクタLCの値を、L0〜(L0+L1)まで可変とした。これにより、本実施の形態では、トランスインピーダンスアンプ1aの利得周波数特性を大きく改善することができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図9は、本発明の第3の実施の形態に係るトランスインピーダンスアンプの構成を示す回路図である。本実施の形態のトランスインピーダンスアンプ1bは、ソース接地回路4と、ソースフォロワ回路5と、帰還抵抗RFと、可変インダクタLCとから構成される。このソース接地回路4とソースフォロワ回路5とが図12の増幅回路2を構成している。
次に、本発明の第3の実施の形態について説明する。図9は、本発明の第3の実施の形態に係るトランスインピーダンスアンプの構成を示す回路図である。本実施の形態のトランスインピーダンスアンプ1bは、ソース接地回路4と、ソースフォロワ回路5と、帰還抵抗RFと、可変インダクタLCとから構成される。このソース接地回路4とソースフォロワ回路5とが図12の増幅回路2を構成している。
ソース接地回路4は、トランジスタM1と、負荷抵抗RLと、抵抗REとからなる。ソースフォロワ回路5は、トランジスタM2,M3からなる。帰還抵抗RFは、トランスインピーダンスアンプ1bの出力端子Out(増幅回路2の出力端子)とソース接地回路4の入力端子(増幅回路2の入力端子)との間に接続されている。
トランスインピーダンスアンプ1bは、トランスインピーダンスアンプ1bの入力端子Inとソース接地回路4の入力端子(増幅回路2の入力端子)との間に、第1の実施の形態で説明した可変インダクタLCを設けたことを特徴とする。このトランスインピーダンスアンプ1bを用いた光受信回路の等価回路は図3に示したようになる。
トランスインピーダンスアンプ1bは、トランスインピーダンスアンプ1bの入力端子Inとソース接地回路4の入力端子(増幅回路2の入力端子)との間に、第1の実施の形態で説明した可変インダクタLCを設けたことを特徴とする。このトランスインピーダンスアンプ1bを用いた光受信回路の等価回路は図3に示したようになる。
さらに、図10に、トランスインピーダンスアンプ1bの具体的な例を示す。可変インダクタLCは、図4で説明したとおり、第1のインダクタL0と、第2のインダクタL1と、トランジスタM4とから構成される。トランジスタM4のゲート電圧、すなわち制御端子Vcの電圧を制御することにより、入力抵抗Rinと可変インダクタLCとから構成される入力インピーダンスの周波数特性を制御することができる。
[第3の実施の形態の動作ならびに効果]
以下、本実施の形態による動作と効果について述べる。本実施の形態では、入力容量Cinの存在により高周波でトランスインピーダンスアンプに信号が入力され難くなり、トランスインピーダンス利得Ztが高周波で減少することを、トランスインピーダンスアンプ1bの入力部に接続した可変インダクタLCにより補償することができる。本実施の形態では、図11に示すように、可変インダクタLCの値を大きくすることにより、高周波でトランスインピーダンス利得Ztを大きくすることができるため、トランスインピーダンス利得Ztの3dB帯域f3dBを広くすることができる。
以下、本実施の形態による動作と効果について述べる。本実施の形態では、入力容量Cinの存在により高周波でトランスインピーダンスアンプに信号が入力され難くなり、トランスインピーダンス利得Ztが高周波で減少することを、トランスインピーダンスアンプ1bの入力部に接続した可変インダクタLCにより補償することができる。本実施の形態では、図11に示すように、可変インダクタLCの値を大きくすることにより、高周波でトランスインピーダンス利得Ztを大きくすることができるため、トランスインピーダンス利得Ztの3dB帯域f3dBを広くすることができる。
以上のように、本実施の形態では、外部制御可能な可変インダクタLCをトランスインピーダンスアンプ1bの入力部に備えることにより、トランスインピーダンスアンプ1bの利得周波数特性の帯域補償を可能とした。具体的には、フォトディテクタ3等の寄生容量に応じて制御端子Vcの電圧を変えることにより、可変インダクタLCの値を、L0〜(L0+L1)まで可変とした。これにより、本実施の形態では、トランスインピーダンスアンプ1bの利得周波数特性を大きく改善することができる。
また、第1、第2の実施の形態の構成によれば、トランスインピーダンスアンプ1a,1bの帰還ループと係わりなく、トランスインピーダンスアンプ1a,1bの帯域を可変できるため、回路動作が安定するという効果も得ることができる。
また、第1、第2の実施の形態の構成によれば、ICに集積可能なインダクタL0,L1ならびにトランジスタM4を用いることにより、IC上に容易に帯域補償回路が構成できる。さらに、トランジスタM4のゲート電位を制御することにより、トランジスタM4を可変抵抗として用いることができ、インダクタンス値を制御できるため、トランスインピーダンスアンプ1a,1bの入力部に接続されたフォトディテクタ3や実装基板等による寄生容量のばらつきによらず、トランスインピーダンスアンプ1a,1bの平坦な利得周波数特性を得ることができる。また、第1、第2の実施の形態では、トランスインピーダンスアンプ1a,1bの過剰ピーキングを抑えることができ、リンギングやパタン効果を抑えた、良好なアイ開口が得られるという効果がある。
以上のとおり、本発明の可変インダクタならびにトランスインピーダンスアンプによれば、光電変換された電流信号を電圧信号に変換するトランスインピーダンスの利得周波数特性の広帯域化、平坦化ならびに波形応答特性の改善が容易に実現できる。
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施の形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
本発明のトランスインピーダンスアンプは、受光素子や実装に起因する寄生容量のばらつきによる帯域不足や過剰ピーキングに対し、利得周波数特性を最適に制御することによって、各種、光通信システムの光受信用IC、ならびに光受信用ICを用いた光受信モジュール、光トランシーバなどに光受信回路として適用できる。
1a,1b…トランスインピーダンスアンプ、2…増幅回路、3…フォトディテクタ、4,4a…ソース接地回路、5…ソースフォロワ回路、M1〜M4…トランジスタ、RF…帰還抵抗、RL,RE…抵抗、Lc…可変インダクタ、L0,L1…インダクタ、In…入力端子、Out…出力端子、Vc…制御端子。
Claims (6)
- 一端が入力端子に接続された第1のインダクタと、
一端が前記第1のインダクタの他端に接続され、他端が出力端子に接続された第2のインダクタと、
この第2のインダクタに並列に接続された可変抵抗とを備え、
外部制御により前記可変抵抗を数値変化させることでインピーダンス可変であることを特徴とする可変インダクタ。 - 請求項1記載の可変インダクタにおいて、
前記可変抵抗は、ドレイン端子が前記第2のインダクタの一端に接続され、ソース端子が前記第2のインダクタの他端に接続され、ゲート端子が制御端子に接続されたトランジスタからなることを特徴とする可変インダクタ。 - 請求項2記載の可変インダクタにおいて、
前記トランジスタは、前記制御端子に印加される電圧に応じてスイッチとして機能するものであり、
前記第1のインダクタのインダクタンス値から前記第1、第2のインダクタのインダクタンス加算値まで合計のインダクタンス値を切り替え可能であることを特徴とする可変インダクタ。 - 請求項1乃至3のいずれか1項に記載の可変インダクタにおいて、
前記第2のインダクタと前記可変抵抗とを並列に接続した回路を、前記第1のインダクタの後段に複数縦続接続したことを特徴とする可変インダクタ。 - 入力電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するトランスインピーダンスアンプにおいて、
増幅回路と、
一端が前記増幅回路の入力端子に接続され、他端が前記増幅回路の出力端子に接続された帰還抵抗とを備え、
前記増幅回路は、ソース接地回路と、ソースフォロワ回路とから構成され、
前記ソース接地回路の負荷抵抗と直列に、請求項1乃至4のいずれか1項に記載の可変インダクタを備えたことを特徴とするトランスインピーダンスアンプ。 - 入力電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するトランスインピーダンスアンプにおいて、
増幅回路と、
一端が前記増幅回路の入力端子に接続され、他端が前記増幅回路の出力端子に接続された帰還抵抗とを備え、
トランスインピーダンスアンプの入力端子と前記増幅回路の入力端子との間に、請求項1乃至4のいずれか1項に記載の可変インダクタを備えたことを特徴とするトランスインピーダンスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012122702A JP2013251589A (ja) | 2012-05-30 | 2012-05-30 | 可変インダクタおよびトランスインピーダンスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012122702A JP2013251589A (ja) | 2012-05-30 | 2012-05-30 | 可変インダクタおよびトランスインピーダンスアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013251589A true JP2013251589A (ja) | 2013-12-12 |
Family
ID=49849916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012122702A Pending JP2013251589A (ja) | 2012-05-30 | 2012-05-30 | 可変インダクタおよびトランスインピーダンスアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013251589A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10958355B2 (en) | 2018-11-07 | 2021-03-23 | Sumitomo Electric Industries, Ltd. | Optical receiver circuit |
-
2012
- 2012-05-30 JP JP2012122702A patent/JP2013251589A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10958355B2 (en) | 2018-11-07 | 2021-03-23 | Sumitomo Electric Industries, Ltd. | Optical receiver circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8558611B2 (en) | Peaking amplifier with capacitively-coupled parallel input stages | |
KR101950449B1 (ko) | 대역폭이 향상된 트랜스임피던스 전치 증폭기 | |
JP2012257070A (ja) | トランスインピーダンスアンプ | |
JP2013115562A (ja) | トランスインピーダンスアンプ | |
US9438353B2 (en) | Optical receiver for compensating DC offset | |
US20150311871A1 (en) | Receiver circuit | |
JP2020077956A (ja) | 光受信回路 | |
CN209787128U (zh) | 一种跨阻放大器和跨阻放大器电路 | |
JP2013090128A (ja) | トランスインピーダンスアンプ | |
US10348255B1 (en) | Wideband transimpedance amplifier circuit | |
Atef et al. | 8 Gbits/s inductorless transimpedance amplifier in 90 nm CMOS technology | |
US11411542B2 (en) | Transimpedance amplifier circuit | |
JP2013247423A (ja) | トランスインピーダンスアンプ | |
US20230011340A1 (en) | Receiver circuit for optical communication | |
Ahmad et al. | CMOS adaptive TIA with embedded single-ended to differential conversion for analog optical links | |
JP2010288007A (ja) | 可変ゲイン回路 | |
JP2013251589A (ja) | 可変インダクタおよびトランスインピーダンスアンプ | |
US6995615B2 (en) | Current-mode preamplifiers | |
Song et al. | Novel pre-equalization transimpedance amplifier for 10 Gb/s optical interconnects | |
US7030701B2 (en) | Transimpedance amplification apparatus with source follower structure | |
CN113572434A (zh) | 跨阻放大器及光接收模组 | |
US20200295720A1 (en) | Trans-impedance amplifier (tia) with a t-coil feedback loop | |
KR20110073171A (ko) | 트랜스임피던스 증폭기 회로 | |
JP2021087189A (ja) | 光受信用回路および光受信器 | |
JPH10126167A (ja) | 光受信用前置増幅器 |