JP2013240199A - 電源回路 - Google Patents

電源回路 Download PDF

Info

Publication number
JP2013240199A
JP2013240199A JP2012111569A JP2012111569A JP2013240199A JP 2013240199 A JP2013240199 A JP 2013240199A JP 2012111569 A JP2012111569 A JP 2012111569A JP 2012111569 A JP2012111569 A JP 2012111569A JP 2013240199 A JP2013240199 A JP 2013240199A
Authority
JP
Japan
Prior art keywords
capacitor
power supply
power
mosfet
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012111569A
Other languages
English (en)
Inventor
清司 ▲高▼松
Seiji Takamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012111569A priority Critical patent/JP2013240199A/ja
Publication of JP2013240199A publication Critical patent/JP2013240199A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】電源遮断時の電源の立ち下がりをより適正に行なう。
【解決手段】DC/DCコンバーター76を、42V電源ライン72に接続されたMOSFETQ1と、グランドに接地されると共にMOSFETQ1に接続されたMOSFETQ2と、MOSFETQ2に逆並列接続されたダイオードD1と、MOSFETQ1とMOSFETQ2との接続点に接続されたリアクトルL1とを備える同期整流降圧回路として構成し、コンデンサーC1を放電する放電回路77を、42V電源ライン72に接続されたダイオードD2と、抵抗R1と、抵抗R1とグランド端子とに接続されたコンデンサーC2と、ダイオードD2と抵抗R1との間の継断と抵抗R1とコンデンサーC2との接続点V1とMOSFETQ2のゲート(G)との間の継断を行なうオンオフスイッチSW1と、接続点V1とグランド端子との間を継断するオンオフスイッチSW2と、により構成する。
【選択図】図3

Description

本発明は、第1の半導体スイッチとダイオードが逆並列接続された第2の半導体スイッチとを直列接続した直列回路を直流電源の端子間に接続すると共に前記第1および第2の半導体スイッチの接続点と前記直流電源のグランド端子との間にリアクトルと第1のコンデンサーとを直列接続してなる同期整流型降圧コンバーター回路を備え、前記直流電源の電圧を前記同期整流型降圧コンバーター回路により降圧してデバイスに供給する電源回路に関する。
従来、この種の電源回路としては、入力電圧を降圧する降圧型のDC/DCコンバーターと、DC/DCコンバーターの出力端子に接続されたコンデンサーと、コンデンサーの電荷をスイッチ素子によって放電する放電回路とを備えるものが提案されている(例えば、特許文献1参照)。この電源回路では、放電回路を、スイッチ素子と、抵抗と、スイッチ素子および抵抗の接続点の電位を検出するレベル変換回路とにより構成し、DC/DCコンバーターの動作停止時にスイッチ素子を導通させることによりコンデンサーの電荷を抵抗で消費することにより放電している。
特開2007−104883号公報
ところで、電源回路から複数の電源を入力するデバイス(例えば、システムオンチップSOCなどのプロセッサー)では、複数の電源について電源の立ち上がり,立ち下がりの電圧や時間に制約が課せられている場合が多い。こうしたデバイスに供給する電源としては、必要な時に出来る限り瞬時に立ち上がり不要なときに出来る限り瞬時に立ち下がるものが望ましい。しかしながら、特許文献1の電源回路では、コンデンサーの電荷を抵抗によって放電しているに過ぎないため、電圧の立ち下がりは十分にコントロールすることができない。
本発明の電源回路は、電源遮断時に電源電圧をより適切に立ち下げる放電回路を提供することを主目的とする。
本発明の電源回路は、上述の主目的を達成するために以下の手段を採った。
本発明の電気機器は、
第1の半導体スイッチとダイオードが逆並列接続された第2の半導体スイッチとを直列接続した直列回路を直流電源の端子間に接続すると共に前記第1および第2の半導体スイッチの接続点と前記直流電源のグランド端子との間にリアクトルと第1のコンデンサーとを直列接続してなる同期整流型降圧コンバーター回路を備え、前記直流電源の電圧を前記同期整流型降圧コンバーター回路により降圧してデバイスに供給する電源回路であって、
前記直流電源の端子間に接続されると共に互いに直列接続されたダイオードおよび抵抗並びに第2のコンデンサーと、
前記ダイオードおよび前記抵抗並びに前記第2のコンデンサーの直列接続を継断すると共に前記抵抗および前記第2のコンデンサーの接続点と前記第2の半導体スイッチの制御端子との接続を継断する第1の継断手段と、
を備え、
電源遮断の際には、前記第1の継断手段を接続状態とすることにより前記第1のコンデンサーの電荷を放電する
ことを要旨とする。
この本発明の電源回路では、第1の半導体スイッチとダイオードが逆並列接続された第2の半導体スイッチとを直列接続した直列回路を直流電源の端子間に接続すると共に第1および第2の半導体スイッチの接続点と直流電源のグランド端子との間にリアクトルと第1のコンデンサーとを直列接続してなる同期整流型降圧コンバーター回路を備え、直流電源の電圧を同期整流型降圧コンバーター回路により降圧してデバイスに供給するものにおいて、直流電源の端子間にダイオードと抵抗と第2のコンデンサーとを直列接続し、ダイオードおよび抵抗並びに第2のコンデンサーの直列接続を継断すると共に抵抗および第2のコンデンサーの接続点と第2の半導体スイッチの制御端子との接続を継断する第1の継断手段を設け、電源遮断の際には、第1の継断手段を接続状態とすることにより第1のコンデンサーの電荷を放電する。第1のコンデンサーの電圧は抵抗の抵抗値と第2のコンデンサーの静電容量とに基づく時定数をもって立ち下がるから、抵抗値や静電容量を適宜選択することで、電源遮断時に電源電圧をより適切に立ち下げることができる。また、第1のコンデンサーの電荷を同期整流型降圧コンバーター回路の第2の半導体スイッチで消費させることで放電することができる。ここで、「半導体スイッチ」は、MOSFETが含まれる。
こうした本発明の電源回路において、前記抵抗および前記第2のコンデンサーの接続点と前記直流電源のグランド端子との接続を継断する第2の継断手段を備え、前記第1のコンデンサーの電荷を放電した後に、前記第1の継断手段を遮断状態とすると共に前記第2の継断手段を接続状態とすることにより前記第2のコンデンサーの電荷を放電するものとすることもできる。こうすれば、第1のコンデンサーの電荷を放電した後に、第2のコンデンサーの電荷を適切に放電することができる。
本発明の一実施形態であるプリンター20の外観を示す外観斜視図。 本実施形態のプリンター20の機能ブロックを示すブロック図。 電源回路70の構成の概略を示す構成図。 実施例におけるコンデンサーC1,C3の状態の時間変化の様子。 比較例におけるコンデンサーC1,C3の状態の時間変化の様子。
次に、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の一実施形態であるプリンター20の外観を示す外観斜視図であり、図2は、本実施形態のプリンター20の機能ブロックを示すブロック図であり、図3は、電源回路70の構成の概略を示す構成図である。
本実施形態のプリンター20は、印刷機構40(図2参照)を内蔵し、L版サイズの用紙に印刷を行なうフォトプリンターとして構成されている。プリンター20の外観としては、図1に示すように、本体21の上面には本体21を持ち運ぶための取っ手22が、本体21の背面にはセットした用紙を自動給紙するオートシートフィーダー23が、本体21の側面には電源をオンオフするための電源ボタン26が、それぞれ設けられている。本体21の前面には印刷機構40により印刷された用紙を保持する排紙トレイ24と写真や印刷時の設定を確認するための液晶ディスプレイ(LCD)25とが設けられている。また、本体21の前面には排紙トレイ24に隣接した位置に赤外線通信ポート28(受光部)も設けられており、この赤外線通信ポート28に発光部30aを向けてリモートコントロール装置30を操作することにより、プリンター20を遠隔操作できるようになっている。なお、リモートコントロール装置30は、プリンター20を遠隔操作するためのボタン類として、電源をオンオフするための電源ボタン31と、印刷中に押されると印刷を中止し写真選択画面で押されると印刷枚数や写真の選択を解除するストップ/設定クリアボタン32と、トップメニュー画面を表示するためのトップメニューボタン33と、印刷枚数を設定するための印刷枚数設定ボタン(印刷枚数を1枚ずつ増やすプラスボタンおよび印刷枚数を1枚ずつ減らすマイナスボタン)34と、項目や設定値を選択するための上下左右ボタン35と、項目を決定したり次の画面に進むためのOKボタン36と、一つ前の画面に戻る戻るボタン37と、印刷を開始する印刷ボタン38と、設定画面を表示する設定ボタン39などを備える。
印刷機構40は、図2に示すように、左右方向(主走査方向)にループ状に架け渡されたキャリッジベルト43により駆動されガイド42に沿って左右に往復するキャリッジ41と、キャリッジ41にシアン・マゼンタ・イエロー・ブラック等の各色のインクを供給するインクカートリッジ44と、各インクカートリッジ44から供給された各インクに圧力をかけてノズルから用紙Sに向けてインクを吐出する印刷ヘッド45と、キャリッジ41を主走査方向に往復動させるキャリッジモーター46と、副走査方向に用紙Sを搬送する搬送ローラー48とを備える。インクカートリッジ44は、印刷機構40の下方に取り付けられており、インクカートリッジ44がキャリッジ41上に搭載されていない、いわゆるオフキャリッジタイプである。印刷ヘッド45は、ここでは圧電素子に電圧をかけることによりこの圧電素子を変形させてインクを加圧する方式を採用しているが、発熱抵抗体(例えばヒータなど)に電圧をかけインクを加熱して発生した気泡によりインクを加圧する方式を採用してもよい。
LCD25は、LCDコントローラー54による表示制御を受けて文字や図形,記号などを表示する。LCD25は、本実施形態では、本実施形態では、800×480ピクセルの解像度により構成されている。
また、本実施形態のプリンター20は、その制御系としては、図2に示すように、プリンター全体の制御を司るメインコントローラー60と、印刷機構40を制御するプリンターASIC49と、赤外線通信ポート28を介して入力した赤外線信号を操作信号として処理する赤外線通信コントローラー52と、LCD25を表示制御するLCDコントローラー54と、メモリーカードスロット56に挿入されたメモリーカードMCに対するデータの書き込みや読み出しを制御するメモリーカードコントローラー58と、装置全体の電源の供給を管理する電源回路70と、を備え、これらはバス59を介して互いに電気的に接続されている。本実施形態では、メインコントローラー60とメモリーカードコントローラー58とプリンターASIC49は、これらが1チップ上に集積されたシステムオンチップ(以下、SOCという)68として構成されており(図3参照)、電源回路70から3.3VのIO電源と1.05Vのコア電源と1.8VのRAM電源(図示せず)とを受けて動作する。
メインコントローラー60は、CPU61を中心とするマイクロプロセッサーとして構成されており、各種処理プログラムや各種データ、各種テーブルなどを記憶するROM62と、一時的にデータを記憶するRAM63と、書き換え可能で電源を切ってもデータは保持されるEEPROM64と、電源ボタン26からの操作信号を入力するインターフェース(I/F)65と、を備える。このメインコントローラー60には、メモリーカードスロット56に挿入されたメモリーカードMCから画像ファイルなどを入力したり、赤外線通信コントローラー52からの操作信号などの印刷機構40の各部からの検出信号などを入力する。また、メインコントローラー60からは、プリンターASIC49への指令信号やLCDコントローラー54への制御信号などを出力する。
電源回路70は、交流電源(例えば、100V)を直流電源(例えば、42V直流電源)に変換するACアダプター80を介して商用電源に接続されており、ACアダプター80からの直流電源を所望の電圧に変換して各部に供給する。なお、ACアダプター80は、商用電源から入力された交流電圧の整流と平滑とを行ない、整流された直流電圧をスイッチング素子のスイッチングにより交流電圧に変換すると共に変換した交流電圧を降圧し、降圧された交流電圧の整流と平滑とを行なうスイッチング電源として構成されている。このACアダプター80は、電源ケーブル81の端子が本体21の電源コネクター71に差し込まれると、電源ケーブル81を介して本体21側に42V直流電源を出力する。
また、電源回路70は、図3に示すように、ACアダプター80からの42V直流電源が供給される42V電源ライン72と、3.3V直流電源が供給される3.3V電源ライン73と、1.05V直流電源が供給される1.05V電源ライン74と、42V電源ライン72に取り付けられたスイッチ回路(ソフトスタート回路)75と、42V電源ライン72に接続され電源遮断時に所定のバックアップ処理を行なうための電荷を蓄えるバックアップ用のコンデンサーC0と、42V直流電源の電圧を変換して3.3V電源ライン73に出力するDC/DCコンバーター76と、DC/DCコンバーター76の出力端子(3.3V電源ライン73)に接続された平滑用のコンデンサーC1と、電源遮断時にコンデンサーC1の電荷を放電するための放電回路77と、3.3V直流電源の電圧を変換して1.05V電源ライン74に出力するDC/DCコンバーター78と、DC/DCコンバーター78の出力端子(1.05V電源ライン74)に接続された平滑用のコンデンサーC3と、電源遮断時にコンデンサーC3の電荷を放電するための放電回路79と、を備える。42V電源ライン72には印刷ヘッド45を駆動するヘッドドライバー45aやキャリッジモーター46を駆動するモータードライバー46a,搬送ローラー48(搬送モーター)を駆動するモータードライバー48aなどのパワーデバイスが接続されており、各パワーデバイスは42V電源ライン72から42V直流電源の供給を受けて作動する。また、3.3V電源ライン73にはSOC68のIO電源用のVcc1端子が接続されると共に1.05電源ライン74にはSOC68のコア電源用のVcc2端子が接続され、また図示しない1.8V電源ラインにはSOC68のRAM電源用のVcc3端子が接続されており、SOC68は3.3V電源ライン73と1.05V電源ライン74と図示しない1.8V電源ラインとからそれぞれIO電源とコア電源とRAM電源の供給を受けて作動する。
DC/DCコンバーター76は、同期整流降圧型コンバーターとして構成されており、42V電源ライン72にソース(S)が接続されたPチャネル型のMOSFETQ1と、グランド端子にソース(S)が接続されると共にMOSFETQ1のドレイン(D)にドレイン(D)が接続されたNチャネル型MOSFETQ2と、MOSFETQ2に逆並列接続されたダイオードD1と、MOSFETQ1とMOSFETQ2との接続点に接続されたリアクトルL1と、を備える。なお、DC/DCコンバーター76は、降圧コンバーターとしては、MOSFETQ2を備えない回路でも正常に動作するが、ダイオードD1の電力消費が比較的大きいため、本実施形態では、ダイオードD1の導通と共にMOSFETQ2を導通させることで、コンバーター回路の効率を向上させている。なお、DC/DCコンバーター78は、DC/DCコンバーター76と同様に構成されているため、各構成部材についてはDC/DCコンバーター76と同一の符号を使用し、その詳細な説明については重複するから省略する。
放電回路77は、42V電源ライン72にアノード(A)が接続されたダイオードD2と、抵抗R1と、抵抗R1とグランド端子との間に接続されたコンデンサーC2と、ダイオードD2のカソード(K)と抵抗R1との間の接続および遮断と抵抗R1とコンデンサーC2との接続点V1とMOSFETQ2のゲート(G)との間の接続および遮断とを機械的に連動して行なうオンオフスイッチSW1と、接続点V1とグランド端子との接続および遮断を行なうオンオフスイッチSW2と、を備える。なお、放電回路79は、放電回路77と同様に構成されているため、各構成部材については放電回路77と同一の符号を使用し、その詳細な説明については重複するから省略する。
次に、こうして構成された実施形態のプリンター20の動作、特に、電源遮断時の電源回路70の動作について説明する。図4は、放電回路77,79を備える実施例における42V電源ライン72の状態(入力電圧Vin)とコンデンサーC1,C3の状態とオンオフスイッチSW1,SW2の状態とMOSFETQ1,Q2の状態の時間変化の様子を示す説明図であり、図5は、放電回路77,79を備えない比較例におけるコンデンサーC1,C3の状態の時間変化の様子を示す説明図である。ユーザーによる電源ボタン26の押下によって電源遮断が指示されると、スイッチ回路75によりACアダプター80と42V電源ライン72とが電気的に切り離され、入力電圧Vin(コンデンサーC0の電圧)は時間の経過と共に徐々に低下する。コンデンサーC0の電圧が閾値NMI(例えば37V)以下に低下すると(時刻t1)、SOC68はバックアップ処理を開始する。バックアップ処理が終了すると(時刻t2)、1.05V用のコンデンサーC3に蓄えられている電荷の放電を開始し、コンデンサーC3の放電が終了した後には(時刻t3)、3.3V用のコンデンサーC1に蓄えられている電荷の放電を開始する。ここで、コンデンサーC1の放電は、放電回路77のオンオフスイッチSW1をオンとしてコンデンサーC2を充電することにより行なう。即ち、コンデンサーC2が充電されると、コンデンサーC2の電圧がゲート電圧としてDC/DCコンバーター76のMOSFETQ2のゲート(G)に作用するため、MOSFETQ2がオンされる。これにより、コンデンサーC1の電荷はリアクトルL1を介してMOSFETQ2のドレイン−ソース間に流れ、MOSFETQ2で消費されることで放電される。このとき、ゲート電圧はオンオフスイッチSW1がオンされてから抵抗R1とコンデンサーC2からなるRC回路の時定数τ(=抵抗値R×静電容量C)をもって上昇するから、コンデンサーC1の電圧は時定数τをもって徐々に立ち下がる。したがって、MOSFETQ2などのパワートランジスターの過負荷を抑制しながら、コンデンサーC1の電荷を放電させることができる。なお、コンデンサーC3の放電も、放電回路79によってコンデンサーC1の放電と同様に行なうことができ、放電回路79におけるRC回路の時定数τをもってコンデンサーC3の電圧を徐々に立ち下げることができる。こうしたコンデンサー電圧の立ち下がりの傾きは、抵抗R1の抵抗値RとコンデンサーC2の静電容量Cを適宜選択するだけで自由に調整することができる。なお、コンデンサーC3の放電が完了した後には(時刻t3)、放電回路79におけるオンオフスイッチSW1をオフとすると共にオンオフスイッチSW2をオンし、放電回路79のコンデンサーC2の電荷を放電する。また、コンデンサーC1の放電が完了した後には(時刻t4)、放電回路77におけるオンオフスイッチSW1をオフとすると共にオンオフスイッチSW2をオンし、放電回路77のコンデンサーC2の電荷を放電する。一方、図5の比較例では、放電回路77,79を備えないため、コンデンサーC1,C3はDC/DCコンバーター76,78が停止した後に電圧低下を開始し、電圧低下の傾きも緩やかなものとなる。
ここで、本実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態のMOSFETQ1が本発明の「第1の半導体スイッチ」に相当し、MOSFETQ2が「第2の半導体スイッチ」に相当し、リアクトルL1が「リアクトル」に相当し、コンデンサーC1が「第1のコンデンサー」に相当し、ダイオードD2が「ダイオード」に相当し、抵抗R1が「抵抗」に相当し、コンデンサーC2が「第2のコンデンサー」に相当し、オンオフスイッチSW1が「第1のスイッチ」に相当する。また、オンオフスイッチSW2が「第2のスイッチ」に相当する。
以上説明した本実施形態のプリンター20によれば、42V直流電源を降圧してSOC68に供給するDC/DCコンバーター76,78を、42V電源ライン72に接続されたMOSFETQ1と、グランド端子に接続されると共にMOSFETQ1に接続されたMOSFETQ2と、MOSFETQ2に逆並列接続されたダイオードD1と、MOSFETQ1とMOSFETQ2との接続点に接続されたリアクトルL1とを備える同期整流降圧型コンバーターとして構成し、コンデンサーC1,C3に蓄えられている電荷を放電するための放電回路77,79を、42V電源ライン72に接続されたダイオードD2と、抵抗R1と、抵抗R1とグランド端子との間に接続されたコンデンサーC2と、ダイオードD2と抵抗R1との間の接続および遮断と抵抗R1とコンデンサーC2との接続点V1とMOSFETQ2のゲート(G)との間の接続および遮断とを行なうオンオフスイッチSW1と、接続点V1とグランド端子との接続および遮断を行なうオンオフスイッチSW2と、により構成し、コンデンサーC1,C3の放電を、放電回路77,79のオンオフスイッチSW1をオンとしてコンデンサーC2を充電することでコンデンサーC2の電圧をゲート電圧としてDC/DCコンバーター76,78のMOSFETQ2のゲート(G)に作用させることにより行なう。これにより、ゲート電圧は抵抗R1とコンデンサーC2からなるRC回路の時定数τ(=抵抗値R×静電容量C)をもって上昇するから、コンデンサーC1,C3の電圧を時定数τをもって徐々に立ち下げることができる。この結果、MOSFETQ2などのパワートランジスターの過負荷を抑制しながら、コンデンサーC1,C3の電荷を放電させることができる。しかも、コンデンサー電圧の立ち下がりの傾きは、抵抗R1の抵抗値RとコンデンサーC2の静電容量Cとを適宜選択することにより、自由に調整することができる。また、コンデンサーC1,C3の放電はDC/DCコンバーター76,78のMOSFETQ2で電力消費させることにより行なうから、コンデンサーC1,C3を放電させるために新たなパワー素子(MOSFET)を追加する必要がない。
上述した実施形態では、DC/DCコンバーター76のスイッチング素子としてMOSFETQ1,Q2を用いるものとしたが、これに限られず、バイポーラトランジスターなど他の半導体スイッチを用いるものとしてもよい。
上述した実施形態では、オンオフスイッチSW1はダイオードD2のカソード(K)と抵抗R1との間の接続および遮断と抵抗R1とコンデンサーC2との接続点V1とMOSFETQ2のゲート(G)との間の接続および遮断とを機械的に連動して行なうものとしたが、これに限られるものではなく、機械的に連動している必要はなく、SOC68から別々の制御信号によりオンオフするものとしてもよい。
上述した実施形態では、オンオフスイッチSW2によりコンデンサーC2の電荷を直接にグランドに放電するものとしたが、抵抗を介して放電するものとしてもよい。
上述した実施形態では、本発明をDC/DCコンバーター76,78からの直流電源をSOC68に出力するものに適用して説明したが、これに限られず、同期整流降圧型コンバータ回路から直流電源を出力するものであれば、如何なるデバイスに出力するものとしてもよい。
上述した実施形態では、本発明をプリンター20に適用して説明したが、これに限られず、プリンターとスキャナーとを備えるマルチファンクションプリンターやFAX機器など、直流電源を降圧して出力する同期整流降圧型コンバーター回路を備える電源回路であれば、如何なる電源回路にも適用できる。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
20 プリンター、21 本体、22 取っ手、23 オートシートフィーダー、24 排紙トレイ、25 液晶ディスプレイ、26 電源ボタン、28 赤外線通信ポート、30 リモートコントロール装置、30a 発光部、31 電源ボタン、32 ストップ/設定クリアボタン、33 トップメニューボタン、34 印刷枚数設定ボタン、35 上下左右ボタン、36 OKボタン、37 戻るボタン、38 印刷ボタン、39 設定ボタン、40 印刷機構、41 キャリッジ、42 ガイド、43 キャリッジベルト、44 インクカートリッジ、45 印刷ヘッド、45a ヘッドドライバー、46 キャリッジモーター、46a モータードライバー、48 搬送モーター、48a ヘッドドライバー、49 プリンターASIC、49 フレーム、52 赤外線通信コントローラー、54 LCDコントローラー、56 メモリーカードスロット、58 メモリーカードコントローラー、60 メインコントローラー、61 CPU、62 ROM、63 RAM、64 EEPROM、65 インターフェース(I/F)、70 電源回路、71 電源コネクター、72 42V電源ライン、73 3.3V電源ライン、74 1.05V電源ライン、75 スイッチ回路、76,78 DC/DCコンバーター、77,79 放電回路、80 ACアダプター、81 電源ケーブル、R1 抵抗、C0〜C3 コンデンサー、D1,D2 ダイオード、Q1,Q2 MOSFET、S 用紙、M メモリーカード。

Claims (2)

  1. 第1の半導体スイッチとダイオードが逆並列接続された第2の半導体スイッチとを直列接続した直列回路を直流電源の端子間に接続すると共に前記第1および第2の半導体スイッチの接続点と前記直流電源のグランド端子との間にリアクトルと第1のコンデンサーとを直列接続してなる同期整流型降圧コンバーター回路を備え、前記直流電源の電圧を前記同期整流型降圧コンバーター回路により降圧してデバイスに供給する電源回路であって、
    前記直流電源の端子間に接続されると共に互いに直列接続されたダイオードおよび抵抗並びに第2のコンデンサーと、
    前記ダイオードおよび前記抵抗並びに前記第2のコンデンサーの直列接続を継断すると共に前記抵抗および前記第2のコンデンサーの接続点と前記第2の半導体スイッチの制御端子との接続を継断する第1の継断手段と、
    を備え、
    電源遮断の際には、前記第1の継断手段を接続状態とすることにより前記第1のコンデンサーの電荷を放電する
    ことを特徴とする電源回路。
  2. 請求項1記載の電源回路であって、
    前記抵抗および前記第2のコンデンサーの接続点と前記直流電源のグランド端子との接続を継断する第2の継断手段を備え、
    前記第1のコンデンサーの電荷を放電した後に、前記第1の継断手段を遮断状態とすると共に前記第2の継断手段を接続状態とすることにより前記第2のコンデンサーの電荷を放電する
    ことを特徴とする電源回路。
JP2012111569A 2012-05-15 2012-05-15 電源回路 Withdrawn JP2013240199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012111569A JP2013240199A (ja) 2012-05-15 2012-05-15 電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012111569A JP2013240199A (ja) 2012-05-15 2012-05-15 電源回路

Publications (1)

Publication Number Publication Date
JP2013240199A true JP2013240199A (ja) 2013-11-28

Family

ID=49764767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012111569A Withdrawn JP2013240199A (ja) 2012-05-15 2012-05-15 電源回路

Country Status (1)

Country Link
JP (1) JP2013240199A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9699896B2 (en) 2014-08-01 2017-07-04 Seiko Epson Corporation Substrate and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336737A (ja) * 1992-05-27 1993-12-17 Fujitsu Ltd 突入電流抑制回路
JPH09154275A (ja) * 1995-11-28 1997-06-10 Fujitsu Ltd 直流−直流変換制御回路および直流−直流変換装置
JP2012028184A (ja) * 2010-07-23 2012-02-09 Mitsubishi Electric Corp Led点灯装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336737A (ja) * 1992-05-27 1993-12-17 Fujitsu Ltd 突入電流抑制回路
JPH09154275A (ja) * 1995-11-28 1997-06-10 Fujitsu Ltd 直流−直流変換制御回路および直流−直流変換装置
JP2012028184A (ja) * 2010-07-23 2012-02-09 Mitsubishi Electric Corp Led点灯装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9699896B2 (en) 2014-08-01 2017-07-04 Seiko Epson Corporation Substrate and electronic device

Similar Documents

Publication Publication Date Title
US20060214512A1 (en) Power source and image forming apparatus
JP5786275B2 (ja) 電源供給制御回路
CN1106972A (zh) 通信设备及其电源装置
CN1475882A (zh) 控制打印机电源的装置及其方法
US9832333B2 (en) Image forming apparatus control method therefor and program
US7541692B2 (en) Peripheral device having a power supply
US20150288294A1 (en) Switching mode power supply
US9484798B2 (en) Power control device and image forming apparatus including the same
JP2014188931A (ja) 印刷装置
JP5451201B2 (ja) 電力供給回路を備えた機器
JP2014226884A (ja) 画像形成装置および電源制御方法
JP2013240199A (ja) 電源回路
JP2010093912A (ja) 電源装置
JP2009165268A (ja) 電源装置および電気機器
JP2010068639A (ja) 電池ユニットおよび電源装置
US7898231B2 (en) Integrated circuit and electronic apparatus
JP2010157477A (ja) Led点灯制御装置、その装置を用いた記録装置、及びled点灯制御方法
JP6432144B2 (ja) 印刷装置
JP2012029353A (ja) 電気機器
EP3251866A1 (en) Printing apparatus and control method therefor
JP2005250739A (ja) 電子機器
JP2017063537A (ja) 電源装置及びこれを備えた画像形成装置
US9661169B2 (en) Electric power supplying device and image processing apparatus
JP2002315329A (ja) 電気機器の省電力電源システム
JP2011224923A (ja) 画像形成装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160323

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160519