JP2013235750A - スピン偏極電子発生素子及びその製造方法 - Google Patents

スピン偏極電子発生素子及びその製造方法 Download PDF

Info

Publication number
JP2013235750A
JP2013235750A JP2012108186A JP2012108186A JP2013235750A JP 2013235750 A JP2013235750 A JP 2013235750A JP 2012108186 A JP2012108186 A JP 2012108186A JP 2012108186 A JP2012108186 A JP 2012108186A JP 2013235750 A JP2013235750 A JP 2013235750A
Authority
JP
Japan
Prior art keywords
buffer layer
substrate
layer
spin
generating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012108186A
Other languages
English (en)
Other versions
JP6001319B2 (ja
Inventor
Hidemitsu Kin
秀光 金
Miwa Takeda
美和 竹田
Shingo Fuchi
真悟 渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Original Assignee
Nagoya University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC filed Critical Nagoya University NUC
Priority to JP2012108186A priority Critical patent/JP6001319B2/ja
Publication of JP2013235750A publication Critical patent/JP2013235750A/ja
Application granted granted Critical
Publication of JP6001319B2 publication Critical patent/JP6001319B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electron Sources, Ion Sources (AREA)
  • Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)

Abstract

【課題】スピン偏極度と外部量子効率の高いスピン偏極電子発生素子を実現すること。
【解決手段】基板をGaPとし、バッファ層をAly Ga1-y As1-x x とし、バッファ層の組成比x、yを、バッファ層の格子定数が、GaPの格子定数よりも大きく、バッファ層に面方向に圧縮歪みが発生し、バッファ層の結晶成長の初期において、分離した島状の結晶核が形成される範囲の値とした。これにより、バッファ層は平坦に結晶成長し、バッファ層上の歪み超格子層の各層の膜厚が面上、均一一様となり、表面は平坦となる。これにより、歪み超格子層の井戸層には、面内においきて、均一一様に圧縮応力が印加されるので、重い正孔バンドと軽い正孔バンドとが適正に分離する。したがって、スピン偏極度が向上すると共に、歪み超格子層の結晶性も良くなるので、偏極電子の外部量子効率が向上する。
【選択図】図1

Description

本発明は、歪み超格子層を用いたスピン偏極電子発生素子及びその製造方法に関する。特に、歪み超格子層の結晶性を改善し、スピン偏極度と外部量子効率の向上を実現するための構造に関する。
スピン偏極電子源は、磁区構造を観測するスピン低速電子顕微鏡や、陽子とスピン偏極電子とを衝突させて素粒子を生成する場合の素粒子研究に用いられることが期待されている。これらの分野では、特に、高偏極度と高外部量子効率が必要である。現在、スピン偏極電子源には、主に、スピン偏極電子発生素子である半導体フォトカソードが用いられている。半導体フォトカソードは、光を照射することで電子を励起し、その電子を表面から取り出すことで、電子ビームを得る素子である。スピン偏極電子源として用いる場合は、励起光に円偏光を用いることで、励起される電子のスピンに偏りが生じ、スピン偏極電子源として機能する。
GaAs系半導体フォトカソードにおけるスピン偏極の原理を説明する。半導体フォトカソードに照射された円偏光により、重い正孔バンドと軽い正孔バンドから、伝導帯へ電子が励起される。そのとき、それぞれのバンドからは、異なるスピンを持った電子が3対1の割合で励起される。その結果、カソードの外部に出力される電子ビームのスピンに偏りが生じ、スピン偏極電子ビームが得られる。
下記特許文献1では、歪み超格子構造を用いて、スピン偏極度を向上させる技術が開示されている。超格子構造とは、一層が1ML〜数nmの厚さの、2種類以上の異なるバンドギャップを持つ半導体を繰り返し積層したものである。電子の場合は、伝導帯の底のエネルギーが低い層、また正孔の場合は、価電子帯の頂上のエネルギーが高い層は、井戸層とよばれ、それを挟む層は障壁層と呼ばれている。電子や正孔はこの井戸層に閉じ込められることで、量子準位が形成される。また、その準位は、重い正孔と軽い正孔では異なるエネルギー領域に形成されるため、これによってもバンドの分離が生じる。
さらに、超格子層に歪みを付与したものは、歪み超格子構造といい、歪みと量子閉じ込めによる効果を相加的に利用することで、更なるバンド分離が実現される。特許文献1ではGaAs基板上に形成したGaAs−GaAsP歪み超格子構造によるスピン偏極電子源に関するもので、90%以上の偏極度が実現されている。
上記特許文献1の技術は、歪み超格子層を用いることで、価電子帯の縮退を解き、重い正孔バンドと軽い正孔バンドとにスプリットさせて、吸収波長が長波長側となる重い正孔バンドと伝導帯との間の電子の遷移を、片方向円偏光を用いて実現するものである。この技術は、原理的には、理想状態で100%のスピン偏極度を得ることができる。
しかしながら、実際には偏極度は100%に達しない。結晶中に多くの転位が導入されるからである。転位によりスピン反転散乱が生じるため偏極度は低下し、転位は生成された電子を捕獲するため量子効率も低下する。バッファ層の格子定数は、歪み超格子層に印加させる歪み量に応じて決定され、基板は結晶成長の容易性から、歪み超格子層と比較的組成が共通し、格子定数の近いものが選択される。また、スピン偏極電子発生素子を基板の裏面から励起光を入射させる励起光透過型にする場合は、基板において光吸収が起こらないような、バンドギャップの広い材料を選択する必要がある。この結果、バッファ層と基板の格子定数は、ほとんどの場合、一致しない。そのため、バッファ層には必ず格子不整合に起因する転位が発生することになる。また、バッファ層の転位は、その上にエピタキシャル成長する超格子構造へも伝播し、超格子構造の結晶性も劣化させる。
特許文献2は、スピン偏極度と外部量子効率を高くするために、基板、バッファ層、歪み超格子層の材料選択の自由度を持たせるために、基板とバッファ層との間に、バッファ層を構成する結晶の格子定数よりも大きな格子定数を有する結晶から成る中間層を介在させている。この中間層により、バッファ層には引張歪みが印加される。バッファ層は、その歪みを緩和させるために垂直方向に部分的に低密度でクラックを発生し、平面において、クラックによりモザイク状となる。この結果、バッファ層には、斜め方向の滑り転位の発生がなく、バッファ層上の歪み超格子層には、この斜め方向の転位が継承されないために、歪み超格子層の結晶性が良くなる。このようにして、引例2は、歪み超格子層における転位密度を低減させることにより、スピン偏極度、偏極した電子の外部量子効率を向上させている。
特開2000−90817 特開2009−266809
しかしながら、引例2の技術においては、中間層を1層形成する必要があり、製造が複雑になると共に、中間層での光吸収による損失があるため効率が低下するという問題がある。また、引例2ではクラックが発生するために、そのクラック密度に応じて、クラックでの偏極電子の散乱により、外部量子効率が低下するという問題もある。
そこで、本発明は、上記の課題を解決するために成されたものであり、その目的は、構造を簡単にして、さらに、スピン偏極度及び外部量子効率を向上させることである。
第1の発明は、基板と、基板上に形成されたバッファ層と、バッファ層上に形成された歪み超格子層とを有するスピン偏極電子発生素子において、バッファ層は、格子定数が基板の格子定数よりも大きく、面方向に圧縮歪みが発生し、結晶成長の初期において、分離した島状の結晶核が形成される組成比の化合物半導体としたことを特徴とするスピン偏極電子発生素子である。
本第1発明は、バッファ層と基板との格子定数の差により、基板からバッファ層に大きな圧縮応力が印加されて、バッファ層の結晶成長の初期において、分散された島状の結晶核が基板上に形成されるように、バッファ層の化合物半導体の組成比を決定したことが特徴である。島状の結晶成長核が形成された後は、隣接する島状の結晶核が合体して均一な厚さの平面状のバッファ層となる。これにより、バッファ層上に形成される歪み超格子の厚さが均一一様となり、スピン偏極度及び外部量子効率が向上する。
また、本第2発明は、基板と、バッファ層と、バッファ層上に形成された歪み超格子層とを有するスピン偏極電子発生素子の製造方法において、基板上に、成長初期において、格子定数が基板の格子定数よりも大きく、基板から面方向に圧縮歪みを受ける化合物半導体から成る分散した多数の島状の結晶核を成長させ、その後に、化合物半導体を基板の面に平行な方向に成長させることにより、バッファ層を基板上に成長させ、バッファ層上に、歪み超格子層を成長させることを特徴とするスピン偏極電子発生素子の製造方法である。
上記両発明(以下、単に、上記発明という)において、基板をGaPとし、バッファ層をAly Ga1-y As1-x x とし、バッファ層の組成比x、yを、バッファ層の格子定数が、GaPの格子定数よりも大きく、バッファ層に面方向に圧縮歪みが発生し、バッファ層の結晶成長の初期において、分離した島状の結晶核が形成される範囲の値とすることが望ましい。基板をGaPとすることで、基板の裏面から励起光を入射させることができる。
また、上記発明において、バッファ層は、GaAs1-x x 、ただし、0≦x≦0.3とすることが望ましい。この組成及び組成比の化合物半導体をバッファ層とすることで、成長初期において、基板面上に多数の分散した島状の結晶核を形成することができる。また、0.05≦x≦0.3、0.1≦x≦0.2も望ましい範囲である。バッファ層での励起光の吸収を抑制するには、バンドギャップを大きくするために、xは、上記の範囲において、大きい程望ましい。
また、上記発明において、バッファ層は、Aly Ga1-y As1-x x 、ただし、0≦x≦0.3、0.1≦y≦1とすることが望ましい。この場合も上記と同様に、バッファ層の成長初期において、基板面上に多数の分散した島状の結晶核を形成することができる。また、上記と同様に、この場合も、0.05≦x≦0.3、0.1≦x≦0.2も望ましい範囲である。0.1≦y≦1は、バンドギャップを大きくして、基板の裏面から励起光を入射させた場合に、バッファ層を通過してバッファ層では励起光の吸収が起こらないようにするのに最適な範囲である。この場合には、組成比x、yとにより島状の結晶核の形成と、バッファ層のバンドギャップをを独立に制御できる。
また、上記発明において、歪み超格子層は、GaAsとGaAsPとを交互に積層した層であることが望ましい。井戸層のGaAsに、バッファ層から圧縮応力を印加することができ、重い正孔バンドを正孔エネルギーが低い方向に、軽い正孔バンドを正孔エネルギーが高い方向に分離することができる。この結果、スピン偏極度を大きくすることができる。
本発明は、バッファ層は、格子定数が前記基板の格子定数よりも大きく、面方向に圧縮歪みが発生し、結晶成長の初期において、分離した島状の結晶核が形成される組成比の化合物半導体とした。この結果、バッファ層と、その上の歪み超格子層とを、共に、面方向において、均一一様な厚さとすることができる。したがって、スピン偏極度と外部量子効率とを向上させることができる。また、中間層を用いていないので、スピン偏極電子発生素子の層数が少なくなり構造が簡単となると共に、製造が容易となる。また、クラックで、励起された偏極電子が消滅することが低減されるので、外部量子効率を向上させることができる。
また、基板をGaPとし、バッファ層をAly Ga1-y As1-x x とし、バッファ層の組成比x、yを、バッファ層の格子定数が、GaPの格子定数よりも大きく、バッファ層に面方向に圧縮歪みが発生し、バッファ層の結晶成長の初期において、分離した島状の結晶核が形成される範囲の値とすることにより、基板の裏面から励起光を入射させることができ、バッファ層と、その上の歪み超格子層とを、共に、面方向において、均一一様な厚さとすることができる。したがって、スピン偏極度と外部量子効率とを向上させることができる。
本発明の具体的な実施例1に係るGaP基板とGaAs0.7 0.3 バッファ層とGaAs/GaAsP歪み超格子層とを用いたスピン偏極電子発生素子の構造図。 実施例1のスピン偏極電子発生素子のバッファ層のP組成比と臨界膜厚及び転移膜厚との関係を示した特性図。 比較例1に係るGaAs基板とGaAs0.650.35バッファ層とGaAs/GaAsP歪み超格子層とを用いたスピン偏極電子発生素子の励起光波長とスピン偏極度との関係を示した特性図。 比較例2に係るGaP基板とGaAs0.650.35バッファ層とGaAs/GaAsP歪み超格子層とを用いたスピン偏極電子発生素子の励起光波長とスピン偏極度との関係を示した特性図。 比較例2に係るスピン偏極電子発生素子の断面TEM像。 比較例2に係るスピン偏極電子発生素子のバッファ層の各厚さにおける表面AFMと断面模式図。 実施例1に係るスピン偏極電子発生素子のバッファ層の各厚さにおける表面AFMと断面模式図。 本発明の具体的な実施例2に係るGaP基板とAl0.1 Ga0.9 As0.8 0.2 バッファ層とGaAs/GaAsP歪み超格子層とを用いたスピン偏極電子発生素子の構造図。 実施例2に係るスピン偏極電子発生素子のバッファ層の表面AFM像。 実施例2に係るスピン偏極電子発生素子の基板の裏面から励起光を入射させてスピン偏極電子を放出する様子を示した構成図。 実施例2に係るスピン偏極電子発生素子の励起光波長とスピン偏極度及び外部量子効率との関係を示した特性図。
以下、本発明を具体的な実施例に基づいて説明する。本発明は、下記の実施例に限定されるものではない。
実施例1に係るスピン偏極電子発生素子1の構成を図1に示す。図1に示すように、スピン偏極電子発生素子1は、p型GaPから成る基板10と、その基板10に接合して、その基板10上に成長されたGaAs0.7 0.3 から成るバッファ層20と、そのバッファ層20上に成長されたGaAsP/GaAsの12周期から成る歪み超格子層30と、歪み超格子層30上に成長されたGaAsから成るキャップ層40とを有している。バッファ層20は、厚さ2μmであり、Znが濃度1.5×1018cm-3に添加されている。歪み超格子層30は、厚さ4nmのGaAs0.7 0.3 から成る障壁層31と、厚さ4nmのGaAsから成る井戸層32を一組として、12組の積層である。歪み超格子層30の総合厚さは、96nmである。井戸層32と障壁層31には、共に、Znが濃度1.5×1018cm-3で添加されている。キャップ層40は、厚さ5nmであり、Znが濃度6×1018cm-3で添加されている。キャップ層40の表面は、Cs:Oの蒸着によりNEA表面を形成した。これは、仕事関数を小さくして、電子を真空中に取り出し易くするためである。基板を含めて各半導体をp型半導体としているのは、励起された電子を少数キャリアとするためである。
比較例1として、基板10をGaAsとして、バッファ層20を厚さ2μmのGaAs0.650.35とし、歪み超格子層30、キャップ層40は、実施例1と同一としたスピン偏極電子発生素子を製造した。この素子は、図3に示すような励起光波長−スピン偏極度特性を有し、波長790nmの励起光に対して、スピン偏極度は92%であった。この比較例1の素子のバッファ層の格子定数は、基板の格子定数よりも小さく、バッファ層には引っ張り応力が基板から印加されている。
一方、比較例2として、比較例1のスピン偏極電子発生素子に対して、基板10だけをGaPとして、他の層構成は、比較例1と同一の素子を製造した。この比較例2の素子は、図4に示すような励起光波長−スピン偏極度特性を有し、波長790nmの励起光に対して、スピン偏極度は64%に過ぎなかった。この比較例2の素子のバッファ層の格子定数は、基板の格子定数よりも大きく、バッファ層には平面方向に圧縮応力が基板から印加されている。
そこで、基板をGaAsからGaPに変更しただけで、スピン偏極度が92%から64%に低下した理由について検討した。基板をGaPにした比較例2の素子の断面TEM像を図5に示す。GaAs/GaAsPの歪み超格子層の厚さは面方向に均一ではなく、断面において湾曲し、最上面は、凹凸が形成されている。このように、歪み超格子層は膜厚変調を受けていることが分かる。この構造により、歪み超格子層の井戸層の圧縮歪みが部分的に小さくなる結果、重い正孔バンドと軽い正孔バンドの分離不足が発生し、スピン偏極度が低下したものと思われる。
次に、歪み超格子が膜厚変調を受ける理由について検討した。図6は、基板がGaP、バッファ層がGaAs0.650.35の場合の比較例2に係る素子のバッファ層の各厚さにおける表面AFM像を測定した結果である。バッファ層は、臨界膜厚の3倍の厚さになると、5nm程度の表面粗さ(凹部と凸部との高低差)で、基板面上に一様に成長しているが、バッファ層には多数の滑り転位が発生している。バッファ層の厚さが臨界膜厚の12倍となると、表面粗さは10nm程度に大きくなり、バッファ層の滑り転位密度は大きく増加している。さらに、バッファ層が厚くなり臨界膜厚の60倍の厚さとなると、表面粗さは20nmに拡大し、転位間の結晶が盛り上がっていることが理解される。
この原因は、バッファ層には圧縮歪みが印加されているが、バッファ層のGaAs0.650.35と基板のGaPとの格子定数の差がそれほど大きくないために、結晶成長の初期において、基板上に、一様、面状に、GaAs0.650.35が成長するためであることが分かった。AFM像からは、GaAs0.650.35が基板上に、膜厚が臨界膜厚の12倍以下において、ほぼ、一様に、基板上に成長していることが理解される。基板の面上に一様な厚さでGaAs0.650.35が成長する結果として、格子定数差に基づく圧縮応力が結晶内部に直接的に発生するために、図6に示すように、膜厚が増加するに連れて、滑り転位が発生し、滑り転位密度が増加し、結晶の盛り上がりが発生する。
次に、本実施例1の場合、すなわち、基板をGaP、バッファ層をGaAs0.7 0.3 としたスピン偏極電子発生素子のバッファ層の厚さが増加する場合の各厚さにおける表面AFM像を測定した。その表面AFM像を図7に示す。図7から明らかなように、バッファ層は、臨界膜厚の2倍の厚さになると、高さが50nm程度の多数の島状に分散した結晶核が形成されている。この時、滑り転位は見られない。バッファ層の厚さが臨界膜厚の12倍となると、表面粗さは15nm程度に低下し、隣接する結晶核は合体し始めているが、滑り転位は見られない。さらに、バッファ層が厚くなり臨界膜厚の18倍の厚さとなると、表面粗さは10nmにさらに低下し、基板の面上にバッファ層が一様な厚さで形成されていることが分かる。バッファ層が一様な厚さになっても、滑り転位は見られない。このようにして、バッファ層の厚さが増加するに連れて、バッファ層は一様な厚さの転位のない面状の層に形成されていることが分かる。したがって、この滑り転位密度が小さく、一様な厚さ(凹凸のない)のバッファ層に成長させた歪み超格子層も、面方向において均一一様な厚さとなる。
この現象は、以下のように説明することができる。バッファ層のGaAs0.7 0.3 と基板のGaPとの格子定数の差が大きいために、バッファ層の成長初期においては、基板の面上に、GaAs0.7 0.3 が一様な厚さに形成されずに、多くの分散した島状に形成され、しばらくの間、この島状の結晶核が相互に独立した状態で3次元成長して大きくなる。格子定数差が大きく最も圧縮歪みを受け易い結晶成長の初期段階においては、結晶核が島状に形成される結果、圧縮歪みは、各結晶核の内部だけに独立して発生し、隣接する結晶核には、圧縮応力の干渉がない。結晶核間では、圧縮応力が緩和された状態で、各結晶核が3次元成長しつつ、結晶核が相当な厚さとなり基板からの圧縮歪みの影響が少なくなった状態で、横方向に各結晶核が合体して、結晶が成長して行く。この結果、成長する結晶には、圧縮応力の累積がなく、滑り転位が発生しない。
図2は、バッファ層GaAs1-x x のP組成比xと、面状に一様な厚さで成長させたバッファ層の臨界膜厚との関係、及び、P組成比xと、バッファ層の転移膜厚との関係を示している。転移膜厚が臨界膜厚よりも薄い範囲において、結晶は、成長初期において、分散した島状に成長する。したがって、図2から、臨界膜厚の曲線と転移膜厚の曲線との交点は、Pの組成比が0.4であるので、GaAs1-x x を成長初期において、分散した島状に成長させるためには、0≦x≦0.3とすることが望ましい。さらに、島状の結晶成長を確実にするには、0≦x≦0.2とするのが望ましい。なお、転移膜厚は、基板上に面状に一様に成長(2次元成長)する状態から分散した島状の成長(3次元成長)する状態に転移する厚さを言う。バッファ層は、歪みが緩和されない臨界膜厚よりも薄い状態において、分散した島状に成長することが必要となる。したがって、図2において、転移膜厚が、臨界膜厚よりも薄くなる範囲のP組成比xが望ましい範囲となる。
図8は、実施例2に係るスピン偏極電子発生素子2の断面構造を示す断面図である。実施例1に係る素子1と同一機能を有する層には、同一符号が付されている。実施例1の素子1と異なるところは、バッファ層20を、Al0.1 Ga0.9 As0.8 0.2 とし、超格子層30を厚さ4nmのGaAs0.6 0.4 から成る障壁層31と、厚さ4nmのGaAsから成る井戸層32を一組とする超格子としたことである。その他の構成は、実施例1と同一である。この素子2のバッファ層20の厚さが0.5μmの時のバッファ層20の表面のAFM像を図9に示す。図7と比較すれば明らかなように、結晶核が合体して、面状のバッファ層が得られていることが分かる。
この素子2に、図10に示すように、励起光を収束レンズ50により集光して、基板10の裏面から励起光を入射させて、キャップ層40の表面から出力される偏極電子の偏極度を測定した。その結果を図11に示す。波長780nmにおいて、92%の励起光が得られていることが分かる。これは、基板をGaP、バッファ層をGaAs0.650.35、歪み超格子をGaAs/GaAs0.7 0.3 とした素子のスピン偏極度64%の1.4倍である。
バッファ層のAly Ga1-y As1-x x において、0≦x≦0.3、0.1≦y≦1である。P組成比xを0≦x≦0.3とすることで、バッファ層の成長初期において、基板面上に多数の分散した島状の結晶核を形成することができる。P組成比xが小さい程、島状の結晶が成長し易くなるが、バッファ層のバッドギャップが小さくなる。一方、Al組成比yを大きくすれば、島状の結晶成長に影響を与えることなく、バッファ層のバンドギャップを大きくすることができる。よって、バッファ層の結晶成長の初期において分散した島状の結晶核を形成できる状態を維持して、励起光がバッファ層で吸収されることを防止できる。励起光のバッファ層での吸収を防止するには、Al組成比yを0.1≦y≦1とする。このことにより、励起光がバッファ層で吸収されることを防止すること、すなわち、励起光に対してバッファ層を透明として、スピン偏極電子の生成効率を向上させることができる。また、バッファ層の結晶性を高くするという観点から、Al組成比yを0.1≦y≦0.5とすることが望ましい。また、0≦x≦0.2とすると、結晶成長の初期において、より確実に分散した島状の結晶核とすることができる。また、0.05≦x≦0.3、0.1≦x≦0.2とすることも望ましい範囲である。
上記実施例1、2において、バッファ層20の厚さは2μmとしたが、厚さの望ましい範囲は、0.5μm〜3μmである。バッファ層20の厚さは、歪み超格子40の少なくとも井戸層32に圧縮歪みを付与できる厚さであれば良い。バッファ層20の厚さは、歪み超格子40に圧縮歪みを印加できるには、歪み超格子40の厚さの10倍程度あれば良い。しかし、励起光のバッファ層での吸収を抑制するには、薄い方が望ましい。
バッファ層は、基板から圧縮応力を受ける必要があることから、基板の格子定数よりも大きく、歪み超格子層の少なくとも井戸層に圧縮応力を付与する必要があることから、井戸層の格子定数よりも小さくする必要がある。そして、バッファ層の組成や組成比は、基板の組成及び組成比、井戸層の組成及び組成比に対して、上記の条件を満たし、且つ、基板上において、結晶成長の初期において、多数の分散した島状の結晶核が成長する組成及び組成比とする必要がある。この条件を満たす限りにおいて、バッファ層は、GaPの基板に対して、GaPよりも格子定数が大きく、結晶成長の初期において、分散した島状の結晶核が成長する程度に、基板の格子定数に対して格子定数差を有した組成比の、GaInP、GaInAs、AlGaInAsや、一般式AlGaInAsPで表される2元、3元、4元、5元の化合物半導体を用いることができる。また、歪み超格子層の少なくとも井戸層がバッファ層から圧縮歪みを受けるように、井戸層の格子定数がバッファ層の格子定数よりも大きいなるように、井戸層、障壁層は、GaInP、GaInAs、AlGaInAsや、一般式AlGaInAsPで表される2元、3元、4元、5元の化合物半導体の組み合わせを用いることができる。
また、スピン偏極電子発生素子に、III 族窒化物半導体を用いた場合には、次の構成を採用することができる。基板にGaNを用いた場合には、バッファ層には、GaNよりも格子定数が大きい、GaInN、AlGaInNを用いることができる。歪み超格子層には、バッファ層より格子定数が大きいGaInNから成る井戸層と、GaN又はAlGaNから成る障壁層から成る超格子を用いることができる。基板には、GaNの他、サファイア、SiCなど、その他の基板を用いても良い。
本発明は、スピントロニクスや磁気記録媒体材料における磁区構造を観察する電子顕微鏡の偏極電子源に用いることができる。
10…基板
20…バッファ層
30…歪み超格子層
31…障壁層
32…井戸層
40…キャップ層

Claims (10)

  1. 基板と、前記基板上に形成されたバッファ層と、バッファ層上に形成された歪み超格子層とを有するスピン偏極電子発生素子において、
    前記バッファ層は、格子定数が前記基板の格子定数よりも大きく、面方向に圧縮歪みが発生し、結晶成長の初期において、分離した島状の結晶核が形成される組成比の化合物半導体としたことを特徴とするスピン偏極電子発生素子。
  2. 前記基板をGaPとし、
    前記バッファ層をAly Ga1-y As1-x x とし、
    前記バッファ層の組成比x、yを、前記バッファ層の格子定数が、前記GaPの格子定数よりも大きく、前記バッファ層に面方向に圧縮歪みが発生し、前記バッファ層の結晶成長の初期において、分離した島状の結晶核が形成される範囲の値としたことを特徴とする請求項1に記載のスピン偏極電子発生素子。
  3. 前記バッファ層は、GaAs1-x x 、ただし、0≦x≦0.3から成ることを特徴とする請求項2に記載のスピン偏極電子発生素子。
  4. 前記バッファ層は、Aly Ga1-y As1-x x 、ただし、0≦x≦0.3、0.1≦y≦1から成ることを特徴とする請求項2に記載のスピン偏極電子発生素子。
  5. 前記歪み超格子層は、GaAsとGaAsPとを交互に積層した層であることを特徴とする請求項1乃至請求項4の何れか1項に記載のスピン偏極電子発生素子。
  6. 基板と、バッファ層と、バッファ層上に形成された歪み超格子層とを有するスピン偏極電子発生素子の製造方法において、
    前記基板上に、成長初期において、格子定数が前記基板の格子定数よりも大きく、前記基板から面方向に圧縮歪みを受ける化合物半導体から成る分散した多数の島状の結晶核を成長させ、
    その後に、前記化合物半導体を前記基板の面に平行な方向に成長させることにより、前記バッファ層を前記基板上に成長させ、
    前記バッファ層上に、前記歪み超格子層を成長させることを特徴とするスピン偏極電子発生素子の製造方法。
  7. 前記基板をGaPとし、
    前記バッファ層をAl1-y Gay As1-x x とし、
    前記バッファ層の組成比x、yを、前記バッファ層の格子定数が、前記GaPの格子定数よりも大きく、前記バッファ層に面方向に圧縮歪みが発生し、前記バッファ層の結晶成長の初期において、分離した島状の結晶核が形成される範囲の値としたことを特徴とする請求項6に記載のスピン偏極電子発生素子の製造方法。
  8. 前記バッファ層は、GaAs1-x x 、ただし、0≦x≦0.3から成ることを特徴とする請求項7に記載のスピン偏極電子発生素子の製造方法。
  9. 前記バッファ層は、Aly Ga1-y As1-x x 、ただし、0≦x≦0.3、0.1≦y≦1から成ることを特徴とする請求項7に記載のスピン偏極電子発生素子の製造方法。
  10. 前記歪み超格子層は、GaAsとGaAsPとを交互に積層した層であることを特徴とする請求項6乃至請求項9の何れか1項に記載のスピン偏極電子発生素子。
JP2012108186A 2012-05-10 2012-05-10 スピン偏極電子発生素子及びその製造方法 Expired - Fee Related JP6001319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012108186A JP6001319B2 (ja) 2012-05-10 2012-05-10 スピン偏極電子発生素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012108186A JP6001319B2 (ja) 2012-05-10 2012-05-10 スピン偏極電子発生素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013235750A true JP2013235750A (ja) 2013-11-21
JP6001319B2 JP6001319B2 (ja) 2016-10-05

Family

ID=49761716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012108186A Expired - Fee Related JP6001319B2 (ja) 2012-05-10 2012-05-10 スピン偏極電子発生素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP6001319B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3444835A4 (en) * 2016-04-15 2019-05-08 Inter-University Research Institute Corporation High Energy Accelerator Research Organization SPIN-POLARIZED PHOTO CATHODE FOR THE PRODUCTION OF ELECTRONS WITH HIGH BRIGHTNESS AND METHOD FOR THE PRODUCTION THEREOF
CN117949799A (zh) * 2024-03-22 2024-04-30 吕梁学院 基于门电压测定有机自旋电子件性能的方法及测定系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320633A (ja) * 1994-05-27 1995-12-08 Nec Corp 半導体スピン偏極電子源
JP2009266809A (ja) * 2008-03-25 2009-11-12 Univ Nagoya スピン偏極電子発生素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320633A (ja) * 1994-05-27 1995-12-08 Nec Corp 半導体スピン偏極電子源
JP2009266809A (ja) * 2008-03-25 2009-11-12 Univ Nagoya スピン偏極電子発生素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3444835A4 (en) * 2016-04-15 2019-05-08 Inter-University Research Institute Corporation High Energy Accelerator Research Organization SPIN-POLARIZED PHOTO CATHODE FOR THE PRODUCTION OF ELECTRONS WITH HIGH BRIGHTNESS AND METHOD FOR THE PRODUCTION THEREOF
CN117949799A (zh) * 2024-03-22 2024-04-30 吕梁学院 基于门电压测定有机自旋电子件性能的方法及测定系统
CN117949799B (zh) * 2024-03-22 2024-06-11 吕梁学院 基于门电压测定有机自旋电子件性能的方法及测定系统

Also Published As

Publication number Publication date
JP6001319B2 (ja) 2016-10-05

Similar Documents

Publication Publication Date Title
JP6638033B2 (ja) 半導体基板および半導体基板の製造方法
US9048389B2 (en) Light emitting diode
US9793432B2 (en) Light emitting devices and methods of manufacturing the same
JP5527680B2 (ja) スピン偏極電子発生素子
JP5316276B2 (ja) 窒化物半導体発光素子、エピタキシャル基板、及び窒化物半導体発光素子を作製する方法
WO2010016459A1 (ja) GaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体膜を成長する方法
JP4662345B2 (ja) 多重歪量子井戸構造及びその製造方法
US9245748B2 (en) Methods for growing III-V materials on a non III-V material substrate
JP6001319B2 (ja) スピン偏極電子発生素子及びその製造方法
JP2014532612A (ja) 非c面(In,Al,B,Ga)N上の制限領域エピタキシによる緩和の抑制
JP4936653B2 (ja) サファイア基板とそれを用いた発光装置
JP5182407B2 (ja) GaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体膜を成長する方法
US20210135050A1 (en) Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device
JP2014120666A (ja) 窒化物半導体太陽電池、窒化物光−電気変換素子、窒化物半導体太陽電池を作製する方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP5355768B2 (ja) 半導体積層構造の製造方法
JP4586094B2 (ja) 半導体発光素子
Chowdhury et al. A novel approach to increase emission wavelength of InAs/GaAs quantum dots by using a quaternary capping layer
KR20170015850A (ko) 전류 주입 효율이 우수한 자외선 질화물반도체 발광소자
TW202129967A (zh) 製造具有多個量子井之半導體結構
JP5494464B2 (ja) 半導体素子及び半導体素子の製造方法
JP5173673B2 (ja) 半導体発光素子
JP2000022280A (ja) 量子井戸構造及びその製造方法
JPH0946003A (ja) 多重量子井戸構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150422

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160901

R150 Certificate of patent or registration of utility model

Ref document number: 6001319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees