JP2013235558A - 情報処理装置および画像処理装置 - Google Patents
情報処理装置および画像処理装置 Download PDFInfo
- Publication number
- JP2013235558A JP2013235558A JP2013011477A JP2013011477A JP2013235558A JP 2013235558 A JP2013235558 A JP 2013235558A JP 2013011477 A JP2013011477 A JP 2013011477A JP 2013011477 A JP2013011477 A JP 2013011477A JP 2013235558 A JP2013235558 A JP 2013235558A
- Authority
- JP
- Japan
- Prior art keywords
- volatile storage
- storage means
- information transmission
- power
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Record Information Processing For Printing (AREA)
- Power Sources (AREA)
- Memory System (AREA)
- Facsimiles In General (AREA)
Abstract
【課題】STR状態で必要なメモリのみに電源供給し、その他のメモリは電源を切ることができるようにするため、省エネ時に通電の必要がないメモリに関しては電源を切って消費電力を抑えることができる情報処理装置を提供する。
【解決手段】揮発性記憶手段の情報伝達手段で接続されたDRAMα1と、揮発性記憶手段と異なる記憶手段の情報伝達手段と、異なる記憶手段の情報伝達手段を揮発性記憶手段の情報伝達手段に変換するSATA,DRAM I/F変換IC3と、SATA,DRAM I/F変換IC3の揮発性記憶手段の情報伝達手段に接続されるDRAMβ2と、DRAMα1が接続された揮発性記憶手段の情報伝達手段と、異なる記憶手段の情報伝達手段とが接続され、通電の必要がないDRAMβ2が省電力状態の場合に、DRAMα1の電源を供給し、DRAMβ2の電源を供給しない電源制御手段とを有する。
【選択図】図1
【解決手段】揮発性記憶手段の情報伝達手段で接続されたDRAMα1と、揮発性記憶手段と異なる記憶手段の情報伝達手段と、異なる記憶手段の情報伝達手段を揮発性記憶手段の情報伝達手段に変換するSATA,DRAM I/F変換IC3と、SATA,DRAM I/F変換IC3の揮発性記憶手段の情報伝達手段に接続されるDRAMβ2と、DRAMα1が接続された揮発性記憶手段の情報伝達手段と、異なる記憶手段の情報伝達手段とが接続され、通電の必要がないDRAMβ2が省電力状態の場合に、DRAMα1の電源を供給し、DRAMβ2の電源を供給しない電源制御手段とを有する。
【選択図】図1
Description
本発明は、データアクセスの処理を行う情報処理装置およびこの情報処理装置を備えた画像処理装置に関する。
近年、ますます厳しく要求される環境対策として、MFP(Multifunction Peripheral)では、更なる低消費電力化が求められている。そのために、各社様々な技術を用いているが、その中でも最も効果が期待される技術として、STR(Suspend To RAM)がある。
これは、現在のメモリやCPUのレジスタの状態をメインメモリに保存し、CPUやHDDを含むほとんどのデバイスへの電力供給を停止させ、復帰時には保存したメモリやレジスタの状態の内容を書き戻すことにより、OSなどの再起動を伴わずに、低消費電力でかつ高速に復帰できるというものであり、既に知られている。
特許文献1には、省エネ状態で消費電力を下げることが目的で、省エネ時に必要なメモリ等の部品のみに電力を供給する構成が開示されている。
しかし、今までのMFPや特許文献1に開示されている技術では、情報量が大きい画像データを扱うことからメモリ量が多くなり、STR状態でメモリに供給する電力も増大している問題があった。
本発明は、前記課題を解決するためのものであり、その目的とするところは、STR状態で必要なメモリのみに電源供給し、その他のメモリは電源を切ることができるようにするため、省エネ時に通電の必要がないメモリに関しては電源を切って消費電力を抑えることができる情報処理装置を提供することにある。
かかる目的を達成するために、本発明は、以下の特徴を有する。
本発明に係る情報処理装置は、揮発性記憶手段の情報伝達手段で接続された第1の揮発性記憶手段と、前記揮発性記憶手段と異なる記憶手段の情報伝達手段と、該異なる記憶手段の情報伝達手段を揮発性記憶手段の情報伝達手段に変換する情報伝達変換手段と、該情報伝達変換手段の揮発性記憶手段の情報伝達手段に接続される第2の揮発性記憶手段と、前記第1の揮発性記憶手段が接続された揮発性記憶手段の情報伝達手段と、前記異なる記憶手段の情報伝達手段とが接続され、通電の必要がない前記第2の揮発性記憶手段が省電力状態の場合に、前記第1の揮発性記憶手段の電源を供給し、前記第2の揮発性記憶手段の電源を供給しない電源制御手段と、を有することを特徴とする。
本発明によれば、STR状態で必要なメモリのみに電源供給し、その他のメモリは電源を切ることができるようにするため、省エネ時に通電の必要がないメモリに関しては電源を切って消費電力を抑えることができる。
以下、本実施形態について図面により詳細に説明する。
図14は、従来の省エネ制御を行うデジタル複合機(以下、MFPと称す。)のシステム構成を示すブロック図である。MFP11は、エンジン12とコントローラ13と電源供給ユニット(以下、PSUと称す。)21とを備えている。
エンジン12は原稿画像の読み取りや転写紙への画像形成を行う部分であり、かかる制御のために、CPU26とI/O制御部27とが搭載され、定着部28のON/OFF制御もCPU26の指示により実行される。
メインコントローラ13は、システム制御、インタフェース制御、省エネ制御を行う部分である。メインコントローラ13は、CPU14とDRAM17とHDD131とROM22の制御を行う制御IC15と省エネ制御、I/O制御を行う省エネコントローラ16とDRAM17とROM22とHDD131とを備えている。
PSU21は第1のAC/DCコンバータ18から定着部28への電源供給ラインをON/OFFするリレー23を備え、このリレー23のON/OFF制御をI/O制御部27を介してCPU26が実行する。なお、メインSW(ACSW)20はON時には第1のAC/DCコンバータ18とリレー23の一端に電力を供給する。第2のAC/DCコンバータ19は電源プラグ24からの電源ケーブル25に直接接続されている。また、省エネコントローラ16はメインSW20のON/OFFを検知する機能を備えている。
なお、以下の説明では、メインコントローラ13側のCPU14をメインCPU14、エンジン12側のCPU26をエンジンCPU26と称し、両者を区別する。
図15は、従来の省エネ制御を行うMFP11のメインCPU14で実行される制御手順を示すフローチャートである。このように構成されたMFP11では、ACSW20がOFFされた場合、メインCPU14は、その状態を検知し、DRAM17はSTR状態で、網点部のみ電源ONとなる最小電源供給状態へ移行する(ステップS31)。
AC/DCβ19は、ACSW20を介していないので、電源ケーブル25がコンセントに接続されている場合、常時、電源供給可能な状態である。なお、STR状態とは、現在のシステム状態をDRAMへ保管し、DRAM以外のデバイスのパワーをオフとしたSuspend To RAM(STR)状態のことである。
ここで、ACSW20が、電源ONされた場合(ステップS32、Yes)、省エネコントローラ16は、電源ONとなったことを検知して、AC/DCα18をONにし、メインコントローラ13内の各部の電源をONにする。
エンジン12内のエンジンCPU26は、起動後、すぐに、I/O制御部27よりリレー23をONし、定着部28をONし、定着部28への通電および加熱を開始する(ステップS33)。
メインコントローラ13では、メインCPU14がROM22よりコードを読み込む。そして、イニシャライズ処理を行った後(ステップS34)、DRAM17に記録されているフラグを読み取る(ステップS35)。
その結果、“0”(ウォームスタートを示す)であれば(ステップS35、No)、STRからの復帰と解釈し、DRAM17から起動処理実行へ移行する(ステップS36)。“1”(コールドスタートを示す)であれば(ステップS35、Yes)、ROM22からコードおよびデータをDRAM17へ転送後(ステップS37)、DRAM17から起動処理を開始し、起動処理が行われる(ステップS38)。
この処理におけるコールドスタート(ステップS37)とは、電源OFFからONへの起動シーケンスと同じ処理を指す。メインCPU14は、ROM22からコードをフェッチ、ハードウェアイニシャライズ処理を実行後、ROM22より、圧縮されたコードとデータを解凍しながら、高速アクセス可能なDRAM17へ展開し、RAM実行で起動する。
ウォームスタート(ステップS36)では、ROM22からコードをフェッチ、ハードウェアイニシャライズを実行後、すでにDRAM17にコード・データが展開されるため、ROM22からDRAM17への転送時間なしで、RAM実行が可能である。このように処理するので、ウォームスタートでは、ROM22からDRAM17へのRAM転送時間を省略することが可能となり、高速起動を実現することができる。
図16は、図14の制御ICに接続するDRAMの構成を示す図である。制御IC15にはDRAMα141とDRAMβ142が接続され、cs_n1とcn_s2で活性状態を切り替える。共通の信号線が接続されたアドレス、ctl信号(RAS、CAS)でアドレス位置が指定され、データ線でデータの入出力を行う。cs信号で切り替えるので、データ線も共通で接続されている。
MFPでは、DRAMをプログラム用途と画像の一時保存用途で使用している。図16では、DRAMα141がプログラム用途とし、DRAMβ142が画像の一時保存用途とする。STR状態で現在のメモリ状態やCPUのレジスタの値を保存しておくためにDRAMα141だけでよいので、STR状態の時はDRAMα141だけ電源を入れた状態にしてDRAMβ142の電源は切ることにより、消費電力を少なくすることができる。
しかし、図16に示すように、アドレスやデータ等の信号線が共通に接続されているので、片方の電源のみを切ると電流の回りこみが起きて、電源を切った側のDRAMの共通に接続されている端子を破壊する恐れがあった。
(第1の実施形態)
図1は、第1の実施形態に係るSATA I/FにDRAMを接続した構成を示す図である。図14のHDD131が接続されていたSATA I/Fの先にSATA,DRAM I/F変換IC3を接続し、その先にDRAMβ2を接続する。
図1は、第1の実施形態に係るSATA I/FにDRAMを接続した構成を示す図である。図14のHDD131が接続されていたSATA I/Fの先にSATA,DRAM I/F変換IC3を接続し、その先にDRAMβ2を接続する。
このような構成にすることで、省エネ時に通電の必要がないメモリに関してはSATAインタフェースを介して接続し、省エネ時に電源を切ることができるので、STR状態でDRAMα1にのみ電源を供給し、DRAMβ2の電源を落とすことができ、消費電力を少なくすることができる。したがって、HDDを使用しないMFPの機種でHDDを使用する機種と共通の制御ICを利用して実現することができる。
以下、SATA I/FにつながるSATA,DRAM I/F変換IC3とDRAMβ2の構成をRAMDISKと呼ぶ。
図2は、第1の実施形態に係るデジタル複合機のシステム構成を示すブロック図である。図14と同一の事項は、同一の符号を付して説明を省略する。図2のMFPは、図16の従来のMFPのHDDをRAMDISKに置き換えた構成である。
(第2の実施形態)
図3は、第2の実施形態に係るデータ変換装置38が接続されている構成を示す図である。HDDを2台接続できるホスト装置にデータ変換装置38が接続され、データ変換装置38に1台のHDD39が接続されている構成である。なお、本実施形態は、HDDを2台接続できるホスト装置に限定されず、HDDを3台以上接続できるホスト装置であってもよい。
図3は、第2の実施形態に係るデータ変換装置38が接続されている構成を示す図である。HDDを2台接続できるホスト装置にデータ変換装置38が接続され、データ変換装置38に1台のHDD39が接続されている構成である。なお、本実施形態は、HDDを2台接続できるホスト装置に限定されず、HDDを3台以上接続できるホスト装置であってもよい。
データ変換装置38は、ホスト装置31の主制御部32に接続された2つのインタフェース33,34と接続する2つのインタフェース35,36と、1つのHDD39のインタフェースと接続するインタフェース37とを有し、インタフェース35,36とインタフェース37との間の情報の変換を行う。
データ変換装置38でホスト装置31とHDDの2台接続と同様な転送動作を行い、1台のHDD39に対して転送を行う。したがって、ハードディスクの台数を減らしてコストダウン、機器の縮小、電力消費削減の効果がある。
図4は、第2の実施形態に係るデータ変換装置38の内部ブロック図である。データ変換装置38の内部は、データ変換装置38の全体を制御する主制御部50と、ホスト装置側に接続するSATAインタフェース部44と、SATAインタフェース制御部42と、SATAインタフェース部45と、SATAインタフェース制御部43と、HDD側に接続するSATAインタフェース部55と、SATAインタフェース制御部54とを備えている。
また、SATAインタフェース制御部42の制御によってホスト装置側から受信したデータと、HDD側からデータ変換部51を介して受信したデータを保持する保持手段である第1バッファメモリ46と、それを制御する第1メモリ制御部47と、SATAインタフェース制御部43の制御によってホスト装置側から受信したデータと、HDD側からデータ変換部51を介して受信したデータを保持する保持手段である第2バッファメモリ49と、それを制御する第2メモリ制御部48とを備えている。
また、SATAインタフェース制御部55の制御によってHDD側から受信したデータと、ホスト装置側からデータ変換部51を介して受信したデータを保持する保持手段である第3バッファメモリ53と、それを制御する第3メモリ制御部52とを備えている。
図5は、2台のHDDとしてホスト装置が転送するデータを1台のHDDに割り当てたことを示す図である。
HDDが2台接続されている場合、ホスト装置は2台のHDD(HDD AとHDD B)に対してアクセスするとき、常に同じアドレスから開始して、同じセクタ数をアクセスする。図の数字はアドレスを示し、1アドレスは1セクタに対応する。ゆえに、データ変換装置を介して1台のHDD(HDD C)にアクセスするときは、図5に示すように、開始アドレスとセクタ数を2倍にして1台のHDDにアクセスする必要がある。
図6は、HDDライト時のデータ変換装置のホスト装置側とHDD側の転送を示す図である。ホスト装置側の2つのインタフェースがそれぞれアドレス1に対してセクタ数2のライトを行う時の実施形態の時間的な流れを示している。
データ変換装置は、ホスト装置側の2つのインタフェースからセクタ数2、アドレス1の設定値とWriteCommandを受ける。データ変換装置はHDD側にセクタ数、アドレスを2倍に変換し、セクタ数4、アドレス2の設定値とWriteCommandを発行する。
データ変換装置は、ホスト装置側の2つのインタフェースにそれぞれ2セクタづつのデータを受信する。データ変換装置は、受信したデータを4セクタとしてHDD側に送信する。HDDは、WriteCommand分のデータの受信を完了するとStatusを発行する。データ変換装置は、HDD側からStatusを受けると、ホスト装置側のそれぞれのインタフェースにStatusを返す。
図7は、HDDライト時のデータ変換装置の主制御部の処理手順についてのフローチャートである。ホスト装置側の2つのインタフェースからライトコマンドとアドレスと転送セクタ数を受信する(ステップS1)。アドレスと転送セクタ数を2倍にし、ライトコマンドをHDD側に送信する(ステップS2)。
ホスト装置側の2つのインタフェースからの1セクタづつのデータを第1のバッファメモリ46と第2のバッファメモリ49に蓄積する(ステップS3)。データ変換部51で転送されてきたワード単位に交互の順番にして第3のバッファメモリ53に蓄積するように変換する(ステップS4)。データ変換部51で変換したデータを第3のバッファメモリ53に蓄積する(ステップS5)。
HDD側に2セクタ分のデータを送出する(ステップS6)。ホスト装置側からの全セクタ数の転送が終了していない場合は、ステップS3からの制御を繰り返し実施する(ステップS7)。ホスト装置側からの全セクタ数の転送が終了した場合は、HDD側からのステータスの受信を待つ(ステップS8)。ステータスの受信をしたら、ホスト装置側の2つのインタフェースにステータスを送信して処理を終了する(ステップS9)。
図8は、HDDリード時のデータ変換装置のホスト装置側とHDD側の転送を示す図である。ホスト装置側の2つのインタフェースがそれぞれアドレス1に対してセクタ数2のリードを行う時の実施形態の時間的な流れを示している。
データ変換装置は、ホスト装置側の2つのインタフェースからセクタ数2、アドレス1の設定値とReadCommandを受ける。データ変換装置はHDD側にセクタ数、アドレスを2倍に変換し、セクタ数4、アドレス2の設定値とReadCommandを発行する。
データ変換装置は、HDD側のインタフェースに4セクタのデータを受信する。データ変換装置は受信したデータをホスト装置側の2つのインタフェースそれぞれに2セクタづつに振り分けて送信する。HDDはReadCommand分のデータの送信を完了するとStatusを発行する。データ変換装置は、HDD側からStatusを受けるとホスト装置側のそれぞれのインタフェースにStatusを返す。
図9は、HDDリード時のデータ変換装置の主制御部の処理手順についてのフローチャートである。ホスト装置側の2つのインタフェースからリードコマンドとアドレスと転送セクタ数を受信する(ステップS11)。アドレスと転送セクタ数を2倍にし、リードコマンドをHDD側に送信する(ステップS12)。
HDD側のインタフェースからの2セクタのデータを受信し、第3のバッファメモリ53に蓄積する(ステップS13)。データ変換部51で転送されてきたワード単位に交互の順番で第1のバッファメモリ46と第2のバッファメモリ49に蓄積するように変換する(ステップS14)。データ変換部51で変換したデータを第1のバッファメモリ46と第2のバッファメモリ49に蓄積する(ステップS15)。
ホスト側の2つのインタフェースに1セクタづつのデータを送出する(ステップS16)。ホスト装置側に全セクタ数の転送が終了していない場合は、ステップS13からの制御を繰り返し実施する(ステップS17)。ホスト装置側に全セクタ数の転送が終了した場合は、HDD側からのステータスの受信を待つ(ステップS18)。ステータスの受信をしたら、ホスト装置側の2つのインタフェースにステータスを送信して処理を終了する(ステップS19)。
図10は、データ変換装置がHDDからの情報をホスト装置に転送する時の主制御部の処理手順についてのフローチャートである。
図5に示すように、ホスト装置側からはHDDの容量が各々のインタフェースで半分に見える必要があるため、初期設定時にHDDから情報を吸い上げる手順で、データ変換装置はHDDからの情報を変換する。HDDから情報を読み出すコマンドにIdentifyDeviceというコマンドがある。このコマンドをHDDに発行することにより、HDDからモデル名、対応転送モード、全セクタ数等の情報を得ることができる。
図10に示すように、データ変換装置は、ホスト装置側の各々のSATAインタフェースからIdentifyDeviceコマンドを受信する(ステップS21)。HDDに対してSATAインタフェースからIdentifyDeviceコマンドを発行する(ステップS22)。HDDはIdentifyDeviceコマンドを受けて自身の情報を転送するので、データ変換装置は情報を受信する(ステップS23)。データ変換装置は、受信した全セクタ数の情報を1/2に変換する(ステップS24)。ホスト装置側の各々のSATAインタフェースからIdentifyDeviceコマンドに対応する情報を送信する。その時、全セクタ数に関する情報のみ1/2に変換した情報を用いる(ステップS25)。
したがって、本実施形態によれば、ホスト装置側のソフトやハード構成を変更する必要がなく、コストアップの要因を削減できる。
図11は、ホスト装置側のインタフェースがPATAインタフェース部64,65であるデータ変換装置61の内部ブロック図である。図4と同一の事項は、同一の符号を付して説明を省略する。
データ変換装置61は、ホスト装置側の複数のインタフェースと接続する複数のパラレルATAインタフェース部64,65の情報転送速度が、HDDの情報伝達手段と接続するシリアルATAインタフェース部67よりも遅い方式である。
パラレルATAインタフェース部64,65は、シリアルATAインタフェース部67に比べて速度が遅いため、本実施形態のデータ変換装置61が有効である。したがって、ホスト装置側のソフトやハード構成を変更する必要がなく、コストアップの要因を削減できる。
本実施形態によれば、HDDが2台のシステム構成であってもソフトウェアを変更することなく、データ変換装置を追加することで、1台のHDDのシステムに変更することができる。
(その他の実施形態)
図12は、デジタル複合機の構成を示す図である。図12は、デジタル複合機の構成を示す簡略的なブロック図であり、主要部のみ図示し、その他の公知の各部は図示を省略する。
図12は、デジタル複合機の構成を示す図である。図12は、デジタル複合機の構成を示す簡略的なブロック図であり、主要部のみ図示し、その他の公知の各部は図示を省略する。
このデジタル複合機は、スキャナ部81とレーザ記録部82によって画像の形成、用紙への印字を行い、後処理部83によって出力紙揃え、ステープル、パンチ穴の処理を行う。
スキャナ部81は、透明ガラス体の原稿台84、その原稿台84の上面に原稿を給送する自動両面原稿送り装置(RADF)85、原稿台84の上面に載置された原稿の画像を読み取るスキャナユニット86によって構成されている。スキャナ部81において読み取られた画像データは、レーザ記録部82に出力される。
RADF85は、図示を省略した原稿トレイから原稿台84を経由して、同じく図示を省略した排出トレイに至る片面原稿給送路、スキャナユニット86による片面の画像の読み取りが完了した原稿の表裏面を反転して再度原稿台に導く両面原稿給送路を有し、片面、両面の原稿どちらでも対応できる。
スキャナユニット86は、原稿を半導体レーザが発生する光で照射し、レンズ、ミラー等で原稿の反射光を光電変換素子の受光面に結像させる。その光電変換素子は、原稿の画像面における反射光を電気信号に変換し、後述する画像処理部94に出力する。レーザ記録部82は、用紙を搬送する用紙搬送部87、レーザ書込ユニット88および電子写真プロセス部(画像形成部)89を備えている。
用紙搬送部87は、用紙の両面に画像を形成する両面複写モード時、定着ローラを通過した用紙の表裏面を反転して、再度電子写真プロセス部89に導く副搬送路を備えている。レーザ書込ユニット88は、画像処理部94から供給される画像データに基づいてレーザ光を照射する半導体レーザ、その半導体レーザから照射された光をミラーやレンズを通して電子写真プロセス部89の感光体ドラムの表面に配光する。
感光ドラム表面は静電潜像が形成され、現像装置からトナーが供給されることにより、トナー画像に顕在化される。このトナー画像は、用紙搬送部87から導かれた用紙上に転写され、その後、定着ローラにより、加熱および加圧を受け、トナー画像が溶融して用紙の表面に定着する。
このようにして、用紙に画像の書き込みが終了した後、後処理部83において一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレイに排出される。
図13は、デジタル複合機の制御部の構成を示すブロック図である。デジタル複合機の制御部は、画像処理ボード91に搭載されたCPU92により、ユニット毎に配置されたボードに搭載されたCPUを介して各ユニットを構成する機器を統括して制御する。RAM93はCPU92の作業領域としても使用される。
すなわち、デジタル複合機の制御部は、このデジタル複合機の上面に設けられたLCD113と操作キー114を含む操作パネル115を管理するオペレーションパネルボード118(CPU116は作業領域であるRAM117を用いて操作パネル115の制御を行う)、このデジタル複合機内のプロセス部105、読取スキャナ部106、両面ユニット107を含む各機器を管理するマシンコントロールボード121(CPU120は作業領域であるRAM119を用いて各機器を管理する制御を行う)、光電変換素子を周辺部品と共に搭載したCCDボード100、画像データに対して各種の画像処理を施すCPUを周辺部品と共に搭載した画像処理ボード91によって構成されている。
次に、このデジタル複合機におけるコピーモードの画像データの処理について説明する。RADF85(CPU111はRADF85の動作を制御する)を介して原稿台に給送された原稿の画像がスキャナユニット86で順次読み取られる。
スキャナユニット86内のCCDボード100上のCCD103がCCD制御部102で駆動され、その出力信号はアナログ回路104でゲイン調整が行われ、A/D変換部211から8ビットの画像データとして画像処理ボード91に送られる。画像処理部94において所定の画像処理が施された後、画像蓄積制御部95により、1度メモリ96に蓄えられる。メモリ96に蓄えられた画像は、次に画像蓄積部98に格納される。
これらの処理がRADF85にセットされた全ての原稿について実行される。画像の読み取り終了後、画像蓄積部98に格納された複数枚の画像データは画像蓄積制御部95により、ページ順に読み出す処理が設定部数回だけ繰り返して実行され、画像処理部94において所定の画像処理後、レーザコントロール部97を介してレーザ書込部99に供給され、用紙に画像の書き込みが終了した後、後処理部83(CPU112は後処理部83の動作を制御する)において一部分の出力用紙が揃えられ、ステープル、パンチ穴の処理が行われ、トレイに排出される。
したがって、各原稿の画像を複数部ずつ画像形成する場合にも各原稿の画像についての読み取り動作を1回のみ行うだけでよい。
このデジタル複合機において、画像蓄積部98が上記RAMDISKの構成であれば、STR状態で必要なメモリのみに電源供給し、その他のメモリは電源を切ることができるようにするため、省エネ時に通電の必要がないメモリに関しては電源を切って消費電力を抑えることができる。
また、このデジタル複合機において、画像蓄積部98が上記データ変換装置とHDDの構成であれば、HDDが2台のシステム構成であってもソフトウェアを変更することなく、データ変換装置を追加することで、1台のHDDのシステムに変更することができる。
1 DRAM
3 SATA,DRAM I/F変換IC
11 MFP
12 エンジン
13 メインコントローラ
14 CPU
15 制御IC
16 省エネコントローラ
21 PSU
22 ROM
131 HDD
3 SATA,DRAM I/F変換IC
11 MFP
12 エンジン
13 メインコントローラ
14 CPU
15 制御IC
16 省エネコントローラ
21 PSU
22 ROM
131 HDD
Claims (7)
- 揮発性記憶手段の情報伝達手段で接続された第1の揮発性記憶手段と、
前記揮発性記憶手段と異なる記憶手段の情報伝達手段と、
該異なる記憶手段の情報伝達手段を揮発性記憶手段の情報伝達手段に変換する情報伝達変換手段と、
該情報伝達変換手段の揮発性記憶手段の情報伝達手段に接続される第2の揮発性記憶手段と、
前記第1の揮発性記憶手段が接続された揮発性記憶手段の情報伝達手段と、前記異なる記憶手段の情報伝達手段とが接続され、通電の必要がない前記第2の揮発性記憶手段が省電力状態の場合に、前記第1の揮発性記憶手段の電源を供給し、前記第2の揮発性記憶手段の電源を供給しない電源制御手段と、
を有することを特徴とする情報処理装置。 - 前記揮発性記憶手段はDRAMで、前記情報伝達手段はDRAMのインタフェースであることを特徴とする請求項1記載の情報処理装置。
- 前記異なる記憶手段はハードディスクで、前記異なる記憶手段の情報伝達手段はハードディスクのインタフェースであることを特徴とする請求項1記載の情報処理装置。
- 前記情報伝達変換手段は、ハードディスクインタフェースとDRAMインタフェースを変換する手段であることを特徴とする請求項1記載の情報処理装置。
- 前記第2の揮発性記憶手段には省電力状態で保持が不必要な一時情報を記憶することを特徴とする請求項1記載の情報処理装置。
- 前記省電力状態で保持が不必要な一時情報は、画像データであることを特徴とする請求項5記載の情報処理装置。
- 請求項1から6のいずれか1項に記載の情報処理装置を備えることを特徴とする画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013011477A JP2013235558A (ja) | 2012-04-13 | 2013-01-24 | 情報処理装置および画像処理装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012092349 | 2012-04-13 | ||
JP2012092349 | 2012-04-13 | ||
JP2013011477A JP2013235558A (ja) | 2012-04-13 | 2013-01-24 | 情報処理装置および画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013235558A true JP2013235558A (ja) | 2013-11-21 |
Family
ID=49761601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013011477A Pending JP2013235558A (ja) | 2012-04-13 | 2013-01-24 | 情報処理装置および画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013235558A (ja) |
-
2013
- 2013-01-24 JP JP2013011477A patent/JP2013235558A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8230420B2 (en) | Apparatus for transferring a virtual machine using stored correspondence information | |
US20090207423A1 (en) | Information processing apparatus and information processing method | |
JP5847501B2 (ja) | 情報処理装置、その制御方法、およびプログラム、並びに記録媒体 | |
US20090201558A1 (en) | Image forming apparatus and control method | |
US20180253318A1 (en) | Information processing apparatus, control method of information processing apparatus, and storage medium | |
KR20140019237A (ko) | 화상 처리 장치, 그 제어 방법 및 기록 매체 | |
JP2014116715A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
US10455103B2 (en) | Power control method of printing apparatus | |
JP2008307733A (ja) | 画像形成装置 | |
US9336463B2 (en) | Image forming apparatus capable of changing partitions of storage unit, and control method and storage medium therefor | |
JP5889833B2 (ja) | 画像形成装置及びその起動制御方法 | |
US20150089257A1 (en) | Image processing apparatus, method of controlling the same, and storage medium | |
US8885198B2 (en) | Image forming apparatus, control method for image forming apparatus, and storage medium for performing power-saving control | |
JP2012168374A (ja) | 画像形成装置、画像形成制御方法、画像形成制御プログラム及び記録媒体 | |
JP3785274B2 (ja) | 複写機ネットワークシステムの連結複写方法 | |
JP2013235558A (ja) | 情報処理装置および画像処理装置 | |
JP2015123650A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP2013200602A (ja) | 画像処理装置 | |
JP2009199190A (ja) | 情報処理装置、情報処理方法ならびにプログラム | |
JP2018199219A (ja) | 画像形成装置 | |
JP2012227821A (ja) | 画像処理装置、画像形成装置、省電力方法、省電力プログラム及び記録媒体 | |
JP2006074255A (ja) | 画像処理装置 | |
JP5509151B2 (ja) | Dma制御装置及びこれを含む画像形成装置 | |
US9065956B2 (en) | Information processing apparatus and control method for information processing apparatus | |
JP5940029B2 (ja) | 画像形成装置及び画像形成方法 |