JP2013232563A - Silicon carbide semiconductor device manufacturing method - Google Patents
Silicon carbide semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2013232563A JP2013232563A JP2012104231A JP2012104231A JP2013232563A JP 2013232563 A JP2013232563 A JP 2013232563A JP 2012104231 A JP2012104231 A JP 2012104231A JP 2012104231 A JP2012104231 A JP 2012104231A JP 2013232563 A JP2013232563 A JP 2013232563A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- heat treatment
- carbide semiconductor
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 107
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 94
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000010438 heat treatment Methods 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000001257 hydrogen Substances 0.000 claims abstract description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000012298 atmosphere Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 239000002344 surface layer Substances 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000000280 densification Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 41
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- -1 Phosphorus ion Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
この発明は、炭化珪素基板を使用した半導体装置の製造方法に関し、特にゲート絶縁膜形成後の熱処理工程に特徴を有する炭化珪素半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device using a silicon carbide substrate, and more particularly to a method for manufacturing a silicon carbide semiconductor device characterized by a heat treatment step after formation of a gate insulating film.
従来、炭化珪素(SiC)基板を用いた次世代半導体装置の研究開発が進められている。炭化珪素は、シリコン(Si)と同様に熱酸化によって表面に絶縁膜を形成可能という特性がある。また、炭化珪素は、炭化珪素基板の結晶面や酸化方法によってMOS(金属−酸化膜−半導体からなる絶縁ゲート)構造を構成する炭化珪素基板とゲート絶縁膜との界面のチャネル移動度が異なるという特性がある。 Conventionally, research and development of next-generation semiconductor devices using a silicon carbide (SiC) substrate has been promoted. Silicon carbide has a characteristic that an insulating film can be formed on the surface by thermal oxidation like silicon (Si). Also, silicon carbide has different channel mobility at the interface between the silicon carbide substrate and the gate insulating film constituting the MOS (metal-oxide film-semiconductor) structure depending on the crystal plane of the silicon carbide substrate and the oxidation method. There are characteristics.
炭化珪素基板の(000−1)面または(11−20)面は、ウェット雰囲気で酸化した場合、炭化珪素基板の(0001)面に比べ高いチャネル移動度を示すとされている。チャネル移動度を代替的に評価する指標として、界面準位密度がある。チャネル移動度は、一般的には、炭化珪素基板とゲート絶縁膜との界面の界面準位密度が低い方が大きくなる傾向があることが知られている。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。 The (000-1) plane or the (11-20) plane of the silicon carbide substrate is said to exhibit higher channel mobility than the (0001) plane of the silicon carbide substrate when oxidized in a wet atmosphere. As an index for alternatively evaluating channel mobility, there is an interface state density. It is known that channel mobility generally tends to increase as the interface state density at the interface between the silicon carbide substrate and the gate insulating film decreases. In this specification, in the Miller index notation, “−” means a bar attached to the index immediately after that, and “−” is added before the index to indicate a negative index.
このような炭化珪素基板を用いた半導体装置の製造方法として、炭化珪素基板とゲート絶縁膜との界面における界面準位密度を低下させるために、炭化珪素基板の(000−1)面をウェット雰囲気で熱酸化してゲート絶縁膜を形成することにより、高いチャネル移動度を得る方法が提案されている(例えば、下記特許文献1参照)。下記特許文献1では、ゲート絶縁膜形成後に水素雰囲気中または水蒸気雰囲気中でアニールを行っている。
As a method for manufacturing a semiconductor device using such a silicon carbide substrate, the (000-1) plane of the silicon carbide substrate is wetted in order to reduce the interface state density at the interface between the silicon carbide substrate and the gate insulating film. There has been proposed a method of obtaining high channel mobility by forming a gate insulating film by thermal oxidation at (see, for example,
また、炭化珪素基板を用いた半導体装置の製造工程では、ゲート絶縁膜形成後に、ポリシリコンからなるゲート導電膜の形成および低抵抗化のための熱処理、層間絶縁膜の形成および焼締めのための熱処理、またはコンタクトメタルの形成およびコンタクトメタルと炭化珪素との反応層の形成のための熱処理といった種々の熱処理工程が含まれる。 In addition, in the manufacturing process of a semiconductor device using a silicon carbide substrate, after the gate insulating film is formed, heat treatment for forming a gate conductive film made of polysilicon and lowering resistance, forming an interlayer insulating film, and baking are performed. Various heat treatment steps such as heat treatment or heat treatment for forming a contact metal and a reaction layer of contact metal and silicon carbide are included.
しかしながら、炭化珪素基板の(000−1)面または(11−20)面をウェット雰囲気で酸化することで得られた炭化珪素基板とゲート絶縁膜との界面の界面準位密度は、後工程での熱処理(例えばコンタクトメタルと炭化珪素との反応層を形成し、配線層と炭化珪素基板とのオーミックコンタクトを形成するための800℃〜1000℃程度の熱処理)で大きくなり、MOS界面特性が劣化することが知られている。 However, the interface state density at the interface between the silicon carbide substrate and the gate insulating film obtained by oxidizing the (000-1) surface or the (11-20) surface of the silicon carbide substrate in a wet atmosphere is determined in a later step. MOS interface characteristics deteriorate due to heat treatment (e.g., a heat treatment at about 800 ° C. to 1000 ° C. for forming a reaction layer of contact metal and silicon carbide and forming an ohmic contact between the wiring layer and the silicon carbide substrate). It is known to do.
ウェット雰囲気で酸化することによって炭化珪素基板とゲート絶縁膜との界面の界面準位密度が低減されるのは、ウェット雰囲気に含まれる水素または水酸基が炭化珪素基板表面のシリコン原子の未結合手(ダングリングボンド)を終端するためであるといわれている。ゲート絶縁膜形成後の熱処理では、炭化珪素基板表面のシリコン原子の未結合手を終端している水素または水酸基が脱離されることにより、炭化珪素基板とゲート絶縁膜との界面の界面準位密度が大きくなり、MOS界面特性が劣化するものと推測されている。 Oxidation in a wet atmosphere reduces the interface state density at the interface between the silicon carbide substrate and the gate insulating film because the hydrogen or hydroxyl groups contained in the wet atmosphere are dangling bonds of silicon atoms on the surface of the silicon carbide substrate ( It is said that it is for terminating dangling bonds. In the heat treatment after the formation of the gate insulating film, the interface state density of the interface between the silicon carbide substrate and the gate insulating film is eliminated by the elimination of hydrogen or hydroxyl groups terminating the dangling bonds of silicon atoms on the surface of the silicon carbide substrate. It is presumed that the MOS interface characteristics deteriorate due to the increase.
このような熱処理によるMOS界面特性劣化は、炭化珪素基板の(0001)面上にMOS構造を形成する場合には発生しない。このため、炭化珪素基板の(000−1)面または(11−20)面上にMOS構造を形成する場合には、炭化珪素基板の(0001)面上にMOS構造を形成する場合と異なった処理が必要となる。 Such MOS interface characteristic deterioration due to the heat treatment does not occur when the MOS structure is formed on the (0001) plane of the silicon carbide substrate. For this reason, when the MOS structure is formed on the (000-1) plane or the (11-20) plane of the silicon carbide substrate, it differs from the case where the MOS structure is formed on the (0001) plane of the silicon carbide substrate. Processing is required.
本発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体の(000−1)面または(11−20)面をウェット雰囲気で酸化することにより得られたMOS界面特性が後工程の熱処理によって劣化しても、MOS界面特性を回復させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。 In order to solve the above-described problems caused by the conventional technique, the present invention has a MOS interface characteristic obtained by oxidizing the (000-1) plane or the (11-20) plane of a silicon carbide semiconductor in a wet atmosphere. An object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device capable of recovering the MOS interface characteristics even if it is deteriorated by this heat treatment.
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。少なくとも酸素と水蒸気とを含むガス中で熱酸化を行うことにより、炭化珪素半導体の(000−1)面または(11−20)面上に、前記炭化珪素半導体の(000−1)面または(11−20)面に接するようにゲート絶縁膜を形成する。次に、前記ゲート絶縁膜を形成した後に、ゲート導電膜の形成および低抵抗化、層間絶縁膜の形成および焼締め、または、コンタクトメタルの形成および前記コンタクトメタルと前記炭化珪素半導体との反応層の形成のための400℃以上の温度で行う熱処理のうち、少なくとも1つ以上の熱処理を行う熱処理工程の後に、少なくとも水素または水蒸気を含んだ雰囲気での最終熱処理を実施する。 In order to solve the above-described problems and achieve the object of the present invention, a method for manufacturing a silicon carbide semiconductor device according to the present invention has the following characteristics. By performing thermal oxidation in a gas containing at least oxygen and water vapor, the (000-1) plane of the silicon carbide semiconductor or the (000-1) plane or ( 11-20) A gate insulating film is formed in contact with the surface. Next, after forming the gate insulating film, forming a gate conductive film and lowering resistance, forming and baking an interlayer insulating film, or forming a contact metal and a reaction layer between the contact metal and the silicon carbide semiconductor Among the heat treatments performed at a temperature of 400 ° C. or higher for forming the film, a final heat treatment in an atmosphere containing at least hydrogen or water vapor is performed after the heat treatment step of performing at least one heat treatment.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記最終熱処理の温度が500℃〜900℃であることを特徴とする。 The method for manufacturing a silicon carbide semiconductor device according to the present invention is characterized in that, in the above-described invention, the temperature of the final heat treatment is 500 ° C to 900 ° C.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記最終熱処理の雰囲気は、窒素、ヘリウムおよびアルゴンのいずれかの不活性ガスと水素との混合ガスであることを特徴とする。 Further, in the method for manufacturing a silicon carbide semiconductor device according to the present invention, in the above-described invention, the atmosphere of the final heat treatment is a mixed gas of an inert gas of any one of nitrogen, helium and argon and hydrogen. And
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記最終熱処理の雰囲気は、窒素、ヘリウムおよびアルゴンのいずれかの不活性ガスと水蒸気との混合ガスであることを特徴とする。 Also, in the method for manufacturing a silicon carbide semiconductor device according to the present invention, in the above-described invention, the atmosphere of the final heat treatment is a mixed gas of any one of an inert gas of nitrogen, helium and argon and water vapor. And
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記炭化珪素半導体の0度〜8度のオフ角を有する(000−1)面または(11−20)面上に、前記ゲート絶縁膜を形成することを特徴とする。 A method for manufacturing a silicon carbide semiconductor device according to the present invention is the above-described invention, in the above-described invention, on the (000-1) plane or the (11-20) plane having an off angle of 0 to 8 degrees of the silicon carbide semiconductor. The gate insulating film is formed.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、水蒸気を含まない乾燥酸素雰囲気中で前記炭化珪素半導体の熱酸化を行った後、水蒸気を含むガス中で前記炭化珪素半導体の熱酸化を行うことにより、前記ゲート絶縁膜を形成することを特徴とする。 According to the method for manufacturing a silicon carbide semiconductor device according to the present invention, in the above-described invention, the silicon carbide semiconductor is thermally oxidized in a dry oxygen atmosphere not containing water vapor, and then the silicon carbide in a gas containing water vapor. The gate insulating film is formed by performing thermal oxidation of a semiconductor.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記炭化珪素半導体の(000−1)面または(11−20)面上に前記ゲート絶縁膜となる絶縁膜を堆積させた後、水蒸気を含むガス中で熱酸化を行うことにより、前記絶縁膜との界面における前記炭化珪素半導体を前記ゲート絶縁膜に変化させることを特徴とする。 In the method for manufacturing a silicon carbide semiconductor device according to the present invention, in the above-described invention, an insulating film to be the gate insulating film is deposited on the (000-1) plane or the (11-20) plane of the silicon carbide semiconductor. Then, the silicon carbide semiconductor at the interface with the insulating film is changed to the gate insulating film by performing thermal oxidation in a gas containing water vapor.
上述した発明によれば、ウェット酸化によって炭化珪素半導体の(000−1)面または(11−20)面上にゲート酸化膜を形成した後にオーミックコンタクトを形成するためのアニールなど400℃以上の熱処理を行う場合、400℃以上の熱処理工程が全て終わった後に、水素または水蒸気を含んだ雰囲気での最終熱処理を実施することにより、ゲート酸化膜形成後の熱処理によって水素や水酸基が脱離した炭化珪素半導体表面のシリコン原子の未結合手を水素によって再度終端することができる。これにより、炭化珪素半導体とゲート絶縁膜との界面特性を回復し、高いチャネル移動度を実現することができる。 According to the above-described invention, heat treatment at 400 ° C. or higher, such as annealing for forming an ohmic contact after forming a gate oxide film on the (000-1) or (11-20) plane of the silicon carbide semiconductor by wet oxidation. When all the heat treatment steps at 400 ° C. or higher are completed, the final heat treatment in an atmosphere containing hydrogen or water vapor is performed, so that silicon carbide from which hydrogen and hydroxyl groups are eliminated by the heat treatment after the gate oxide film is formed is used. The dangling bonds of silicon atoms on the semiconductor surface can be terminated again with hydrogen. Thereby, the interface characteristics between the silicon carbide semiconductor and the gate insulating film can be recovered, and high channel mobility can be realized.
本発明にかかる炭化珪素半導体装置の製造方法によれば、後工程で加えられる熱処理により炭化珪素基板と絶縁膜との界面の界面準位密度が増加しMOS界面特性が劣化した場合であっても、MOS界面特性を回復させることができるという効果を奏する。 According to the method for manufacturing a silicon carbide semiconductor device according to the present invention, even when the interface state density at the interface between the silicon carbide substrate and the insulating film is increased by the heat treatment applied in the subsequent process, the MOS interface characteristics are deteriorated. The MOS interface characteristics can be recovered.
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。 Exemplary embodiments of a method for manufacturing a silicon carbide semiconductor device according to the present invention will be described below in detail with reference to the accompanying drawings. In the present specification and the accompanying drawings, it means that electrons or holes are majority carriers in layers and regions with n or p, respectively. Further, + and − attached to n and p mean that the impurity concentration is higher and lower than that of the layer or region where it is not attached. Note that, in the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.
(実施の形態)
図1〜図8は、本発明の実施の形態にかかるMOSFETの製造途中の状態を示す断面図である。図9は、図8に続く工程後の本発明の実施の形態にかかるMOSFETの構成を示す断面図である。本発明の実施の形態にかかるMOSFET(絶縁ゲート型電界効果トランジスタ)の素子構造は、例えば、炭化珪素基板の(000−1)面上に形成される。まず、本発明の実施の形態にかかるMOSFETの断面構造について、図9を参照して説明する。
(Embodiment)
FIGS. 1-8 is sectional drawing which shows the state in the middle of manufacture of MOSFET concerning embodiment of this invention. FIG. 9 is a cross-sectional view showing the structure of the MOSFET according to the embodiment of the present invention after the process following FIG. The element structure of a MOSFET (insulated gate field effect transistor) according to an embodiment of the present invention is formed on, for example, the (000-1) plane of a silicon carbide substrate. First, a cross-sectional structure of a MOSFET according to an embodiment of the present invention will be described with reference to FIG.
図9に示すように、本発明の実施の形態にかかるMOSFETにおいて、p+型の炭化珪素基板1の(000−1)面にはp型エピタキシャル膜2が堆積されている。炭化珪素基板1は、例えば炭化珪素の四層周期六方晶(4H−SiC)からなる炭化珪素単結晶基板である。具体的には、炭化珪素基板1は、主面が例えば<11−20>方向に0度〜8度のオフ角を有する(000−1)C面である。炭化珪素基板(以下、4H−SiC基板とする)1単体、または4H−SiC基板1とp型エピタキシャル膜2とを併せて炭化珪素半導体(4H−SiC半導体)と呼ぶ。
As shown in FIG. 9, in the MOSFET according to the embodiment of the present invention, ap
p型エピタキシャル膜2の4H−SiC基板1側に対して反対側の表面層(以下、単に表面層とする)には、n+型のドレイン領域7、n+型のソース領域8、およびp+型のグラウンド領域9が選択的に設けられている。ドレイン領域7およびソース領域8は、互いに離れている。グラウンド領域9は、ソース領域8のドレイン領域7側に対して反対側に接する。フィールド酸化膜10は、アクティブ領域を囲む耐圧構造領域において、p型エピタキシャル膜2の4H−SiC基板1側に対して反対側の表面を覆う。アクティブ領域とは、MOSFETのMOS構造が形成される領域である。耐圧構造領域とは、アクティブ領域の周辺部の電界を緩和し耐圧を保持する領域である。
A surface layer (hereinafter simply referred to as a surface layer) opposite to the 4H-
アクティブ領域において、p型エピタキシャル膜2のドレイン領域7とソース領域8とに挟まれた部分の表面上には、ゲート絶縁膜12を介してゲート電極(ゲート導電膜)13が設けられている。また、アクティブ領域には、反応層15を介してドレイン領域7に接するパッド電極16と、反応層15を介してソース領域8およびグラウンド領域9に接するパッド電極16と、ゲート電極13に接するパッド電極16とがそれぞれ設けられている。反応層15は、p型エピタキシャル膜2とのオーミックコンタクトを形成する。4H−SiC基板1のp型エピタキシャル膜2側に対して反対側の表面には、裏面電極17が設けられている。
In the active region, a gate electrode (gate conductive film) 13 is provided via a
次に、本発明の実施形態にかかるMOSFETの製造方法について、図1〜図9を参照して説明する。まず、図1に示すように、p型の4H−SiC基板1の(000−1)面上に、例えばアクセプター密度1×1016cm-3のp型エピタキシャル膜2を成長させる。次に、図2に示すように、例えば減圧CVD(Chemical Vapor Deposition)法によって、p型エピタキシャル膜2の表面に厚さ1μmのシリコン酸化(SiO2)膜を堆積する。
Next, a MOSFET manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. First, as shown in FIG. 1, a p-
次に、フォトリソグラフィによって、p型エピタキシャル膜2の上に堆積したシリコン酸化膜をパターニングし、ドレイン領域7およびソース領域8の形成領域が露出する開口部を有するマスク3を形成する。次に、マスク3をマスクとして、例えば、リン(P)イオン4を基板温度500℃、加速エネルギー40keV〜250keVの多段で、注入量2×1020cm-3でイオン注入する。これにより、マスク3の開口部に露出されたp型エピタキシャル膜2の表面層にn+型の不純物注入領域4aが形成される。そして、マスク3を除去する。
Next, the silicon oxide film deposited on the p-
次に、図3に示すように、例えば減圧CVD法によって、p型エピタキシャル膜2の表面に厚さ1μmのSiO2膜を堆積する。次に、フォトリソグラフィによって、p型エピタキシャル膜2の上に堆積したシリコン酸化膜をパターニングし、グラウンド領域9の形成領域が露出する開口部を有するマスク5を形成する。次に、マスク5をマスクとして、例えば、アルミニウム(Al)イオン6を基板温度500℃、加速エネルギー40keV〜200keVの多段で、注入量2×1020cm-3でイオン注入する。これにより、マスク5の開口部に露出されたp型エピタキシャル膜2の表面層にp+型の不純物注入領域6aが形成される。そして、マスク5を除去する。
Next, as shown in FIG. 3, a SiO 2 film having a thickness of 1 μm is deposited on the surface of the p-
次に、図4に示すように、例えばアルゴン雰囲気中において1600℃の温度で5分間の活性化アニールを行い、不純物注入領域4a,6aを活性化し、p型エピタキシャル膜2の表面層にドレイン領域7、ソース領域8およびグラウンド領域9を形成する。次に、図5に示すように、例えば減圧CVD法によって、p型エピタキシャル膜2の表面に厚さ0.5μmのフィールド酸化膜10を堆積する。次に、フォトリソグラフィおよびウェットエッチングによってフィールド酸化膜10を選択的に除去し、アクティブ領域11のp型エピタキシャル膜2を露出する。アクティブ領域11には、ドレイン領域7からソース領域8およびグラウンド領域9にわたって4H−SiC半導体が露出される。
Next, as shown in FIG. 4, for example, activation annealing is performed for 5 minutes at a temperature of 1600 ° C. in an argon atmosphere to activate the
次に、図6に示すように、1000℃の温度で30分間のウェット酸化を行い、厚さ50nmのゲート絶縁膜12を形成する。ゲート絶縁膜12は、アクティブ領域11に露出された4H−SiC半導体を覆うように形成される。次に、例えば減圧CVD法によって、ゲート絶縁膜12上に、多結晶シリコンを0.3μmの厚さで堆積する。次に、フォトリソグラフィによって、ゲート絶縁膜12上に堆積した多結晶シリコンをパターニングし、ゲート電極13を形成する。ゲート電極13の形成後、必要に応じてゲート電極13の低抵抗化のための熱処理を、例えば800℃〜900℃の温度で10分間〜30分間程度行う。
Next, as shown in FIG. 6, wet oxidation is performed for 30 minutes at a temperature of 1000 ° C. to form a
次に、図7に示すように、フォトリソグラフィおよびエッチングによりゲート絶縁膜12を選択的に除去し、ドレイン領域7、ソース領域8およびグラウンド領域9上にコンタクトホールを形成する。このエッチングは、例えばフッ酸を用いて行ってもよい。次に、コンタクトホール内のドレイン領域7、ソース領域8およびグラウンド領域9上に堆積されるように、厚さ10nmのアルミニウム膜とさらに厚さ60nmのニッケル膜とを蒸着する。
Next, as shown in FIG. 7, the
次に、例えばリフトオフによって、アルミニウム膜およびニッケル膜からなる堆積膜をパターニングし、ドレイン領域7に接するコンタクトメタル14と、ソース領域8およびグラウンド領域9に接するコンタクトメタル14とをそれぞれ形成する。このとき、リフトオフに代えて、層間絶縁膜を形成することによりコンタクトメタル14とゲート電極13との絶縁分離を行ってもよい。ゲート電極13との絶縁分離を行う層間絶縁膜を形成した場合は、層間絶縁膜の平滑化や焼締めのための熱処理を、例えば800℃〜900℃の温度で10分間〜30分間程度行う。
Next, the deposited film made of an aluminum film and a nickel film is patterned by, for example, lift-off to form a
次に、図8に示すように、オーミックコンタクトのためのアニールとして、例えば800℃〜1000℃の温度で2分間〜5分間程度の熱処理を行い、コンタクトメタル14と4H−SiC半導体との反応層15を形成する。これにより、ドレイン領域7に接する反応層15と、ソース領域8およびグラウンド領域9に接する反応層15とが形成される。
Next, as shown in FIG. 8, as the annealing for the ohmic contact, for example, a heat treatment is performed at a temperature of 800 ° C. to 1000 ° C. for about 2 minutes to 5 minutes, and the reaction layer of the
この時点で、これより後の工程に400℃以上の熱処理は含まれないため、これまでの熱処理で劣化したMOS界面特性を回復させるために、少なくとも水素(H)または水蒸気(H2O)を含んだ雰囲気で最終熱処理を実施する。最終熱処理の雰囲気は、例えば不活性ガスと水素あるいは水蒸気の混合ガスである。不活性ガスと水素あるいは水蒸気の混合ガスとは、例えば窒素(N)、ヘリウム(He)、アルゴン(Ar)のいずれかと水素あるいは水蒸気の混合ガスである。最終熱処理によって回復させるMOS界面特性とは、4H−SiC半導体とゲート絶縁膜12との界面の界面準位密度である。
At this time, since the heat treatment at 400 ° C. or higher is not included in the subsequent steps, at least hydrogen (H) or water vapor (H 2 O) is used to recover the MOS interface characteristics deteriorated by the heat treatment so far. The final heat treatment is performed in the atmosphere. The atmosphere of the final heat treatment is, for example, a mixed gas of an inert gas and hydrogen or water vapor. The mixed gas of inert gas and hydrogen or water vapor is, for example, a mixed gas of nitrogen (N), helium (He), or argon (Ar) and hydrogen or water vapor. The MOS interface characteristics recovered by the final heat treatment is the interface state density at the interface between the 4H—SiC semiconductor and the
不活性ガスと水素の混合ガス中の水素濃度は、1%以上4%以下であることが好ましい。特に好ましくは、不活性ガスと水素の混合ガス中の水素濃度は4%であることがよい。最終熱処理の温度は、例えば500℃〜900℃が好ましい。その理由は、低濃度の水素あるいは水蒸気中で900℃より高い温度での熱処理ではMOS界面特性の更なる悪化を招き、500℃より低い温度での熱処理では界面に水素あるいは水蒸気を導入することによって得られるMOS界面特性の効果が低いからである。また、パッド電極16にアルミニウム等の比較的低融点の金属を用いる場合、パッド電極16を形成する前に最終熱処理を実施するのが好ましい。
The hydrogen concentration in the mixed gas of inert gas and hydrogen is preferably 1% or more and 4% or less. Particularly preferably, the hydrogen concentration in the mixed gas of inert gas and hydrogen is 4%. The temperature of the final heat treatment is preferably 500 ° C. to 900 ° C., for example. The reason is that heat treatment at a temperature higher than 900 ° C. in low concentration hydrogen or water vapor causes further deterioration of MOS interface characteristics, and heat treatment at a temperature lower than 500 ° C. introduces hydrogen or water vapor into the interface. This is because the effect of the obtained MOS interface characteristics is low. Further, when a metal having a relatively low melting point such as aluminum is used for the
次に、図9に示すように、ゲート電極13および反応層15上に堆積されるように、アルミニウム膜を300nmの厚さで蒸着する。次に、フォトリソグラフィおよびエッチングによって、アルミニウム膜をパターニングし、ゲート電極13および反応層15上にパッド電極16を形成する。このエッチングは、リン酸を用いて行ってもよい。その後、4H−SiC基板1のp型エピタキシャル膜2側に対して反対側の表面にアルミニウム膜を100nmの厚さで蒸着し、裏面電極17を形成する。これにより、本発明の実施形態にかかるMOSFETが完成する。
Next, as shown in FIG. 9, an aluminum film is vapor-deposited with a thickness of 300 nm so as to be deposited on the
次に、最終熱処理の有無によるMOS界面特性の違いについて検証した。まず、上述した本発明の実施の形態にかかるMOSFETの製造方法に従い、最終熱処理を実施した炭化珪素MOSFETを作製した(以下、最終熱処理有とする)。また、比較例として、オーミックコンタクトをとるための反応層を形成した後に最終熱処理を実施しない炭化珪素MOSFETを作製した(以下、最終熱処理無とする)。そして、これらの炭化珪素MOSFETのチャネル移動度を測定した。その結果を図10に示す。図10は、本発明にかかる製造方法で作製されたMOSFETにおける電界効果チャネル移動度のゲート電圧依存性を示す特性図である。 Next, the difference in MOS interface characteristics with and without final heat treatment was verified. First, in accordance with the MOSFET manufacturing method according to the embodiment of the present invention described above, a silicon carbide MOSFET subjected to final heat treatment was manufactured (hereinafter referred to as having final heat treatment). In addition, as a comparative example, a silicon carbide MOSFET in which a final heat treatment was not performed after forming a reaction layer for making an ohmic contact (hereinafter referred to as no final heat treatment) was produced. And the channel mobility of these silicon carbide MOSFET was measured. The result is shown in FIG. FIG. 10 is a characteristic diagram showing the gate voltage dependence of the field effect channel mobility in the MOSFET manufactured by the manufacturing method according to the present invention.
図10(a)に示すように、最終熱処理有の炭化珪素MOSFETのチャネル移動度は最大で約65cm2/Vsと高い値を示すことが確認された。一方、図10の(b)に示すように、最終熱処理無の炭化珪素MOSFETのチャネル移動度は、最大で約55cm2/Vsとなり、最終熱処理有の炭化珪素MOSFETよりも低い値であることが確認された。 As shown in FIG. 10A, it was confirmed that the channel mobility of the silicon carbide MOSFET with the final heat treatment was as high as about 65 cm 2 / Vs at maximum. On the other hand, as shown in FIG. 10B, the channel mobility of the silicon carbide MOSFET without the final heat treatment is about 55 cm 2 / Vs at maximum, which is lower than that of the silicon carbide MOSFET with the final heat treatment. confirmed.
最終熱処理無の炭化珪素MOSFETにおけるチャネル移動度の低下は、ゲート絶縁膜12形成後の400℃以上の熱処理によって、p型エピタキシャル膜2表面のシリコン原子の未結合手を終端していた水素や水酸基が脱離することで起こる。最終熱処理有の炭化珪素MOSFETにおいては、400℃以上の熱処理を行う工程が全て終了した後に水素または水蒸気を含んだ雰囲気で最終熱処理を実施することにより、水素や水酸基が脱離したp型エピタキシャル膜2表面のシリコン原子の未結合手を再度終端することができる。このため、p型エピタキシャル膜2とゲート絶縁膜12との界面の界面準位密度を低下させることができ、チャネル移動度を高くすることができる。したがって、本発明の実施の形態にかかるMOSFETの製造方法は、MOS界面特性を回復する効果があることがわかる。
The decrease in channel mobility in the silicon carbide MOSFET without the final heat treatment is due to the heat treatment at 400 ° C. or higher after the formation of the
以上、説明したように、実施の形態によれば、ウェット酸化によって炭化珪素半導体の(000−1)面上にゲート絶縁膜を形成した後にオーミックコンタクトを形成するためのアニールなど400℃以上の熱処理を行う場合、400℃以上の熱処理工程が全て終わった後に、水素または水蒸気を含んだ雰囲気で最終熱処理を実施することにより、ゲート絶縁膜形成後の熱処理によって水素や水酸基が脱離した炭化珪素半導体表面のシリコン原子の未結合手を水素によって再度終端することができる。これにより、炭化珪素半導体とゲート絶縁膜との界面特性を回復し、高いチャネル移動度を実現することができる。 As described above, according to the embodiment, a heat treatment at 400 ° C. or higher, such as annealing for forming an ohmic contact after forming a gate insulating film on the (000-1) plane of a silicon carbide semiconductor by wet oxidation. Silicon carbide semiconductor from which hydrogen and hydroxyl groups are eliminated by the heat treatment after forming the gate insulating film by performing the final heat treatment in an atmosphere containing hydrogen or water vapor after all the heat treatment steps at 400 ° C. or higher are completed. The dangling bonds of the silicon atoms on the surface can be terminated again with hydrogen. Thereby, the interface characteristics between the silicon carbide semiconductor and the gate insulating film can be recovered, and high channel mobility can be realized.
以上において本発明では、炭化珪素MOSFETとして横型MOSFETの製造方法を例に説明したが、上述した実施の形態に限らず、縦型MOSFETなど高耐圧化構造を有する半導体装置にも本発明を適用可能である。また、本発明は、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、水蒸気を含まない乾燥酸素雰囲気中で熱酸化した後、水蒸気を含むガス中で熱酸化を行うことを組み合わせてゲート絶縁膜を形成してもよいし、炭化珪素半導体上にゲート絶縁膜となる絶縁膜を堆積させた後に、水蒸気を含むガス中で熱酸化を行うことによりを絶縁膜との界面における炭化珪素半導体をゲート絶縁膜に変化させてもよい。 In the above description, the method for manufacturing a lateral MOSFET as a silicon carbide MOSFET has been described above as an example. However, the present invention is not limited to the above-described embodiment, and the present invention can be applied to a semiconductor device having a high breakdown voltage structure such as a vertical MOSFET. It is. The present invention can be variously modified without departing from the spirit of the present invention. For example, the gate insulating film may be formed by combining thermal oxidation in a dry oxygen atmosphere that does not contain water vapor and then performing thermal oxidation in a gas containing water vapor. After depositing the insulating film, the silicon carbide semiconductor at the interface with the insulating film may be changed to a gate insulating film by performing thermal oxidation in a gas containing water vapor.
また、ゲート絶縁膜形成後の400℃以上の熱処理としてオーミックコンタクトを形成するためのアニールを挙げ、当該アニール後に最終熱処理を実施する場合を例に説明したが、上述した実施の形態に限らず、最終熱処理を実施するタイミングは半導体装置の構成に合わせて種々変更可能である。例えば、半導体装置の製造方法において、ゲート絶縁膜形成後の400℃以上の熱処理が全て終わった後に、水素または水蒸気を含んだ雰囲気で最終熱処理を実施することにより、実施の形態と同様の効果を奏する。 In addition, as an example of annealing for forming an ohmic contact as a heat treatment at 400 ° C. or higher after the gate insulating film is formed, and the final heat treatment is performed after the annealing, the present invention is not limited to the above-described embodiment, The timing for performing the final heat treatment can be variously changed according to the configuration of the semiconductor device. For example, in the method for manufacturing a semiconductor device, after all the heat treatment at 400 ° C. or higher after the gate insulating film is formed, the final heat treatment is performed in an atmosphere containing hydrogen or water vapor, so that the same effect as in the embodiment can be obtained. Play.
また、炭化珪素基板として、主面が例えば<11−20>方向に0度〜8度のオフ角を有する(000−1)C面である炭化珪素単結晶基板を例に説明したが、主面が(11−20)面の炭化珪素基板を用いた場合であっても、実施の形態と同様の効果を奏する。 Further, as the silicon carbide substrate, a silicon carbide single crystal substrate whose main surface is a (000-1) C plane having an off angle of 0 degrees to 8 degrees in the <11-20> direction, for example, has been described as an example. Even when a silicon carbide substrate having a (11-20) plane is used, the same effects as those of the embodiment can be obtained.
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、ゲート絶縁膜形成後に熱処理工程を行うさまざまな半導体装置に有用である。 As described above, the method for manufacturing a silicon carbide semiconductor device according to the present invention is useful for various semiconductor devices that perform a heat treatment step after forming a gate insulating film.
1 4H−SiC基板
2 p型エピタキシャル膜
3,5 マスク
4 リンイオン
6 アルミニウムイオン
7 ドレイン領域
8 ソース領域
9 グラウンド領域
10 フィールド酸化膜
11 アクティブ領域
12 ゲート絶縁膜
13 ゲート電極
14 コンタクトメタル
15 反応層
16 パッド電極
17 裏面電極
DESCRIPTION OF
Claims (7)
前記ゲート絶縁膜を形成した後に、ゲート導電膜の形成および低抵抗化、層間絶縁膜の形成および焼締め、または、コンタクトメタルの形成および前記コンタクトメタルと前記炭化珪素半導体との反応層の形成のための400℃以上の温度で行う熱処理のうち、少なくとも1つ以上の熱処理を行う熱処理工程と、
を含み、
前記熱処理工程の後に少なくとも水素または水蒸気を含んだ雰囲気での最終熱処理を実施することを特徴とする炭化珪素半導体装置の製造方法。 By performing thermal oxidation in a gas containing at least oxygen and water vapor, the (000-1) plane of the silicon carbide semiconductor or the (000-1) plane or ( 11-20) forming a gate insulating film in contact with the surface;
After forming the gate insulating film, forming a gate conductive film and lowering resistance, forming an interlayer insulating film and baking, or forming a contact metal and a reaction layer of the contact metal and the silicon carbide semiconductor A heat treatment step of performing at least one heat treatment among heat treatments performed at a temperature of 400 ° C. or higher for
Including
A method for manufacturing a silicon carbide semiconductor device, comprising performing a final heat treatment in an atmosphere containing at least hydrogen or water vapor after the heat treatment step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012104231A JP6155553B2 (en) | 2012-04-27 | 2012-04-27 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012104231A JP6155553B2 (en) | 2012-04-27 | 2012-04-27 | Method for manufacturing silicon carbide semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013232563A true JP2013232563A (en) | 2013-11-14 |
JP6155553B2 JP6155553B2 (en) | 2017-07-05 |
Family
ID=49678741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012104231A Expired - Fee Related JP6155553B2 (en) | 2012-04-27 | 2012-04-27 | Method for manufacturing silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6155553B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004003989A1 (en) * | 2002-06-28 | 2004-01-08 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and its manufacturing method |
JP2006253224A (en) * | 2005-03-08 | 2006-09-21 | Toyota Central Res & Dev Lab Inc | Semiconductor device and its manufacturing method |
JP2007242744A (en) * | 2006-03-07 | 2007-09-20 | National Institute Of Advanced Industrial & Technology | Method of manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device |
JP2007287992A (en) * | 2006-04-18 | 2007-11-01 | Fuji Electric Holdings Co Ltd | Silicon carbide semiconductor device, and manufacturing method therefor |
JP2008244455A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
JP2008244456A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
JP2009212366A (en) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | Method of manufacturing semiconductor device |
-
2012
- 2012-04-27 JP JP2012104231A patent/JP6155553B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004003989A1 (en) * | 2002-06-28 | 2004-01-08 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and its manufacturing method |
JP2006253224A (en) * | 2005-03-08 | 2006-09-21 | Toyota Central Res & Dev Lab Inc | Semiconductor device and its manufacturing method |
JP2007242744A (en) * | 2006-03-07 | 2007-09-20 | National Institute Of Advanced Industrial & Technology | Method of manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device |
JP2007287992A (en) * | 2006-04-18 | 2007-11-01 | Fuji Electric Holdings Co Ltd | Silicon carbide semiconductor device, and manufacturing method therefor |
JP2008244455A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
JP2008244456A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
JP2009212366A (en) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6155553B2 (en) | 2017-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4647211B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5229845B2 (en) | Method for manufacturing silicon carbide MOSFET and silicon carbide MOSFET | |
JP5584823B2 (en) | Silicon carbide semiconductor device | |
TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
JP5452062B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6025007B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6432232B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
WO2014083943A1 (en) | Silicon carbide semiconductor device, and manufacturing method for same | |
TW201535525A (en) | Method for manufacturing semiconductor device | |
JP2006156478A (en) | Silicon carbide semiconductor device and its manufacturing method | |
JP5728153B2 (en) | Manufacturing method of semiconductor device | |
JP2009043880A (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
US9960040B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
JP2016201500A (en) | Silicon carbide mos type semiconductor device and method of manufacturing the same | |
TW201237960A (en) | Production method for semiconductor device | |
JP6500912B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2018206872A (en) | Semiconductor device | |
JP2015142078A (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
US10163637B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP5036399B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6582537B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6155553B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2014116350A (en) | Method of manufacturing silicon carbide semiconductor device | |
JP2018056353A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
JP2013157539A (en) | Silicon carbide semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160606 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170309 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6155553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |