JP2013214579A - Wiring board and method for manufacturing the same - Google Patents
Wiring board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2013214579A JP2013214579A JP2012083289A JP2012083289A JP2013214579A JP 2013214579 A JP2013214579 A JP 2013214579A JP 2012083289 A JP2012083289 A JP 2012083289A JP 2012083289 A JP2012083289 A JP 2012083289A JP 2013214579 A JP2013214579 A JP 2013214579A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductor
- insulating layer
- conductor pattern
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 251
- 239000010410 layer Substances 0.000 claims abstract description 246
- 239000012790 adhesive layer Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 abstract description 60
- 239000000758 substrate Substances 0.000 description 61
- 239000011162 core material Substances 0.000 description 52
- 230000008569 process Effects 0.000 description 29
- 229910000679 solder Inorganic materials 0.000 description 28
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 229920005989 resin Polymers 0.000 description 18
- 239000011347 resin Substances 0.000 description 18
- 238000007747 plating Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 238000007772 electroless plating Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 230000008054 signal transmission Effects 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000004744 fabric Substances 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 229910008433 SnCU Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 1
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 235000019687 Lamb Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- RQPZNWPYLFFXCP-UHFFFAOYSA-L barium dihydroxide Chemical compound [OH-].[OH-].[Ba+2] RQPZNWPYLFFXCP-UHFFFAOYSA-L 0.000 description 1
- 229910001863 barium hydroxide Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- AXCZMVOFGPJBDE-UHFFFAOYSA-L calcium dihydroxide Chemical compound [OH-].[OH-].[Ca+2] AXCZMVOFGPJBDE-UHFFFAOYSA-L 0.000 description 1
- 239000000920 calcium hydroxide Substances 0.000 description 1
- 229910001861 calcium hydroxide Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- VTHJTEIRLNZDEV-UHFFFAOYSA-L magnesium dihydroxide Chemical compound [OH-].[OH-].[Mg+2] VTHJTEIRLNZDEV-UHFFFAOYSA-L 0.000 description 1
- 239000000347 magnesium hydroxide Substances 0.000 description 1
- 229910001862 magnesium hydroxide Inorganic materials 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- 150000004692 metal hydroxides Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- SUKJFIGYRHOWBL-UHFFFAOYSA-N sodium hypochlorite Chemical compound [Na+].Cl[O-] SUKJFIGYRHOWBL-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、配線板及びその製造方法に関し、詳しくは、高密度の配線を部分的に有する配線板及びその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof, and more particularly to a wiring board partially having high-density wiring and a manufacturing method thereof.
ICチップ(半導体素子)を実装するための多層プリント配線板として、スルーホール導体を有する樹脂性のコア基板上に層間絶縁層と導体層を交互に積層し、導体層間をバイアホール導体で接続する配線板が知られている。 As a multilayer printed wiring board for mounting IC chips (semiconductor elements), interlayer insulation layers and conductor layers are alternately stacked on a resinous core substrate having through-hole conductors, and the conductor layers are connected by via-hole conductors. Wiring boards are known.
近年のICチップの微細化、高集積化に伴い、パッケージ基板の最上層に形成されるパッド数が増大し、パッド数の増大によってパッドのファインピッチ化が進行している。このようなパッドのファインピッチ化に伴い、パッケージ基板の配線ピッチも急速に細線化している(例えば、特許文献1を参照)。 With the recent miniaturization and high integration of IC chips, the number of pads formed on the uppermost layer of the package substrate has increased, and the finer pitch of pads has progressed as the number of pads increases. Along with the fine pitch of such pads, the wiring pitch of the package substrate is also rapidly thinned (see, for example, Patent Document 1).
この配線板では、その内部に、高密度の配線を部分的に形成している。具体的には、配線板の層間絶縁層の内部に、シリコン、ガラス等の耐熱性基材からなり、熱膨張係数が低い基板上に、そのような高密度の配線層が形成されている電子部品が配設されている。そして、このような構造により、上述したパッドのファインピッチ化の傾向に対応している。 In this wiring board, high-density wiring is partially formed inside. Specifically, an electronic device in which such a high-density wiring layer is formed on a substrate made of a heat-resistant base material such as silicon or glass and having a low coefficient of thermal expansion inside the interlayer insulating layer of the wiring board. Parts are arranged. With such a structure, the above-described tendency for fine pitch pads is dealt with.
しかしながら、この配線板では、実装される半導体素子の全てが上記電子部品の配線層に集中するようになる。即ち、電源系及び信号系の配線の全てが電子部品の高密度の配線層に集中するようになるため、電気特性に問題を生じることが考えられる。
また、電子部品が存在する領域では、高密度の配線が形成され、電子部品の周辺の電子部品が存在しない領域では、導体が存在せず樹脂のみ存在するようになるため、電子部品が樹脂の熱膨張や収縮の影響を受け易くなり、配線板を構成する耐熱性基材にクラックが生じることが考えられる。
However, in this wiring board, all of the semiconductor elements to be mounted are concentrated on the wiring layer of the electronic component. That is, since all of the power supply system and signal system wirings are concentrated on the high-density wiring layer of the electronic component, it is considered that a problem occurs in the electrical characteristics.
Also, in the region where the electronic component exists, high-density wiring is formed, and in the region where the electronic component around the electronic component does not exist, the conductor does not exist and only the resin exists. It is considered that the heat resistant base material constituting the wiring board is likely to be cracked because of being easily affected by thermal expansion and contraction.
本発明は、こうした実情に鑑みてなされたものであり、高い信頼性を有する配線板を提供することを目的とする。 This invention is made | formed in view of such a situation, and it aims at providing the wiring board which has high reliability.
本発明に係る配線板は、
第1絶縁層と、
前記第1絶縁層上に形成されている第1導体パターンと、
前記第1絶縁層上及び前記第1導体パターン上に設けられ、開口部を有する第2絶縁層と、
前記開口部に収容され、第3絶縁層と前記第3絶縁層上の第2導体パターンとを有する配線構造体と、
前記第2絶縁層上に形成されている第3導体パターンと、
前記第2絶縁層の内部に形成され、前記第1導体パターンと前記第3導体パターンとを接続するビア導体と、を備える、
ことを特徴とする。
The wiring board according to the present invention is
A first insulating layer;
A first conductor pattern formed on the first insulating layer;
A second insulating layer provided on the first insulating layer and the first conductor pattern and having an opening;
A wiring structure housed in the opening and having a third insulating layer and a second conductor pattern on the third insulating layer;
A third conductor pattern formed on the second insulating layer;
A via conductor formed inside the second insulating layer and connecting the first conductor pattern and the third conductor pattern;
It is characterized by that.
前記第2導体パターンの幅は、前記第1導体パターンの幅よりも小さい、
ことが好ましい。
The width of the second conductor pattern is smaller than the width of the first conductor pattern,
It is preferable.
隣接する前記第2導体パターン同士の間隔は、隣接する第1導体パターン同士の間隔よりも小さい、
ことが好ましい。
The interval between the adjacent second conductor patterns is smaller than the interval between the adjacent first conductor patterns.
It is preferable.
前記第1導体パターンの上表面と前記第2導体パターンの上表面とは、同一の平面上に位置する、
ことが好ましい。
The upper surface of the first conductor pattern and the upper surface of the second conductor pattern are located on the same plane.
It is preferable.
前記開口部の底部には、前記配線構造体の下方に位置する導体部が設けられている、
ことが好ましい。
A conductor portion located below the wiring structure is provided at the bottom of the opening.
It is preferable.
前記導体部と前記配線構造体との間には接着層が介在されている、
ことが好ましい。
An adhesive layer is interposed between the conductor portion and the wiring structure,
It is preferable.
前記導体部は、平坦な底面を有する凹みを有しており、前記底面上に前記配線構造体が配置されている、
ことが好ましい。
The conductor portion has a recess having a flat bottom surface, and the wiring structure is disposed on the bottom surface.
It is preferable.
前記導体部の平面視での投影面積は、前記配線構造体の平面視での投影面積よりも大きい、
ことが好ましい。
The projected area in plan view of the conductor portion is larger than the projected area in plan view of the wiring structure,
It is preferable.
前記第2導体パターン及び前記第3導体パターンを覆うように第4絶縁層が設けられ、前記第4絶縁層上には第1半導体素子と第2半導体素子とを実装する実装パッドが設けられている、
ことが好ましい。
A fourth insulating layer is provided to cover the second conductor pattern and the third conductor pattern, and a mounting pad for mounting the first semiconductor element and the second semiconductor element is provided on the fourth insulating layer. Yes,
It is preferable.
前記実装パッドは、前記第2導体パターンに接続されている第1パッドと、前記第3導体パターンに接続されている第2パッドと、を備え、
前記第1パッド同士のピッチは前記第2パッド同士のピッチよりも小さい、
ことが好ましい。
The mounting pad includes a first pad connected to the second conductor pattern, and a second pad connected to the third conductor pattern,
The pitch between the first pads is smaller than the pitch between the second pads,
It is preferable.
前記第1導体パターンは、前記第1半導体素子と前記第2半導体素子とを接続する信号線である、
ことが好ましい。
The first conductor pattern is a signal line that connects the first semiconductor element and the second semiconductor element.
It is preferable.
前記第2導体パターンのL/S(ラインスペース)が1μm/1μm〜5μm/5μmである、
ことが好ましい。
L / S (line space) of the second conductor pattern is 1 μm / 1 μm to 5 μm / 5 μm.
It is preferable.
本発明の第2の観点に係る配線板の製造方法は、
第1絶縁層上に第1導体パターンを形成することと、
前記第1絶縁層上及び前記第1導体パターン上に第2絶縁層を形成することと、
前記第2絶縁層の内部にビア導体を形成することと、
前記第2絶縁層に開口部を形成することと、
前記第2絶縁層に第3導体パターンを形成することと、
前記開口部の内部に、第3絶縁層と該第3絶縁層上の第2導体パターンとを有する配線構造体を収容することと、
前記第3導体パターンと前記第1導体パターンとを前記第2絶縁層の内部のビア導体で接続することと、を有する、
ことを特徴とする。
A method for manufacturing a wiring board according to a second aspect of the present invention includes:
Forming a first conductor pattern on the first insulating layer;
Forming a second insulating layer on the first insulating layer and on the first conductor pattern;
Forming a via conductor inside the second insulating layer;
Forming an opening in the second insulating layer;
Forming a third conductor pattern in the second insulating layer;
Accommodating a wiring structure having a third insulating layer and a second conductor pattern on the third insulating layer inside the opening;
Connecting the third conductor pattern and the first conductor pattern with a via conductor inside the second insulating layer,
It is characterized by that.
本発明によれば、高い信頼性を有する配線板を提供することができる。 According to the present invention, a highly reliable wiring board can be provided.
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向に相当する配線板の積層方向(又は配線板の厚み方向)を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(又は各層の側方)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。積層方向において、配線板のコアに近い側を下層、コアから遠い側を上層という。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the figure, arrows Z1 and Z2 indicate the stacking direction of the wiring boards (or the thickness direction of the wiring boards) corresponding to the normal direction of the main surface (front and back surfaces) of the wiring boards. On the other hand, arrows X1 and X2 and Y1 and Y2 respectively indicate directions orthogonal to the stacking direction (or sides of each layer). The main surface of the wiring board is an XY plane. The side surface of the wiring board is an XZ plane or a YZ plane. In the stacking direction, the side closer to the core of the wiring board is called the lower layer, and the side far from the core is called the upper layer.
以下の実施形態において、導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線(グランドも含む)、パッド、又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。 In the following embodiments, the conductor layer is a layer composed of one or more conductor patterns. The conductor layer may include a conductor pattern that constitutes an electric circuit, for example, a wiring (including a ground), a pad, a land, or the like, or a planar conductor pattern that does not constitute an electric circuit.
開口部には、孔及び溝のほか、切欠及び切れ目等も含まれる。 The opening includes notches and cuts in addition to holes and grooves.
開口部内に形成される導体のうち、ビアホール内に形成される導体をビア導体といい、スルーホール内に形成される導体をスルーホール導体といい、開口部に充填された導体をフィルド導体という。 Of the conductors formed in the opening, the conductor formed in the via hole is called a via conductor, the conductor formed in the through hole is called a through-hole conductor, and the conductor filled in the opening is called a filled conductor.
ランドは、孔(ビアホール又はスルーホール等)の上又は縁部に形成される導体であり、少なくとも一部が孔内の導体(ビア導体又はスルーホール導体等)と一体的に形成される。 The land is a conductor formed on or at the edge of a hole (via hole or through hole), and at least a part thereof is formed integrally with a conductor (via conductor or through hole conductor) in the hole.
スタックとは、ビア導体が、その下層に形成されたビア導体のランド上に形成されていることをいう。すなわち、ビア導体の底面が、その下層のビア導体のランドからはみ出さなければ、スタックされていることになる。 The stack means that the via conductor is formed on the land of the via conductor formed in the lower layer. That is, if the bottom surface of the via conductor does not protrude from the land of the underlying via conductor, the via conductor is stacked.
めっきには、電解めっき又は無電解めっき等の湿式めっきのほか、PVD(Physical Vapor Deposition)又はCVD(Chemical Vapor Deposition)等の乾式めっきも含まれる。 The plating includes wet plating such as electrolytic plating or electroless plating, and dry plating such as PVD (Physical Vapor Deposition) or CVD (Chemical Vapor Deposition).
層間材(層間絶縁層)には、層間絶縁用フィルム(味の素(株)製:商品名;ABF−45SH)が使用される。 An interlayer insulating film (manufactured by Ajinomoto Co., Inc .: trade name; ABF-45SH) is used for the interlayer material (interlayer insulating layer).
孔又は柱体(突起)の「幅(又は太さ)」は、特に指定がなければ、円の場合には直径を意味し、円以外の場合には2√(断面積/π)を意味する。ただし、他の寸法を指すことを明記している場合は、この限りでない。また、寸法が均一でない場合(凹凸がある場合又はテーパしている場合など)は、原則として、その寸法の平均値(異常値を除いた有効値のみの平均)を用いる。ただし、最大値など、平均値以外の値を用いることを明記している場合は、この限りでない。 Unless otherwise specified, “width (or thickness)” of a hole or column (projection) means a diameter in the case of a circle, and 2√ (cross-sectional area / π) otherwise. To do. However, this does not apply when it is clearly stated that other dimensions are indicated. When the dimensions are not uniform (when there are irregularities or when they are tapered, etc.), in principle, the average value of the dimensions (average of only effective values excluding abnormal values) is used. However, this does not apply when it is clearly stated that a value other than the average value is used, such as the maximum value.
<第1実施形態>
本実施形態に係る配線板100は、例えば図1A、図1Bに示されるような多層プリント配線板である。本実施形態の配線板100は、コア基板を有するビルドアップ多層積層配線板である。ただし、本発明に係る配線板は、コア基板を有するビルドアップ多層積層配線板には限定されず、例えば両面リジッド配線板、フレキシブル配線板又はフレックスリジッド配線板であってもよい。また、配線板100において、本発明の技術思想の範囲において、導体層及び絶縁層の寸法、層数等は、任意に変更することができる。
<First Embodiment>
The
図1A、図1B、図2に示されるように、配線板100上には、第1半導体素子としてのマイクロプロセッサMPU(Micro-Processing Unit)50と、第2半導体素子としてのダイナミックラムDRAM(Dynamic Random Access Memory)51とが実装配置され、パッケージ基板2000を構成している。図1Bに示すように、配線板100は、マザーボード基板60上に実装配置される。配線板100と、MPU50、DRAM51との間は、アンダーフィル樹脂70で封止されている。
As shown in FIG. 1A, FIG. 1B, and FIG. 2, on a
配線板100は、コア基板20と、層間絶縁層25a、26a、33a、39a、25b、26b、33b、39b、導体層24a、29a、31a、35a、37c、24b、29b、31b、35b、37dと、ビア導体23、30a、32a、36a、38c、30b、32b、36b、38dと、最表層に形成されたソルダーレジスト層40a、40bと、を有する。
The
コア基板20は、第1面F1(Z1側)及びその反対側の第2面F2(Z2側)を有し、スルーホール導体23は、コア基板20を貫通している。コア基板20、ビア導体23、及び導体層24a、24bは、コア部に相当する。また、コア基板20の第1面F1上には、ビルドアップ部B1(第1積層部)が形成され、コア基板20の第2面F2上には、ビルドアップ部B2(第2積層部)が形成されている。ビルドアップ部B1は、4組の層間絶縁層及び導体層(層間絶縁層25a、26a、33a、39a及び導体層24a、29a、31a、35a、37c)を含み、ビルドアップ部B2は、4組の層間絶縁層及び導体層(層間絶縁層25b、26b、33b、39b及び導体層24b、29b、31b、35b、37d)を含んでいる。
The
コア基板20の第1面F1側には、5層の導体層24a、29a、31a、35a、37cと4層の層間絶縁層25a、26a、33a、39aとが下方(Z2側)から交互に積層される。層間絶縁層25a、26a、33a、39aは、それぞれ、導体層24a、29a、31a、35a、37cの各層間に形成されている。また、コア基板20の第1面F1側の最上層の表面には、ソルダーレジスト層40aが配置されている。
On the first surface F1 side of the
コア基板20の第2面F2側には、5層の導体層24b、29b、31b、35b、37dと4層の層間絶縁層25b、26b、33b、39bとが交互に積層される。層間絶縁層25b、26b、33b、39bは、それぞれ、導体層24b、29b、31b、35b、37dの各層間に形成されている。また、コア基板20の第2面F2側の最上層の表面には、ソルダーレジスト層40bが配置されている。
On the second surface F2 side of the
コア基板20には、コア基板20を貫通する貫通孔21(図7B参照)が形成されている。ビア導体23は、フィルド導体であり、貫通孔21に導体が充填されて構成されている。コア基板20の第1面F1上に形成される導体層24aとコア基板20の第2面F2上に形成される導体層24bとは、ビア導体23を介して、互いに電気的に接続されている。
A through-hole 21 (see FIG. 7B) that penetrates the
コア基板20は、例えばFR−5材から構成される。コア基板20は、例えば芯材を樹脂含浸してなる。FR−5材は、例えばガラス繊維の布にエポキシ樹脂を含浸させて熱硬化処理し、さらに板状に成形することで得られる。ただしこれに限定されず、コア基板20の材料は任意である。
The
ビア導体23の形状は、例えばコア基板20の第1面F1及び第2面F2から中央部に向かって縮径されるつづみ型の円柱である。また、ビア導体23の平面形状(X−Y平面)は例えば真円である。しかしこれに限定されず、ビア導体23の形状は任意である。
The shape of the via
層間絶縁層25a、26a、33a、39a、25b、26b、33b、39bには、それぞれビア導体30a、32a、36a、38c、30b、32b、36b、38dが形成されている。これらビア導体は、いずれもフィルド導体であり、各層間絶縁層を貫通する各ビアホールに導体が充填されてなる。ビア導体30a、32a、36a、38c、30b、32b、36b、38dの形状はそれぞれ、例えばコア基板20に向かって縮径されるようにテーパしたテーパ円柱(円錐台)であり、その平面形状(X−Y平面)は例えば真円である。しかしこれに限定されず、ビア導体30a等の形状は任意である。
Via
層間絶縁層25a(第1積層部の最下層の層間絶縁層)、層間絶縁層25b(第2積層部の最下層の層間絶縁層)、及びこれらよりも上層の層間絶縁層26a、33a、39a、26b、33b、39bはそれぞれ、例えばFR−4材から構成される。これらの絶縁層はそれぞれ、例えば芯材を樹脂含浸してなる。FR−4材は、例えばガラス繊維の布にエポキシ樹脂をしみ込ませて熱硬化処理し、さらに板状に成形することで得られる。ただしこれに限定されず、各絶縁層の材料は任意である。
配線板100の最上層には、半田ボール43aが配置されており、半田ボール43aは、パッド50a、51aを介してMPU50、DRAM51に電気的に接続されている。
本実施形態では、配線板100は、主配線板200と、この主配線板200の内部に配置された副配線板10を含んでいる。副配線板10は、多層プリント配線板の配線ルールではなく、後に詳述するようにICやLSIなどの半導体素子の配線ルールに従って配線設計されたものであり、主配線板200よりも、配線の密度の指標である、ラインとスペースの比を示すL/S(ラインスペース)が微細になるように設計されている。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。具体的には、ラインとスペースの比を示すL/S(ラインスペース)が1/1〜5/5、好ましくは3/3〜5/5になるように高配線密度に形成されている。これは、本実施形態の主配線板200を含む通常の多層プリント配線板のL/Sが10/10程度であることに比較すると微細なレベルである。
In the present embodiment, the
主配線板200は、半導体素子であるMPU50及びDRAM51の電源端子Vddへの電源の供給ラインと、信号の伝送ラインとを含む(図2参照)。
The
副配線板10は、最下層の接着層120cと、接着層120c上の絶縁層120と、絶縁層120内に形成された信号伝送用の導体パターン111とを含んでいる。絶縁層120には、ポリイミド、フェノール系樹脂、ポリベンゾオキサゾール系樹脂のいずれかが絶縁材として使用できる。副配線板10は、層間絶縁層33aを所定領域で貫通して形成された開口部45内に収容配置されている。開口部45内には、層間絶縁層26a上に形成された導体プレーン34が配置されている。導体プレーン34は、隣接する導体層31aとは電気的に分離されている。導体プレーン34の面積は、副配線板10全体の面積とほぼ一致する。また、副配線板10上に形成された導体層36aは、層間絶縁層33a上に形成されたビア導体(導体層)36aと同一の平面上に位置するようにされている。
The
副配線板10は、電源の供給ラインを含まず、信号の伝送ラインのみを含んでおり、MPU50とDRAM51との間の信号の伝送に使用される。
詳しくは、導体パターン111は、MPU50とDRAM51との間の信号の伝送に使用され、MPU50及びDRAM51への電源の供給には使用されない。MPU50、DRAM51の電源端子Vddは、主配線板200内のスタックドビア80(図3参照)に電気的に接続され、外部の直流電源から電源が供給される。MPU50、DRAM51のグランド端子Gndは、主配線板200内の別のスタックドビアを介してグランドに接続される。
The
Specifically, the
開口部45は、後述するように、層間絶縁層33aに形成された座繰り部から構成される。このように開口部45が上から2層目の層間絶縁層33aに形成されていることにより、最上層の層間絶縁層39aによって、配線板100の上表面に生じうる小さな陥没の影響が低減され、半田ボール43aの高さが均一化されるようになる。また、副配線板10が最外層に形成されている場合と比較して、応力による損傷に対して強い構造となる。
As will be described later, the
接着層120cに使用する材料としては、例えばエポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の接着剤を用いることができる。接着層120cは、導体プレーン34を含む開口部45の底面に接着され、開口部45内部に副配線板10を固定している。絶縁層120には、小径の孔120aが形成されており、孔120aは導体でフィルドされ、フィルドビアであるビア導体120aを構成している。
As a material used for the
ビア導体120aは、上層の導体層(パッド)36aと電気的に接続されている。導体層(パッド)36aは、上層のビア導体38c、42a、半田ボール43a、パッド50a、51aを介して、それぞれ、MPU50、DRAM51に電気的に接続されている。なお、本実施形態の配線板100では、導体パターン111と接着層120cとの間に、絶縁層110が介在配置されている。即ち、副配線板10は、3層構成とされている。しかしこれに限られず、絶縁層110が配置されず、接着層120c上に直接導体パターン111が形成された2層構成であってもよい。
The via
ビア導体120aの直径は、1μm以上10μm以下、好ましくは0.5μm以上5μm以下であることがよい。ビア導体120aの直径をこのような微小なサイズとすることにより、副配線板10での導体パターン111の配線取り回しの自由度が向上し、例えば、1層の絶縁層120にのみ形成された導体パターン111で、副配線板10の左右の辺の一方辺側から多くの配線を取り出すことが可能となる。また、導体パターン111は、1層のみに形成されるので、副配線板10での配線の総数を減少させることも可能となる。
The diameter of the via
図3に示されるように、ビア導体32a、36a、38cは、それぞれ、例えば銅箔などの金属箔、銅の無電解めっき膜、及び銅の電解めっきからなる金属層301a、305a、307cを介して各層間絶縁層26a、33a、39aに形成されたビアホール内に配置されている。
As shown in FIG. 3, the via
図3に示されるビア導体などの寸法のうち、ビア導体38cの上面の直径(幅)D2は、例えば62μmであり、半田ボール43aの直径D1は、例えば46μmである。また、副配線板10の厚さt1は、例えば25μm、副配線板10の接着層120cの厚さt2は、例えば10μm、ビア導体36aの厚さt3は、例えば15μm、ソルダーレジスト層40aの厚さt4は、例えば15μmである。このように、副配線板10の接着層120cの厚さt2を10μm程度とすることで、主配線板200との間で十分な接着力が得られ、接着層120cに使用する材料の選択の幅が広がる。なお、本実施形態では、副配線板10の厚さt1と層間絶縁層33aの厚さはほぼ一致しているが、このように正確に一致していなくともよい。また、副配線板10上の導体層(パッド)36aの直径D3は、15〜25μmである。
Of the dimensions of the via conductor shown in FIG. 3, the diameter (width) D2 of the upper surface of the via
半田ボール43aは、ソルダーレジスト層40a、40bの開口部(SRO)44内において、導体層(パッド)38c上に配置されている。半田ボール43aと、ビア導体(導体層)38cとの間には、ニッケルめっき層41aと、金めっき層42aとが形成されている。本実施形態では、最上層のビア導体38cの開口部の直径Dbと比較して、ソルダーレジスト層40a、40bの開口部44の直径Daが10%程度大きい。このようにソルダーレジスト層40a、40bの開口部の直径Ddが大きくなると、一般に、製造時の公差の精度が厳しくなるが、副配線板10は、ビア導体120aの直径が1μm以上10μm以下と小さいので、副配線板10を主配線板200に搭載(貼り付け)する場合に位置ずれを生じても、電気的接続が確保される範囲が広くなるという利点がある。
The
本実施形態では、導体プレーン34は、グランドに接続されている。副配線板10の導体パターン111は、導体プレーン34とは電気的に絶縁されている。この構成により、信号ラインとしての導体パターン111が、絶縁層110を介して導体プレーン34上に形成され、マイクロストリップラインを構成する。このようなマイクロストリップライン構造によって、導体パターン111間に生じる電磁的な悪影響が低減され、導体パターン111のインピーダンスが安定化するようになる。この結果、MPU50、DRAM51間で設計とおりの良好な信号伝送が行えるようになる。また、導体プレーン34には、MPU50、DRAM51に供給する電源が伝送されてもよい。
In the present embodiment, the
本実施形態の配線板100には、主配線板200の全層を貫通するスルーホールは形成されていない。しかしこれに限られず、主配線板200の全層を貫通するスルーホールを形成し、表層部の導体層同士を電気的に接続し、配線板100上の半導体素子への信号の伝送や電源の供給に使用することもできる。
In the
本実施形態では、コア基板20に形成される全てのビア導体30a、32a、36a、38c、30b、32b、36b、38dが、互いに略同じ寸法を有する。このような構造によれば、電気的特性又は製造条件等をより容易に均一とすることができる。
In the present embodiment, all via
本実施形態の配線板100によれば、主配線板200に、主配線板200よりも高配線密度とされた、半導体素子間の信号伝送用の副配線板10を内蔵するので、多層プリント配線板である配線板100の設計の自由度を向上させることができる。例えば、電源系及び信号系の配線の全てが配線板の特定の部位に集中することを回避することができる。また、例えば、電子部品の周辺の電子部品が存在しない領域では、導体が存在せず樹脂のみ存在するような構造となることを避けることができる。
According to the
以下、本実施形態に係る配線板100の製造方法の一例について説明する。配線板100の製造プロセスは、副配線板10の製造プロセス、主配線板200に副配線板10を実装する工程を含む主配線板(多層プリント基板)200の製造プロセスで構成される。
副配線板10は、例えば図4に示すようなプロセスで製造される。
Hereinafter, an example of a method for manufacturing the
The
<副配線板10の製造プロセス>
図4のステップS11では、図5Aに示されるように、支持板(支持材)1001を準備する。支持板1001は、例えば表面の平坦なガラスからなる。そして、支持板1001上に、接着層1002を形成する。
<Manufacturing process of
In step S11 of FIG. 4, as shown in FIG. 5A, a support plate (support material) 1001 is prepared. The
図4のステップS12では、支持板1001上に、接着層1002を介して、積層部を形成する。この積層部は、樹脂絶縁層と導体パターン(導体層)とが交互に積層されてなる。
In step S <b> 12 of FIG. 4, a stacked portion is formed on the
具体的には、図5Bに示されるように、接着層1002上に、例えば樹脂からなる絶縁層110(樹脂絶縁層)を配置する。絶縁層110と接着層1002とは、例えば加熱処理により接着する。
Specifically, as shown in FIG. 5B, an insulating layer 110 (resin insulating layer) made of, for example, a resin is disposed on the
続いて、図5Bに示されるように、例えばセミアディティブ(SAP)法により、絶縁層110上に導体パターン111を形成する。導体パターン111は、第1導体膜111aと第2導体膜111bとからなる(図3参照)。より詳しくは、第1導体膜111aは、TiN層(下層)とTi層(中間層)とCu層(上層)の3層からなる。これらの金属層は、それぞれ、例えばスパッタ法によって製膜されるので、微細とされた導体パターン111と基材との良好な密着性が確保される。また、第2導体膜111bは、Cu層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。
Subsequently, as shown in FIG. 5B, a
導体パターン111は、ラインとスペースの比を示すL/S(ラインスペース)が1μm/1μm〜5μm/5μm、好ましくは3μm/3μm〜5μm/5μmになるように高配線密度に形成する。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。ここでの配線密度は、IC(Integrated Circuit)やLSI(Large Scale Integrated Circuit)などの半導体素子に配線を形成する場合と同等の配線ルールで形成する。
The
続いて、図5Dに示されるように、絶縁層110上に、例えばラミネート等により、絶縁層120を形成する。絶縁層120は、導体パターン111を覆うように形成する。
Subsequently, as illustrated in FIG. 5D, the insulating
続いて、例えばレーザにより、絶縁層120に孔120a(ビアホール)を形成する。孔120aは、導体パターン111に到達し、その一部を露出させる。ここでの孔120aの直径は、1μm以上10μm以下、好ましくは0.5μm以上5μm以下の微小なサイズとする。その後、必要に応じて、デスミアやソフトエッチをする。
Subsequently, a
続いて、例えばセミアディティブ(SAP)法により、孔120a内にビア導体120a(フィルド導体)を形成するとともに、ビア導体120aに接続されるように、絶縁層120上に導体層36aを形成する。導体パターン121及びビア導体120aはそれぞれ、第1導体膜121aと第2導体膜121bとの2層からなる(図3参照)。より詳しくは、第1導体膜121aは、TiN層(下層)とTi層(中間層)とCu層(上層)の3層からなる。また、第2導体膜121bは、Cu層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。
Subsequently, a via
これにより、図5Eに示されるように、支持板1001上に、絶縁層110、120、及び導体パターン111から構成され、絶縁層120にビア導体120aが形成された積層部101が得られる。
As a result, as shown in FIG. 5E, the
図4のステップS13では、図5Fに示されるように、別の支持板1003(支持材)を準備する。支持板1003は、支持板1001と同様、例えば表面の平坦なガラスからなる。そして、支持板1003を積層部101上に接着層120bを介して積層する。
In step S13 of FIG. 4, as shown in FIG. 5F, another support plate 1003 (support material) is prepared. Similar to the
図4のステップS14では、支持板1001(支持材)を取り外す。具体的には、図5Gに示すように、例えばレーザを照射して接着層1002を軟化させた後、X方向(又はY方向)に支持板1001をスライド移動させることにより、積層部101の第2主面から支持板1001を剥離する。なお、積層部101から支持板1001を剥離した後において、例えば接着層1002が積層部101の第2主面上に残っている場合には、洗浄を行い、その接着層1002を除去する。そうすると、図5Hに示されるような、支持板1003上に積層部101が形成された状態となる。なお、支持板1001は、例えば洗浄等を行って再利用することができる。
In step S14 of FIG. 4, the support plate 1001 (support material) is removed. Specifically, as shown in FIG. 5G, for example, after the softening of the
図4のステップS15では、積層部101上に接着層120cを形成する。具体的には、接着層120cは、例えば積層部101上にラミネータで接着剤を厚さが均一になるようにラミネートすることで形成する。
In step S <b> 15 of FIG. 4, the
図4のステップS16では、図5Iに示されるように、例えばダイシングソーにより、所定のダイシングラインに沿ってカットして、配線板100を個片化する。これにより、複数の副配線板(配線構造体)10が得られる。ここで得られた副配線板10は、支持板1003上に接着層120bを介して積層部101が形成され、さらに積層部101の上に接着層120cが形成されたものである。
In step S16 of FIG. 4, as shown in FIG. 5I, the
本実施形態の副配線板10の製造方法は、支持材1001、1003として表面の平坦なガラス板を使用するので、副配線板10の製造に適している。このような製造方法であれば、表面が平坦とされ、かつ、反りが抑制された高品質の配線板100が得られる。
The method for manufacturing the
次に主配線板200を製造するとともに、主配線板200に副配線板10を実装し、本実施形態の配線板100を製造する。配線板100は、例えば図6に示されるようなプロセスで製造する。
Next, the
<配線板100の製造プロセス>
まず、図6のステップS21では、図7Aに示されるように、補強材に樹脂が含浸されてなるコア基板20を準備する。コア基板20の第1面F上及び第2面S上には銅箔22がラミネートにより形成されている。コア基板20の厚さは、例えば0.4〜0.7mmである。補強材としては、例えばガラスクロス、アラミド繊維、ガラス繊維などが使用できる。樹脂としては、例えばエポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂などが使用できる。さらに、樹脂中には、水酸化物からなる粒子が含有されている。水酸化物としては、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム、水酸化バリウム等の金属水酸化物が挙げられる。水酸化物は熱で分解されることで水が生成する。このため、水酸化物は、コア基板を構成する材料から熱を奪うことが可能であると考えられる。すなわち、コア基板が水酸化物を含むことで、レーザでの加工性が向上すると推測される。
次に、銅箔22の表面に、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を施し、黒化浴(酸化浴)による黒化処理を施す。
<Manufacturing process of
First, in step S21 of FIG. 6, as shown in FIG. 7A, a
Next, an aqueous solution containing NaOH (10 g / l), NaClO 2 (40 g / l), Na 3 PO 4 (6 g / l) is applied to the surface of the
続いて、図6のステップS22では、図7Bに示されるように、コア基板20の第1面F(上面)側及び第2面S(下面)側からCO2レーザにて、レーザを照射してコア基板20を貫通する貫通孔21を形成する。具体的には、CO2レーザを用い、コア基板20の第1面F側及び第2面S(下面)側から、交互にレーザを照射することで、第1面F側及び第2面S側から穿孔された孔を連通させ、貫通孔21を形成する。
Subsequently, in step S22 of FIG. 6, as shown in FIG. 7B, a laser beam is emitted from the first surface F (upper surface) side and the second surface S (lower surface) side of the
続いて、コア基板20を、所定濃度の過マンガン酸を含む溶液に浸漬し、デスミア処理を行う。このとき、コア基板20の重量減少度が1.0重量%以下、好ましくは0.5重量%以下であるように処理することがよい。コア基板20は、ガラスクロス等の強化材に樹脂が含浸されて成り、デスミア処理で樹脂を溶解すると、貫通孔内にはガラスクロスが突き出すことになるが、コア基板20の重量減少度がこのような範囲の場合、ガラスクロスの突き出しが抑制され、貫通孔内にめっきを充填する際にボイドが残ることが防止される。その後、コア基板20の表面に、パラジウム触媒を付与する。
Subsequently, the
続いて、図7Cに示されるように、無電解めっき液にコア基板20を浸漬し、コア基板20の第1面F上、第2面S上及び貫通孔21の内壁に無電解めっき膜22を形成する。無電解めっき膜22を形成する材料としては、銅、ニッケルなどが挙げられる。この無電解めっき膜22をシード層として、無電解めっき膜22上に電解めっき膜23を形成する。貫通孔21は、電解めっき膜23で充填される。
Subsequently, as shown in FIG. 7C, the
続いて、図7Dに示されるように、基板表面の電解めっき膜23に所定パターンのエッチングレジストを形成し、エッチングレジストの非形成部の無電解めっき膜22、電解めっき膜23、及び銅箔を除去する。その後、エッチングレジストを除去することにより、コア基板20の第1面F上に第1導体(導体層)24aが、コア基板20の第2面S上に第2導体(導体層)24bが形成される。これら導体層24aと導体層24bとは、貫通孔21内の電解めっき膜23(スルーホール導体)により互いに接続される。
Subsequently, as shown in FIG. 7D, an etching resist having a predetermined pattern is formed on the
続いて、図6のステップS23では、図7Eに示されるように、コア基板20の両面F、S上に、層間絶縁用フィルム(味の素(株)製:商品名;ABF−45SH)を積層し、層間絶縁層25a、25bを形成する。
Subsequently, in step S23 of FIG. 6, as shown in FIG. 7E, an interlayer insulating film (manufactured by Ajinomoto Co., Inc .: trade name; ABF-45SH) is laminated on both surfaces F and S of the
続いて、図7Fに示されるように、CO2ガスレーザを用い、層間絶縁層25a、25bにそれぞれバイアホール用開口部26c、26dを形成する。さらに、過マンガン酸塩などの酸化剤等に基板を浸漬し、デスミア処理を行う。
Subsequently, as shown in FIG. 7F, via
続いて、図7Gに示されるように、層間絶縁層25a、25bの表面にパラジウムなどの触媒を付与し、無電解めっき液に基板を浸漬させることにより、無電解めっき膜27a、27bを形成する。その後、無電解めっき膜27a、27b上にめっきレジストを形成する。そして、めっきレジストから露出する無電解めっき膜27a、27b上に、電解めっき膜28a、28bを形成する。その後、モノエタノールアミンを含む溶液を用いてめっきレジストを除去する。電解めっき膜間の無電解めっき膜をエッチングで除去することで、導体層29a、29b及びビア導体30a、30bを形成する。次いで、導体層29a、29bの表面にSnめっきを施し、SnCu層を形成する。このSnCu層上にシランカップリング剤を塗布する。
Subsequently, as shown in FIG. 7G,
続いて、図6のステップS24では、図7Hに示されるように、上述した工程を繰り返す。これにより、層間絶縁層25a、25b上に、コア基板20の第1面F側及び第2面S(下面)側から層間絶縁層26a、26bが積層され、層間絶縁層26a、26bに導体層31a、31b及びビア導体32a、32bが形成される(図7J参照)。
Subsequently, in step S24 of FIG. 6, the above-described steps are repeated as shown in FIG. 7H. Thereby, the
続いて、図6のステップS25では、図7Iに示されるように、層間絶縁層33a、33b上に、導体層を所定パターンにエッチングすることにより、導体プレーン34を形成する。その後、上述した工程を繰り返す。これにより、層間絶縁層26a、26b上に、コア基板20の第1面F側及び第2面S側から、層間絶縁層33a、33bが積層され、層間絶縁層33a、33bに、導体層35a、35b及びビア導体36a、36bが形成される。以上により、図7Jに示すような主配線板200が得られる。図7Iの積層板領域Cに示す構造は、図7Jに示す主配線板200の積層板領域Cに相当する。
Subsequently, in step S25 of FIG. 6, as shown in FIG. 7I, the
続いて、図6のステップS26では、図7Kに示されるように、層間絶縁層33a、33bにおいて、導体プレーン34が形成されている領域に、例えばレーザなどにより、座繰り部45を形成する。この座繰り部45は、層間絶縁層33a、33bをレーザで削り取り、さらに導体プレーン34を厚さ方向の途中までエッチング(ハーフエッチング)することによって形成する。この座繰り部45は、図3に示す開口部45に相当する。これにより、導体プレーン34の表面が平坦化され、副配線板10の搭載精度や取付精度が向上する。
Subsequently, in step S26 of FIG. 6, as shown in FIG. 7K, a
続いて、図6のステップS26では、図7Lに示されるように、副配線板10を、座繰り部45の内部に、接着層120cを介して、周辺に空間が形成されるように搭載(貼り付ける)する。これにより、図7Mに示す状態となる。
Subsequently, in step S26 of FIG. 6, as shown in FIG. 7L, the
続いて、図6のステップS27では、図7Nに示されるように、支持板1003を剥離する。そして、副配線板10及び層間絶縁層33a、33b上から層間絶縁層39a、39bを積層する。これにより、座繰り部45において、副配線板10の周辺に形成された空間にも樹脂が充填される。
Subsequently, in step S27 of FIG. 6, the
続いて、図6のステップS28では、図7Pに示されるように、基板の両面に、開口部38a、38bを有するソルダーレジスト層40a、40bを形成する。ここでは、開口部38a、38bから露出する導体層35a、35b及びビア導体36a、36bの上面が半田パッドとして機能する。
Subsequently, in step S28 of FIG. 6, solder resist
続いて、図6のステップS29では、図7Qに示されるように、半田パッド上にニッケルめっき層41a、41bを形成し、さらにニッケルめっき層41a、41b上に金めっき層42a、42bを形成する。ニッケル−金層の代わりに、ニッケルーパラジウムー金層を形成することもできる。その後、開口部38a、38b内に半田ボールを搭載し、リフローを行うことで、第1面(上面)側に半田ボール43aを、第2面(裏面)側に半田ボール43bを形成し、多層プリント配線板である配線板100が完成する。
Subsequently, in step S29 of FIG. 6, as shown in FIG. 7Q, nickel plating layers 41a and 41b are formed on the solder pads, and gold plating layers 42a and 42b are further formed on the nickel plating layers 41a and 41b. . Instead of the nickel-gold layer, a nickel-palladium-gold layer may be formed. Thereafter, solder balls are mounted in the
本発明に係る配線板の製造方法は、上述した実施形態に限られず、本発明の技術思想を逸脱しない範囲で変形することが可能である。以下に本発明に係る変形例の一例について説明する。 The method for manufacturing a wiring board according to the present invention is not limited to the above-described embodiment, and can be modified without departing from the technical idea of the present invention. An example of a modification according to the present invention will be described below.
<変形例1>
上記実施形態では、開口部45の底面には、平板状の導体プレーン34が形成され、副配線板10の接着層120cは、導体プレーン34を含む開口部(座繰り部)45の底面に接着され、これにより、副配線板10は、開口部45内部に搭載されていた。しかしこれに限られず、図8に示されるように、導体プレーン34が形成されていなくともよい。これ以外の構成及び各構成要素の寸法は、開口部45が上から2層目の層間絶縁層33aに形成されていることを含め、上記実施形態と同様である。また、配線板100の製造プロセスについても、導体プレーン34を形成しない点以外は上記実施形態と同様である。このように開口部45が上から2層目の層間絶縁層33aに形成されていることにより、上記実施形態と同様に、最上層の層間絶縁層39aによって、配線板100の上表面に生じうる小さな陥没の影響が低減され、半田ボール43aの高さが均一化されるようになる。
<
In the above embodiment, the
<変形例2>
上記実施形態では、開口部45の底面には、導体プレーン34が形成され、副配線板10の接着層120cは、導体プレーン34を含む開口部45の底面に接着され、これにより、副配線板10は、開口部45内部に搭載されていた。しかしこれに限られず、図9に示されるように、導体プレーン34は、配線板100の製造工程で、開口部45の内部においてエッチングなどによってその一部が除去されていてもよい。これ以外の構成及び各構成要素の寸法は、開口部45が上から2層目の層間絶縁層33aに形成されていることを含め、上記実施形態と同様である。また、配線板100の製造プロセスについても、導体プレーン34が、開口部45の内部でエッチングなどによって一部除去される点以外は上記実施形態と同様である。このように開口部45が上から2層目の層間絶縁層33aに形成されていることにより、上記実施形態と同様に、最上層の層間絶縁層39aによって、配線板100の上表面に生じうる小さな陥没の影響が低減され、半田ボール43aの高さが均一化されるようになる。
<
In the above embodiment, the
<変形例3>
上記実施形態では、開口部45の底面には、導体プレーン34が形成され、副配線板10の接着層120cは、導体プレーン34を含む開口部45の底面に接着され、これにより、副配線板10は、開口部45内部に搭載されていた。そして、導体プレーン34は、隣接する導体層31aとは電気的に分離されていた。しかしこれに限られず、図10に示されるように、導体プレーン34は、隣接するビア導体(導体層)32aと電気的に接続されていてもよい。これ以外の構成及び各構成要素の寸法は、開口部45の底面に導体プレーン34が形成され、副配線板10の接着層120cが導体プレーン34を含む開口部45の底面に接着されることにより、副配線板10が開口部45内部に搭載されている点を含め、上記実施形態と同様である。また、配線板100の製造プロセスについても、導体プレーン34を隣接するビア導体(導体層)32aと一体形成する点以外は上記実施形態と同様である。
<Modification 3>
In the above embodiment, the
<変形例4>
上記変形例5において、図11A、図11Bに示されるように、導体プレーン34に、下層の樹脂層から発生するガスの抜け道となる貫通孔34aを形成することもできる。図11Bでは、貫通孔34aは、導体プレーン34に4つ形成されており、それぞれ、配線板10の搭載領域以外の、導体プレーン34の4つの隅部近傍に配置されている。また、この場合、図1Bを参照して、副配線板10の平面視でみた場合の表面積は、主配線板200の平面視でみた場合を1とすると、0.01〜0.5とすることがよい。このような面積比率とすることにより、半導体素子(ダイ)間に配線(導体パターン111)を形成するための領域を確保しながら、製造工程で発生するガスの影響を少なくでき、得られる配線板100の表面を平坦にすることができる。
<Modification 4>
In the fifth modification, as shown in FIGS. 11A and 11B, a through-
また、上記実施形態及び変形例では、コア基板20の第1面F1側に形成される導体層の層数及びコア基板20の第2面F2側に形成される導体層の層数がそれぞれ4層である。しかしこれに限られず、上記構造が適用される配線板の層数(導体層の数)は実用可能な範囲で任意に変更可能である。
In the embodiment and the modification, the number of conductor layers formed on the first surface F1 side of the
<第2実施形態>
本実施形態では、図12Aに示すように、配線板102において、主配線板202と、上述した第1実施形態における副配線板10と、層間絶縁層25上に形成された電気配線55とを使用する。副配線板10上では、半田ボールを設けることなく、配線55上に設けた半田ボール43aで外部の半導体チップ(図示せず)と電気的に接続する。これ以外の構成及び機能は、第1実施形態及びその変形例と同様であり、対応する箇所には対応する符号を付して詳細な説明を省略する。
Second Embodiment
In the present embodiment, as shown in FIG. 12A, in the
本実施形態において、主配線板202は、コア基板20上に、層間絶縁層25e、25a、26a、33a、39aがこの順で積層され、最上層がソルダーレジスト層40aで覆われたものである。副配線板10は、ソルダーレジスト層40aの直下に位置する層間絶縁層39a形成された開口部45に収容されている。
In the present embodiment, the
本実施形態では、図12Bに示すように、例えば、メモリ(DRAM)の中心部分の端子55aと、副配線板10上の端子55bと、が電気配線55を介して電気的に接続されている。
In the present embodiment, as shown in FIG. 12B, for example, a terminal 55a at the center of the memory (DRAM) and a terminal 55b on the
<第3実施形態>
本実施形態では、図13に示すように、配線板103(主配線板203)において、2つ(複数)の副配線板10を用い、この副配線板10によって、MPU50と、2つのDRAM51a、51bとを接続する以外は、第1実施形態及びその変形例と同様であり、であり、対応する箇所には対応する符号を付して詳細な説明を省略する。
<Third Embodiment>
In the present embodiment, as shown in FIG. 13, two (a plurality) of
このような接続形態を採用することにより、単一の副配線板10のみを使用する場合と比較して、MPU50と、2つのDRAM51a、51bとの電気的接続の信頼性が向上するようになる。即ち、例えば、DRAM51a、51bの特性(配線ピッチ、配線幅など)に応じた専用の副配線板10を使用することができるようになり、電気的接続の精度が向上する。この結果、MPU50に接続されたDRAM51a、51bの性能を最大限に発揮させることができるようになる。
By adopting such a connection form, the reliability of electrical connection between the
<第4実施形態>
本実施形態では、図14に示すように、配線板104において、上記第1〜4実施形態又はその変形例で使用した副配線板10を、主配線板204の最上層の絶縁層46から2番目の絶縁層46aに形成された開口部45内に埋め込むとともに、当該絶縁層46上に配設されたICチップ60に対する専用の副配線板10として使用する。
<Fourth embodiment>
In the present embodiment, as shown in FIG. 14, in the
ここで、主配線板204は、コア基板20上に層間絶縁層47、絶縁層46a、絶縁層46がこの順で積層された構成のものである。
Here, the
本実施形態では、副配線板10を、主配線板204とは別の専用の製造工程で作成するとともに、主配線板204の開口部45内に収容配置している。これにより、ICチップ60の特性(配線ピッチ、配線幅など)ごとに専用の副配線板10を設計、製造した上で、主配線板204内に配置してICチップ60に電気的に接続して使用することができる。この結果、副配線板10の不良を低減でき、ひいては配線板104の製造時の歩留まりを向上させることができるようになる。
In the present embodiment, the
さらに、本発明に係る配線板の製造プロセスは、上記各実施形態及び変形例で示した順序及び内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、不要な工程を適宜に省略することもできる。 Furthermore, the manufacturing process of the wiring board according to the present invention is not limited to the order and contents shown in the above embodiments and modifications, and the order and contents can be arbitrarily changed without departing from the spirit of the present invention. can do. Further, unnecessary steps can be omitted as appropriate depending on the application.
上記各実施形態及び変形例は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことができる。 Each said embodiment and modification can be combined arbitrarily. Appropriate combinations can be selected according to the application.
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。 The embodiment of the present invention has been described above. However, various modifications and combinations required for design reasons and other factors are not limited to the invention described in the “claims” or the “mode for carrying out the invention”. It should be understood that it is included in the scope of the invention corresponding to the specific examples described in the above.
本発明に係る配線板は、複数の半導体素子(ダイ)が搭載されるパッケージ基板に好適に使用できる。また、本発明に係る配線板の製造方法は、そのようなパッケージ基板の製造に適している。 The wiring board according to the present invention can be suitably used for a package substrate on which a plurality of semiconductor elements (dies) are mounted. The method for manufacturing a wiring board according to the present invention is suitable for manufacturing such a package substrate.
10 副配線板(配線構造体)
20 コア基板
21 貫通孔
22 銅箔
23 ビア導体
24a、24b、29a、35a 導体層
25a、25b、26a、26b、33a、39a 層間絶縁層
26c バイアホール用開口部
30a、31a、32a、36a、38c 導体層(ビア導体)
34 導体プレーン
34a 貫通孔
38a、44、45 開口部
40a、40b ソルダーレジスト層
43a、43b 半田ボール
45 開口部
50a パッド
60 マザーボード基板
61 ICチップ
80 スタックドビア
100 配線板
101 積層部
110、120 絶縁層
111 導体層(導体パターン)
111a、111b 導体膜
120a ビア導体(孔)
120b、120c 接着層
121 導体パターン
121a、121b 導体膜
200 主配線板
301a 金属層
B1、B2 ビルドアップ部
D1、D2、D3、Da、Db、Dc、Dd 直径
F1 第1面
F2 第2面
DRAM ダイナミックラム
Gnd グランド端子
MPU マイクロプロセッサ
Vdd 電源端子
10 Sub-wiring board (wiring structure)
20
34
111a,
120b, 120c Adhesive layer 121 Conductor pattern 121a,
Claims (13)
前記第1絶縁層上に形成されている第1導体パターンと、
前記第1絶縁層上及び前記第1導体パターン上に設けられ、開口部を有する第2絶縁層と、
前記開口部に収容され、第3絶縁層と前記第3絶縁層上の第2導体パターンとを有する配線構造体と、
前記第2絶縁層上に形成されている第3導体パターンと、
前記第2絶縁層の内部に形成され、前記第1導体パターンと前記第3導体パターンとを接続するビア導体と、を備える、
ことを特徴とする配線板。 A first insulating layer;
A first conductor pattern formed on the first insulating layer;
A second insulating layer provided on the first insulating layer and the first conductor pattern and having an opening;
A wiring structure housed in the opening and having a third insulating layer and a second conductor pattern on the third insulating layer;
A third conductor pattern formed on the second insulating layer;
A via conductor formed inside the second insulating layer and connecting the first conductor pattern and the third conductor pattern;
A wiring board characterized by that.
ことを特徴とする請求項1に記載の配線板。 The width of the second conductor pattern is smaller than the width of the first conductor pattern,
The wiring board according to claim 1.
ことを特徴とする請求項1又は2に記載の配線板。 The interval between the adjacent second conductor patterns is smaller than the interval between the adjacent first conductor patterns.
The wiring board according to claim 1 or 2, wherein
ことを特徴とする請求項1乃至3のいずれか1項に記載の配線板。 The upper surface of the first conductor pattern and the upper surface of the second conductor pattern are located on the same plane.
The wiring board according to any one of claims 1 to 3, wherein the wiring board is provided.
ことを特徴とする請求項1乃至4のいずれか1項に記載の配線板。 A conductor portion located below the wiring structure is provided at the bottom of the opening.
The wiring board according to any one of claims 1 to 4, wherein:
ことを特徴とする請求項5に記載の配線板。 An adhesive layer is interposed between the conductor portion and the wiring structure,
The wiring board according to claim 5.
ことを特徴とする請求項5に記載の配線板。 The conductor portion has a recess having a flat bottom surface, and the wiring structure is disposed on the bottom surface.
The wiring board according to claim 5.
ことを特徴とする請求項5に記載の配線板。 The projected area in plan view of the conductor portion is larger than the projected area in plan view of the wiring structure,
The wiring board according to claim 5.
ことを特徴とする請求項1乃至8のいずれか1項に記載の配線板。 A fourth insulating layer is provided to cover the second conductor pattern and the third conductor pattern, and a mounting pad for mounting the first semiconductor element and the second semiconductor element is provided on the fourth insulating layer. Yes,
The wiring board according to any one of claims 1 to 8, characterized in that:
前記第1パッド同士のピッチは前記第2パッド同士のピッチよりも小さい、
ことを特徴とする請求項9に記載の配線板。 The mounting pad includes a first pad connected to the second conductor pattern, and a second pad connected to the third conductor pattern,
The pitch between the first pads is smaller than the pitch between the second pads,
The wiring board according to claim 9.
ことを特徴とする請求項1乃至10のいずれか1項に記載の配線板。 The first conductor pattern is a signal line that connects the first semiconductor element and the second semiconductor element.
The wiring board according to any one of claims 1 to 10, wherein:
ことを特徴とする請求項1乃至11のいずれか1項に記載の配線板。 L / S (line space) of the second conductor pattern is 1 μm / 1 μm to 5 μm / 5 μm.
The wiring board according to any one of claims 1 to 11, characterized in that:
前記第1絶縁層上及び前記第1導体パターン上に第2絶縁層を形成することと、
前記第2絶縁層の内部にビア導体を形成することと、
前記第2絶縁層に開口部を形成することと、
前記第2絶縁層に第3導体パターンを形成することと、
前記開口部の内部に、第3絶縁層と該第3絶縁層上の第2導体パターンとを有する配線構造体を収容することと、
前記第3導体パターンと前記第1導体パターンとを前記第2絶縁層の内部のビア導体で接続することと、を有する、
ことを特徴とする配線板の製造方法。 Forming a first conductor pattern on the first insulating layer;
Forming a second insulating layer on the first insulating layer and on the first conductor pattern;
Forming a via conductor inside the second insulating layer;
Forming an opening in the second insulating layer;
Forming a third conductor pattern in the second insulating layer;
Accommodating a wiring structure having a third insulating layer and a second conductor pattern on the third insulating layer inside the opening;
Connecting the third conductor pattern and the first conductor pattern with a via conductor inside the second insulating layer,
A method for manufacturing a wiring board.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012083289A JP5931547B2 (en) | 2012-03-30 | 2012-03-30 | Wiring board and manufacturing method thereof |
CN201310109972.XA CN103369811B (en) | 2012-03-30 | 2013-03-29 | Circuit card and manufacture method thereof |
US13/853,338 US9565756B2 (en) | 2012-03-30 | 2013-03-29 | Wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012083289A JP5931547B2 (en) | 2012-03-30 | 2012-03-30 | Wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013214579A true JP2013214579A (en) | 2013-10-17 |
JP5931547B2 JP5931547B2 (en) | 2016-06-08 |
Family
ID=49233353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012083289A Active JP5931547B2 (en) | 2012-03-30 | 2012-03-30 | Wiring board and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US9565756B2 (en) |
JP (1) | JP5931547B2 (en) |
CN (1) | CN103369811B (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016122758A (en) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | Multilayer wiring board |
JP2017516308A (en) * | 2014-05-13 | 2017-06-15 | クアルコム,インコーポレイテッド | Substrate and method for forming substrate |
US10636733B2 (en) | 2018-04-27 | 2020-04-28 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
TWI830474B (en) * | 2021-11-05 | 2024-01-21 | 日商揖斐電股份有限公司 | Wiring board |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014236188A (en) | 2013-06-05 | 2014-12-15 | イビデン株式会社 | Wiring board and manufacturing method therefor |
JP2014236187A (en) | 2013-06-05 | 2014-12-15 | イビデン株式会社 | Wiring board and manufacturing method therefor |
JP2015159167A (en) * | 2014-02-24 | 2015-09-03 | イビデン株式会社 | Printed-wiring board and method for manufacturing printed-wiring board |
JP2016029681A (en) | 2014-07-25 | 2016-03-03 | イビデン株式会社 | Multilayer wiring board and manufacturing method of the same |
JP6557953B2 (en) * | 2014-09-09 | 2019-08-14 | 大日本印刷株式会社 | Structure and manufacturing method thereof |
JP6473595B2 (en) * | 2014-10-10 | 2019-02-20 | イビデン株式会社 | Multilayer wiring board and manufacturing method thereof |
JP2016086088A (en) * | 2014-10-27 | 2016-05-19 | 富士通株式会社 | Multilayer substrate and method of manufacturing the same |
US9595496B2 (en) | 2014-11-07 | 2017-03-14 | Qualcomm Incorporated | Integrated device package comprising silicon bridge in an encapsulation layer |
KR20160132229A (en) * | 2015-05-07 | 2016-11-17 | 삼성전자주식회사 | Package substrate, Semiconductor package and methods for fabricating the same |
KR20170009652A (en) * | 2015-07-17 | 2017-01-25 | 삼성전자주식회사 | Wiring board and memory system including the same |
US10438881B2 (en) * | 2015-10-29 | 2019-10-08 | Marvell World Trade Ltd. | Packaging arrangements including high density interconnect bridge |
JP6516023B2 (en) * | 2016-01-07 | 2019-05-22 | 株式会社村田製作所 | Multilayer substrate, electronic device, and method of manufacturing multilayer substrate |
JP6669547B2 (en) * | 2016-03-23 | 2020-03-18 | 京セラ株式会社 | Wiring board |
US11277922B2 (en) * | 2016-10-06 | 2022-03-15 | Advanced Micro Devices, Inc. | Circuit board with bridge chiplets |
US11183458B2 (en) * | 2016-11-30 | 2021-11-23 | Shenzhen Xiuyuan Electronic Technology Co., Ltd | Integrated circuit packaging structure and method |
US11158558B2 (en) * | 2016-12-29 | 2021-10-26 | Intel Corporation | Package with underfill containment barrier |
JP7145068B2 (en) * | 2018-12-28 | 2022-09-30 | 新光電気工業株式会社 | Wiring board and its manufacturing method |
JP7184863B2 (en) | 2020-11-20 | 2022-12-06 | 本田技研工業株式会社 | straddle-type vehicle |
CN114745862A (en) * | 2021-01-07 | 2022-07-12 | 欣兴电子股份有限公司 | Circuit board and manufacturing method thereof |
TWI740767B (en) * | 2021-01-07 | 2021-09-21 | 欣興電子股份有限公司 | Circuit board and manufacturing method of the circuit board |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326536A (en) * | 1996-06-05 | 1997-12-16 | Fuji Electric Co Ltd | Metal board and manufacture thereof |
JP2003332753A (en) * | 2002-05-10 | 2003-11-21 | Nikon Corp | Multilayer circuit board |
JP2004265956A (en) * | 2003-02-26 | 2004-09-24 | Ibiden Co Ltd | Multilayer printed wiring board |
JP2007514309A (en) * | 2003-12-09 | 2007-05-31 | アスポコンプ テクノロジー オーワイ | Method for building an EMI shield around a component embedded in a circuit board |
JP2011066373A (en) * | 2009-09-16 | 2011-03-31 | Kinko Denshi Kofun Yugenkoshi | Circuit board structure |
JP2011159855A (en) * | 2010-02-02 | 2011-08-18 | Panasonic Corp | Partially multilayer printed circuit board, and method of manufacturing the same |
JP2011211194A (en) * | 2010-03-30 | 2011-10-20 | Ibiden Co Ltd | Wiring board and method for manufacturing the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101046890B1 (en) | 2005-06-15 | 2011-07-06 | 이비덴 가부시키가이샤 | Multilayer printed wiring board |
US7462784B2 (en) | 2006-05-02 | 2008-12-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
JP2009129933A (en) | 2007-11-19 | 2009-06-11 | Fujikura Ltd | Multilayer printed wiring board and method of manufacturing the same |
JP5077324B2 (en) * | 2009-10-26 | 2012-11-21 | 株式会社デンソー | Wiring board |
US8334463B2 (en) | 2009-10-30 | 2012-12-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
CN102939803A (en) | 2010-06-08 | 2013-02-20 | 松下电器产业株式会社 | Multilayer wiring substrate, and manufacturing method for multilayer wiring substrate |
JP2012033879A (en) | 2010-06-30 | 2012-02-16 | Panasonic Corp | Component built-in substrate and method of manufacturing the same |
US8759691B2 (en) | 2010-07-09 | 2014-06-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8755196B2 (en) | 2010-07-09 | 2014-06-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
-
2012
- 2012-03-30 JP JP2012083289A patent/JP5931547B2/en active Active
-
2013
- 2013-03-29 CN CN201310109972.XA patent/CN103369811B/en active Active
- 2013-03-29 US US13/853,338 patent/US9565756B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326536A (en) * | 1996-06-05 | 1997-12-16 | Fuji Electric Co Ltd | Metal board and manufacture thereof |
JP2003332753A (en) * | 2002-05-10 | 2003-11-21 | Nikon Corp | Multilayer circuit board |
JP2004265956A (en) * | 2003-02-26 | 2004-09-24 | Ibiden Co Ltd | Multilayer printed wiring board |
JP2007514309A (en) * | 2003-12-09 | 2007-05-31 | アスポコンプ テクノロジー オーワイ | Method for building an EMI shield around a component embedded in a circuit board |
JP2011066373A (en) * | 2009-09-16 | 2011-03-31 | Kinko Denshi Kofun Yugenkoshi | Circuit board structure |
JP2011159855A (en) * | 2010-02-02 | 2011-08-18 | Panasonic Corp | Partially multilayer printed circuit board, and method of manufacturing the same |
JP2011211194A (en) * | 2010-03-30 | 2011-10-20 | Ibiden Co Ltd | Wiring board and method for manufacturing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017516308A (en) * | 2014-05-13 | 2017-06-15 | クアルコム,インコーポレイテッド | Substrate and method for forming substrate |
JP2016122758A (en) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | Multilayer wiring board |
US10636733B2 (en) | 2018-04-27 | 2020-04-28 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
TWI830474B (en) * | 2021-11-05 | 2024-01-21 | 日商揖斐電股份有限公司 | Wiring board |
Also Published As
Publication number | Publication date |
---|---|
US20130256000A1 (en) | 2013-10-03 |
US9565756B2 (en) | 2017-02-07 |
JP5931547B2 (en) | 2016-06-08 |
CN103369811A (en) | 2013-10-23 |
CN103369811B (en) | 2016-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5931547B2 (en) | Wiring board and manufacturing method thereof | |
US9431347B2 (en) | Wiring board and method for manufacturing the same | |
US9425159B2 (en) | Wiring board and method for manufacturing the same | |
JP2013214578A (en) | Wiring board and method for manufacturing the same | |
JP2014082334A (en) | Wiring board and method of manufacturing the same | |
JP6381750B2 (en) | Wiring board, semiconductor device | |
US9893016B2 (en) | Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same | |
JP2013243227A (en) | Wiring board and method of manufacturing the same | |
JP6170832B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
US9119319B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
JP6473619B2 (en) | Manufacturing method of wiring board with cavity | |
US20100108371A1 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
JP2010135721A (en) | Printed circuit board comprising metal bump and method of manufacturing the same | |
US9723728B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
US20110114372A1 (en) | Printed wiring board | |
JP2015028986A (en) | Printed wiring board and printed wiring board manufacturing method | |
JP2014049578A (en) | Wiring board and manufacturing method of wiring board | |
JP6082233B2 (en) | Wiring board and manufacturing method thereof | |
JP6157821B2 (en) | Wiring board and manufacturing method thereof | |
JP2001015912A (en) | Multilayered printed wiring board and production thereof | |
KR20130065216A (en) | Multi-layered printed circuit board and manufacturing metheod thereof | |
JP2020053560A (en) | Manufacturing method of printed wiring board | |
JP2016100496A (en) | Manufacturing method of electronic component built-in wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5931547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |