JP2013207174A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2013207174A
JP2013207174A JP2012076406A JP2012076406A JP2013207174A JP 2013207174 A JP2013207174 A JP 2013207174A JP 2012076406 A JP2012076406 A JP 2012076406A JP 2012076406 A JP2012076406 A JP 2012076406A JP 2013207174 A JP2013207174 A JP 2013207174A
Authority
JP
Japan
Prior art keywords
film
hard mask
mask layer
semiconductor device
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012076406A
Other languages
Japanese (ja)
Other versions
JP6009192B2 (en
Inventor
Takaaki Furuhira
貴章 古平
Katsuhito Sasaki
克仁 佐々木
Yuki Doi
祐樹 土井
Takao Kaji
昂男 鍜治
Minako Oritsu
美奈子 折津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012076406A priority Critical patent/JP6009192B2/en
Publication of JP2013207174A publication Critical patent/JP2013207174A/en
Application granted granted Critical
Publication of JP6009192B2 publication Critical patent/JP6009192B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method which is unlikely to generate voids inside an embedded film in a trench.SOLUTION: A semiconductor device manufacturing method comprises: a process of sequentially forming an insulation film 102, a stopper film 103 and a hard mask layer 104 on a principal surface of a silicon substrate 101; a process of forming on the hard mask layer 104, a mask pattern 111 having an opening 111a; a process of performing isotropic etching on the hard mask layer 104 and the stopper film 103 through the opening 111a in a manner that an etching rate for the hard mask layer 104 is higher than an etching rate for the stopper film 103; a process of performing anisotropic etching on the insulation film 102 through the opening 111a to form a trench 105; a process of removing the mask pattern 111; a process of filling the trench 105 with an insulation material to form an embedded film 106; and a process of removing the embedded film 106 and the hard mask layer 104 until the stopper film 103 is exposed.

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

半導体装置の素子分離構造として、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造が知られている（例えば、特許文献１参照）。一般に、ＳＴＩ構造を形成する際には、ハードマスク層を含む多層構造をエッチングマスクとして用いてエッチングを行うことによって、シリコン基板にトレンチを形成し、ＣＶＤ法によりトレンチ内に絶縁材料からなる埋め込み膜を形成し、その後、埋め込み膜の一部及びハードマスク層を除去する。   An STI (Shallow Trench Isolation) structure is known as an element isolation structure of a semiconductor device (see, for example, Patent Document 1). In general, when an STI structure is formed, a trench is formed in a silicon substrate by etching using a multilayer structure including a hard mask layer as an etching mask, and a buried film made of an insulating material is formed in the trench by a CVD method. After that, a part of the buried film and the hard mask layer are removed.

特開平１０−３０８４４２号公報JP-A-10-308442

しかしながら、従来の半導体装置の製造方法では、埋め込み膜の形成時にトレンチ内の埋め込み膜の内部にボイドが発生し、埋め込み膜及びハードマスク層のエッチバック後にボイドが凹部として露出することがあった。この凹部により、洗浄液やホトレジストが残留したり、熱処理時における熱膨張に起因して凹部周辺に破損が発生したり、凹部に洗浄液が残留して拡散炉内を汚染させるなどの問題が生じることがあった。   However, in the conventional method for manufacturing a semiconductor device, a void may be generated inside the buried film in the trench when the buried film is formed, and the void may be exposed as a recess after the buried film and the hard mask layer are etched back. This recess may cause problems such as cleaning liquid or photoresist remaining, damage to the periphery of the recess due to thermal expansion during heat treatment, or cleaning liquid remaining in the recess and contaminating the diffusion furnace. there were.

そこで、本発明の目的は、トレンチ内の埋め込み膜の内部にボイドを発生させ難い半導体装置の製造方法を提供することである。   Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device in which voids are unlikely to be generated inside a buried film in a trench.

本発明の一態様に係る半導体装置の製造方法は、基板の主表面上に絶縁膜を形成する工程と、前記絶縁膜上にストッパ膜を形成する工程と、前記ストッパ膜上にハードマスク層を形成する工程と、前記ハードマスク層上に、開口部を有するマスクパターンを形成する工程と、前記開口部を介して、前記ハードマスク層及び前記ストッパ膜に、前記ハードマスク層に対するエッチングレートが前記ストッパ膜に対するエッチングレートよりも高い等方性エッチングを施して、前記絶縁膜を露出させる工程と、前記開口部を介して、前記絶縁膜に異方性エッチングを施して、前記ハードマスク層、前記ストッパ膜、及び前記絶縁膜を貫通し、前記基板に達するトレンチを形成する工程と、前記マスクパターンを除去する工程と、前記トレンチ内を絶縁材料で埋め込むことによって埋め込み膜を形成する工程と、前記ストッパ膜が露出するまで、前記埋め込み膜及び前記ハードマスク層を除去する工程とを有することを特徴とする。   A method for manufacturing a semiconductor device according to one embodiment of the present invention includes a step of forming an insulating film on a main surface of a substrate, a step of forming a stopper film on the insulating film, and a hard mask layer on the stopper film. Forming a mask pattern having an opening on the hard mask layer, and forming an etching rate for the hard mask layer on the hard mask layer and the stopper film via the opening. Performing an isotropic etching higher than the etching rate on the stopper film to expose the insulating film, and performing an anisotropic etching on the insulating film through the opening, the hard mask layer, A step of forming a trench penetrating the stopper film and the insulating film and reaching the substrate; a step of removing the mask pattern; and the inside of the trench Forming a buried film by embedding at the edge material until the stopper film is exposed, characterized by a step of removing the buried layer and the hard mask layer.

本発明の他の態様に係る半導体装置の製造方法は、基板の主表面上に絶縁膜を形成する工程と、前記絶縁膜上にハードマスク層を形成する工程と、前記ハードマスク層上に、開口部を有するマスクパターンを形成する工程と、前記開口部を介して、前記ハードマスク層及び前記絶縁膜に異方性エッチングを施して、前記ハードマスク層及び前記絶縁膜を貫通し、前記基板に達するトレンチを形成する工程と、前記マスクパターンを除去する工程と、前記トレンチ内を絶縁材料で埋め込むことによって埋め込み膜を形成する工程と、イオンを打ち込むことによって、前記絶縁膜と前記ハードマスク層の境界近傍にストッパ膜を形成する工程と、前記ストッパ膜が露出するまで、前記埋め込み膜及び前記ハードマスク層を除去する工程とを有することを特徴とする。   A method for manufacturing a semiconductor device according to another aspect of the present invention includes a step of forming an insulating film on a main surface of a substrate, a step of forming a hard mask layer on the insulating film, and on the hard mask layer. Forming a mask pattern having an opening, and anisotropically etching the hard mask layer and the insulating film through the opening, penetrating the hard mask layer and the insulating film, and the substrate Forming a trench reaching the thickness, removing the mask pattern, forming a buried film by embedding the trench with an insulating material, and implanting ions to thereby form the insulating film and the hard mask layer. A step of forming a stopper film in the vicinity of the boundary, and a step of removing the buried film and the hard mask layer until the stopper film is exposed. And wherein the door.

本発明の半導体装置の製造方法によれば、トレンチ内の埋め込み膜の内部にボイドが発生し難いという効果がある。   According to the method for manufacturing a semiconductor device of the present invention, there is an effect that voids hardly occur inside the buried film in the trench.

比較例の半導体装置の製造方法におけるプロセスを示す概略断面図（その１）である。It is a schematic sectional drawing (the 1) which shows the process in the manufacturing method of the semiconductor device of a comparative example. 比較例の半導体装置の製造方法におけるプロセスを示す概略断面図（その２）である。It is a schematic sectional drawing (the 2) which shows the process in the manufacturing method of the semiconductor device of a comparative example. 比較例の半導体装置の製造方法におけるプロセスを示す概略断面図（その３）である。It is a schematic sectional drawing (the 3) which shows the process in the manufacturing method of the semiconductor device of a comparative example. 比較例の半導体装置の製造方法におけるプロセスを示す概略断面図（その４）である。It is a schematic sectional drawing (the 4) which shows the process in the manufacturing method of the semiconductor device of a comparative example. 比較例の半導体装置の製造方法におけるプロセスを示す概略断面図（その５）である。It is a schematic sectional drawing (the 5) which shows the process in the manufacturing method of the semiconductor device of a comparative example. 第１の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その１）である。It is a schematic sectional drawing (the 1) which shows the process in the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その２）である。It is a schematic sectional drawing (the 2) which shows the process in the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その３）である。It is a schematic sectional drawing (the 3) which shows the process in the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その４）である。FIG. 6 is a schematic cross-sectional view (No. 4) showing the process in the method for manufacturing a semiconductor device according to the first embodiment. 第１の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その５）である。It is a schematic sectional drawing (the 5) which shows the process in the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その６）である。It is a schematic sectional drawing (the 6) which shows the process in the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施形態に係る半導体装置の製造方法の条件を説明するための、図８に対応する図である。FIG. 9 is a diagram corresponding to FIG. 8 for illustrating the conditions of the method for manufacturing the semiconductor device according to the first embodiment. 第１の実施形態に係る半導体装置の製造方法の条件を説明するために用いる参考図である。It is a reference drawing used in order to explain the conditions of the manufacturing method of the semiconductor device concerning a 1st embodiment. 第２の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その１）である。It is a schematic sectional drawing (the 1) which shows the process in the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その２）である。It is a schematic sectional drawing (the 2) which shows the process in the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その３）である。It is a schematic sectional drawing (the 3) which shows the process in the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その４）である。It is a schematic sectional drawing (the 4) which shows the process in the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その５）である。It is a schematic sectional drawing (the 5) which shows the process in the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図（その６）である。It is a schematic sectional drawing (the 6) which shows the process in the manufacturing method of the semiconductor device which concerns on 2nd Embodiment.

以下に、比較例の半導体装置の製造方法、並びに、第１及び第２の実施形態に係る半導体装置の製造方法を説明する。   Hereinafter, a method for manufacturing a semiconductor device of a comparative example and a method for manufacturing a semiconductor device according to the first and second embodiments will be described.

《１》比較例
図１から図５までは、ＳＴＩ構造を持つ比較例の半導体装置の製造方法を示す概略断面図である。比較例の半導体装置の製造方法では、先ず、図１に示されるように、シリコン（Ｓｉ）基板３０１の主表面上に酸化シリコンから成る絶縁膜（素子分離膜又はパッド膜）３０２、窒化シリコン（又はポリシリコン）から成るストッパ膜３０３、及び酸化シリコンからなるハードマスク層３０４を、例えば、ＣＶＤ（化学気相成長）法によって順に形成し、さらに、ハードマスク層３０４上に開口部３１１ａを有するレジストマスクであるマスクパターン３１１を、例えば、ホトリソグラフィ技術を用いて形成する。 << 1 >> Comparative Example FIGS. 1 to 5 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor device of a comparative example having an STI structure. In the method of manufacturing the semiconductor device of the comparative example, first, as shown in FIG. 1, an insulating film (element isolation film or pad film) 302 made of silicon oxide on the main surface of a silicon (Si) substrate 301, silicon nitride ( Alternatively, a resist film having a stopper film 303 made of polysilicon and a hard mask layer 304 made of silicon oxide are sequentially formed by, for example, a CVD (Chemical Vapor Deposition) method, and an opening 311a is formed on the hard mask layer 304. A mask pattern 311 which is a mask is formed using, for example, a photolithography technique.

次に、図２に示されるように、マスクパターン３１１の開口部３１１ａを通して異方性エッチングを行い、ハードマスク層３０４、ストッパ膜３０３、及び絶縁膜３０２を貫通してシリコン基板３０１内部に達するトレンチ３０５を形成する。このとき、ハードマスク層３０４、ストッパ膜３０３、及び絶縁膜３０２のエッチングレートの差によって、ストッパ膜３０３のトレンチ３０５側の端面３０３ａが、トレンチ３０５側（内側）に突き出て、絶縁膜３０２のトレンチ３０５側の端面３０２ａがストッパ膜３０３の端面３０３ａよりも外側に後退した（窪んだ）構造となることがある。   Next, as shown in FIG. 2, anisotropic etching is performed through the opening 311 a of the mask pattern 311 to penetrate the hard mask layer 304, the stopper film 303, and the insulating film 302 and reach the inside of the silicon substrate 301. 305 is formed. At this time, due to the etching rate difference between the hard mask layer 304, the stopper film 303, and the insulating film 302, the end face 303a of the stopper film 303 on the trench 305 side protrudes toward the trench 305 side (inner side), and the trench of the insulating film 302 is formed. In some cases, the end surface 302a on the 305 side is recessed (depressed) outward from the end surface 303a of the stopper film 303.

次に、マスクパターン３１１を除去した後、図３に示されるように、ＣＶＤ法により、トレンチ３０５内に酸化シリコンから成る埋め込み膜３０６を形成する。このとき、ストッパ膜３０３の端面３０３ａがトレンチ３０５側（内側）に突き出ているため、トレンチ３０５内の埋め込み膜３０６の内部であって、ストッパ膜３０３の近傍やストッパ膜３０３よりも底側の位置（基板３０１側）にボイド３０６ａが発生し易い。   Next, after removing the mask pattern 311, as shown in FIG. 3, a buried film 306 made of silicon oxide is formed in the trench 305 by CVD. At this time, since the end face 303a of the stopper film 303 protrudes toward the trench 305 (inside), the position is inside the buried film 306 in the trench 305 and in the vicinity of the stopper film 303 or on the bottom side of the stopper film 303. Voids 306a are likely to occur on the substrate 301 side.

次に、図４に示されるように、エッチング又はＣＭＰ（化学機械研磨）により、埋め込み膜３０６の一部（上側の部分）及びハードマスク層３０４を除去し、さらに、図５に示されるように、エッチングによってストッパ膜３０３を除去する。このとき、埋め込み膜３０６のボイド３０６ａが露出し、埋め込み膜３０６の上部にボイド３０６ａの一部が凹部として露出する。   Next, as shown in FIG. 4, a part of the buried film 306 (upper part) and the hard mask layer 304 are removed by etching or CMP (chemical mechanical polishing), and as shown in FIG. The stopper film 303 is removed by etching. At this time, the void 306a of the buried film 306 is exposed, and a part of the void 306a is exposed as a recess on the buried film 306.

既に、説明したように、この凹部により、洗浄液やホトレジストが半導体装置上に残留したり、熱処理時における熱膨張に起因して凹部周辺に破損が発生したり、凹部に洗浄液が残留して拡散炉内を汚染させるなどの問題が生じることがあった。これに対し、以下に説明する、第１及び第２の実施形態においては、このような凹部が発生し難い。   As already described, this recess causes the cleaning liquid or photoresist to remain on the semiconductor device, damages occur around the recess due to thermal expansion during heat treatment, or the cleaning liquid remains in the recess to cause a diffusion furnace. Problems such as contamination of the interior may occur. On the other hand, in the first and second embodiments described below, such a recess is unlikely to occur.

《２》第１の実施形態
図６から図１２までは、第１の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図である。 << 2 >> First Embodiment FIGS. 6 to 12 are schematic cross-sectional views showing processes in a method of manufacturing a semiconductor device according to the first embodiment.

第１の実施形態に係る半導体装置の製造方法では、先ず、図６に示されるように、シリコン（Ｓｉ）基板１０１の主表面上に酸化シリコンから成る絶縁膜（素子分離膜又はパッド膜）１０２、窒化シリコン（又はポリシリコン）から成るストッパ膜１０３、及び酸化シリコンからなるハードマスク層１０４を、例えば、ＣＶＤ法によって順に形成し、さらに、ハードマスク層１０４上に開口部１１１ａを有するレジストマスクのマスクパターン１１１を、例えば、ホトリソグラフィ技術を用いて形成する。   In the method of manufacturing a semiconductor device according to the first embodiment, first, as shown in FIG. 6, an insulating film (element isolation film or pad film) 102 made of silicon oxide is formed on the main surface of a silicon (Si) substrate 101. , A stopper film 103 made of silicon nitride (or polysilicon) and a hard mask layer 104 made of silicon oxide are sequentially formed by, for example, a CVD method, and a resist mask having an opening 111a on the hard mask layer 104 is formed. The mask pattern 111 is formed using, for example, a photolithography technique.

次に、図７に示されるように、開口部１１１ａを通して等方性エッチング（例えば、矢印１１２方向にエッチングが進行する）を行い、ハードマスク層１０４及びストッパ膜１０３を貫通して絶縁膜１０２の上面に達する、トレンチ１０５を形成し、次に、図８に示されるように、開口部１１１ａを通して異方性エッチング（主に矢印１１３方向にエッチングが進行する）を行い、絶縁膜１０２を貫通して、シリコン基板１０１の内部に達するトレンチ１０５を形成する。このとき、ハードマスク層１０４のエッチングレートよりもストッパ膜１０３のエッチングレートを低く設定し、ストッパ膜１０３よりもハードマスク層１０４のエッチングが速く進行するようにする。   Next, as shown in FIG. 7, isotropic etching (for example, etching proceeds in the direction of arrow 112) is performed through the opening 111 a, penetrating the hard mask layer 104 and the stopper film 103 and forming the insulating film 102. A trench 105 reaching the upper surface is formed, and then, as shown in FIG. 8, anisotropic etching (mainly etching proceeds in the direction of arrow 113) is performed through the opening 111a to penetrate the insulating film 102. Thus, a trench 105 reaching the inside of the silicon substrate 101 is formed. At this time, the etching rate of the stopper film 103 is set lower than the etching rate of the hard mask layer 104 so that the etching of the hard mask layer 104 proceeds faster than the stopper film 103.

次に、マスクパターン１１１を除去した後、図９に示されるように、ＣＶＤ法により、トレンチ１０５内に酸化シリコンから成る埋め込み膜１０６を形成する。このとき、ストッパ膜１０３の端面１０３ａ及びハードマスク層１０４の端面１０４ａは、テーパ状であり、絶縁膜１０２よりも幅の広いスペースを形成しているので、ストッパ膜１０３の近傍やストッパ膜１０３よりも低い位置にボイドは発生し難い。   Next, after removing the mask pattern 111, a buried film 106 made of silicon oxide is formed in the trench 105 by CVD, as shown in FIG. At this time, the end face 103 a of the stopper film 103 and the end face 104 a of the hard mask layer 104 are tapered and form a space wider than the insulating film 102. However, voids are unlikely to occur at lower positions.

次に、図１０に示されるように、エッチング又はＣＭＰにより、埋め込み膜１０６の一部（上側の部分）及びハードマスク層１０４を除去し、さらに、図１１に示されるように、エッチングによってストッパ膜１０３を除去する。このとき、埋め込み膜１０６にボイドは存在しないので、埋め込み膜１０６の上部に凹部は発生しない。   Next, as shown in FIG. 10, a part (upper part) of the buried film 106 and the hard mask layer 104 are removed by etching or CMP, and further, as shown in FIG. 11, the stopper film is etched. 103 is removed. At this time, since no void exists in the buried film 106, no recess is formed on the buried film 106.

なお、図８に対応する参考図である図１２に示されるように、トレンチ１０５に面し、互いに対向するストッパ膜１０３の端面１０３ａ，１０３ｂは、ハードマスク層１０４に近付くほど間隔Ｄ１０３を広げ、且つ、シリコン基板１０１の主表面に対して角度θ１０３で傾斜する第１のテーパ面を含む。また、図１２に示されるように、トレンチ１０５に面し、互いに対向するハードマスク層１０４の端面１０４ａ，１０４ｂは、マスクパターン１１１に近付くほど間隔Ｄ１０４を広げ、且つ、シリコン基板１０１の主表面に対して角度θ１０４で傾斜する第２のテーパ面を含む。また、角度θ１０３及び角度θ１０４は、ともに９０°より小さい角度である。 As shown in FIG. 12, which is a reference diagram corresponding to FIG. 8, the end face 103a, 103b of the stopper film 103 facing the trench 105 and facing each other widens the distance D 103 as it approaches the hard mask layer 104. And a first tapered surface inclined at an angle θ 103 with respect to the main surface of the silicon substrate 101. Further, as shown in FIG. 12, the end faces 104 a and 104 b of the hard mask layer 104 facing the trench 105 and facing each other widen the distance D 104 so as to approach the mask pattern 111, and the main surface of the silicon substrate 101. And a second tapered surface inclined at an angle θ 104 . Further, both the angle θ 103 and the angle θ 104 are angles smaller than 90 °.

また、図１２に示されるように、互いに対向するハードマスク層１０４の端面１０４ａ，１０４ｂの間隔Ｄ１０４の最小値は、互いに対向するストッパ膜１０３の端面１０３ａ，１０３ｂの間隔Ｄ１０３の最大値よりも、長さ（２×Ｌ１０４）大きい。 Further, as shown in FIG. 12, the minimum value of the distance D 104 between the end faces 104a and 104b of the hard mask layer 104 facing each other is larger than the maximum value of the distance D 103 between the end faces 103a and 103b of the stopper film 103 facing each other. Is larger in length (2 × L 104 ).

さらに、シリコン基板１０１の主表面に対して第２のテーパ面（ハードマスク層１０４の端面１０４ａ，１０４ｂ）が成す角度θ１０４は、シリコン基板１０１の主表面に対して第１のテーパ面（ストッパ膜１０３の端面１０３ａ，１０３ｂ）が成す角度θ１０３よりも小さい。このようにすれば、埋め込み膜１０６の形成途中で、トレンチ１０５の入り口側（上側）の空隙が下側の空隙よりも狭くなるような状態が発生し難くなるので、ボイドの発生が生じ難くなる。 Further, the angle θ 104 formed by the second taper surface (end surfaces 104 a and 104 b of the hard mask layer 104) with respect to the main surface of the silicon substrate 101 is the first taper surface (stopper) with respect to the main surface of the silicon substrate 101. The angle θ 103 formed by the end faces 103a and 103b) of the film 103 is smaller. In this way, it is difficult for a state in which the gap on the entrance side (upper side) of the trench 105 to be narrower than the lower gap to occur during the formation of the buried film 106, so that voids are less likely to occur. .

また、参考図である図１３に示されるように、シリコン基板４０１、絶縁膜４０２、ストッパ膜４０３、及びハードマスク層４０４に、垂直な側面を持つトレンチが形成され、このトレンチ内に埋め込み膜４０６を堆積させるプロセスの途中で、トレンチの入り口側の膜厚である埋め込み最大膜厚Ｑ１が、トレンチの下側の膜厚である埋め込み最小膜厚Ｑ２よりも厚くなる。そこで、第１の実施形態においては、
（Ｌ１０３＋Ｌ１０４）≧（Ｑ１―Ｑ２）
とすることが望ましい。この条件は、第１の実施形態において、埋め込み膜１０６にボイドが生じないであろう条件である。すなわち、埋め込み膜１０６の形成途中において、トレンチ１０５の入り口側（上側）の空隙がトレンチの底側の空隙よりも狭くなるような状態が発生しないことを述べている条件である。 Further, as shown in FIG. 13 which is a reference view, a trench having a vertical side surface is formed in the silicon substrate 401, the insulating film 402, the stopper film 403, and the hard mask layer 404, and a buried film 406 is formed in the trench. during the process of depositing the maximum thickness Q 1 embedded is a thickness of the entrance side of the trench is thicker than the minimum thickness Q 2 embedded is a thickness of the lower trench. Therefore, in the first embodiment,
(L 103 + L 104 ) ≧ (Q 1 −Q 2 )
Is desirable. This condition is a condition in which no void is generated in the buried film 106 in the first embodiment. That is, it is a condition that states that the gap on the entrance side (upper side) of the trench 105 becomes narrower than the gap on the bottom side of the trench does not occur during the formation of the buried film 106.

以上に説明したように、第１の実施形態に係る半導体装置の製造方法によれば、ハードマスク層１０４及びストッパ膜１０３に等方性エッチングを行った後に、等方性エッチング時と同じマスクパターン１１１を用いて、絶縁膜１０２及びシリコン基板１０１の異方性エッチングを行うので、トレンチ１０５を途中で狭めるように突き出す構造（オーバーハング形状）は発生しない。このため、ＣＶＤ法でトレンチ１０５内部に埋め込み膜１０６を形成する際に、トレンチ１０５の底部で埋め込み酸化膜が堆積するよりも前に、ストッパ膜１０３近傍で埋め込み酸化膜の構成材料同士が接触してしまい、トレンチ１０５の底部付近にボイドを発生させるような現象は、生じ難い。   As described above, according to the method of manufacturing the semiconductor device according to the first embodiment, after the isotropic etching is performed on the hard mask layer 104 and the stopper film 103, the same mask pattern as that during the isotropic etching is used. 111 is used to perform anisotropic etching of the insulating film 102 and the silicon substrate 101, so that a structure protruding so as to narrow the trench 105 in the middle (overhang shape) does not occur. Therefore, when the buried film 106 is formed inside the trench 105 by the CVD method, the constituent materials of the buried oxide film come into contact with each other in the vicinity of the stopper film 103 before the buried oxide film is deposited at the bottom of the trench 105. Therefore, a phenomenon that generates a void near the bottom of the trench 105 is unlikely to occur.

《３》第２の実施形態
図１４から図１９までは、第２の実施形態に係る半導体装置の製造方法におけるプロセスを示す概略断面図である。 << 3 >> Second Embodiment FIGS. 14 to 19 are schematic cross-sectional views showing processes in a method of manufacturing a semiconductor device according to a second embodiment.

第２の実施形態に係る半導体装置の製造方法では、先ず、図１４に示されるように、シリコン（Ｓｉ）基板２０１の主表面上に酸化シリコンから成る絶縁膜（素子分離膜又はパッド膜）２０２及び酸化シリコンからなるハードマスク層２０４を、例えば、ＣＶＤ法によって順に形成し、さらに、ハードマスク層２０４上に開口部２１１ａを有するレジストマスクのマスクパターン２１１を、例えば、ホトリソグラフィ技術を用いて形成する。   In the method of manufacturing a semiconductor device according to the second embodiment, first, as shown in FIG. 14, an insulating film (element isolation film or pad film) 202 made of silicon oxide is formed on the main surface of a silicon (Si) substrate 201. And a hard mask layer 204 made of silicon oxide are sequentially formed by, for example, a CVD method, and a resist mask mask pattern 211 having an opening 211a on the hard mask layer 204 is formed by using, for example, a photolithography technique. To do.

次に、図１５に示されるように、開口部２１１ａを通して異方性エッチングを行い、ハードマスク層２０４及び絶縁膜２０２を貫通して、シリコン基板２０１の内部に達するトレンチ２０５を形成する。このとき、窒化シリコンからなるストッパ膜は存在しないので、トレンチ２０５の内部に突き出る構造は存在しない。   Next, as shown in FIG. 15, anisotropic etching is performed through the opening 211 a to form a trench 205 that penetrates the hard mask layer 204 and the insulating film 202 and reaches the inside of the silicon substrate 201. At this time, since there is no stopper film made of silicon nitride, there is no structure protruding into the trench 205.

次に、マスクパターン２１１を除去した後、図１６に示されるように、ＣＶＤ法により、トレンチ２０５内に酸化シリコンから成る埋め込み膜２０６を形成する。このとき、トレンチ２０５の内部に突き出る構造は存在しないので、埋め込み膜２０６内にボイドは発生し難い。   Next, after removing the mask pattern 211, as shown in FIG. 16, a buried film 206 made of silicon oxide is formed in the trench 205 by CVD. At this time, since there is no structure protruding into the trench 205, voids are unlikely to occur in the buried film 206.

トレンチ２０５内に埋め込み膜２０６を形成した後に、図１６に示されるように、ハードマスク層２０４の底部（絶縁膜２０３より上部）に窒素（Ｎ）及びシリコン（Ｓｉ）をイオン注入する。このとき、例えば、窒素濃度及びシリコン濃度のそれぞれが、１×１０１９［ｃｍ−３］〜１×１０２２［ｃｍ−３］程度になるように設定し、且つ、窒素濃度とシリコン濃度の比率（窒素濃度：シリコン濃度）が、１：１から３：４程度までの範囲内になるように設定して、イオン注入を行う。この工程によって生成される酸窒化シリコン（ストッパ膜）の膜厚の制御は、例えば、深さの異なるイオン注入を複数回実施することで行うことができる。このようにすることで、所望の濃度のストッパ膜を任意の厚みで形成することが可能になる。 After the buried film 206 is formed in the trench 205, nitrogen (N) and silicon (Si) are ion-implanted into the bottom of the hard mask layer 204 (above the insulating film 203) as shown in FIG. At this time, for example, each of the nitrogen concentration and the silicon concentration is set to be about 1 × 10 19 [cm −3 ] to 1 × 10 22 [cm −3 ], and the ratio between the nitrogen concentration and the silicon concentration is set. Ion implantation is performed by setting (nitrogen concentration: silicon concentration) within a range of about 1: 1 to 3: 4. The film thickness of the silicon oxynitride (stopper film) generated by this process can be controlled, for example, by performing ion implantation with different depths a plurality of times. In this way, it is possible to form a stopper film having a desired concentration with an arbitrary thickness.

次に、図１７に示されるように、窒素がイオン注入された領域に酸窒化シリコンを形成するための熱処理を行う。この熱処理は、例えば、約８５０［℃］、３０［ｓｅｃ］程度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）である。このハードマスク層２０４の底部に形成された酸窒化シリコンは、ストッパ膜２０３としての機能を持つ。   Next, as shown in FIG. 17, heat treatment is performed to form silicon oxynitride in a region where nitrogen is ion-implanted. This heat treatment is, for example, RTA (Rapid Thermal Annealing) of about 850 [° C.] and about 30 [sec]. The silicon oxynitride formed on the bottom of the hard mask layer 204 has a function as the stopper film 203.

次に、図１８に示されるように、エッチング又はＣＭＰにより、埋め込み膜２０６の一部（上側の部分）及びハードマスク層２０４を除去し、さらに、図１９に示されるように、エッチングによってストッパ膜２０３を除去する。このとき、埋め込み膜２０６にボイドは存在しないので、埋め込み膜２０６の上部に凹部は発生しない。   Next, as shown in FIG. 18, a part (upper part) of the buried film 206 and the hard mask layer 204 are removed by etching or CMP, and further, as shown in FIG. 19, the stopper film is etched. 203 is removed. At this time, since no void exists in the buried film 206, no recess is formed on the buried film 206.

以上に説明したように、第２の実施形態に係る半導体装置の製造方法によれば、ハードマスク層２０４の異方性エッチングによってトレンチ２０５を形成するときには、ストッパ膜２０３が存在せず、ハードマスク層２０４と絶縁膜２０２のエッチングレートは同等であるため、トレンチ２０５に突き出た構造及びトレンチ２０５から外側に窪んだ構造は発生しない。そのため、第２の実施形態によれば、埋め込み膜２０６形成時にボイドは発生し難い。   As described above, according to the manufacturing method of the semiconductor device according to the second embodiment, when the trench 205 is formed by anisotropic etching of the hard mask layer 204, the stopper film 203 does not exist and the hard mask is not formed. Since the etching rates of the layer 204 and the insulating film 202 are the same, a structure protruding into the trench 205 and a structure recessed outward from the trench 205 do not occur. Therefore, according to the second embodiment, voids are unlikely to occur when the buried film 206 is formed.

さらに、窒素イオン注入と熱処理により形成されるストッパ膜は、トレンチ上部にも形成されるため、埋め込み膜２０６とハードマスク層２０４のエッチバック、又は、ＣＭＰにて、トレンチ２０５上部にリセス（参考図である図１３の符号４２０部分のようにストッパ膜の存在しない部分）が発生しない。そのため、トレンチ上部に段差が形成されることによる不具合の発生も抑制できる。   Further, since the stopper film formed by nitrogen ion implantation and heat treatment is also formed on the upper portion of the trench, a recess (reference diagram) is formed on the upper portion of the trench 205 by etching back the buried film 206 and the hard mask layer 204 or by CMP. The portion where the stopper film does not exist (like the portion 420 in FIG. 13) does not occur. Therefore, it is possible to suppress the occurrence of problems due to the formation of a step in the upper part of the trench.

１０１，２０１ シリコン基板、 １０２，２０２ 絶縁膜（素子分離膜又はパッド膜）、 １０３，２０３ ストッパ膜、 １０４，２０４ ハードマスク層、 １０５，２０５ トレンチ、 １０６，２０６ 埋め込み膜、 １１１，２１１ マスクパターン、 １１１ａ，２１１ａ 開口部。
101, 201 Silicon substrate, 102, 202 Insulating film (element isolation film or pad film), 103, 203 stopper film, 104, 204 hard mask layer, 105, 205 trench, 106, 206 buried film, 111, 211 mask pattern, 111a, 211a Openings.

Claims (10)

基板の主表面上に絶縁膜を形成する工程と、
前記絶縁膜上にストッパ膜を形成する工程と、
前記ストッパ膜上にハードマスク層を形成する工程と、
前記ハードマスク層上に、開口部を有するマスクパターンを形成する工程と、
前記開口部を介して、前記ハードマスク層及び前記ストッパ膜に、前記ハードマスク層に対するエッチングレートが前記ストッパ膜に対するエッチングレートよりも高い等方性エッチングを施して、前記絶縁膜を露出させる工程と、
前記開口部を介して、前記絶縁膜に異方性エッチングを施して、前記ハードマスク層、前記ストッパ膜、及び前記絶縁膜を貫通し、前記基板に達するトレンチを形成する工程と、
前記マスクパターンを除去する工程と、
前記トレンチ内を絶縁材料で埋め込むことによって埋め込み膜を形成する工程と、
前記ストッパ膜が露出するまで、前記埋め込み膜及び前記ハードマスク層を除去する工程と
を有することを特徴とする半導体装置の製造方法。 Forming an insulating film on the main surface of the substrate;
Forming a stopper film on the insulating film;
Forming a hard mask layer on the stopper film;
Forming a mask pattern having an opening on the hard mask layer;
Subjecting the hard mask layer and the stopper film to isotropic etching with an etching rate with respect to the hard mask layer higher than an etching rate with respect to the stopper film through the opening to expose the insulating film; ,
Performing anisotropic etching on the insulating film through the opening to form a trench that penetrates the hard mask layer, the stopper film, and the insulating film and reaches the substrate;
Removing the mask pattern;
Forming a buried film by filling the trench with an insulating material;
And a step of removing the buried film and the hard mask layer until the stopper film is exposed. 前記絶縁膜は、酸化シリコンで形成され、
前記ストッパ膜は、窒化シリコン又はポリシリコンで形成され、
前記ハードマスク層は、酸化シリコンで形成され、
前記埋め込み膜は、酸化シリコンで形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。 The insulating film is formed of silicon oxide;
The stopper film is formed of silicon nitride or polysilicon,
The hard mask layer is formed of silicon oxide,
The method of manufacturing a semiconductor device according to claim 1, wherein the buried film is formed of silicon oxide. 前記トレンチに面し、互いに対向する前記ストッパ膜の端面は、前記ハードマスク層に近付くほど間隔を広げ、且つ、前記主表面に対して傾斜する第１のテーパ面を含み、
前記トレンチに面し、互いに対向する前記ハードマスク層の端面は、前記マスクパターンに近付くほど間隔を広げ、且つ、前記主表面に対して傾斜する第２のテーパ面を含む
ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。 The end faces of the stopper films facing the trench and facing each other include a first taper surface that is widened toward the hard mask layer and inclined with respect to the main surface,
The end surfaces of the hard mask layers facing the trench and facing each other include a second taper surface that is widened toward the mask pattern and inclined with respect to the main surface. Item 3. A method for manufacturing a semiconductor device according to Item 1 or 2. 互いに対向する前記ハードマスク層の端面の間隔の最小値は、
互いに対向する前記ストッパ膜の端面の間隔の最大値よりも大きい
ことを特徴とする請求項３に記載の半導体装置の製造方法。 The minimum value of the distance between the end faces of the hard mask layers facing each other is as follows:
4. The method of manufacturing a semiconductor device according to claim 3, wherein the distance between the end faces of the stopper films facing each other is greater than a maximum value. 前記主表面に対して第２のテーパ面が成す角度は、前記主表面に対して第１のテーパ面が成す角度よりも小さいことを特徴とする請求項３又は４に記載の半導体装置の製造方法。   The semiconductor device manufacturing method according to claim 3, wherein an angle formed by the second tapered surface with respect to the main surface is smaller than an angle formed by the first tapered surface with respect to the main surface. Method. 基板の主表面上に絶縁膜を形成する工程と、
前記絶縁膜上にハードマスク層を形成する工程と、
前記ハードマスク層上に、開口部を有するマスクパターンを形成する工程と、
前記開口部を介して、前記ハードマスク層及び前記絶縁膜に異方性エッチングを施して、前記ハードマスク層及び前記絶縁膜を貫通し、前記基板に達するトレンチを形成する工程と、
前記マスクパターンを除去する工程と、
前記トレンチ内を絶縁材料で埋め込むことによって埋め込み膜を形成する工程と、
イオンを打ち込むことによって、前記絶縁膜と前記ハードマスク層の境界近傍にストッパ膜を形成する工程と、
前記ストッパ膜が露出するまで、前記埋め込み膜及び前記ハードマスク層を除去する工程と
を有することを特徴とする半導体装置の製造方法。 Forming an insulating film on the main surface of the substrate;
Forming a hard mask layer on the insulating film;
Forming a mask pattern having an opening on the hard mask layer;
Performing anisotropic etching on the hard mask layer and the insulating film through the opening to form a trench that penetrates the hard mask layer and the insulating film and reaches the substrate;
Removing the mask pattern;
Forming a buried film by filling the trench with an insulating material;
Forming a stopper film near the boundary between the insulating film and the hard mask layer by implanting ions; and
And a step of removing the buried film and the hard mask layer until the stopper film is exposed. 前記絶縁膜は、酸化シリコンで形成され、
前記ハードマスク層は、酸化シリコンで形成され、
前記イオンは、窒素イオン及びシリコンイオンであり、
前記埋め込み膜は、酸化シリコンで形成される
ことを特徴とする請求項６に記載の半導体装置の製造方法。 The insulating film is formed of silicon oxide;
The hard mask layer is formed of silicon oxide,
The ions are nitrogen ions and silicon ions,
The method of manufacturing a semiconductor device according to claim 6, wherein the buried film is formed of silicon oxide. 前記イオンの打ち込みは、
前記ストッパ膜の窒素濃度が、１×１０１９［ｃｍ−３］から１×１０２２［ｃｍ−３］までの範囲内になり、
前記シリコン濃度が、１×１０１９［ｃｍ−３］から１×１０２２［ｃｍ−３］までの範囲内になり、
前記窒素濃度と前記シリコン濃度の比率が、１：１から３：４までの範囲内になるように行われる
ことを特徴とする請求項７に記載の半導体装置の製造方法。 The ion implantation is
The stopper film has a nitrogen concentration in a range from 1 × 10 19 [cm −3 ] to 1 × 10 22 [cm −3 ],
The silicon concentration is in a range from 1 × 10 19 [cm −3 ] to 1 × 10 22 [cm −3 ],
The method for manufacturing a semiconductor device according to claim 7, wherein the ratio of the nitrogen concentration and the silicon concentration is set within a range of 1: 1 to 3: 4. 前記埋め込み膜及び前記ハードマスク層を除去する工程は、エッチング又はＣＭＰにより行われることを特徴とする請求項１から８までのいずれか１項に記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 1, wherein the step of removing the buried film and the hard mask layer is performed by etching or CMP. 前記埋め込み膜及び前記ハードマスク層を除去する工程の後に、前記ストッパ膜を除去する工程をさらに有することを特徴とする請求項１から９までのいずれか１項に記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, further comprising a step of removing the stopper film after the step of removing the buried film and the hard mask layer.
JP2012076406A 2012-03-29 2012-03-29 Manufacturing method of semiconductor device Active JP6009192B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012076406A JP6009192B2 (en) 2012-03-29 2012-03-29 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012076406A JP6009192B2 (en) 2012-03-29 2012-03-29 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2013207174A true JP2013207174A (en) 2013-10-07
JP6009192B2 JP6009192B2 (en) 2016-10-19

Family

ID=49525942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012076406A Active JP6009192B2 (en) 2012-03-29 2012-03-29 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6009192B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689319A (en) * 2016-08-04 2018-02-13 中芯国际集成电路制造(北京)有限公司 Semiconductor device and its manufacture method
US11521846B2 (en) * 2019-12-16 2022-12-06 Taiwan Semiconductor Manufacturing Company Limited Methods for patterning a silicon oxide-silicon nitride-silicon oxide stack and structures formed by the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154641A (en) * 1984-08-27 1986-03-18 Toshiba Corp Manufacture of semiconductor device
JPH05275527A (en) * 1991-11-29 1993-10-22 Sony Corp Method of forming trench isolation by polishing step and manufacturing method of semiconductor device
JPH11135609A (en) * 1997-10-29 1999-05-21 Seiko Epson Corp Manufacture of semiconductor device
JPH11354626A (en) * 1998-06-05 1999-12-24 Toshiba Corp Element separating method for semiconductor element and semiconductor device
JP2003017555A (en) * 2001-06-29 2003-01-17 Hitachi Ltd Semiconductor integrated circuit device and method of manufacturing same
JP2003110015A (en) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd Method of fabricating semiconductor device
JP2003309108A (en) * 2002-04-12 2003-10-31 Elpida Memory Inc Etching method
JP2012009489A (en) * 2010-06-22 2012-01-12 Denso Corp Method of manufacturing semiconductor device and semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154641A (en) * 1984-08-27 1986-03-18 Toshiba Corp Manufacture of semiconductor device
JPH05275527A (en) * 1991-11-29 1993-10-22 Sony Corp Method of forming trench isolation by polishing step and manufacturing method of semiconductor device
JPH11135609A (en) * 1997-10-29 1999-05-21 Seiko Epson Corp Manufacture of semiconductor device
JPH11354626A (en) * 1998-06-05 1999-12-24 Toshiba Corp Element separating method for semiconductor element and semiconductor device
JP2003017555A (en) * 2001-06-29 2003-01-17 Hitachi Ltd Semiconductor integrated circuit device and method of manufacturing same
JP2003110015A (en) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd Method of fabricating semiconductor device
JP2003309108A (en) * 2002-04-12 2003-10-31 Elpida Memory Inc Etching method
JP2012009489A (en) * 2010-06-22 2012-01-12 Denso Corp Method of manufacturing semiconductor device and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689319A (en) * 2016-08-04 2018-02-13 中芯国际集成电路制造(北京)有限公司 Semiconductor device and its manufacture method
US11521846B2 (en) * 2019-12-16 2022-12-06 Taiwan Semiconductor Manufacturing Company Limited Methods for patterning a silicon oxide-silicon nitride-silicon oxide stack and structures formed by the same

Also Published As

Publication number Publication date
JP6009192B2 (en) 2016-10-19

Similar Documents

Publication Publication Date Title
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
JP2007526652A (en) Method for reducing STI divot formation during semiconductor device manufacturing
TW200525690A (en) Method for achieving improved STI gap fill with reduced stress
JP2008530792A (en) Method for forming STI region in electronic device
JP6009192B2 (en) Manufacturing method of semiconductor device
CN106856189B (en) Shallow trench isolation structure and forming method thereof
US9437674B2 (en) Insulating trench forming method
TWI508223B (en) Methods for fabricating semiconductor devices with isolation regions having uniform stepheights
TWI545658B (en) Gate structures and method of forming channel thereof
KR100979711B1 (en) Method for gapfill in semiconductor device
KR101200509B1 (en) Method for fabricating semiconductor device with partial silicon on insulator structure
KR100875346B1 (en) Manufacturing method of shallow trench isolation
US8765575B2 (en) Shallow trench forming method
JP2014027110A (en) Semiconductor device manufacturing method
KR100430582B1 (en) Method for manufacturing semiconductor device
KR100619395B1 (en) Method for fabricating the semiconductor device
KR100761540B1 (en) Method for forming the trench of semiconductor device
KR100564204B1 (en) Method of forming a isolation layer in a semiconductor device
CN104425354A (en) Method for manufacturing shallow trench isolation structure
KR101145386B1 (en) Method for fabricating buried gate in semiconductor device
KR101081854B1 (en) Method for forming the isolation layer of semiconductor device
TW201331992A (en) Methods for fabricating semiconductor devices with reduced damage to shallow trench isolation (STI) regions
KR20100076377A (en) Method for fabricating method semiconductor device
TW200933811A (en) Shallow trench isolation and method of fabricating the same
KR20020002723A (en) Method for forming an isolation layer of a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150