JP2013205928A5 - - Google Patents

Download PDF

Info

Publication number
JP2013205928A5
JP2013205928A5 JP2012071729A JP2012071729A JP2013205928A5 JP 2013205928 A5 JP2013205928 A5 JP 2013205928A5 JP 2012071729 A JP2012071729 A JP 2012071729A JP 2012071729 A JP2012071729 A JP 2012071729A JP 2013205928 A5 JP2013205928 A5 JP 2013205928A5
Authority
JP
Japan
Prior art keywords
transfer request
idle state
determined
sub dmac
dmac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012071729A
Other languages
English (en)
Other versions
JP5888050B2 (ja
JP2013205928A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2012071729A priority Critical patent/JP5888050B2/ja
Priority claimed from JP2012071729A external-priority patent/JP5888050B2/ja
Priority to US13/770,645 priority patent/US9323700B2/en
Publication of JP2013205928A publication Critical patent/JP2013205928A/ja
Publication of JP2013205928A5 publication Critical patent/JP2013205928A5/ja
Application granted granted Critical
Publication of JP5888050B2 publication Critical patent/JP5888050B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

メモリI/F１５は、外部メモリ３１へのアクセスの調停を行うインターフェースモジュールである。表示用I/F１６は、内部メモリ１２および外部メモリ３１から転送された画像データを表示部３２に対応した形式のデータに変換し、表示部３２に出力する。メディア用I/F１７は、記録メディア３３に対するデータ入出力を実行するモジュールである。
図１４に示されるように、サブＤＭＡＣ４におけるリソース競合がない場合、サブＤＭＡＣ４は、アイドル状態(ＳＴ１１)から復帰し、転送要求の判断を行う(ＳＴ１２)。そして、転送要求がないと判断する(ＳＴ１２：Ａ)と、アイドル状態(ＳＴ１１)に戻り、転送要求があると判断する(ＳＴ１２：Ｂ)と、転送準備を行う(ＳＴ１３)。ここで、ステップＳＴ１３の転送準備の処理としては、例えば、前述したディスクリプタ１２ａの取得や転送データサイズの計算といったものがある。
図１５に示されるように、サブＤＭＡＣ４におけるリソース競合がある場合、サブＤＭＡＣ４は、アイドル状態(ＳＴ２１)から復帰し、転送要求の判断を行う(ＳＴ２２)。そして、転送要求がないと判断する(ＳＴ２２：Ａ)と、アイドル状態(ＳＴ２１)に戻り、転送要求があると判断する(ＳＴ２２：Ｂ)と、メインＤＭＡＣ１３のＴＣフィールドを読み出す(ＳＴ２３)。
図１８に示されるように、第２サブＤＭＡＣにおけるリソース競合がある場合、第１サブＤＭＡＣ４ａは、アイドル状態(ＳＴ４１)から復帰し、転送要求の判断を行う(ＳＴ４２)。そして、転送要求がないと判断する(ＳＴ４２：Ａ)と、アイドル状態(ＳＴ４１)に戻り、転送要求があると判断する(ＳＴ４２：Ｂ)と、第１サブＤＭＡＣ４ａのＴＣフィールドを読み出す(ＳＴ４３)。
すなわち、図２０および図２１に示されるように、サブＤＭＡＣ４におけるリソース競合がある場合、サブＤＭＡＣ４は、アイドル状態(ＳＴ５１)から復帰し、転送要求の判断を行う(ＳＴ５２)。
JP2012071729A 2012-03-27 2012-03-27 半導体集積回路およびそのｄｍａ制御方法 Active JP5888050B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012071729A JP5888050B2 (ja) 2012-03-27 2012-03-27 半導体集積回路およびそのｄｍａ制御方法
US13/770,645 US9323700B2 (en) 2012-03-27 2013-02-19 Semiconductor integrated circuit and DMA control method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012071729A JP5888050B2 (ja) 2012-03-27 2012-03-27 半導体集積回路およびそのｄｍａ制御方法

Publications (3)

Publication Number Publication Date
JP2013205928A JP2013205928A (ja) 2013-10-07
JP2013205928A5 true JP2013205928A5 (ja) 2015-01-22
JP5888050B2 JP5888050B2 (ja) 2016-03-16

Family

ID=49236620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012071729A Active JP5888050B2 (ja) 2012-03-27 2012-03-27 半導体集積回路およびそのｄｍａ制御方法

Country Status (2)

Country Link
US (1) US9323700B2 (ja)
JP (1) JP5888050B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3026869B1 (fr) * 2014-10-07 2016-10-28 Sagem Defense Securite Systeme embarque sur puce a haute surete de fonctionnement
JP6944117B2 (ja) * 2018-03-08 2021-10-06 富士通株式会社 情報処理装置、転送制御方法および転送制御プログラム
JP7492511B2 (ja) 2018-11-09 2024-05-29 ザイリンクス インコーポレイテッド ストリーミングプラットフォームフローおよびアーキテクチャ
KR20200059493A (ko) 2018-11-21 2020-05-29 에스케이하이닉스 주식회사 데이터 처리 시스템
KR20200065762A (ko) * 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 메모리 시스템
US10761999B1 (en) * 2019-05-30 2020-09-01 Western Digital Technologies, Inc. Storage device with predictor engine of host turnaround time
US11163490B2 (en) * 2019-09-17 2021-11-02 Micron Technology, Inc. Programmable engine for data movement
US11604748B2 (en) * 2020-10-30 2023-03-14 Microsoft Technology Licensing, Llc Interconnect for direct memory access controllers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212795A (en) * 1988-10-11 1993-05-18 California Institute Of Technology Programmable DMA controller
JP3481087B2 (ja) 1997-07-22 2003-12-22 沖電気工業株式会社 音声通信ゆらぎ吸収方法
JPH1141297A (ja) 1997-07-23 1999-02-12 Sony Corp プログラマブルシーケンサーを使用したｄｍａコントローラ
US6412027B1 (en) * 1998-02-11 2002-06-25 Globespanvirata, Inc. Direct memory access controller having on-board arbitration circuitry
JP2003281078A (ja) * 2002-03-22 2003-10-03 Ricoh Co Ltd Ｄｍａコントローラ
JP4144240B2 (ja) * 2002-04-12 2008-09-03 セイコーエプソン株式会社 制御装置および制御方法
JP2005011287A (ja) 2003-06-23 2005-01-13 Konica Minolta Holdings Inc コンピュータシステム及びデータ転送方法
JP2005107820A (ja) * 2003-09-30 2005-04-21 Kyocera Mita Corp データ転送装置
JP2005293435A (ja) * 2004-04-05 2005-10-20 Konica Minolta Business Technologies Inc データ転送装置およびその設定方法
TW200612251A (en) * 2004-10-12 2006-04-16 Uli Electronics Inc Method used to access data between devices
JP2006126938A (ja) * 2004-10-26 2006-05-18 Canon Inc データ転送システム及びそのデータ転送方法
JPWO2008026273A1 (ja) 2006-08-31 2010-01-14 富士通株式会社 Ｄｍａコントローラ
JP2009025896A (ja) * 2007-07-17 2009-02-05 Ricoh Co Ltd データ処理装置及びデータ処理方法
JP2010282352A (ja) * 2009-06-03 2010-12-16 Renesas Electronics Corp Ｄｍａ転送制御装置

Similar Documents

Publication Publication Date Title
JP2013205928A5 (ja)
JP2012160202A5 (ja)
TWI536257B (zh) 可擴充性輸入／輸出系統及技術
WO2012068498A3 (en) Method and apparatus for moving data to a simd register file from a general purpose register file
JP2010113702A5 (ja)
CN101236601B (zh) 图像识别加速装置及具有图像识别加速装置的微处理器芯片
GB2568816A8 (en) Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions
DK2229631T3 (da) Dynamisk adresseomsætning med rammestyring
JP2007293652A5 (ja)
DE602007008614D1 (de) Dmac zum abwicklen von transfers unbekannter länge
JP2013077300A5 (ja)
WO2016078307A1 (zh) 可配置片上互联系统及其实现方法、装置和存储介质
JP2015525398A5 (ja)
CN103778086B (zh) 一种基于粗粒度动态可重构系统的多模式数据访问装置及办法
JP2011175460A5 (ja)
JP2016506001A5 (ja)
CN103455367A (zh) 用于实现可重构系统中多任务调度的管理单元和方法
JP2010140477A5 (ja)
Karandikar Open core protocol (OCP) an introduction to interface specification
ES2429215B1 (es) Sistema intermediario de servicios
JP2008181558A5 (ja)
US20230133088A1 (en) Methods and apparatus for system-on-a-chip neural network processing applications
CN102103543B (zh) 利用处理器gpio管脚扩展m模块地址空间的方法
JP2017523500A5 (ja)
Eladl Technical Requirements for the Application of Internet of Things