JP2013198277A - Dc−dcコンバータおよびその制御回路 - Google Patents
Dc−dcコンバータおよびその制御回路 Download PDFInfo
- Publication number
- JP2013198277A JP2013198277A JP2012062649A JP2012062649A JP2013198277A JP 2013198277 A JP2013198277 A JP 2013198277A JP 2012062649 A JP2012062649 A JP 2012062649A JP 2012062649 A JP2012062649 A JP 2012062649A JP 2013198277 A JP2013198277 A JP 2013198277A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- low
- side switch
- control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】入力電圧が低下しても、ハイサイドスイッチとローサイドスイッチのゲート−ソース間電圧が低下しないようにして、導通損失の増大を抑制する。
【解決手段】DC−DCコンバータの制御回路は、出力電圧と基準電圧との電圧差を検出する誤差電圧検出部と、電圧差に基づいて、ハイサイドスイッチおよびローサイドスイッチの切替を制御する制御信号を生成する信号処理部と、入力電圧を検出する入力電圧検出部と、制御信号に基づいて、ハイサイドスイッチの切替を制御するハイサイド制御電圧を生成するハイサイド制御部と、制御信号に基づいて、ローサイドスイッチの切替を制御するローサイド制御電圧を生成するローサイド制御部と、入力電圧検出部が所定電圧以下になったことを検出した場合、ハイサイド制御電圧またはローサイド制御電圧の電圧レベルを切り替える制御電圧切替部と、を備える。
【選択図】図1
【解決手段】DC−DCコンバータの制御回路は、出力電圧と基準電圧との電圧差を検出する誤差電圧検出部と、電圧差に基づいて、ハイサイドスイッチおよびローサイドスイッチの切替を制御する制御信号を生成する信号処理部と、入力電圧を検出する入力電圧検出部と、制御信号に基づいて、ハイサイドスイッチの切替を制御するハイサイド制御電圧を生成するハイサイド制御部と、制御信号に基づいて、ローサイドスイッチの切替を制御するローサイド制御電圧を生成するローサイド制御部と、入力電圧検出部が所定電圧以下になったことを検出した場合、ハイサイド制御電圧またはローサイド制御電圧の電圧レベルを切り替える制御電圧切替部と、を備える。
【選択図】図1
Description
本発明の実施形態は、減電圧検出を行うDC−DCコンバータおよびその制御回路に関する。
半導体集積回路内部の基準電圧発生回路は、5V以下の基準電圧を生成することを前提としていることが多い。ところが、バッテリで駆動される携帯電子機器は、電源電圧が一定とは限らず、バッテリの残容量が少なくなるにつれて、電源電圧が低下する。電源電圧が5V未満にまで下がると、基準電圧発生回路は、正常に動作しなくなり、所望の電圧レベルの基準電圧を生成できなくなる。
また、携帯電子機器は、DC−DCコンバータで電源電圧を生成するのが一般的であるが、DC−DCコンバータ内のハイサイドトランジスタ(ハイサイドスイッチ)とローサイドトランジスタ(ローサイドスイッチ)のゲート電圧が低下すると、これらトランジスタのゲート−ソース間電圧が低下してオン抵抗が高くなり、導通損失が増大してしまうという問題がある。
本実施形態は、入力電圧が低下しても、導通損失の増大を抑制可能なDC−DCコンバータおよびその制御回路を提供するものである。
本実施形態によれば、ハイサイドスイッチおよびローサイドスイッチを有し入力電圧から矩形波電圧を生成し、前記矩形波電圧を平滑化して直流の出力電圧を生成するDC−DCコンバータの制御回路であって、前記出力電圧と基準電圧との電圧差を検出する誤差電圧検出部と、前記電圧差に基づいて、前記ハイサイドスイッチおよび前記ローサイドスイッチの切替を制御する制御信号を生成する信号処理部と、前記入力電圧を検出する入力電圧検出部と、前記制御信号に基づいて、前記ハイサイドスイッチの切替を制御する前記ハイサイド制御電圧を生成するハイサイド制御部と、前記制御信号に基づいて、前記ローサイドスイッチの切替を制御する前記ローサイド制御電圧を生成するローサイド制御部と、前記入力電圧検出部が所定電圧以下になったことを検出した場合、前記ハイサイド制御電圧または前記ローサイド制御電圧の電圧レベルを切り替える制御電圧切替部と、を備えることを特徴とする制御回路が提供される。
以下、図面を参照しながら、本発明の実施形態を説明する。
(第1の実施形態)
図1は第1の実施形態に係るDC−DCコンバータ1の概略構成を示すブロック図である。図1のDC−DCコンバータ1は、パワー段回路2と、制御回路3とを備えている。
図1は第1の実施形態に係るDC−DCコンバータ1の概略構成を示すブロック図である。図1のDC−DCコンバータ1は、パワー段回路2と、制御回路3とを備えている。
パワー段回路2は、直流の入力電圧線Vinと接地線Vssとの間に直列接続されるハイサイドスイッチ4およびローサイドスイッチ5と、ハイサイドスイッチ4とローサイドスイッチ5との間の接続ノードに接続されるローパスフィルタ6とを有する。ローパスフィルタ6内の平滑コンデンサCoutに並列に負荷抵抗RLoadが接続されている。
ローパスフィルタ6は、ハイサイドスイッチ4とびローサイドスイッチ5との間の接続ノードとDC−DCコンバータ1の出力電圧線Voutとの間に接続されるインダクタL1と、出力電圧線Voutと接地線Vssとの間に接続される平滑コンデンサCoutとを有する。
制御回路3は、誤差電圧検出部11と、信号処理部12と、減電圧検出部(入力電圧検出部)13と、制御電圧切替部14とを有する。誤差電圧検出部11は、出力電圧Voutと基準電圧との電圧差を検出し、検出された電圧差に応じた信号を出力する。信号処理部12は、誤差電圧検出部11から出力された信号に基づいて、ハイサイドスイッチ4およびローサイドスイッチ5の切替を制御する制御信号を生成する。この制御信号は、減電圧検出部13に入力される。
減電圧検出部13は、入力電圧Vinを検出する。より具体的には、入力電圧Vinが所定の制限電圧(所定電圧)以下になったか否かを常にモニターし、入力電圧Vinが制限電圧以下になった場合には、そのことを示す信号を制御電圧切替部14に与える。減電圧検出部13は、DC−DCコンバータ1が動作している間は継続して動作しており、入力電圧Vinが制限電圧以下になったことを迅速に検出できるようにしている。
制御電圧切替部14は、入力電圧Vinが所定の制限電圧以下になったことを減電圧検出部13が検出した場合、ハイサイド制御電圧VHまたはローサイド制御電圧VLの電圧レベルを切り替える。より具体的には、制御電圧切替部14は、入力電圧Vinが制限電圧以下になったことを減電圧検出部13が検出したか否かで、ハイサイドスイッチ4をオンする際のハイサイド制御電圧VHの電圧レベルと、ローサイドスイッチ5をオンする際のローサイド制御電圧VLの電圧レベルとを切り替える。
より具体的には、制御電圧切替部14は、入力電圧Vinが制御電圧以下になった場合には、ハイサイドスイッチ4をオンにする際にはハイサイドスイッチ4のオン抵抗の上昇を抑制するような電圧レベルにハイサイド制御電圧VHを設定し、また、ローサイドスイッチ5をオンにする際にはローサイドスイッチ5のオン抵抗の上昇を抑制するような電圧レベルにローサイド制御電圧VLを設定する。
また、制御電圧切替部14は、入力電圧Vinが制御電圧より高い場合には、信号処理部12が生成した制御信号に基づいて、ハイサイド制御電圧VHとローサイド制御電圧VLを設定する。
入力電圧Vinが制御電圧以下のときに、制御電圧切替部14がハイサイドスイッチ4およびローサイドスイッチ5のオン抵抗の上昇を抑制するようにハイサイド制御電圧VHとローサイド制御電圧VLを設定する理由は、以下の通りである。
図2はローサイドスイッチ5に用いられるNMOSトランジスタのゲート−ソース間電圧Vgsとオン抵抗との関係を示すグラフである。図示のように、NMOSトランジスタのVgsが小さくなるに従ってオン抵抗が急激に増大する。図1に示すように、ハイサイドスイッチ4とローサイドスイッチ5は、入力電圧線Vinと接地線Vssとの間に直列接続されており、制御電圧切替部14で生成されるハイサイド制御電圧VHとローサイド制御電圧VLは、入力電圧Vinと接地電圧との間の電圧である。このため、入力電圧Vinの電圧レベルが低くなると、ハイサイド制御電圧VHとローサイド制御電圧VLも低くなり、結果として、ハイサイドスイッチ4のVgsとローサイドスイッチ5のVgsはともに小さくなる。図2からわかるように、Vgsが小さくなるにしたがって、オン抵抗が大きくなるため、Vgsの値によっては、導通損失が極端に大きくなってしまう。
そこで、本実施形態では、ハイサイドスイッチ4とローサイドスイッチ5のVgsが、オン抵抗の上がり方が顕著になる値以下にならないように、ハイサイド制御電圧VHとローサイド制御電圧VLを制御する。
より具体的には、入力電圧Vinが所定の制限電圧以下になったか否かを減電圧検出部13で検出する。制限電圧の値は、実際に使用するハイサイドスイッチ4とローサイドスイッチ5のVgsとオン抵抗との関係を考慮に入れて設定される。
減電圧検出部13により、入力電圧Vinが制限電圧以下になったことが検出されると、ハイサイドスイッチ4とローサイドスイッチ5のうちオンにするスイッチについては、制御電圧切替部14でハイサイド制御電圧VHまたはローサイド制御電圧VLを制御して、オン抵抗がそれほど大きくならないようなVgsを設定する。
上述した図1のDC−DCコンバータ1の少なくとも一部は半導体集積化が可能である。具体的には、少なくとも制御回路3は同一の半導体基板上に形成される。平滑コンデンサCoutは外付けされることが多いが、半導体集積化しても構わない。また、ハイサイドスイッチ4とローサイドスイッチ5は、半導体集積化される場合と外付けされる場合との両方が考えられる。ただし、半導体集積化した方が、ハイサイドスイッチ4とローサイドスイッチ5のVgsを小さくできるという利点がある。
このように、第1の実施形態では、DC−DCコンバータ1の入力電圧Vinが制限電圧以下になったか否かを減電圧検出部13で常にモニターし、入力電圧Vinが制限電圧以下になると、ハイサイドスイッチ4およびローサイドスイッチ5のオン抵抗が急激に大きくならないように、制御電圧切替部14にてハイサイド制御電圧VHおよびローサイド制御電圧VLの電圧レベルを設定するため、入力電圧Vinが低下しても、導通損失の増大を抑制して、安定してDC−DCコンバータ1を動作させることができる。
(第2の実施形態)
以下に説明する第2の実施形態は、第1の実施形態をより具体化したものである。
以下に説明する第2の実施形態は、第1の実施形態をより具体化したものである。
図3は第2の実施形態に係るDC−DCコンバータ1の概略構成を示すブロック図である。図3では、図1と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
図3のDC−DCコンバータ1は、図1と同様に、パワー段回路2と制御回路3とを備えている。パワー段回路2は、PMOSトランジスタからなるハイサイドスイッチ4と、NMOSトランジスタからなるローサイドスイッチ5と、ローパスフィルタ6とを有する。
ハイサイドスイッチ4のソースは入力電圧線Vinに接続され、ドレインはローサイドスイッチ5のドレインとローパスフィルタ6内のインダクタL1に接続されている。ローサイドスイッチ5のソースは接地線Vssに接続されている。
制御回路3は、図1と同様に、誤差電圧検出部11と、信号処理部12と、減電圧検出部13と、制御電圧切替部14とを有する。制御電圧切替部14は、ハイサイド・プリドライバ部21と、ローサイド・プリドライバ部22と、高耐圧Nch_LDMOS23と、高耐圧Pch_LDMOS24とを有する。
ハイサイド・プリドライバ部21は、信号処理部12が生成した制御信号の電圧レベル変換を行うレベルシフト回路25と、レベルシフト回路25で電圧レベル変換を行った制御信号を反転するインバータ26と、このインバータ26の負側基準電圧を生成するPMOSトランジスタ27とを有する。インバータ26の出力信号はハイサイド制御電圧VHとしてハイサイドスイッチ4のゲートに入力される。
ローサイド・プリドライバ部22は、信号処理部12が生成した制御信号を反転するインバータ28と、このインバータ28の正側基準電圧を生成するNMOSトランジスタ29とを有する。インバータ28の出力信号はローサイド制御電圧VLとしてローサイドスイッチ5のゲートに入力される。
高耐圧Nch_LDMOS23のドレインはハイサイド・プリドライバ部21の出力線に接続され、ソースは接地線Vssに接続されている。高耐圧Pch_LDMOS24のソースは入力電圧線Vinに接続され、ドレインはローサイド・プリドライバ部22の出力線に接続されている。
高耐圧Nch_LDMOS23のゲート電圧と高耐圧Pch_LDMOS24のゲート電圧は、減電圧検出部13により設定される。
減電圧検出部13は、入力電圧線Vinと接地線Vssとの間に直列接続される不図示の複数の抵抗と、これら抵抗の段間から出力される分圧電圧を予め定めた制限電圧用の基準電圧と比較する比較器とを有し、比較器の出力により、入力電圧Vinが制限電圧以下になったか否かを検出する。
図3のDC−DCコンバータ1において、ハイサイド・プリドライバ部21、ローサイド・プリドライバ部22、高耐圧Nch_LDMOS23および高耐圧Pch_LDMOS24が制御電圧切替部14に対応する。
DC−DCコンバータ1内の各素子は、動作が保証されている最低電源電圧が決まっており、減電圧検出部13の本来的な機能は、電源電圧がこの最低電源電圧を下回ったか否かを検出することである。本実施形態では、減電圧検出部13が本来の機能のために設定する最低電源電圧を下回ったか否かを検出するための制限電圧とは別個の制限電圧を設定して、高耐圧Nch_LDMOS23と高耐圧Pch_LDMOS24のオン/オフを制御する。
入力電圧Vinが制限電圧以下になったことを減電圧検出部13が検出した場合、減電圧検出部13は、信号処理部12からの制御信号の論理に基づいて、高耐圧Nch_LDMOS23のゲート電圧をハイにして高耐圧Nch_LDMOS23をオンさせるか、あるいは高耐圧Pch_LDMOS24のゲート電圧をロウにして高耐圧Pch_LDMOS24をオフさせる。減電圧検出部13が高耐圧Nch_LDMOS23と高耐圧Pch_LDMOS24の両方を同時にオンさせることはない。
例えば、入力電圧Vinが制限電圧以下になったことを減電圧検出部13が検出し、かつ出力電圧Voutが基準電圧よりも低い場合には、減電圧検出部13は、高耐圧Nch_LDMOS23をオンさせる。これにより、ハイサイドスイッチ4のゲート電圧は強制的に接地レベルになり、ハイサイドスイッチ4のVgsが大きくなって、オン抵抗の上昇を抑制できる。
なお、通常の入力電圧Vinのときに、高耐圧Nch_LDMOS23をオンさせると、ハイサイド・プリドライバ部21から接地線Vssにかけて大量の電流が流れて回路部品が破壊するおそれがあるが、高耐圧Nch_LDMOS23がオンになるのは、入力電圧Vinが十分に低い場合だけであり、回路部品が破壊する等の不具合は起きない。
一方、入力電圧Vinが制限電圧以下になったことを減電圧検出部13が検出し、かつ出力電圧Voutが基準電圧よりも高い場合には、減電圧検出部13は、高耐圧Pch_LDMOS24をオンさせる。これにより、ローサイドスイッチ5のゲート電圧は入力電圧Vinになり、ローサイドスイッチ5のVgsが大きくなって、オン抵抗の上昇を抑制できる。
このように、第2の実施形態では、減電圧検出部13で入力電圧Vinが制限電圧以下になったことが検出されると、ハイサイドスイッチ4をオンする際には高耐圧Nch_LDMOS23をオンにして、ハイサイドスイッチ4のゲート電圧を強制的に接地電圧に設定し、ローサイドスイッチ5をオンする際には高耐圧Pch_LDMOS24をオンにして、ローサイドスイッチ5のゲート電圧を強制的に入力電圧Vinに設定するため、ハイサイドスイッチ4とローサイドスイッチ5のVgsを大きくすることができ、オン抵抗の上昇と導通損失の増大を抑制可能となる。
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1 DC−DCコンバータ、2 パワー段回路、3 制御回路、4 ハイサイドスイッチ、5 ローサイドスイッチ、6 ローパスフィルタ、11 誤差電圧検出部、12 信号処理部、13 減電圧検出部、14 制御電圧切替部、21 ハイサイド・プリドライバ部、22 ローサイド・プリドライバ部、23 高耐圧Nch_LDMOS、24高耐圧Pch_LDMOS
Claims (8)
- ハイサイドスイッチおよびローサイドスイッチを有し入力電圧から矩形波電圧を生成し、前記矩形波電圧を平滑化して直流の出力電圧を生成するDC−DCコンバータの制御回路であって、
前記出力電圧と基準電圧との電圧差を検出する誤差電圧検出部と、
前記電圧差に基づいて、前記ハイサイドスイッチおよび前記ローサイドスイッチの切替を制御する制御信号を生成する信号処理部と、
前記入力電圧を検出する入力電圧検出部と、
前記制御信号に基づいて、前記ハイサイドスイッチの切替を制御する前記ハイサイド制御電圧を生成するハイサイド制御部と、
前記制御信号に基づいて、前記ローサイドスイッチの切替を制御する前記ローサイド制御電圧を生成するローサイド制御部と、
前記入力電圧検出部が所定電圧以下になったことを検出した場合、前記ハイサイド制御電圧または前記ローサイド制御電圧の電圧レベルを切り替える制御電圧切替部と、を備えることを特徴とする制御回路。 - 前記制御電圧切替部は、前記入力電圧検出部が前記所定電圧以下になったことを検出した場合、前記ハイサイドスイッチをオンする際の前記ハイサイド制御電圧の電圧レベルと、前記ローサイドスイッチをオンする際の前記ローサイド制御電圧の電圧レベルとを切り替えることを特徴とする請求項1に記載の制御回路。
- 前記制御電圧切替部は、前記入力電圧検出部が前記所定電圧以下になったことを検出した場合には、オンする前記ハイサイドスイッチまたは前記ローサイドスイッチのゲート−ソース間電圧の低下が抑制されるように前記ハイサイド制御電圧または前記ローサイド制御電圧の電圧レベルを制御することを特徴とする請求項1または2に記載の制御回路。
- 前記制御電圧切替部は、前記入力電圧検出部が前記所定電圧以下になったことを検出した場合には、オンする前記ハイサイドスイッチまたは前記ローサイドスイッチに対応する前記ハイサイド制御電圧または前記ローサイド制御電圧を、予め定めた所定電圧に切り替えることを特徴とする請求項3に記載の制御回路。
- 前記ハイサイドスイッチは、PMOSトランジスタであり、
前記ローサイドスイッチは、NMOSトランジスタであり、
前記制御電圧切替部は、
前記入力電圧検出部が前記所定電圧以下になったことを検出した場合に、前記ハイサイドスイッチをオンする際の前記ハイサイド制御電圧に対応する前記ハイサイドスイッチのゲート電圧を接地電圧に設定する第1電圧設定部と、
前記入力電圧検出部が前記所定電圧以下になったことを検出した場合に、前記ローサイドスイッチをオンする際の前記ローサイド制御電圧に対応する前記ローサイドスイッチのゲート電圧を前記入力電圧に設定する第2電圧設定部と、を有することを特徴とする請求項4に記載の制御回路。 - 前記入力電圧検出部は、前記ハイサイドスイッチおよび前記ローサイドスイッチのオン抵抗が所定の抵抗値を超えないように前記制限電圧を設定することを特徴とする請求項1乃至5のいずれかに記載の制御回路。
- 入力電圧を供給する入力電圧線と、接地線との間に直列接続されるハイサイドスイッチおよびローサイドスイッチと、
請求項1乃至6のいずれかに記載の制御回路と、を備えることを特徴とするDC−DCコンバータ。 - 前記ハイサイドスイッチと前記ローサイドスイッチとの間の接続線と、出力電圧を出力する出力電圧線との間に接続されるローパスフィルタを備えることを特徴とする請求項7に記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062649A JP2013198277A (ja) | 2012-03-19 | 2012-03-19 | Dc−dcコンバータおよびその制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062649A JP2013198277A (ja) | 2012-03-19 | 2012-03-19 | Dc−dcコンバータおよびその制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013198277A true JP2013198277A (ja) | 2013-09-30 |
Family
ID=49396594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012062649A Pending JP2013198277A (ja) | 2012-03-19 | 2012-03-19 | Dc−dcコンバータおよびその制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013198277A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019071769A (ja) * | 2017-10-05 | 2019-05-09 | ローム株式会社 | 出力トランジスタの駆動回路、半導体装置、自動車 |
JP2022167975A (ja) * | 2017-10-05 | 2022-11-04 | ローム株式会社 | 出力トランジスタの駆動回路、半導体装置、自動車 |
-
2012
- 2012-03-19 JP JP2012062649A patent/JP2013198277A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019071769A (ja) * | 2017-10-05 | 2019-05-09 | ローム株式会社 | 出力トランジスタの駆動回路、半導体装置、自動車 |
JP7132063B2 (ja) | 2017-10-05 | 2022-09-06 | ローム株式会社 | 出力トランジスタの駆動回路、半導体装置、自動車 |
JP2022167975A (ja) * | 2017-10-05 | 2022-11-04 | ローム株式会社 | 出力トランジスタの駆動回路、半導体装置、自動車 |
JP7309987B2 (ja) | 2017-10-05 | 2023-07-18 | ローム株式会社 | 出力トランジスタの駆動回路、半導体装置、自動車 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006288062A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路、及びdc−dcコンバータの制御方法 | |
JP6594797B2 (ja) | スイッチングレギュレータ | |
JP2014107989A (ja) | Dc−dcコンバータ | |
JP2015008611A (ja) | Dc−dcコンバータ | |
JP5890814B2 (ja) | Dc−dcコンバータ、および、半導体集積回路 | |
JP5728415B2 (ja) | 動作制御回路、dc−dcコンバータ制御回路及びdc−dcコンバータ | |
US9496788B2 (en) | Multi-phase boost converter with phase self-detection and detecting circuit thereof | |
JP2019017210A (ja) | ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ | |
JP2010088283A (ja) | スナバ回路 | |
JP2017079534A (ja) | ゲート制御回路 | |
JP2008154419A (ja) | スイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置 | |
JP2013005720A (ja) | 電源検出回路及び電源検出回路を備える電源回路 | |
JP2017200386A (ja) | Dcdcコンバータ | |
JP5611420B1 (ja) | Dc−dcコンバータ | |
JP5825433B2 (ja) | スイッチング電源装置 | |
JP6588634B2 (ja) | スイッチングレギュレータ、半導体集積回路、及び電子機器 | |
JP2013198277A (ja) | Dc−dcコンバータおよびその制御回路 | |
TWI676341B (zh) | 穩壓系統 | |
KR101734824B1 (ko) | 스위칭 전원장치의 스위치 정류기 구동회로 | |
US20170294908A1 (en) | Temperature protection device | |
JP5741199B2 (ja) | 整流器のスナバ回路 | |
JP2017143703A (ja) | Dc−dcコンバータ | |
JP2007174764A (ja) | 電源装置 | |
JP7294084B2 (ja) | 短絡判定装置 | |
JP2015046829A (ja) | スイッチ回路 |