JP2013197644A - マルチキャリヤ変調信号受信装置 - Google Patents

Abstract

【課題】修正ＤＦＴ変調合成バンクによって変調されたマルチキャリヤ変調信号をチャネル等化する際に、等化可能な遅延時間範囲の確保と伝搬路の変動に対する耐性の両方を同時に実現する。
【解決手段】修正ＤＦＴ変調分析バンク５は、実質的に最大間引き率の２倍のレートで動作し、時間領域の等価ベースバンド信号を周波数領域の信号に変換し、実部サブチャネル信号および虚部サブチャネル信号を生成する。チャネル等化器６は、実部サブチャネル信号を等化する実部等化器１１と、虚部サブチャネル信号を等化する虚部等化器１５とを備える。実部等化器１１および虚部等化器１５は、主波の信号を等化するシンボル等化器４１と、シンボル間干渉成分のレプリカを生成するシンボル間干渉レプリカ生成部４２とを並列接続し、減算器４３にて、シンボル等化器４１による等化後の信号からシンボル間干渉レプリカ生成部４２により生成されたレプリカを減算する。
【選択図】図６

Description

本発明は、マルチキャリヤ変調信号の受信装置に関し、特に、デジタル放送や無線ＬＡＮなどにおいて電波を受信する際に問題となるマルチパス環境においても、送信データを正しく受信することのできる受信装置に関する。

デジタル放送や無線ＬＡＮなどに用いるマルチキャリヤ変調方式にＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重）がある。ＯＦＤＭでは、マルチパスに対する耐性を得るために、ガードインターバル（ＧＩ：Guard Interval）またはサイクリックプレフィックス（ＣＰ：Cyclic Prefix）と呼ばれる期間を設けている。

一方、非特許文献１において、ＯＦＤＭがトランスマルチプレクサの一種であることが指摘されている。図１６は、一般的なトランスマルチプレクサの構成を示すブロック図である。このトランスマルチプレクサ１００は、Ｍ個のインタポレータおよびＭ個の送信フィルタを備えた合成バンクと、Ｍ個の受信フィルタおよびＭ個のデシメータを備えた分析バンクとにより構成されている。合成バンクおよび分析バンクは、チャネル（伝送路）を介して接続される。

図１７は、ＯＦＤＭをトランスマルチプレクサとして表現したときの構成を示すブロック図である。図１７からわかるように、ＯＦＤＭは、フィルタ係数が全て１であり、かつフィルタ長がサブチャネル数と一致するプロトタイプフィルタのＤＦＴ変調トランスマルチプレクサである。このことは、ＯＦＤＭのパルス形成フィルタが矩形窓関数を用いていることからも明らかである。

しかし、このＯＦＤＭにおけるプロトタイプフィルタは、第１サイドローブレベルが約−１３ｄＢであり、周波数特性が劣悪である。これに対応するため、ＧＩを用い、チャネル等化が必要となる。非特許文献１では、より理想的な直交周波数分割多重を行うことにより、チャネルの影響を軽減できることが指摘されている。

また、ＤＦＴ変調フィルタバンク（ＤＦＴ変調トランスマルチプレクサの分析バンクと合成バンクが双対になって構成されたシステム）は、分析および合成のために、ＦＦＴ（Fast Fourier Transform：高速フーリエ変換）対を用いることができることから、実用面で有用であることが知られている。

非特許文献２には、ＤＦＴ変調フィルタバンクにおいて、デシメーションを２段階にして修正を行うことにより、擬似的に完全再構成条件を満足することが記載されている。すなわち、出力信号が入力信号の時間遅れの定数倍とほぼ等しくなることが記載されている。

図１８は、修正ＤＦＴ変調合成バンクの構成を示すブロック図であり、図１９は、修正ＤＦＴ変調分析バンクの構成を示すブロック図である。図１８において、修正ＤＦＴ変調合成バンク１０１は、Ｍ個のサブチャネル信号を入力し、サブチャネル信号の実部成分および虚部成分を抽出してそれぞれ第１段階目のインタポレーションを行い、遅延させた実部成分と虚部成分とを合成する。そして、その合成信号に対して第２段階目のインタポレーションを行ってフィルタ処理を施し、全てのサブチャネル信号を合成して等価ベースバンド信号を出力する。図１９において、修正ＤＦＴ変調分析バンク１０２は、等価ベースバンド信号を入力し、Ｍ個の等価ベースバンド信号に分岐させ、それぞれフィルタ処理を施して第１段階目のデシメーションを行い、実部成分および遅延させた虚部成分に対して第２段階目のデシメーションを行い、実部成分と虚部成分とを合成してそれぞれＭ個のサブチャネル信号を出力する。

図１８に示した修正ＤＦＴ変調合成バンク１０１および図１９に示した修正ＤＦＴ変調分析バンク１０２をマルチキャリヤ変調方式の観点で見ると、修正ＤＦＴ変調合成バンク１０１が変調器となり、修正ＤＦＴ変調分析バンク１０２が復調器となる。すなわち、送受信端でそれぞれ修正ＤＦＴ変調合成バンク１０１および修正ＤＦＴ変調分析バンク１０２を用いることにより、マルチキャリヤ変調方式による信号伝送を実現することができる。この場合、サブチャネル数よりも長いフィルタ長のプロトタイプフィルタを用いることができるため、より良好な周波数特性を実現することができる。しかし、送受信間のチャネルにマルチパスなどによる歪みがある場合には、チャネル等化器が必要となる。

ＤＦＴ変調トランスマルチプレクサに適用可能なチャネル等化器としては、例えば特許文献１に記載のものがある。このチャネル等化器は、パイロット信号を参照信号として最適化を行うことにより、等化係数を求めるものである。データが送られている間は等化係数の最適化を行うことができないため、伝搬路に変動がある場合には、伝送特性が劣化してしまうという問題がある。この問題を改善する手法として、等化後の信号をシンボル判定し、判定値を参照信号として用いる判定指向型等化器が知られている。しかし、判定指向型等化器には伝搬路に変動がある場合の伝送特性を改善できるという利点がある一方、等化係数が最適値へ収束しなかったり、シンボル判定における誤りの軽減が困難になったりすることで、伝送特性が著しく劣化することがあるという欠点がある。

このような判定指向型等化器の欠点を補うための手法として、例えば特許文献２に記載のものがある。この手法は、信号点のうち外郭のシンボルのみを用いて、等化後の信号をシンボル判定するものである。しかし、この手法では、等化係数の更新頻度が低くなってしまう他、外郭のシンボル以外が伝送されているときに、等化係数が最適値から乖離してしまうという問題がある。また、外郭のシンボルに限定するモードから限定をしないモードへ移行する必要があり、限定モードで十分に収束しない場合にはモード移行が困難になるという問題もある。

また、判定指向モードに入る前に、判定値を用いることなく等化係数を最適化する定包絡線アルゴリズムを用いる手法が特許文献３に記載されている。しかし、この手法では、定包絡線アルゴリズムを多値ＱＡＭ信号に適用した場合には、定常誤差がゼロにならないという問題がある。これに対し、定包絡線アルゴリズムを多値ＱＡＭ信号に適用するためのアルゴリズムが非特許文献３に記載されている。しかし、この手法も、初期状態では定包絡線アルゴリズムを用い、ある程度等化係数が収束した段階で多値レベルモードへ移行する必要がある。したがって、この手法では、定包絡線アルゴリズムにて初期引き込みを行う際に等化係数が十分に収束しない場合、モード移行が困難になるという問題がある。

この他、定包絡線アルゴリズムを用いて、等化後の信号における振幅方向の値に基づいて位相方向のシンボル判定のみを行う手法が特許文献４に記載されている。しかし、前述のとおり、定包絡線アルゴリズムを多値ＱＡＭ信号に適用した場合には、定常誤差をゼロにすることができないから、この手法においてもモード移行が必要になり、初期引き込みの問題を含んでいる。

さらに、前述の特許文献２，３，４および非特許文献３に記載されている、判定指向型等化器の欠点（等化係数が最適値へ収束しなかったり、シンボル判定における誤りの軽減が困難になったりするという欠点）を補う手法は、いずれもシングルキャリヤ変調信号に対するものである。マルチキャリヤ変調信号のシンボル長は、シングルキャリヤ変調信号のそれと比較すると非常に長いから、伝搬路の変動が同じ場合、マルチキャリヤ変調信号は、シングルキャリヤ変調信号と比較してシンボル間での変動が大きくなる。したがって、シングルキャリヤ変調信号に対する手法をマルチキャリヤ変調信号にそのまま適用しても、十分な特性が得られないという問題がある。

また、本件特許出願の同一の出願人および発明者によりなされた、本件特許出願時に未公開である特願２０１１−１５７１９５号公報に記載されたマルチキャリヤ変調信号受信装置では、等化係数算出部が、等化後の複素キャリヤシンボルの変調誤差比が低いときに、広い範囲の判定領域を設定し、変調誤差比が高いときに、狭い範囲の判定領域を設定し、等化後の信号が判定領域内にある場合にのみ等化係数を最適化する。そして、等化器が、等化係数を用いて、分析バンクからのサブチャネル信号ベクトルを線形等化する。このマルチキャリヤ変調信号受信装置によれば、初期引き込みや軽減困難な誤りの克服に一定の効果がある。しかしながら、遅延時間の長いマルチパスに対応すべく、等化可能な遅延時間範囲を確保するためには、依然として等化器の次数を大きくする必要がある。また、これに起因して、初期引き込みや軽減困難な誤りの克服が十分でない場合があり得る。

等化可能な遅延時間範囲を確保するための手段として、等化後のシンボル判定値を帰還させる判定帰還型等化器が知られている。しかし、修正ＤＦＴ変調フィルタバンクのサブチャネル等化器では、その入力信号が４系統の信号からなるベクトルであり、出力信号は実部および虚部の２系統の信号があるため、これをそのまま適用することはできない。

特開２０１０−９８４７１号公報 特許第４５５３６６３号公報 特許第２６８２６１７号公報 特許第４３０４０８１号公報

Ali N. Akansu, Pierre Dubamel, Xueming Lin, and Marc de Courville. "Orthogonal transmultiplexers in communications: A review.", IEEE Trans. Signal Process., 46(4)：979-995, April 1998. Tanja Karp and N. J. Fliege. "Modified DFT filter banks with perfect reconstruction.", IEEE Trans. Circuits Syst. II, 46(11)：1404-1414, November 1999. K.N.Oh. "A single/multilevel modulus algorithm for blind equalization of QAM signals.", IEICE Trans., E80A(6)：1033-1038, 1997.

このように、従来のマルチキャリヤ変調信号受信装置では、冗長な情報を伝送することなく、マルチパスに対する耐性を得ることができる。しかし、パイロット信号を参照信号として用いることで等化係数を最適化するため、等化器の次数を大きくすると、時間変動を伴う伝搬路の伝送特性が劣化するという問題があった。つまり、従来のマルチキャリヤ変調信号受信装置では、遅延時間の長いマルチパスを等化するために、等化器の次数を大きくする必要があり、等化器の次数を大きくすると、収束するまでに時間がかかり、収束特性が悪化するという問題があった。

そこで、本発明は、かかる問題を解決するためになされたものであり、その目的は、修正ＤＦＴ変調合成バンクによって変調されたマルチキャリヤ変調信号をチャネル等化する際に、等化可能な遅延時間範囲の確保と伝搬路の変動に対する耐性の両方を同時に実現可能なマルチキャリヤ変調信号受信装置を提供することにある。

前記目的を達成するために、請求項１の発明は、修正ＤＦＴ変調合成バンクによってマルチキャリヤ変調された信号を受信するマルチキャリヤ変調信号受信装置であって、直交復調された時間領域の等価ベースバンド信号を、最大間引き率の２倍のレートで周波数領域の信号に変換し、サブチャネル信号を出力する修正ＤＦＴ変調分析バンクと、前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を等化するサブキャリヤ数分のチャネル等化器と、を備え、前記チャネル等化器が、前記サブチャネル信号を等化し、キャリヤシンボルを生成する等化器と、既知送信信号であるパイロット信号を生成するパイロット信号生成部と、前記パイロット信号生成部により生成されたパイロット信号から、前記等化器により生成された等化後のキャリヤシンボルを減じて誤差を算出する誤差算出部と、前記等化器により、サブチャネル信号の主波成分を等化するための等化係数、および前記サブチャネル信号のシンボル間干渉波成分を等化するための補償係数を算出する係数算出部と、を備え、前記等化器が、前記等化係数を用いて前記サブチャネル信号を等化するシンボル等化器と、前記補償係数を用いて前記サブチャネル信号を等化し、シンボル間干渉成分のレプリカを生成するシンボル間干渉レプリカ生成部と、前記シンボル等化器により等化された信号から、前記シンボル間干渉レプリカ生成部により生成されたレプリカを減算し、等化後のキャリヤシンボルを生成する減算器と、を備えることを特徴とする。

また、請求項２の発明は、請求項１に記載のマルチキャリヤ変調信号受信装置において、前記シンボル等化器が、前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を遅延させる第１の遅延器と、前記第１の遅延器により遅延したサブチャネル信号を、前記係数算出部により算出された等化係数を用いて等化する第１の線形等化器と、を備えることを特徴とする。

また、請求項３の発明は、請求項１または２に記載のマルチキャリヤ変調信号受信装置において、前記シンボル間干渉レプリカ生成部が、前記係数算出部により算出された補償係数を、先行波に対応する補償係数と遅延波に対応する補償係数とに分割する分割部と、前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を、前記分割部により分割された先行波に対応する補償係数を用いて等化する第２の線形等化器と、前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を遅延させる第２の遅延器と、前記第２の遅延器により遅延したサブチャネル信号を、前記分割部により分割された遅延波に対応する補償係数を用いて等化する第３の線形等化器と、前記第２の線形等化器により等化された信号と第３の線形等化器により等化された信号とを加算し、シンボル間干渉成分のレプリカを生成する加算器と、を備えることを特徴とする。

また、請求項４の発明は、請求項１から３までのいずれか一項に記載のマルチキャリヤ変調信号受信装置において、前記係数算出部が、前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号、および前記誤差算出部により算出された誤差に基づいて、前記等化係数を算出する等化係数算出部と、前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号における先行波および遅延波に対応する信号、および前記誤差算出部により算出された誤差に基づいて、前記補償係数を算出する補償係数算出部と、を備えることを特徴とする。

また、請求項５の発明は、請求項４に記載のマルチキャリヤ変調信号受信装置において、前記補償係数算出部が、前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を遅延させる第３の遅延器と、前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号および前記第３の遅延器により遅延したサブチャネル信号を連結し、先行波および遅延波に対応する信号を生成する連結部と、前記誤差算出部により算出された誤差の符号を反転する符号反転器と、前記連結部により生成された先行波および遅延波に対応する信号、および前記符号反転器により符号が反転した誤差に基づいて、前記補償係数を最適化する補償係数最適化部と、を備えることを特徴とする。

以上のように、本発明によれば、主波付近の信号を等化するシンボル等化器と、シンボル間干渉により生じた信号を等化してレプリカを生成するシンボル間干渉レプリカ生成部とが並列接続され、シンボル等化器により等化された信号から、シンボル間干渉レプリカ生成部により生成されたレプリカを減算する減算器を備えた等化器を用いて、実質的に最大間引き率の２倍のレートで動作する修正ＤＦＴ変調分析バンクの出力する複数系統の信号からなるサブチャネル信号を等化するようにした。これにより、等化可能な遅延時間範囲の確保と伝搬路の変動に対する耐性の両方を同時に実現することが可能となる。

本発明の実施形態によるマルチキャリヤ変調信号受信装置の構成を示すブロック図である。 分析バンクの構成を示すブロック図である。 ポリフェーズ分析バンクの構成を示すブロック図である。 サブチャネル処理部の構成を示すブロック図である。 チャネル等化器の構成を示すブロック図である。 実部等化器の構成を示すブロック図である。 シンボル等化器の構成を示すブロック図である。 シンボル間干渉レプリカ生成部の構成を示すブロック図である。 線形等化器の構成を示すブロック図である。 係数算出部の構成を示すブロック図である。 等化係数最適化部の構成を示すブロック図である。 伝送路の遅延プロファイルとシンボル等化器およびシンボル間干渉レプリカ生成部の処理対象信号との関係を説明する図である。 次元拡張部による処理の具体例を説明する図である。 次元分割部による処理の具体例を説明する図である。 計算機シミュレーションにより求めたＢＥＲ特性を示す図である。 一般的なトランスマルチプレクサの構成を示すブロック図である。 ＯＦＤＭをトランスマルチプレクサとして表現したときの構成を示すブロック図である。 修正ＤＦＴ変調合成バンクの構成を示すブロック図である。 修正ＤＦＴ変調分析バンクの構成を示すブロック図である。

以下、本発明を実施するための形態について図面を用いて詳細に説明する。
〔マルチキャリヤ変調信号受信装置〕
図１は、本発明の実施形態によるマルチキャリヤ変調信号受信装置の構成を示すブロック図である。このマルチキャリヤ変調信号受信装置１は、周波数変換部２、Ａ／Ｄ（アナログ／デジタル）変換部３、直交復調部４、分析バンク（修正ＤＦＴ変調分析バンク）５、チャネル等化器６、デマッピング部７およびＰ／Ｓ（パラレル／シリアル）変換部８を備えている。

周波数変換部２は、受信信号をＩＦ信号に周波数変換する。周波数変換部２の出力するＩＦ信号はＡ／Ｄ変換部３へ入力される。Ａ／Ｄ変換部３は、周波数変換部２から入力されるＩＦ信号（アナログＩＦ信号）をデジタルＩＦ信号にＡ／Ｄ変換する。Ａ／Ｄ変換部３の出力するデジタルＩＦ信号は直交復調部４へ入力される。直交復調部４は、Ａ／Ｄ変換部３から入力されるデジタルＩＦ信号を等価ベースバンド信号に直交復調する。直交復調部４の出力する等価ベースバンド信号は分析バンク５へ入力される。

分析バンク５は、直交復調部４から入力される時間領域の等価ベースバンド信号を、実質的に最大間引き率の２倍のレートで周波数領域の信号に変換し、通常の分析バンクにおける出力信号の実部成分および虚部成分の他に、通常の出力信号と対になる虚部成分および実部成分も合わせて出力する。すなわち、分析バンク５は、２系統の実部成分および２系統の虚部成分により構成される、合わせて４系統の実数信号からなる実部サブチャネル信号ベクトル、および、２系統の実部成分および２系統の虚部成分により構成される、合わせて４系統の実数信号からなる虚部サブチャネル信号ベクトルをそれぞれ出力する。分析バンク５の出力する実部サブチャネル信号ベクトルおよび虚部サブチャネル信号ベクトル（以下、総称してサブチャネル信号ベクトルという。）はチャネル等化器６へ入力される。

チャネル等化器６は、分析バンク５から入力されるサブチャネル信号ベクトルを等化し、等化後のサブチャネル信号（等化後のキャリヤシンボル）として出力する。チャネル等化器６の出力する等化後のサブチャネル信号はデマッピング部７へ入力される。

デマッピング部７は、チャネル等化器６から入力される等化後のサブチャネル信号をデマッピングし、パラレル信号に変換する。デマッピング部７の出力するパラレル信号はＰ／Ｓ変換部８へ入力される。Ｐ／Ｓ変換部８は、デマッピング部７から入力されるパラレル信号をシリアル信号に変換し、シリアル信号のビット列を外部へ出力する。

〔分析バンク（ポリフェーズ構成）〕
次に、図１に示した分析バンク５のポリフェーズ構成について説明する。図２は、分析バンク５の構成を示すブロック図である。この分析バンク５は、遅延器２１、ポリフェーズ分析バンク２２−１，２２−２およびサブチャネル処理部２３−０〜２３−（Ｍ−１）を備えている。分析バンク５は、直交復調部４から等価ベースバンド信号が入力され、サブチャネル信号ベクトル０〜Ｍ−１（実部サブチャネル信号ベクトル０〜Ｍ−１および虚部サブチャネル信号ベクトル０〜Ｍ−１）を生成し、サブチャネル信号ベクトルとして出力する。

図１に示した直交復調部４から入力される等価ベースバンド信号は２分配され、一方が遅延器２１へ、他方がポリフェーズ分析バンク２２−１へ入力される。遅延器２１は、直交復調部４から入力される等価ベースバンド信号をＭ／２サンプル遅延させる。遅延器２１の出力する等価ベースバンド信号はポリフェーズ分析バンク２２−２へ入力される。

ポリフェーズ分析バンク２２−１は、直交復調部４から入力される等価ベースバンド信号をポリフェーズ分析し、第１のサブチャネル信号０〜Ｍ−１を生成する。ポリフェーズ分析バンク２２−１の出力する第１のサブチャネル信号０〜Ｍ−１はサブチャネル処理部２３−０〜２３−（Ｍ−１）へ入力される。

ポリフェーズ分析バンク２２−２は、遅延器２１から入力される等価ベースバンド信号をポリフェーズ分析し、第２のサブチャネル信号０〜Ｍ−１を生成する。ポリフェーズ分析バンク２２−２の出力する第２のサブチャネル信号０〜Ｍ−１はサブチャネル処理部２３−０〜２３−（Ｍ−１）へ入力される。

サブチャネル処理部２３−０〜２３−（Ｍ−１）は、ポリフェーズ分析バンク２２−１，２２−２から入力されるそれぞれのサブチャネル信号０〜Ｍ−１に、サブチャネル毎の処理を行い、サブチャネル信号ベクトル０〜Ｍ−１（実部サブチャネル信号ベクトル０〜Ｍ−１および虚部サブチャネル信号ベクトル０〜Ｍ−１）、すなわち実部サブチャネル信号ベクトルｋおよび虚部サブチャネル信号ベクトルｋ（サブチャネル信号ベクトルｋ）を生成して出力する。

（ポリフェーズ分析バンク）
次に、図２に示したポリフェーズ分析バンク２２−１，２２−２（以下、総称してポリフェーズ分析バンク２２という。）について説明する。図３は、ポリフェーズ分析バンク２２の構成を示すブロック図である。このポリフェーズ分析バンク２２は、遅延器２４−１〜２４−（Ｍ−１）、デシメータ２５−０〜２５−（Ｍ−１）、ポリフェーズフィルタ２６−０〜２６−（Ｍ−１）、ＦＦＴ部２７および乗算器２８−０〜２８−（Ｍ−１）を備えている。ポリフェーズ分析バンク２２は、等価ベースバンド信号を入力し、サブチャネル信号０〜Ｍ−１を生成して出力する。

ポリフェーズ分析バンク２２に入力される等価ベースバンド信号は２分配され、一方が遅延器２４−１へ、他方がデシメータ２５−０に入力される。遅延器２４−１は、入力される等価ベースバンド信号を１サンプル遅延させる。遅延器２４−１の出力する等価ベースバンド信号は２分配され、一方が遅延器２４−２へ、他方がデシメータ２５−１へ入力される。

同様に、遅延器２４−ｋ（２≦ｋ＜Ｍ−１）は、前段の遅延器２４−（ｋ−１）から入力される等価ベースバンド信号を１サンプル遅延させる。遅延器２４−ｋの出力する等価ベースバンド信号は２分配され、一方が後段の遅延器２４−（ｋ＋１）へ、他方がデシメータ２５−ｋへ入力される。

遅延器２４−（Ｍ−１）は、前段の遅延器２４−（Ｍ−２）から入力される等価ベースバンド信号を１サンプル遅延させる。遅延器２４−（Ｍ−１）の出力する等価ベースバンド信号はデシメータ２５−（Ｍ−１）へ入力される。

デシメータ２５−ｋ（０≦ｋ≦Ｍ−１）は、等価ベースバンド信号を入力し、等価ベースバンド信号に対し、比Ｍのデシメーション処理を行う。デシメータ２５−ｋの出力するデシメーション後の等価ベースバンド信号はポリフェーズフィルタ２６−ｋへ入力される。

ポリフェーズフィルタ２６−ｋ（０≦ｋ≦Ｍ−１）は、デシメータ２５−ｋから入力されるデシメーション後の等価ベースバンド信号にポリフェーズフィルタ処理を行う。ポリフェーズフィルタ２６−ｋの出力するポリフェーズフィルタ処理後の等価ベースバンド信号はＦＦＴ部２７へ入力される。

ポリフェーズフィルタＥ_ｋ（ｚ）は、プロトタイプフィルタｐ（ｎ）のＴｙｐｅ１のポリフェーズ成分であり、以下の式で表される。

ここで、Ｎはプロトタイプフィルタのフィルタ長を、Ｍはサブチャネル数を示す自然数を、ｋは任意のサブチャネルをそれぞれ示す。

ＦＦＴ部２７は、ポリフェーズフィルタ２６−ｋから入力されるポリフェーズフィルタ処理後のそれぞれの等価ベースバンド信号をＦＦＴ処理する。ＦＦＴ部２７の出力するＭ個のサブチャネル信号はそれぞれ乗算器２８−ｋへ入力される。

乗算器２８−ｋ（０≦ｋ≦Ｍ−１）は、ＦＦＴ部２７から入力されるサブチャネル信号にｊ^Ｍ−ｋを乗算する。ただしｊは虚数単位である。乗算器２８−ｋの出力するサブチャネル信号ｋは、図２に示したサブチャネル処理部２３−ｋへ入力される。

このように、ポリフェーズ分析バンク２２は、等価ベースバンド信号を入力し、サブチャネル信号０〜Ｍ−１を生成してサブチャネル処理部２３−０〜２３−（Ｍ−１）に出力する。以下、ポリフェーズ分析バンク２２−１の出力するサブチャネル信号をｋ１とし、ポリフェーズ分析バンク２２−２の出力するサブチャネル信号をｋ２とする。

（サブチャネル処理部）
次に、図２に示したサブチャネル処理部２３−０〜２３−（Ｍ−１）について説明する。図４は、サブチャネル処理部２３−ｋ（０≦ｋ≦Ｍ−１）の構成を示すブロック図である。このサブチャネル処理部２３−ｋは、実部抽出部２９−１，２９−２、虚部抽出部３０−１，３０−２、遅延器３１−１，３１−２および乗算器３２−１，３２−２を備えている。サブチャネル処理部２３−ｋは、ポリフェーズ分析バンク２２−１からサブチャネル信号ｋ１を入力すると共に、ポリフェーズ分析バンク２２−２からサブチャネル信号ｋ２を入力し、８個の要素からなるサブチャネル信号ベクトルｋ（４個の要素からなる実部サブチャネル信号ベクトルｋおよび４個の要素からなる虚部サブチャネル信号ベクトルｋ）を生成して出力する。

図２に示したポリフェーズ分析バンク２２−２から入力されるサブチャネル信号ｋ２は２分配され、一方が実部抽出部２９−１へ、他方が虚部抽出部３０−１へ入力される。図２に示したポリフェーズ分析バンク２２−１から入力されるサブチャネル信号ｋ１は２分配され、一方が実部抽出部２９−２へ、他方が虚部抽出部３０−２へ入力される。

実部抽出部２９−１は、ポリフェーズ分析バンク２２−２から入力されるサブチャネル信号ｋ２から実部を抽出し、実数サブチャネル信号を生成する。実部抽出部２９−１の出力する実数サブチャネル信号は２分配され、一方が実部サブチャネル信号ベクトルｋの１要素としてサブチャネル処理部２３−ｋから出力され、他方が遅延器３１−２へ入力される。

虚部抽出部３０−１は、ポリフェーズ分析バンク２２−２から入力されるサブチャネル信号ｋ２から虚部を抽出し、実数サブチャネル信号を生成する。虚部抽出部３０−１の出力する実数サブチャネル信号は２分配され、一方が実部サブチャネル信号ベクトルｋの１要素としてサブチャネル処理部２３−ｋから出力され、他方が遅延器３１−１へ入力される。

虚部抽出部３０−２は、ポリフェーズ分析バンク２２−１から入力されるサブチャネル信号ｋ１から虚部を抽出し、実数サブチャネル信号を生成する。虚部抽出部３０−２の出力する実数サブチャネル信号は２分配され、一方が実部サブチャネル信号ベクトルｋの１要素として、他方が虚部サブチャネル信号ベクトルｋの１要素としてサブチャネル処理部２３−ｋから出力される。

実部抽出部２９−２は、ポリフェーズ分析バンク２２−１から入力されるサブチャネル信号ｋ１から実部を抽出し、実数サブチャネル信号を生成する。実部抽出部２９−２の出力する実数サブチャネル信号は２分配され、一方が実部サブチャネル信号ベクトルｋの１要素としてサブチャネル処理部２３−ｋから出力され、他方が乗算器３２−１へ入力される。

乗算器３２−１は、実部抽出部２９−２から入力される実数サブチャネル信号に−１を乗算し、符号を反転させる。乗算器３２−１の出力する、符号が反転した実数サブチャネル信号は、虚部サブチャネル信号ベクトルｋの１要素としてサブチャネル処理部２３−ｋから出力される。

遅延器３１−１は、虚部抽出部３０−１から入力される実数サブチャネル信号を１サンプル遅延させる。遅延器３１−１の出力する実数サブチャネル信号は、虚部サブチャネル信号ベクトルｋの１要素としてサブチャネル処理部２３−ｋから出力される。

遅延器３１−２は、実部抽出部２９−１から入力される実数サブチャネル信号を１サンプル遅延させる。遅延器３１−２の出力する実数サブチャネル信号は乗算器３２−２に入力される。乗算器３２−２は、遅延器３１−２から入力される実数サブチャネル信号に−１を乗算し、符号を反転させる。乗算器３２−２の出力する、符号が反転した実数サブチャネル信号は、虚部サブチャネル信号ベクトルｋの１要素としてサブチャネル処理部２３−ｋから出力される。

なお、実部抽出部２９−１により抽出される実数サブチャネル信号を

とし、虚部抽出部３０−１により抽出される実数サブチャネル信号を

とし、虚部抽出部３０−２により抽出される実数サブチャネル信号を

とし、実部抽出部２９−２により抽出される実数サブチャネル信号を

とすると、実部サブチャネル信号ベクトルｋは、以下のようになる。

ここで、上付きのＴは転置を、下付きのｋはサブチャネルを、上付きのＲおよびＩはそれぞれ実部および虚部を、ｚ^Ｍは最大間引きレートであること、すなわちサンプル間隔がシンボル長の１／Ｍであることを示す。

一方、虚部サブチャネル信号ベクトルｋは、以下のようになる。

図２、図３および図４において、デシメータ２５−０〜２５−（Ｍ−１）の前段に設けられた遅延器２１，２４−１〜２４−（Ｍ−１）は、最大間引きレート（サンプル間隔がシンボル長の１／Ｍとなるレート）のＭ倍で動作する。また、デシメータ２５−０〜２５−（Ｍ−１）の後段に設けられたポリフェーズフィルタ２６−０〜２６−（Ｍ−１）、ＦＦＴ部２７、乗算器２８−０〜２８−（Ｍ−１）、実部抽出部２９−１，２９−２、虚部抽出部３０−１，３０−２、遅延器３１−１，３１−２および乗算器３２−１，３２−２は、最大間引きレートで動作する。しかし、サブチャネル処理部２３−ｋでは、ポリフェーズ分析バンク２２−１，２２−２それぞれから最大間引きレートのサブチャネル信号ｋ１，ｋ２が入力され、間引きが行われることなく２個の信号に分岐し、分岐した２個のサブチャネル信号に対して同じサンプリングレート（最大間引きレート）で処理が行われる。そして、実部サブチャネル信号ベクトルｋおよび虚部サブチャネル信号ベクトルｋが出力されるため、サブチャネル処理部２３−ｋ全体として、実質的に最大間引き率の２倍のレートで動作する。

このように、分析バンク５によれば、実部サブチャネル信号ベクトルｋを生成すると共に、この実部サブチャネル信号ベクトルｋに基づいて虚部サブチャネル信号ベクトルｋを生成するようにした。また、式（３）に示したように、実部サブチャネル信号ベクトルｋから虚部サブチャネル信号ベクトルｋへの変換は、定数である変換行列により行われる。これにより、後段のチャネル等化器６において、実部サブチャネル信号ベクトルｋおよび虚部サブチャネル信号ベクトルｋに対して異なる等化係数を用いることなく、両ベクトルにそれぞれ共通の等化係数を用いて線形等化を行うことができ好適である。

〔チャネル等化器〕
次に、図１に示したチャネル等化器６について説明する。図５は、図１に示したチャネル等化器６の構成を示すブロック図である。このチャネル等化器６は、実部等化器１１、パイロット信号生成部１２、誤差算出部１３、係数算出部１４、虚部等化器１５、乗算器１６および加算器１７を備えている。チャネル等化器６は、分析バンク５からサブチャネル信号ベクトル（実部サブチャネル信号ベクトルおよび虚部サブチャネル信号ベクトル）を入力し、サブキャリヤ毎に、実部サブチャネル信号ベクトルの信号を実部等化器１１にて等化すると共に、虚部サブチャネル信号ベクトルの信号を虚部等化器１５にて等化し、等化後の実部信号および虚部信号からなる複素キャリヤシンボルを出力する。すなわち、図１に示したチャネル等化器６は、図２に示す構成をＭ個備えている。以下、実部サブチャネル信号ベクトルを実部サブチャネル信号、虚部サブチャネル信号ベクトルを虚部サブチャネル信号という。

図１に示した分析バンク５の出力する実部サブチャネル信号は２分配され、一方が実部等化器１１へ、他方が係数算出部１４へ入力される。実部等化器１１は、分析バンク５から入力される実部サブチャネル信号に対し、係数算出部１４から入力される等化係数および補償係数を用いて等化処理を行う。実部等化器１１の出力する等化後の信号は２分配され、一方が加算器１７へ、他方が誤差算出部１３へ入力される。

パイロット信号生成部１２は、既知信号であるパイロット信号を生成して誤差算出部１３へ出力する。誤差算出部１３は、パイロット信号生成部１２の出力するパイロット信号から、実部等化器１１の出力する等化後の信号のうちのパイロット信号を減算し、誤差を求める。誤差算出部１３の出力する誤差は係数算出部１４へ入力される。

係数算出部１４は、分析バンク５から入力される実部サブチャネル信号と、誤差算出部１３から入力される誤差とを用いて、実部等化器１１および虚部等化器１５にて用いる等化係数および補償係数を算出する。係数算出部１４の出力する等化係数および補償係数は２分配され、一方が実部等化器１１へ、他方が虚部等化器１５へ入力される。

図１に示した分析バンク５の出力する虚部サブチャネル信号は虚部等化器１５へ入力される。虚部等化器１５は、分析バンク５から入力される虚部サブチャネル信号に対し、係数算出部１４から入力される等化係数および補償係数を用いて等化処理を行う。虚部等化器１５の出力する等化後の信号は乗算器１６へ入力される。

乗算器１６は、虚部等化器１５から入力される等化後の信号に１ｊを乗算して出力する。乗算器１６の出力する等化後の信号は加算器１７へ入力される。加算器１７は、実部等化器１１および乗算器１６からそれぞれ入力される等化後の実部信号および虚部信号を加算し、複素キャリヤシンボルを生成する。加算器１７の出力する等化後のキャリヤシンボルは、図１に示したデマッピング部７へ入力される。

（実部等化器および虚部等化器）
次に、図５に示した実部等化器１１および虚部等化器１５について説明する。図６は、実部等化器１１の構成を示すブロック図である。実部等化器１１および虚部等化器１５は同じ構成であるため、以下では実部等化器１１について説明する。この実部等化器１１は、シンボル等化器４１、シンボル間干渉レプリカ生成部（ＩＳＩレプリカ生成部）４２および減算器４３を備えている。実部等化器１１は、分析バンク５から実部サブチャネル信号を入力すると共に、係数算出部１４から等化係数および補償係数を入力し、実部サブチャネル信号に対し等化係数および補償係数を用いて、サブチャネル毎に等化処理を行う。

分析バンク５の出力する実部サブチャネル信号は２分配され、一方がシンボル等化器４１へ、他方がシンボル間干渉レプリカ生成部４２へ入力される。係数算出部１４の出力する等化係数はシンボル等化器４１へ入力され、補償係数はシンボル間干渉レプリカ生成部４２へ入力される。ここで、等化係数は、主波付近の信号を等化するための係数であり、補償係数は、シンボル間干渉により生じた信号を等化しレプリカを生成するための係数である。等化係数および補償係数の詳細については後述する。

シンボル等化器４１は、分析バンク５から入力される実部サブチャネル信号に対し、係数算出部１４から入力される等化係数を用いて、当該シンボルの等化処理を行う。これにより、主波付近の信号が等化される。シンボル等化器４１の出力する等化後の信号は減算器４３へ入力される。

シンボル間干渉レプリカ生成部４２は、分析バンク５から入力される実部サブチャネル信号、および係数算出部１４から入力される補償係数を用いて、当該シンボルにおけるシンボル間干渉成分のレプリカ（シンボル間干渉レプリカ）を生成する。これにより、シンボル間干渉成分のレプリカが生成される。シンボル間干渉レプリカ生成部４２の出力するシンボル間干渉レプリカは減算器４３へ入力される。

減算器４３は、シンボル等化器４１の出力する等化後の信号から、シンボル間干渉レプリカ生成部４２の出力するシンボル間干渉レプリカを減算し、等化後の実部信号を生成する。これにより、シンボルの等化処理が行われた等化後の信号から、遅延波によって生じたシンボル間干渉成分が除去される。減算器４３の出力する等化後の実部信号は、図５に示した誤差算出部１３および加算器１７へ入力される。

図１２は、伝送路の遅延プロファイルと図６に示したシンボル等化器４１およびシンボル間干渉レプリカ生成部４２の処理対象信号との関係を説明する図であり、単位更新時間のシンボル毎の番号ｔ＝５のタイミングにおける遅延プロファイル、および実部サブチャネル信号を示している。ｔ＝５は、後述する図１３および図１４の説明と対応付けるための時間タイミングを示す。実部サブチャネル信号は、単位更新時間のシンボル毎の番号（０，１，２，３，４，５，６，７，８）に対応して表現し、番号０の信号が最新であり、番号８の信号が最も古い信号である。ｔ＝５のタイミングの遅延プロファイルでは、遅延波に対応する実部サブチャネル信号が番号２，３の信号に、主波に対応する実部サブチャネル信号が番号４の信号に、先行波に対応する実部サブチャネル信号が番号５の信号に含まれると考えられる。

番号２，３の実部サブチャネル信号（遅延波に対応する信号）が、シンボル間干渉レプリカ生成部４２に備えた線形等化器４９（後述する図８を参照）にて等化され、番号４の実部サブチャネル信号（主波に対応する信号）が、シンボル等化器４１に備えた線形等化器４５（後述する図７を参照）にて等化され、番号５の実部サブチャネル信号（先行波に対応する信号）が、シンボル間干渉レプリカ生成部４２に備えた線形等化器４７（後述する図８を参照）にて等化されるように、図６に示した実部等化器１１は動作する。すなわち、図６に示した実部等化器１１において、シンボル等化器４１が、図１２に示した番号４の実部サブチャネル信号を等化し、シンボル間干渉レプリカ生成部４２が、図１２に示した番号２，３，５の実部サブチャネル信号を等化してシンボル間干渉レプリカを生成する。

（シンボル等化器）
次に、図６に示したシンボル等化器４１について説明する。図７は、シンボル等化器４１の構成を示すブロック図である。このシンボル等化器４１は、遅延器４４および線形等化器４５を備えている。以下では、実部サブチャネル信号ベクトルを入力するシンボル等化器４１について説明する。虚部サブチャネル信号ベクトルを入力する場合も同様である。シンボル等化器４１は、分析バンク５から実部サブチャネル信号を入力すると共に、係数算出部１４から等化係数を入力し、実部サブチャネル信号に対し等化係数を用いて、当該シンボルの等化処理を行う。

遅延器４４は、分析バンク５から入力される実部サブチャネル信号を、後述する図８に示すシンボル間干渉レプリカ生成部４２の線形等化器４７の設定可能な値である遅延量に相当するシンボル数分遅延させる。遅延器４４の出力する遅延した実部サブチャネル信号は線形等化器４５へ入力される。

線形等化器４５は、遅延器４４から入力される遅延した実部サブチャネル信号に対し、係数算出部１４から入力される等化係数を用いて線形等化する。線形等化器４５の出力する等化後の信号は、図６に示した減算器４３へ入力される。

（シンボル間干渉レプリカ生成部）
次に、図６に示したシンボル間干渉レプリカ生成部４２について説明する。図８は、シンボル間干渉レプリカ生成部４２の構成を示すブロック図である。このシンボル間干渉レプリカ生成部４２は、次元分割部４６、線形等化器４７、遅延器４８、線形等化器４９および加算器５０を備えている。以下では、実部サブチャネル信号を入力するシンボル間干渉レプリカ生成部４２について説明する。虚部サブチャネル信号を入力する場合も同様である。シンボル間干渉レプリカ生成部４２は、分析バンク５から実部サブチャネル信号を入力すると共に、係数算出部１４から補償係数を入力し、実部サブチャネル信号および補償係数を用いて、当該シンボルにおけるシンボル間干渉レプリカを生成する。

次元分割部４６は、係数算出部１４から入力される補償係数を分割し、次元が分割された補償係数を生成する。ここで、次元分割部４６は、後述する図１０に示す次元拡張部５３に対応するように、次元分割処理を行う。次元分割部４６の具体例については後述する。次元分割部４６の出力する次元が分割された補償係数は、一部が線形等化器４７へ入力され、残りが線形等化器４９へ入力される。

これにより、係数算出部１４から入力される補償係数が、先行波に対応する実部サブチャネル信号を線形等化器４７にて等化するための先行波等化用の補償係数と、遅延波に対応する実部サブチャネル信号を線形等化器４９にて等化するための遅延波等化用の補償係数とに分割される。

線形等化器４７は、分析バンク５から入力される実部サブチャネル信号、および次元分割部４６から入力される分割された補償係数を用いて、第１のシンボル間干渉レプリカを生成する。これにより、先行波に対応する実部サブチャネル信号が、先行波等化用の補償係数を用いて等化される。線形等化器４７の出力する第１のシンボル間干渉レプリカは加算器５０へ入力される。

遅延器４８は、分析バンク５から入力される実部サブチャネル信号を、図７に示したシンボル等化器４１の遅延器４４の遅延量および線形等化器４５の遅延量に相当するシンボルを合わせた時間分遅延させる。遅延器４８の出力する遅延した実部サブチャネル信号は線形等化器４９へ入力される。

線形等化器４９は、遅延器４８から入力される遅延した実部サブチャネル信号、および次元分割部４６から入力される分割された補償係数を用いて、第２のシンボル間干渉レプリカを生成する。これにより、遅延波に対応する実部サブチャネル信号が、遅延波等化用の補償係数を用いて等化される。線形等化器４９の出力する第２のシンボル間干渉レプリカは加算器５０へ入力される。

加算器５０は、線形等化器４７から入力される第１のシンボル間干渉レプリカと、線形等化器４９から入力される第２のシンボル間干渉レプリカとを加算して合成する。これにより、先行波に対応する第１のシンボル間干渉レプリカと遅延波に対応する第２のシンボル間干渉レプリカとが加算され、シンボル間干渉により生じた信号のレプリカが生成される。加算器５０の出力するシンボル間干渉レプリカは、図６に示した減算器４３へ入力される。

（係数算出部）
次に、図５に示した係数算出部１４について説明する。図１０は、係数算出部１４の構成を示すブロック図である。この係数算出部１４は、等化係数最適化部５１、遅延器５２、次元拡張部（連結部）５３、符号反転器５４および補償係数最適化部５５を備えている。係数算出部１４は、分析バンク５から実部サブチャネル信号を入力すると共に、誤差算出部１３から誤差を入力し、実部サブチャネル信号と誤差とを用いて、実部等化器１１および虚部等化器１５にて用いる等化係数および補償係数を算出する。等化係数最適化部５１により等化係数算出部が構成され、遅延器５２、次元拡張部５３、符号反転器５４および補償係数最適化部５５により補償係数算出部が構成される。

図１に示した分析バンク５の出力する実部サブチャネル信号は３分配され、等化係数最適化部５１、遅延器５２および次元拡張部５３へ入力される。尚、説明を簡単にするため、図１０に示す遅延器５２と図８に示した遅延器４８は異なるものとしているが、実際には入出力信号が同じであるため、共有することができる。図５に示した誤差算出部１３の出力する誤差は２分配され、一方が等化係数最適化部５１へ、他方が符号反転器５４へ入力される。

等化係数最適化部５１は、分析バンク５から入力される実部サブチャネル信号、および誤差算出部１３から入力される誤差を用いて、当該誤差が最小となるように、等化係数を最適化する。これにより、主波に対応する実部サブチャネル信号を図６に示したシンボル等化器４１にて等化するための等化係数が生成される。等化係数最適化部５１の出力する等化係数は、図５に示した実部等化器１１および虚部等化器１５へ入力される。

遅延器５２は、分析バンク５から入力される実部サブチャネル信号を、図７に示したシンボル等化器４１の遅延器４４の遅延量および線形等化器４５の遅延量に相当するシンボルを合わせた時間分遅延させる。遅延器５２の出力する遅延した実部サブチャネル信号は次元拡張部５３へ入力される。

次元拡張部５３は、分析バンク５から入力される実部サブチャネル信号と、遅延器５２から入力される遅延した実部サブチャネル信号とを連結し、次元が拡張された実部サブチャネル信号を生成する。ここで、次元拡張部５３は、図８に示した次元分割部４６に対応するように、次元拡張処理を行う。次元拡張部５３の具体例については後述する。次元拡張部５３の出力する次元が拡張された実部サブチャネル信号は補償係数最適化部５５へ入力される。

これにより、次元拡張部５３が入力する時系列の実部サブチャネル信号から主波に対応する実部サブチャネル信号が除外され、主波よりも先のタイミングの先行波に対応する所定の実部サブチャネル信号と、主波よりも後のタイミングの遅延波に対応する所定の実部サブチャネル信号との連結信号が生成される。

符号反転器５４は、誤差算出部１３から入力される誤差の符号を反転する。符号反転器５４の出力する誤差は補償係数最適化部５５へ入力される。

補償係数最適化部５５は、次元拡張部５３から入力される次元が拡張された実部サブチャネル信号、および符号反転器５４から入力される誤差を用いて、当該誤差が最小となるように、補償係数を最適化する。補償係数最適化部５５の出力する補償係数は、図５に示した実部等化器１１および虚部等化器１５へ入力される。

これにより、先行波に対応する実部サブチャネル信号を線形等化器４７にて等化するための先行波等化用の補償係数と、遅延波に対応する実部サブチャネル信号を線形等化器４９にて等化するための遅延波等化用の補償係数とが生成される。補償係数最適化部５５の出力する補償係数は、次元拡張部５３により次元が拡張された実部サブチャネル信号に対応するものである。次元拡張部５３における第１の入力信号である実部サブチャネル信号に対応する補償係数は、図８に示した線形等化器４７にて用いられる。また、次元拡張部５３における第２の入力信号である遅延器５２からの実部サブチャネル信号に対応する補償係数は、図８に示した線形等化器４９にて用いられる。

図１３は、図１０に示した次元拡張部５３による処理の具体例を説明する図である。図１３に示す（Ａ）〜（Ｃ）の信号は、図１２に示したものに対応している。次元拡張部５３は、分析バンク５から（Ａ）に示す実部サブチャネル信号を入力すると共に、遅延器５２から（Ｂ）に示す遅延した実部サブチャネル信号を入力する。そして、次元拡張部５３は、例えばｔ＝５のタイミングにて、（Ａ）における番号５の信号と（Ｂ）における番号２，３の信号とを連結し、番号５，２，３からなる連結信号を生成する。このように、次元拡張部５３は、単位更新時間の番号のタイミング毎に、（Ａ）の実部サブチャネル信号における当該タイミングの信号と、（Ｂ）の実部サブチャネル信号における当該タイミングの信号および１つ前の信号とを連結し、連結信号を補償係数最適化部５５に出力する。そして、後段の補償係数最適化部５５により、連結信号のうち（Ａ）の実部サブチャネル信号に対応する補償係数Ｃ_０、（Ｂ）の実部サブチャネル信号に対応する補償係数Ｃ_１，Ｃ_２が生成される。

図１４は、図８に示した次元分割部４６による処理の具体例を説明する図である。図１４に示す（Ｄ）〜（Ｆ）の信号は、図１３に示した信号に対応している。次元分割部４６は、係数算出部１４から（Ｄ）に示す補償係数Ｃ_０，Ｃ_１，Ｃ_２を入力し、図１３に示した次元拡張部５３において番号５の信号と番号３，２の信号とを連結した拡張処理に対応させて、入力した補償係数Ｃ_０，Ｃ_１，Ｃ_２を、（Ｅ）に示す補償係数Ｃ_０と（Ｆ）に示す補償係数Ｃ_１，Ｃ_２とに分割し、次元が分割された（Ｅ）に示す補償係数Ｃ_０を線形等化器４７に出力し、（Ｆ）に示す補償係数Ｃ_１，Ｃ_２を線形等化器４９に出力する。

（線形等化器）
次に、図７に示した線形等化器４５および図８に示した線形等化器４７，４９について説明する。図９は、線形等化器４５の構成を示すブロック図である。線形等化器４５，４７，４９は同じ構成であるため、以下では線形等化器４５について説明する。この線形等化器４５は、適応フィルタ７１−１〜７１−４および加算器７２を備えている。線形等化器４５は、実部サブチャネル信号または虚部サブチャネル信号をサブチャネル毎に、係数算出部１４の出力する等化係数または補償係数で等化し、等化後の実部サブチャネル信号（キャリヤシンボル）または虚部サブチャネル信号（キャリヤシンボル）を出力する。

適応フィルタ７１−１〜７１−４は、実部サブチャネル信号ベクトルｋである

の要素、または虚部サブチャネル信号ベクトルｋである

の要素を、図１０に示した係数算出部１４から入力される等化係数または補償係数によりフィルタ処理する。適応フィルタ７１−１〜７１−４の出力するフィルタ処理後の実部サブチャネル信号ベクトルｋの要素または虚部サブチャネル信号ベクトルｋの要素は加算器７２へ入力される。

加算器７２は、適応フィルタ７１−１〜７１−４から入力されるフィルタ処理後の実部サブチャネル信号ベクトルｋの要素または虚部サブチャネル信号ベクトルｋの要素を加算する。

（等化係数最適化部および補償係数最適化部）
次に、図１０に示した等化係数最適化部５１および補償係数最適化部５５について説明する。図１１は、等化係数最適化部５１の構成を示すブロック図であり、正規化ＬＭＳアルゴリズムの例を示している。等化係数最適化部５１および補償係数最適化部５５は同じ構成であるため、以下では等化係数最適化部５１について説明する。この等化係数最適化部５１は、ノルム算出部５６、除算器５７、乗算器５８，５９、加算器６０および遅延器６１を備えている。等化係数最適化部５１は、分析バンク５から実部サブチャネル信号を入力すると共に、誤差算出部１３から誤差を入力し、当該誤差が最小となるように、等化係数を最適化する。尚、等化係数最適化部５１および補償係数最適化部５５は、異なる構成であってもよい。

図１に示した分析バンク５の出力する実部サブチャネル信号は２分配され、一方が除算器５７へ、他方がノルム算出部５６へ入力される。ノルム算出部５６は、分析バンク５から入力される実部サブチャネル信号のノルムを算出する。ノルム算出部５６の出力するノルムは除算器５７へ入力される。

除算器５７は、分析バンク５から入力される実部サブチャネル信号を、ノルム算出部５６から入力されるノルムで除算し、正規化する。除算器５７の出力する正規化された実部サブチャネル信号は乗算器５８へ入力される。

乗算器５８は、誤差算出部１３から入力される誤差に、除算器５７から入力される正規化された実部サブチャネル信号を乗算する。乗算器５８の出力する乗算結果は乗算器５９へ入力される。乗算器５９は、乗算器５８から入力される乗算結果に、予め決められた値であるステップサイズを乗算する。乗算器５９の出力する乗算結果は加算器６０へ入力される。

加算器６０は、遅延器６１から入力される単位更新時間前の等化係数に、乗算器５９から入力される乗算結果を加算することで、等化係数を更新する。加算器６０の出力する等化係数は２分配され、一方が実部等化器１１および虚部等化器１５へ入力され、他方が遅延器６１へ入力される。遅延器６１は、加算器６０から入力される等化係数を単位更新時間分遅延させる。遅延器６１の出力する単位更新時間遅延した等化係数は加算器６０へ入力される。

図１１に示した等化係数最適化部５１による処理を数式を用いて表現すると、以下のようになる。すなわち、実部サブチャネル信号をｘ、誤差をｅとすると、等化係数のベクトルｗは、次式により更新される。

ここで、ｎは単位更新時間を示し、μはステップサイズを示す。

〔シミュレーション結果〕
次に、計算機シミュレーションにより求めた結果について説明する。図１５は、計算機シミュレーションにより求めた、伝搬路に変動がある場合のＢＥＲ特性の例を示す図である。（１）は、従来のマルチキャリヤ変調信号受信装置のＢＥＲ特性を示しており、（２）は、本発明の実施形態によるマルチキャリヤ変調信号受信装置１のＢＥＲ特性を示している。また、分割数Ｍは１０２４、シンボル長は１２６μｓ、クロック周波数は８.１２７ＭＨｚとし、伝搬路は主波の他に、ドップラー変動するＤ／Ｕ３ｄＢ、遅延時間３０μｓのマルチパスが存在するものとする。図１５の横軸は、マルチパスのドップラー周波数を示し、縦軸はＢＥＲを示している。図１５（１）（２）に示すＢＥＲ特性から、本発明の実施形態によるマルチキャリヤ変調信号受信装置１では、従来のマルチキャリヤ変調信号受信装置と比較して、良いＢＥＲ特性が得られていることがわかる。

以上のように、本発明の実施形態によるマルチキャリヤ変調信号受信装置１によれば、修正ＤＦＴ変調分析バンクである分析バンク５は、実質的に最大間引き率の２倍のレートで動作し、時間領域の等価ベースバンド信号を周波数領域の信号に変換し、通常の分析バンクにおける出力信号の実部成分および虚部成分の他に、通常の出力信号と対になる虚部成分および実部成分も合わせ、実部サブチャネル信号および虚部サブチャネル信号として出力するようにした。また、チャネル等化器６は、実部サブチャネル信号を等化する実部等化器１１と、虚部サブチャネル信号を等化する虚部等化器１５とを備え、実部等化器１１および虚部等化器１５のそれぞれが、主波付近の信号を等化するシンボル等化器４１と、遅延波によってシンボル間干渉が生じる信号のレプリカを生成するシンボル間干渉レプリカ生成部４２とを並列接続し、減算器４３にて、シンボル等化器４１により等化された信号から、シンボル間干渉レプリカ生成部４２により生成されたレプリカを減算するようにした。これにより、シンボル等化処理により主波成分が等化された等化後の信号から、遅延波によって生じたシンボル間干渉成分のレプリカが除去される。したがって、遅延時間の長いマルチパスを等化するために、チャネル等化器６の次数を大きくする必要がないことに加え、冗長な情報を伝送することなく、マルチパスに対する耐性と共に、伝搬路の変動に対する耐性を実現することができる。すなわち、修正ＤＦＴ変調合成バンクによって変調されたマルチキャリヤ変調信号をチャネル等化する際に、等化可能な遅延時間範囲の確保と伝搬路の変動に対する耐性の両方を同時に実現することが可能となる。

１ マルチキャリヤ変調信号受信装置
２ 周波数変換部
３ Ａ／Ｄ変換部
４ 直交復調部
５ 分析バンク
６ チャネル等化器
７ デマッピング部
８ Ｐ／Ｓ変換部
１１ 実部等化器
１２ パイロット信号生成部
１３ 誤差算出部
１４ 係数算出部
１５ 虚部等化器
１６，２８，３２，５８，５９ 乗算器
１７，５０，６０，７２ 加算器
２１，２４，３１，４４，４８，５２，６１ 遅延器
２２ ポリフェーズ分析バンク
２３ サブチャネル処理部
２５ デシメータ
２６ ポリフェーズフィルタ
２７ ＦＦＴ部
２９ 実部抽出部
３０ 虚部抽出部
４１ シンボル等化器
４２ シンボル間干渉レプリカ生成部
４３ 減算器
４５，４７，４９ 線形等化器
４６ 次元分割部
５１ 等化係数最適化部
５３ 次元拡張部
５４ 符号反転器
５５ 補償係数最適化部
５６ ノルム算出部
５７ 除算器
７１ 適応フィルタ
１００ トランスマルチプレクサ
１０１ 修正ＤＦＴ変調合成バンク
１０２ 修正ＤＦＴ変調分析バンク

Claims (5)

1. 修正ＤＦＴ変調合成バンクによってマルチキャリヤ変調された信号を受信するマルチキャリヤ変調信号受信装置であって、
   直交復調された時間領域の等価ベースバンド信号を、最大間引き率の２倍のレートで周波数領域の信号に変換し、サブチャネル信号を出力する修正ＤＦＴ変調分析バンクと、
   前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を等化するサブキャリヤ数分のチャネル等化器と、を備え、
   前記チャネル等化器が、
   前記サブチャネル信号を等化し、キャリヤシンボルを生成する等化器と、
   既知送信信号であるパイロット信号を生成するパイロット信号生成部と、
   前記パイロット信号生成部により生成されたパイロット信号から、前記等化器により生成された等化後のキャリヤシンボルを減じて誤差を算出する誤差算出部と、
   前記等化器により、サブチャネル信号の主波成分を等化するための等化係数、および前記サブチャネル信号のシンボル間干渉波成分を等化するための補償係数を算出する係数算出部と、を備え、
   前記等化器が、
   前記等化係数を用いて前記サブチャネル信号を等化するシンボル等化器と、
   前記補償係数を用いて前記サブチャネル信号を等化し、シンボル間干渉成分のレプリカを生成するシンボル間干渉レプリカ生成部と、
   前記シンボル等化器により等化された信号から、前記シンボル間干渉レプリカ生成部により生成されたレプリカを減算し、等化後のキャリヤシンボルを生成する減算器と、を備えることを特徴とするマルチキャリヤ変調信号受信装置。
2. 前記シンボル等化器が、
   前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を遅延させる第１の遅延器と、
   前記第１の遅延器により遅延したサブチャネル信号を、前記係数算出部により算出された等化係数を用いて等化する第１の線形等化器と、を備えることを特徴とする請求項１に記載のマルチキャリヤ変調信号受信装置。
3. 前記シンボル間干渉レプリカ生成部が、
   前記係数算出部により算出された補償係数を、先行波に対応する補償係数と遅延波に対応する補償係数とに分割する分割部と、
   前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を、前記分割部により分割された先行波に対応する補償係数を用いて等化する第２の線形等化器と、
   前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を遅延させる第２の遅延器と、
   前記第２の遅延器により遅延したサブチャネル信号を、前記分割部により分割された遅延波に対応する補償係数を用いて等化する第３の線形等化器と、
   前記第２の線形等化器により等化された信号と第３の線形等化器により等化された信号とを加算し、シンボル間干渉成分のレプリカを生成する加算器と、を備えることを特徴とする請求項１または２に記載のマルチキャリヤ変調信号受信装置。
4. 前記係数算出部が、
   前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号、および前記誤差算出部により算出された誤差に基づいて、前記等化係数を算出する等化係数算出部と、
   前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号における先行波および遅延波に対応する信号、および前記誤差算出部により算出された誤差に基づいて、前記補償係数を算出する補償係数算出部と、を備えることを特徴とする請求項１から３までのいずれか一項に記載のマルチキャリヤ変調信号受信装置。
5. 前記補償係数算出部が、
   前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号を遅延させる第３の遅延器と、
   前記修正ＤＦＴ変調分析バンクの出力するサブチャネル信号および前記第３の遅延器により遅延したサブチャネル信号を連結し、先行波および遅延波に対応する信号を生成する連結部と、
   前記誤差算出部により算出された誤差の符号を反転する符号反転器と、
   前記連結部により生成された先行波および遅延波に対応する信号、および前記符号反転器により符号が反転した誤差に基づいて、前記補償係数を最適化する補償係数最適化部と、を備えることを特徴とする請求項４に記載のマルチキャリヤ変調信号受信装置。

Images