JP2013197151A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

【課題】薄い半導体発光素子およびその製造方法を提供する。
【解決手段】半導体発光素子１０では、モース硬度が８以上且つ厚さが０より大きく１００μｍ以下の基板１１に、接合層１２が設けられている。半導体積層体１３は、第１導電型の第１半導体層１４と、半導体発光層１５と、第２導電型の第２半導体層１６が順に積層された積層部１３ｃおよび第１半導体層部１３ｄを有し、接合層１２上に設けられている。第１電極１７が、露出した第１半導体層１４上に設けられている。第２電極１８が、第２半導体層１６上に設けられている。
【選択図】 図１

Description

本発明の実施形態は、半導体発光素子およびその製造方法に関する。

従来、半導体発光素子は、半導体ウェーハにＰＮ接合を含む半導体層をエピタキシャル成長させ、電極付け等の素子化工程を施した後、半導体ウェーハをブレードでダイシングし、チップに分割することにより形成されている。

リードフレーム上にマウント、ワイヤボンディングされた半導体発光素子を有する表面実装型の半導体発光装置（ＳＭＤ：Surface Mount Device）では、半導体発光装置の高さを低減するために、薄い半導体発光素子が必要である。

そのため、電極付け等の素子化工程を施した後、半導体ウェーハを研削またはエッチングにより薄化する工程が追加され、この薄化された半導体ウェーハに対してチップ分離工程が施される。

然しながら、半導体ウェーハにエピタキシャル成長された半導体層は、格子定数、熱膨張係数等の僅かな差に起因した歪を有しているので、半導体ウェーハを薄くすると、大きな反りが発生する。

半導体発光素子に用いられるエピタキシャル成長用の半導体ウェーハは一般的に劈開性が強く且つ脆いので、この反りが発生するとハンドリングが難しくなる。その結果、薄化工程およびチップ分離工程で半導体ウェーハが破損する確率が高く、薄い半導体発光素子が効率的に得られないという問題がある。

特開２００６−３２４６８５号公報

薄い半導体発光素子およびその製造方法を提供することを目的とする。

一つの実施形態によれば、半導体発光素子では、モース硬度が８以上且つ厚さが０より大きく１００μｍ以下の基板に接合層が設けられている。半導体積層体は、第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層が順に積層された積層部および前記第１半導体層部を有し、前記接合層上に設けられている。第１電極が、露出した前記第１半導体層上に設けられている。第２電極が、前記第２半導体層上に設けられている。

別の実施形態によれば、半導体発光素子の製造方法では、第１の厚さを有する第１基板に、第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層を順に積層して半導体積層体を形成する。前記半導体積層体、およびモース硬度が８以上且つ前記第１の厚さより薄い第２の厚さを有する第２基板の少なくとも一方に接合層を形成する。前記半導体積層体と前記第２基板を対向させ、前記接合層を介して前記第１基板と前記第２基板を接合する。前記第１基板を選択的に除去し、前記第１半導体層を露出させる。露出した前記第１半導体層上に第１電極を形成する。前記第１半導体層および前記半導体発光層の一部を除去し、前記第２半導体層の一部を露出させる。露出した前記第２半導体層上に第２電極を形成する。

実施形態１に係る半導体発光素子を示す図。 実施形態１に係る半導体発光素子の要部を示す断面図。 実施形態１に係る半導体発光素子の製造工程を順に示す断面図。 実施形態１に係る半導体発光素子の製造工程を順に示す断面図。 実施形態１に係る半導体発光素子の製造工程を比較例の半導体発光素子の製造工程と対比して示すフローチャート。 実施形態１に係る半導体発光素子の基板の厚さと製造歩留まりの関係を比較例の半導体発光素子の基板の厚さと製造歩留まりの関係と対比して示す図。 実施形態１に係る半導体発光装置を比較例の半導体発光装置と対比して示す断面図。 実施形態１に係る別の半導体発光素子を示す図。 実施形態１に係る別の半導体発光素子を示す図。 実施形態２に係る半導体発光素子を示す断面図。 実施形態２に係る半導体発光素子の要部を示す平面図。 実施形態３に係る半導体発光装置を示す断面図。 実施形態３に係る半導体発光素子の要部を示す断面図。 実施形態３に係る半導体発光素子の製造工程の要部を順に示す断面図。

以下、本発明の実施形態について図面を参照しながら説明する。

（実施形態１）
本実施形態に係る半導体発光素子について図１および図２を用いて説明する。図１は本実施形態の半導体発光素子を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。図２は半導体発光素子の要部を示す断面図である。

本実施形態の半導体発光素子１０は、薄いサファイア基板に設けられたＩｎＧａＡｌＰ系半導体積層体を有する赤色発光ダイオード（Light Emitting diode）である。

図１および図２に示すように、半導体発光素子１０は、絶縁性の基板１１に導電性または絶縁性の接合層１２を介して半導体積層体１３が設けられた半導体発光素子である。接合層１２は基板１１上に設けられ、半導体積層体１３は接合層１２上に設けられている。

半導体積層体１３は、第１半導体層１４と、半導体発光層１５と、第２半導体層１６とが順に積層された積層部１３ｃおよび第１半導体層部１３ｄを有する半導体積層体である。半導体積層体１３の第１半導体層１４側が接合層１２に接している。

基板１１は、モース硬度が８以上で、且つ厚さが１００μｍ以下の薄い基板である。基板１１は、例えばモース硬度が９で、厚さが約７０μｍのＣ面サファイア基板である。Ｃ面サファイア基板は、劈開性を有さず、高い剛性を有している。

接合層１２は、例えば金を主成分とする層（純金層または金合金層）で、厚さが約２乃至４μｍである。

第１半導体層１４は、Ｐ型Ｉｎ_ｘ１Ａｌ_{（１−ｘ１）}Ｐクラッド層２２（以後、単にＩｎＡｌＰクラッド層という）と、Ｐ型ＧａＡｓコンタクト層２３を含んでいる。Ｐ型ＩｎＡｌＰクラッド層２２は、例えば不純物濃度が約３Ｅ１８ｃｍ^−３で、厚さが約１μｍである。Ｐ型ＧａＡｓコンタクト層２３は、例えば不純物濃度が約５Ｅ１８ｃｍ^−３で、厚さが約０．１μｍである。

第２半導体層１６は、Ｎ型ＩｎＡｌＰクラッド層２１を含んでいる。Ｎ型ＩｎＡｌＰクラッド層２１は、例えば不純物濃度が約３Ｅ１８ｃｍ^−３で、厚さが約１μｍである。

半導体発光層１５は、Ｉｎ_ｘ２Ａｌ_{（１−ｘ２）}Ｐ障壁層２４（以後、単にＩｎＡｌＰ障壁層という）とＩｎ_ｘ３Ｇａ_ｙＡｌ_{（１−ｘ３−ｙ）}Ｐ井戸層２５（以後、単にＩｎＧａＡｌＰ井戸層という）が交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を含んでいる。ＩｎＡｌＰ障壁層２４は、例えば厚さが約５ｎｍである。ＩｎＧａＡｌＰ井戸層２５は、例えば厚さが約５ｎｍである。

ＩｎＧａＡｌＰ井戸層２５のＩｎ組成比ｘ３およびＧａ組成比ｙは、放出される光のピーク波長が、例えば約６３０ｎｍになるように設定されている。

半導体積層体１３は、角部１３ａに第１半導体層１４の一部が露出するように、半導体発光層１５および第２半導体層１６の一部が切り欠かれている。

角部１３ａに露出した第１半導体層１４上に第１電極１７が設けられている。第１電極１７（Ｐ側電極）は、例えばＰ型ＩｎＡｌＰクラッド層２２とオーミックコンタクトが可能な金膜である。第１電極１７は、ワイヤをボンディングするためのパッド電極を兼ねている。

対角線上に角部１３ａと対向する角部１３ｂの第２半導体層１６上に第２電極１８（Ｎ側電極）が設けられている。第２電極１８は、例えばＮ型ＩｎＡｌＰクラッド層２１とオーミックコンタクトが可能な金膜である。第２電極１８は、ワイヤをボンディングするためのパッド電極を兼ねている。

上述した半導体発光素子１０は、モース硬度が８以上で且つ厚さが１００μｍ以下の薄い基板１１に接着層１２を介して半導体積層体１３を設け、半導体積層体１３側に第１および第２電極１７、１８を設けることにより、チップ分離工程での半導体ウェーハの破損を防止するように構成されている。

次に、半導体発光素子１０の製造方法について図３および図４を用いて説明する。図３および図４は半導体発光素子１０の製造工程を順に示す断面図である。

図３（ａ）に示すように、例えば直径７５ｍｍ、厚さ５００μｍで、（１００）面から１５度オフしたＧａＡｓウェーハ３１を用意する。ＧａＡｓウェーハ３１にＭＯＣＶＤ法により半導体積層体１３を形成する。

半導体積層体１３は、ＧａＡｓ基板３１上にＮ型ＩｎＡｌＰクラッド層２１を含む第２半導体層１６、ＩｎＡｌＰ障壁層２４とＩｎＧａＡｌＰ井戸層２５を含む半導体発光層１５、Ｐ型ＩｎＡｌＰクラッド層２２およびＰ型ＧａＡｓコンタクト層２３を含む第１半導体層１４の順に形成する。

この段階で、ＧａＡｓ基板３１には、ＧａＡｓとＩｎＧａＡｌＰ系半導体の熱膨張係数の差に起因する歪により、例えば数十ミクロン程度の反りが発生している。

次に、図３（ｂ）に示すように、例えば直径７５ｍｍ、厚さが７０μｍのＣ面サファイア基板３２を用意する。サファイア基板３２は両面鏡面研磨しておく。サファイア基板３２および第１半導体層１４のＰ型ＧａＡｓコンタクト層２３上に、金属層３３ａ、３３ｂとして、例えばスパッタリング法により厚さ約２μｍの金膜を形成する。

次に、図３（ｃ）に示すように、ＧａＡｓ基板３１を反転して、金属層３３ａ、３３ｂを対向させ、ＧａＡｓ基板３１とサファイア基板３２を重ね合わせる。ＧａＡｓ基板３１とサファイア基板３２を加熱（約３５０乃至４００℃）・加圧して熱圧着する。

金属層３３ａ、３３ｂは、一体化して接合層３３となる。ＧａＡｓ基板３１とサファイア基板３２が接合層３３を介して接合される。

次に、図４（ａ）に示すように、ＧａＡｓ基板３１を選択的に除去する。これにより、半導体積層体１３がＧａＡｓ基板３１からサファイア基板３２に貼り替えられ、第２半導体層１６のＮ型ＩｎＡｌＰクラッド層２１が露出する。

この段階で、ＧａＡｓとＩｎＧａＡｌＰ系半導体の熱膨張係数の差に起因する歪は略開放される。７０μｍと薄いサファイア基板３２でも、反りは少ない。金属層３３ａ、３３ｂを、Ｉｎを含む金合金層とし、厚目にしておくと更に良い。

なお、ＧａＡｓ基板３１の除去は、例えば水酸化アンモニウム（ＮＨ_４ＯＨ）と過酸化水素（Ｈ_２Ｏ_２）の混合水溶液でおこなう。半導体積層体１３およびサファイア基板３２は、この液ではエッチングされない。

次に、図４（ｂ）に示すように、第２半導体層１６のＮ型ＩｎＡｌＰクラッド層２１上に第２電極１８を形成した後、第２半導体層１６のＮ型ＩｎＡｌＰクラッド層２１上に半導体積層体１３の角部１３ａを露出する開口を有するレジスト膜３４を、例えばフオトリソグラフィ法により形成する。

次に、レジスト膜３４をマスクとして、例えば塩素系ガスを用いたＲＩＥ法により、第２半導体層１６のＮ型ＩｎＡｌＰクラッド層２１および半導体発光層１５を異方性エッチングする。これにより、第１半導体層１４のＰ型ＩｎＡｌＰクラッド層２２が露出する。

次に、図４（ｃ）に示すように、第１半導体層１４のＰ型ＩｎＡｌＰクラッド層２２上に第１電極１７を形成する。サファイア基板３２の裏面に、マウント時の接着性の向上、マウント材への熱伝導性の向上を目的に、金膜３５を形成しておくと良い。

次に、サファイア基板３２をダイシングラインに沿ってブレードで切断し、個々のチップに分離する。これにより、図１に示す半導体発光素子１０が得られる。サファイア基板３２が基板１１、接合層３３が接合層１２に相当する。

Ｃ面サファイア基板３２はモース硬度が９と硬く且つ劈開性を有しないので、厚さが７０μｍと薄くても、ダイシングにおける衝撃に対して十分な強度を有している。その結果、サファイア基板３２が破損する恐れはなく、安定して図１に示す半導体発光素子１０を得ることが可能である。

図５は本実施形態の半導体発光素子の製造方法を第１および第２比較例の半導体発光素子の製造方法と対比して示すフローチャートである。

第１比較例の半導体発光素子の製造方法とは、先に厚い支持基板を接合し、後に支持基板を薄化して、薄い半導体発光素子を製造する方法のことである。

第２比較例の半導体発光素子の製造方法とは、支持基板を用いずに、成長用基板を薄化して、薄い半導体発光素子を製造する方法のことである。

図５では、半導体発光素子の製造工程にステップＳ０１からステップＳ１１までの符号を付与してある。各半導体発光素子の製造方法において、同一工程には同一符号を付与してある。

図５に示すように、本実施形態の半導体発光素子１０の製造方法は、上述したとおりで、ステップＳ０１乃至ステップＳ０６およびステップＳ１１を有している。

即ち、ＧａＡｓ基板３１に半導体積層体１３を形成し（ステップＳ０１）、薄いサファイア基板３２を接合し（ステップＳ０２）、ＧａＡｓ基板３１を除去し（ステップＳ０３）、第２電極１８を形成し（ステップＳ０４）、Ｐ−ＩｎＡｌＰクラッド層２２を露出し（ステップＳ０５）、第１電極１７を形成し（ステップＳ０６）、サファイア基板３２をダイシングする（ステップＳ１１）。

第１比較例の半導体発光素子の製造方法は、ステップＳ０１乃至ステップＳ０６、ステップＳ０８およびステップＳ１１を有している。

本実施形態の半導体発光素子１０の製造方法と異なるのは、厚いサファイア基板３２を接合し（ステップＳ０２）、サファイア基板３２を薄化する（ステップＳ０８）ことにある。

第２比較例の半導体発光素子の製造方法は、ステップＳ０１、ステップＳ０４、ステップＳ０７乃至ステップＳ１０を有している。

本実施形態の半導体発光素子の製造方法と異なるのは、ＧａＡｓ基板３１を保持基板に仮止めし（ステップＳ０７）、ＧａＡｓ基板３１を薄化し（ステップＳ０８）、保持基板を除去する（ステップＳ１０）ことにある。保持基板とは、流品のために一時的に貼り付け、目的を達したら除去される基板のことである。

図６は基板の厚さと半導体発光素子の製造歩留まりの関係を概念的に示す図である。図６において、実線４１は本実施形態の半導体発光素子１０の製造方法による基板の厚さと歩留まりの関係を示している。実線４２は第１比較例の半導体発光素子の製造方法による基板の厚さと歩留まりの関係を示している。実線４３は第２比較例の半導体発光素子の製造方法による基板の厚さと歩留まりの関係を示している。

始めに、第１および第２比較例の半導体発光素子の製造方法について説明する。実線４３に示すように、第２比較例の半導体発光素子の製造方法では、ＧａＡｓ基板３１は劈開性を有し、且つ脆いので（モース硬度約６）、ステップＳ０８および、ステップＳ１０で劈開性クラックが生じ易く、破損する可能性が高い。

従って、ＧａＡｓ基板３１の厚さが、例えば２００μｍあたりから製造歩留まりが急激に低下する傾向を示す。

実線４２に示すように、第１比較例の半導体発光素子の製造方法では、Ｃ面サファイア基板３２は劈開性を有さず、且つ硬いので（モース硬度約９）、ステップＳ０１乃至ステップＳ０６までは、クラックが生じて破損する可能性は低い。

然し、ステップＳ０８で、研削時の残留歪に起因してサファイア基板３２に反りが発生する。ステップＳ０８およびステップＳ１１において、クラックが生じ、破損する可能性がある。

従って、サファイア基板３２の厚さが、例えば１００μｍあたりから製造歩留まりが急激に低下する傾向を示す。

実線４１に示すように、本実施形態の半導体発光素子１０の製造方法では、ステップＳ０３で、半導体積層体１３に生じた歪は開放されているので、サファイア基板３２が薄くても、サファイア基板３２に反りが発生する要因は少ない。

従って、サファイア基板３２の厚さが、１００μｍ以下でも高い製造歩留まりを維持することが可能である。

図７は本実施形態の半導体発光装置を比較例の半導体発光装置と対比して示す断面図で、図７（ａ）が本実施形態の半導体発光装置を示す断面図、図７（ｂ）が比較例の半導体発光装置を示す断面図である。

半導体発光装置は、表面実装型の半導体発光装置（ＳＭＤ：Surface Mount Device）である。比較例の半導体発光装置とは、厚さが成長用基板の厚さに略等しい半導体発光素子を搭載した半導体発光装置のことである。

図７に示すように、本実施形態の半導体発光装置５０と比較例の半導体発光装置６０は、基本的な構成は同じである。異なるのは、搭載する半導体発光素子１０、６１の基板の厚さである。

半導体発光装置５０では、一対のリードフレーム５１ａ、５１ｂが、同一平面上に離間して配置されている。半導体発光素子１０は、リードフレーム５１ｂの一端側（図のＸ方向）に、ダイマウント材、例えば接着剤でマウントされている。

第１電極１７は、ワイヤ５２ａを介してリードフレーム５１ａの一端側（図の−Ｘ方向）に電気的に接続されている。第２電極１８は、ワイヤ５２ｂを介してリードフレーム５１ｂの一端側に電気的に接続されている。

すり鉢状の凹部を有する直方体状の外囲器５３が設けられている。半導体発光素子１０およびワイヤ５２ａ、５２ｂは、すり鉢状の凹部に収納されている。リードフレーム５１ａ、５１ｂの他端側は外囲器５３の側面から延在しているが、側面に沿って−Ｙ方向に折り曲げられ、更に外囲器５３の底面に沿って＋Ｘ方向に折り曲げられている。

透光性樹脂５４は、半導体発光素子１０およびワイヤ５２ａ、５２ｂを埋め込むように外囲器５３の凹部に充填されている。半導体発光装置６０についても同様であり、その説明は省略する。

半導体発光装置５０において、半導体発光素子１０の高さをＨ１、ワイヤ５２ａ、５２ｂのループの高さをＨ２、ワイヤ５２ａ、５２ｂから透光性樹脂５４までの高さをＨ３とする。半導体発光装置６０において、半導体発光素子６１の高さをＨ４、ワイヤ５２ａ、５２ｂのループの高さをＨ５、ワイヤ５２ａ、５２ｂから透光性樹脂５４までの高さをＨ６とする。

半導体発光装置の製造の観点からは、ワイヤ５２ａ、５２ｂのループの高さＨ２、Ｈ５およびワイヤ５２ａ、５２ｂから透光性樹脂５４の上面までの高さＨ３、Ｈ６は、同じとすることが効率的である。即ち、Ｈ２＝Ｈ５、Ｈ３＝Ｈ６の関係が望ましい。Ｈ２、Ｈ５は、例えば１５０μｍであり、Ｈ３、Ｈ６は、例えば１００μｍである。

従って、Ｈ１＜Ｈ４となるように、半導体発光素子１０を薄くすることにより、半導体発光装置の製造工程を変更することなく、半導体発光装置５０の高さを低減することができる。例えばＨ１が７０μｍ、Ｈ４が３５０μｍとすると、半導体発光装置５０の高さは、半導体発光装置６０の高さより１８０μｍ低減される。

以上説明したように、本実施形態では、厚いＧａＡｓ基板３１に半導体積層体１３を形成し、接合層１２を介して薄いサファイア基板３２を接合し、ＧａＡｓ基板３１を除去し、第１および第２電極を半導体積層体１３側に形成している。

サファイア基板３２は劈開性を有せず、高い強度（モース硬度９）を有しているので、薄くても半導体発光素子を製造する工程で、クラックが生じ破損する恐れを低減することができる。従って、薄い半導体発光素子およびその製造方法が得られる。

ここでは、基板がサファイア基板３２である場合について説明したが、劈開性を有せず、高い強度を有する基板であれば良く、特に限定されない。基板としては、ＳｉＣ基板、ＧａＮ基板、ＢＮ基板、金属基板等が使用可能である。

図８は金属基板に半導体積層体１３が設けられた半導体発光素子を示す断面図である。図８に示すように、半導体発光素子７０では、半導体積層体１３は接合層１２を介して金属基板７１に設けられている。金属基板７１としては、高融点金属基板およびその合金基板、例えば銅タングステン（ＣｕＷ）合金基板などが適している。

金属基板７１としては、Ｃｕ、Ｐｔ、Ｍｏ、Ｗ、Ｃｏ、Ｆｅ、Ｔｉ、Ｚｒのいずれかひとつ以上含む合金基板がある。

第１電極１７を第１半導体層１４のＰ型ＩｎＡｌＰクラッド層２２上に設ける場合について説明したが、接合層１２上に設けることも可能である。

図９は接合層１２上に第１電極１７が設けられた半導体発光素子を示す断面図である。図９に示すように、半導体発光素子８０では、半導体積層体１３は接合層１２の一部上に設けられている。第１電極１７は、接合層１２の残部上に設けられている。矢印８１に示すように第１電極１７は接合層１２を介して第１半導体層１４に電気的に接続されている。

半導体積層体１３には塩素系ガスを用いたＲＩＥのストッパーとなる層が存在しない。そのため、ＲＩＥでＰ型ＩｎＡｌＰクラッド層２２がオーバエッチングされて消失する恐れがある。一方、接合層１２は、塩素系ガスを用いたＲＩＥではエッチングされない。

そこで、Ｐ型ＩｎＡｌＰクラッド層２２を含む第１半導体層１４を除去して、接合層１２を露出させ、露出した接合層１２上に第１電極１７を設けている。これにより、ＲＩＥ工程におけるエッチング時間の管理が容易になる。ただし、接合層１２が導電性である場合に限られる。

（実施形態２）
実施形態２に係る半導体発光素子について、図１０を用いて説明する。図１０は本実施形態の半導体発光素子を示す断面図である。本実施形態において、上記実施形態１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施形態が実施形態１と異なる点は、接合層を部分的に設けたことにある。

即ち、図１０に示すように、本実施形態の半導体発光素子９０では、基板１１に部分的に金属層９１ａ、例えば金膜が設けられ、第１半導体層１４に全面的に金属層９１ｂ、例えば金膜が設けられている。

基板１１に、金属層９１ａと金属層９１ｂが一体化した接合層９１を介して半導体積層体１３が設けられている。

図１１は部分的に設けられた金属層９１ａのパターンを示す平面図である。図１１（ａ）に示すように、金属層９１ａはストライプ状に設けられている。図１１（ｂ）に示すように、金属層９１ａは水玉状に設けられている。図１１（ｃ）に示すように、金属層９１ａは格子状に設けられている。

部分的に金属層９１ａを設けることにより、基板１１と半導体積層体１３の接触面積が減少する。その結果、基板１１と半導体積層体１３の界面の歪が低減し、半導体発光素子を製造する工程で、基板１１にクラックが生じ破損する恐れを更に低減することができる。

金属層９１ａの面積と基板１１の面積の比は、接合強度を確保して歪の低減が図られるように適宜定めることができる。面積の比は、例えば約０．５乃至０．８程度が適当であるが、特に限定されない。

部分的に金属層９１ａを設けるのは、基板１１に、例えば蒸着法により金属層を形成し、フォトリソグラフィ法によりパターニングして形成することができる。パターンが図１１（ｂ）に示す水玉状の場合は、水玉状の開口を有する金属板をマスクとして、マスク蒸着法により形成することもできる。

以上説明したように、本実施形態では、接合層９１を部分的に設けて、基板１１と半導体積層体１３の接触面積を減少させている。その結果、基板１１と半導体積層体１３の界面の歪が低減し、半導体発光素子を製造する工程で、基板１１にクラックが生じ破損する恐れが更に低減される利点がある。

（実施形態３）
実施形態３に係る半導体発光素子について、図１２および図１３を用いて説明する。図１２は本実施形態の半導体発光素子を示す断面図、図１３は要部を示す断面図である。本実施形態において、上記実施形態１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施形態が実施形態１と異なる点は、半導体積層体を窒化物半導体積層体としたことにある。

即ち、図１２および図１３に示すように、本実施形態の半導体発光素子１００では、基板１１に接合層１２を介して窒化物半導体積層体１０３が設けられている。窒化物半導体積層体１０３は、第１窒化物半導体層１０４、窒化物半導体発光層１０５、第２窒化物半導体層１０６が順に積層された積層部１０３ｃおよび第１窒化物半導体層部１０３ｄを有している。

第１窒化物半導体層１０４はＰ型ＧａＮクラッド層１１２と、Ｐ型ＧａＮコンタクト層１１３を含んでいる。Ｐ型ＧａＮクラッド層１１２は、例えば不純物濃度が約１Ｅ２０ｃｍ^−３で、厚さが約１００ｎｍである。Ｐ型ＧａＮコンタクト層１１３は、例えば不純物濃度が約１Ｅ２１ｃｍ^−３で、厚さが約１０ｎｍである。

第２窒化物半導体層１０６はＮ型ＧａＮクラッド層１１１を含んでいる。Ｎ型ＧａＮクラッド層１１１は、例えば不純物濃度が約３Ｅ１８ｃｍ^−３で、厚さが約３μｍである。Ｎ型ＧａＮクラッド層１１１は、窒化物半導体発光層１０５および第１窒化物半導体層１０４をエピタキシャル成長させるための下地単結晶層を兼ねている。

窒化物半導体発光層１０５は、ＧａＮ障壁層１１４とＩｎ_ｘＧａ_{（１−ｘ）}Ｎ井戸層１１５（以後、単にＩｎＧａＮ井戸層という）が交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を含んでいる。ＧａＮ障壁層１１４は、例えば厚さが約５ｎｍである。ＩｎＧａＮ井戸層１１５は、例えば厚さが約３ｎｍである。

ＩｎＧａＮ井戸層１１５のＩｎ組成ｘは、半導体発光素子１００から波長４５０ｎｍの光が放出されるように、例えば０．１５程度に設定されている。

第１電極１０７は、例えばＰ型ＧａＮにオーミックコンタクト可能な金（Ａｕ）膜である。第２電極１０８は、例えばＮ型ＧａＮにオーミックコンタクト可能なチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）積層膜である。

半導体発光素子１００の製造方法について図１４を用いて説明する。図１４は半導体発光素子１００の製造工程の要部を順に示す断面図である。

半導体発光素子１００の製造工程は、基本的に図３および図４に示す半導体発光素子１０の製造工程と同じである。異なるのは、厚いサファイア基板に窒化物半導体積層体を形成すること、厚いサファイア基板を、例えばレーザリフトオフ法により除去することである。

図１４（ａ）に示すように、例えば直径７５ｍｍ、厚さ３５０μｍのＣ面サファイア基板１２１を用意する。サファイア基板１２１にＭＯＣＶＤ法により窒化物半導体発光層１０３を形成する。

窒化物半導体発光層１０３は、サファイア基板１２１上にＮ型ＧａＮクラッド層１１１を含む第２窒化物半導体層１０６、ＧａＮ障壁層１１４とＩｎＧａＮ井戸層１１５を含む窒化物半導体発光層１０５、Ｐ型ＧａＮクラッド層１１２およびＰ型ＧａＮコンタクト層１１３を含む第１窒化物半導体層１０４の順に形成する。

次に、図１４（ｂ）に示すように、サファイア基板１２１を反転して、接合層３３を介して厚いサファイア基板１２１と薄いサファイア基板３２を接合した後、厚いサファイア基板１２１を選択的に除去する。

なお、サファイア基板１２１の除去は、例えばレーザリフトオフ法により行う。レーザリフトオフ法とは、高出力のレーザ光を照射することにより物質内部を部分的に加熱分解し、分解した部分を境に分離する手法である。

具体的には、サファイア基板１２１を透過し第２半導体層１０６で吸収されるレーザ光１２２をサファイア基板１２１と第２半導体層１０６の界面付近に照射する。例えば、Ｎｄ−ＹＡＧレーザの第４高調波（２６６ｎｍ）をサファイア基板１２１側から照射する。このレーザ光に対してサファイアは透明なので、照射されたレーザ光はサファイア基板１２１を透過し、第２半導体層１０６で有効に吸収される。

サファイア基板１２１と第２半導体層１０６の界面近傍の第２半導体層１０６には多くの結晶欠陥が存在するために、吸収されたレーザ光はほとんど全てが熱に変換され、２ＧａＮ＝２Ｇａ＋Ｎ_２（ｇ）↑なる反応が生じ、ＧａＮはＧａとＮ_２ガスに解離する。

レーザ光は、連続光（ＣＷ）でも、パルス光（ＰＷ）でもよいが、尖頭出力の高いパルス光であることが望ましい。尖頭出力の高いパルスレーザとしては、ピコ秒からフェムト秒オーダの超短パルス光が出力可能なＱスイッチレーザ、モードロックレーザなどが適している。

以上説明したように、本実施形態では、厚いサファイア基板１２１に窒化物半導体積層体１０３を形成し、接合層１２を介して薄いサファイア基板３２を接合し、サファイア基板１２１を除去している。半導体発光素子１００により、青色光または白色光を放出する薄型の半導体発光装置が得られる利点がある。

第１窒化物半導体層１０４は、約１１０ｎｍと非常に薄いので、図９に示すように、第１電極１０７を接合層１２上に設けてもかまわない。

半導体発光素子１００においては、Ｎ型ＧａＮクラッド層１１１の表面に凹凸を設けても良い。凹凸はＮ型ＧａＮクラッド層１１１を、例えばＫＯＨ水溶液によりエッチングして形成する。

表面の凹凸により、窒化物半導体発光層１０５側からＮ型ＧａＮクラッド層１１１に入射する光を散乱または乱反射させることにより、半導体発光素子１００からの光取り出し効率を向上させることができる。

Ｎ型ＧａＮクラッド層１１１上に窒化物半導体発光層１０５から放出される光に対して透光性を有する透明導電膜を設けも良い。透明導電膜としては、例えばスパッタリンク法によるＩＴＯ（Indium Tin Oxide）膜、ＺｎＯ膜、Ｓｎ_２Ｏ膜等がある。

窒化物半導体は比較的導電性の低い材料なので、透明導電膜により電流を半導体発光素子１００の隅まで広げて光出力を向上させることができる。

窒化物半導体が、ＧａＮ、ＩｎＧａＮの場合について説明したが、特に限定されない。ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮＡｓ、ＩｎＢＮ等の窒化物半導体にも適用可能である。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

なお、以下の付記に記載されているような構成が考えられる。
付記１） 厚さが０より大きく１００μｍ以下のサファイア基板と、
前記サファイア基板上に設けられた接合層と、
第１導電型のＩｎＧａＡｌＰ系第１半導体層と、ＩｎＧａＡｌＰ系半導体発光層と、第２導電型のＩｎＧａＡｌＰ系第２半導体層が順に積層された積層部および前記ＩｎＧａＡｌＰ系第１半導体層部を有し、前記接合層上に設けられた半導体積層体と、
露出した前記ＩｎＧａＡｌＰ系第１半導体層上に設けられた第１電極と、
前記ＩｎＧａＡｌＰ系第２半導体層上に設けられた第２電極と、
を具備する半導体発光素子。

（付記２） 基板と、
前記基板に設けられた導電性接合層と、
前記導電性接合層の一部上に設けられ、第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層が順に積層された半導体積層体と、
前記導電性接合層の残部上に設けられ、前記第１半導体層に電気的に接続された第１電極と、
前記第２半導体層上に設けられた第２電極と、
を具備する半導体発光素子。

（付記３） 第１の厚さを有する第１基板に、第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層を順に積層して半導体積層体を形成する工程と、
前記半導体積層体、および前記第１の厚さより薄い第２の厚さを有する第２基板の少なくとも一方に導電性の接合層を形成する工程と、
前記半導体積層体と前記第２基板を対向させ、前記接合層を介して前記第１基板と前記第２基板を接合する工程と、
前記第１基板を選択的に除去し、前記第１半導体層を露出させる工程と、
露出した前記第１半導体層上に第１電極を形成する工程と、
前記第１半導体層、前記半導体発光層および前記第２半導体層の一部を除去し、前記接合層の一部を露出させる工程と、
露出した前記接合層上に、前記第２半導体層に電気的に接続される第２電極を形成する工程と、
を具備する半導体発光素子の製造方法。

（付記４） 前記半導体積層体は、ＩｎＧａＡｌＰ系半導体積層体または窒化物半導体積層体である付記２に記載の半導体発光素子。

（付記５） 前記基板は、サファイア基板、ＳｉＣ基板、ＧａＮ基板、ＢＮ基板、およびＣｕ、Ｐｔ、Ｍｏ、Ｗ、Ｃｏ、Ｆｅ、Ｔｉ、Ｚｒのいずれか一つ以上を含む金属基板のいずれかである付記２に記載の半導体発光素子。

（付記６） 前記基板の厚さが０より大きく７５μｍ以下である請求項１、付記１、２のいずれかに記載の半導体発光素子。

１０、６１、７０、８０、９０、１００ 半導体発光素子
１１ 基板
１２、３３、９１ 接合層
１３ 半導体積層体
１４ 第１半導体層
１５ 半導体発光層
１６ 第２半導体層
１７、１０７ 第１電極
１８、１０８ 第２電極
２１ Ｎ型ＩｎＡｌＰクラッド層
２２ Ｐ型ＩｎＡｌＰクラッド層
２３ Ｐ型ＧａＡｓコンタクト層
２４ ＩｎＡｌＰ障壁層
２５ ＩｎＧａＡｌＰ井戸層
３１ ＧａＡｓ基板
３２、１２１ サファイア基板
３３ａ、３３ｂ、９１ａ、９１ｂ 金属層
３４ レジスト膜
３５ 金膜
５０、６０ 半導体発光装置
５１ａ、５１ｂ リードフレーム
５２ａ、５２ｂ ワイヤ
５３ 外囲器
５４ 透光性樹脂
７１ 金属基板
１０３ 窒化物半導体積層体
１０４ 第１窒化物半導体層
１０５ 窒化物半導体発光層
１０６ 第２窒化物半導体層
１１１ Ｎ型ＧａＮクラッド層
１１２ Ｐ型ＧａＮクラッド層
１１３ Ｐ型ＧａＮコンタクト層
１１４ ＧａＮ障壁層
１１５ ＩｎＧａＮ井戸層
１２２ レーザ光

Claims (8)

1. モース硬度が８以上且つ厚さが０より大きく１００μｍ以下の基板と、
   前記基板に設けられた接合層と、
   第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層が順に積層された積層部および前記第１半導体層部を有し、前記接合層上に設けられた半導体積層体と、
   露出した前記第１半導体層上に設けられた第１電極と、
   前記第２半導体層上に設けられた第２電極と、
   を具備することを特徴とする半導体発光素子。
2. 前記接合層は、部分的に設けられていることを特徴とする半導体発光素子。
3. 前記接合層は、ストライプ状、水玉状または格子状であることを特徴とする請求項２に記載の半導体発光素子。
4. 前記第１および第２電極は、ワイヤをボンディングするためのパッド電極を含むことを特徴とする半導体発光素子。
5. 前記半導体積層体は、ＩｎＧａＡｌＰ系半導体積層体または窒化物半導体積層体であることを特徴とする請求項１に記載の半導体発光素子。
6. 前記基板は、サファイア基板、ＳｉＣ基板、ＧａＮ基板、ＢＮ基板、およびＣｕ、Ｐｔ、Ｍｏ、Ｗ、Ｃｏ、Ｆｅ、Ｔｉ、Ｚｒのいずれか一つ以上を含む金属基板のいずれかであることを特徴とする請求項１に記載の半導体発光素子。
7. 第１の厚さを有する第１基板に、第１導電型の第１半導体層と、半導体発光層と、第２導電型の第２半導体層を順に積層して半導体積層体を形成する工程と、
   前記半導体積層体、およびモース硬度が８以上且つ前記第１の厚さより薄い第２の厚さを有する第２基板の少なくとも一方に接合層を形成する工程と、
   前記半導体積層体と前記第２基板を対向させ、前記接合層を介して前記第１基板と前記第２基板を接合する工程と、
   前記第１基板を選択的に除去し、前記第１半導体層を露出させる工程と、
   露出した前記第１半導体層上に第１電極を形成する工程と、
   前記第１半導体層および前記半導体発光層の一部を除去し、前記第２半導体層の一部を露出させる工程と、
   露出した前記第２半導体層上に第２電極を形成する工程と、
   を具備することを特徴とする半導体発光素子の製造方法。
8. 前記接合層をパターニングして部分的に形成する工程を具備することを特徴とする請求項６に記載の半導体発光素子の製造方法。

Images