JP2013191930A

JP2013191930A - 振幅変調装置

Info

Publication number: JP2013191930A
Application number: JP2012055010A
Authority: JP
Inventors: Yuki Funahashi; 祐紀舟橋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-03-12
Filing date: 2012-03-12
Publication date: 2013-09-26
Also published as: WO2013136539A1

Abstract

【課題】簡易な回路構成で歪特性の優れた振幅変調装置を提供すること。
【解決手段】本実施形態に係る振幅変調装置の制御部１１は、電力増幅器１２１〜１２ｎをオフ状態にする場合には、第１および第２のスイッチ素子と第３および第４のスイッチ素子とのいずれか一方を導通とするように電圧を与え、他方の組を非導通とするように電圧を与え、電力増幅器１２１〜１２ｎをオン状態にする場合には、第１および第４のスイッチ素子と第２および第３のスイッチ素子とを交互に導通させるようにパルス信号を与え、第１および第２のスイッチ素子に与えるパルス信号と第３および第４のスイッチ素子に与えるパルス信号の重なる時間を調整するためにデューティ比および遅延時間を制御する。
【選択図】図１

Description

本発明の実施形態は、中波放送用送信機などに用いられる振幅変調装置に関する。

例えば中波放送においては、複数の電力増幅器を有し、被変調信号の電圧振幅レベルに応じて複数の電力増幅器をオン／オフ制御することで増幅されたキャリア信号を出力する電力増幅器の台数を変更し、オン状態の電力増幅器の各出力信号を合成することでＡＭ波（振幅変調波：Amplitude Modulation Wave）を生成するデジタル振幅変調装置が利用されている。

デジタル振幅変調装置では、フルブリッジ型で構成された電力増幅器でＤ級動作が行われキャリア信号が増幅される。例えば、特許文献１では、各電力増幅器には共通の搬送波発生器からキャリア信号が与えられ、論理回路を用いてオン／オフ制御を実現している。電力増幅器にオン制御信号が与えられた場合には、第１および第４のスイッチ素子が導通状態で、第２および第３のスイッチ素子が非導通状態となる動作と第１および第４のスイッチ素子が非導通状態で、第２および第３のスイッチ素子が導通状態となる動作を互いに繰り返し制御が行われる。一方、電力増幅器にオフ制御信号が与えられた場合には、第１および第２のスイッチ素子が非導通状態で、第３および第４のスイッチ素子が導通状態となるように制御行われる。上記の制御動作を組み合わせることで、オン／オフ制御を実現する技術が提案されている。

特許第３０２０８２７号公報

しかしながら、上記の技術において、第１および第３のスイッチ素子、もしくは第２および第４のスイッチ素子が同時に導通してしまうという問題が考慮されていなかった。また、論理回路を用いてオン／オフ制御を実現する手法では、回路規模が増大するという問題があった。

本実施形態の目的は、簡易な回路構成で歪特性の優れた振幅変調装置を提供することにある。

本実施形態に係る振幅変調装置は、アイソレーションデバイスと、第１乃至第３の端子をそれぞれ有する第１乃至第４のスイッチ素子とを組み合わせたフルブリッジ型の複数の電力増幅器と、被変調信号の電圧振幅レベルに応じて前記複数の電力増幅器をオン／オフ制御する制御部と、前記電力増幅器の出力を合成する合成部とを具備し、前記制御部は、前記電力増幅器をオフ状態にする場合には、前記第１および前記第２のスイッチ素子と前記第３および前記第４のスイッチ素子とのいずれか一方を導通とするように電圧を与え、他方の組を非導通とするように電圧を与え、前記電力増幅器をオン状態にする場合には、前記第１および前記第４のスイッチ素子と前記第２および前記第３のスイッチ素子とを交互に導通させるようにパルス信号を与え、前記第１および第２のスイッチ素子に与えるパルス信号と前記第３および第４のスイッチ素子に与えるパルス信号の重なる時間を調整するためにデューティ比および遅延時間を制御するものである。

第１実施形態に係る振幅変調装置の構成を示すブロック図。第１実施形態に係るスイッチング電力増幅部の回路構成を示す図。第１実施形態に係る振幅変調装置の動作を示すフローチャート。第１実施形態に係る振幅変調装置のオン／オフ制御方法を示す図。第１実施形態に係る振幅変調装置の第１のフィードバック系を示す図。第１実施形態に係る振幅変調装置の第２のフィードバック系を示す図。第２実施形態に係るスイッチング電力増幅部の回路構成を示す図。第３実施形態に係るスイッチング電力増幅部の回路構成を示す図。第４実施形態に係る振幅変調装置のオン／オフ制御方法を示す図。第５実施形態に係る振幅変調装置の構成を示す図。第５実施形態に係る振幅変調装置のオン状態時の制御方法を示す図。第６実施形態に係る振幅変調装置の構成を示すブロック図。

以下、図面を参照しながら本実施形態に係る振幅変調装置を説明する。

（第１実施形態）
図１は、第１実施形態に係る振幅変調装置の構成を示すブロック図である。この振幅変調装置に入力されるキャリア信号は、制御部１１を介して、スイッチング電力増幅部１２のn個（nは任意の自然数）の電力増幅器（ＰＡ：Power Amplifier）１２１〜１２nに分配されて供給される。各電力増幅器１２１〜１２nは制御部１１で行われるオン／オフ制御に従い、オン＝駆動状態、オフ＝停止状態となり、オン状態で増幅されたキャリア信号を出力する。オン状態の電力増幅器から出力されるキャリア信号は合成部１３で合成され、出力端から出力される。

一方、振幅変調装置に入力される音声信号（被変調信号）は制御部１１に入力される。制御部１１では入力された音声信号の電圧振幅に応じて電力増幅器１２１〜１２nをオン状態とする台数（以下、「オンＰＡ台数」と称する）を算出する。オンＰＡ台数の算出処理においては、電源電圧の変動や入力電圧と出力電圧の非線形性を補償するために専用のテーブルや多項式などを用いて算出する。制御部１１は、算出したオンＰＡ台数に基づいて電力増幅器１２１〜１２nのオン／オフ制御を行う。

図２にスイッチング電力増幅部１２の回路構成例を示す。電力増幅器１２１〜１２nは、アイソレーションデバイス（ＩＳＤ）と第１乃至第４のスイッチ素子とトランスとを組み合わせたフルブリッジ回路で構成される。第１乃至第４のスイッチ素子それぞれが第１乃至第３の端子を有する。

第１のスイッチ素子は、直流電源に第１の端子（ドレイン）が接続され、かつ第２の端子（ソース）間にアイソレーションデバイスの低電圧側端子とトランスの１次巻線の巻線端が接続され、第３の端子（ゲート）にオン／オフ制御信号が与えられる。第２のスイッチ素子は、上記直流電源に第１の端子（ドレイン）が接続され、かつ第２の端子（ソース）間にアイソレーションデバイスの低電圧側端子と第１のスイッチ素子に接続するトランスの１次巻線端と異なるもう一方の巻線端が接続され、第３の端子（ゲート）にオン／オフ制御信号が与えられる。第３のスイッチ素子は、第１のスイッチング素子の第２端子に第１の端子（ドレイン）が接続され、第２の端子（ソース）が接地され、第３の端子（ゲート）にオン／オフ制御信号が与えられる。第４のスイッチ素子は、第２のスイッチング素子の第２端子に第１の端子（ドレイン）が接続され、第２の端子（ソース）が接地され、第３の端子（ゲート）にオン／オフ制御信号が与えられる。ここで各スイッチ素子の端子とトランスの１次巻線の間に共振回路やフィルタ回路、抵抗などが接続されていても本質的に問題はない。また、一般的には、第１のスイッチ素子に接続される直流電源と第２のスイッチ素子に接続される直流電源とは、共通の直流電源が用いられる。図２の例では、第１のスイッチ素子と第２のスイッチ素子とは、共通の直流電源に接続されている。しかし、第１のスイッチ素子に接続される直流電源と第２のスイッチ素子に接続される直流電源とが共通の直流電源に接続されることに限定することを意図していない。

次に、第１実施形態に係る振幅変調装置の動作について説明する。図３にフローチャート、図４にオン／オフ制御方法を示す。

図３において、制御部１１は、被変調信号の振幅電圧を用いてオンＰＡ台数を算出する（ステップＳ１）。そして、ステップＳ１で算出したオンＰＡ台数に基づいて電力増幅器１２１〜１２nのオン／オフ制御を行う。各ＰＡに対してオン制御命令が与えられない場合は（ステップＳ２：Ｎｏ）、第１および第２のスイッチ素子と第３および第４のスイッチ素子とのいずれか一方を導通とするように電圧を与え、他方の組を非導通とするように電圧を与えることでオフ制御を実現する（ステップＳ３）。例えば、図４に示すように、制御部１１は、第１および第２のスイッチ素子を非導通状態とするようにＤＣ電圧を与える。また、第３および第４のスイッチ素子を導通状態とするようにＤＣ電圧を与える。

もしくは第１および第２のスイッチ素子の組と第３および第４のスイッチ素子との組に与えるパルス信号の位相をそれぞれ反転と非反転とにすることで、すなわち位相を１８０度変えることでオフ制御を実現する。

一方、オン制御命令が与えられた場合は（ステップＳ２：Ｙｅｓ）、出力信号をパルス信号にすることでオン制御を実現する（ステップＳ５）。例えば、第１および第４のスイッチ素子が導通状態で、第２および第３のスイッチ素子が非導通状態となる動作と第１および第４のスイッチ素子が非導通状態で、第２および第３のスイッチ素子が導通状態となる状態となる動作を交互に行うパルス信号が与えられる。なお、第１および第２のスイッチ素子は、例えばトランスやフォトカプラなどのアイソレーションデバイスを備えることでＤＣ電圧やパルス信号を用いて導通状態ならびに非導通状態を実現することが可能となる。

ここで、第１および第３のスイッチ素子、もしくは第２および第４のスイッチ素子が同時に導通してしまう問題を回避するため、第３および第４のスイッチ素子に与えるパルス信号の重なる時間を調整するためにデューティ比および遅延時間を制御する（ステップＳ４）。この技術は導通時の貫通電流を防止するためのデッドタイム（休止期間）を設ける技術であり、Ｄ級増幅動作では一般的な技術であるが、本実施形態においては図４に示すように、第１および第２のスイッチ素子に与えるパルス信号と第３および第４のスイッチ素子に与えるパルス信号の重なる時間を調整するためにデューティ比および遅延時間を制御する。このように制御することで、第１および第３のスイッチ素子、もしくは第２および第４のスイッチ素子が同時に導通してしまうことを回避することができる。

なお、デッドタイムは大きすぎると歪特性に影響を与えるため、第１および第２のスイッチ素子にトランスやフォトカプラなどのアイソレーションデバイスを介して与えられるパルス信号との間でトランスやフォトカプラなどのアイソレーションデバイスでの損失による影響や遅延時間を考慮して、あらかじめ設定する方法、もしくは次に示すようなフィードバックする系を用いる方法で、デューティ比および遅延時間の調整を行う。

図５に、第１実施形態に係る振幅変調装置の第１のフィードバック系を示す。図５の構成では、合成部１３からの出力信号を測定する測定部２０を有し、制御部１１は、測定部２０からのフィードバック信号に基づいてデューティ比および遅延時間を制御する。

図６に、第１実施形態に係る振幅変調装置の第２のフィードバック系を示す。図６の構成では、各電力増幅器１２１〜１２ｎの増幅信号を測定するＰＡ測定部２１〜２ｎを有し、制御部１１は、ＰＡ測定部２１〜２ｎからの各フィードバック信号に基づいてデューティ比および遅延時間を制御する。

以上述べたように、上記第１実施形態によれば、第１および第３のスイッチ素子、もしくは第２および第４のスイッチ素子が同時に導通してしまう状態を回避することができ、歪を低減することができる。また、論理回路を用いてオン／オフ制御を実現する手法と比べて、回路規模を縮小することができる。

（第２実施形態）
図７は、第２実施形態に係るスイッチング電力増幅部の回路構成を示す図である。上記図２のスイッチング電力増幅部１２において、第１および第２のスイッチ素子の第３の端子を接地させるスイッチ素子１４，１５とスイッチ制御部１６，１７とを追加したものである。スイッチ素子１４、１５は、例えばＨＢＴ（Hetero Bipolar Transistor）やＦＥＴ（Field-Effect Transistor）などの半導体素子やリレーなどで構成される。スイッチ制御部１６，１７は、電力増幅器のオフ状態時にスイッチ素子１４、１５をオンに制御し、第１および第２のスイッチ素子の第３の端子の電圧レベルを固定にするために例えばＧＮＤに接続する。ここでは説明上ＧＮＤに接地したが、スイッチ素子のオン電圧以下の電圧であれば電位はどのような電位でも良い。また、第１および第２のスイッチ素子の第３の端子と第１および第２のスイッチ素子の第２の端子との間にスイッチを設けても良い。

第２実施形態によれば、オフ状態時に第１および第２のスイッチ素子の第３の端子の電圧レベルを固定にできるため、ＤＣ電圧を印加した場合に発生するアイソレーションデバイスで不定となる第３の端子の電圧をスイッチ素子のオン電圧以下に固定することで確実なオフ状態を作り出すことができる。

（第３実施形態）
図８は、第３実施形態に係るスイッチング電力増幅部の回路構成を示す図である。上記図２のスイッチング電力増幅部１２において、第１および第２のスイッチ素子の第３の端子を接地させるスイッチ素子１４，１５とスイッチ制御部１６，１７と電圧源を追加したものである。また、第３および第４のスイッチ素子の第３の端子を接地させるスイッチ素子１４´，１５´とスイッチ制御部１６´，１７´とを追加したものである。スイッチ素子１４，１５，１４´，１５´は、例えばＨＢＴ（Hetero Bipolar Transistor）やＦＥＴ（Field-Effect Transistor）などの半導体素子やリレーなどで構成される。スイッチ制御部１６，１７は、電力増幅器のオフ状態時にスイッチ素子１４，１５をオンに制御し、第１および第２のスイッチ素子の第３の端子の電圧レベルをオン電圧以上固定にするために電圧源に接続する。また、スイッチ制御部１６´，１７´は、電力増幅器のオフ状態時にスイッチ素子１４´，１５´をオンに制御し、第３および第４のスイッチ素子の第３の端子の電圧レベルを固定にするために例えばＧＮＤに接続する。ここでは説明上ＧＮＤに接地したが、スイッチ素子のオン電圧以下の電圧であれば電位はどのような電位でも良い。

第３実施形態によれば、オフ状態時に第１乃至第４のスイッチ素子の第３の端子の電圧レベルを固定にできるため、確実なオフ動作を実現することができる。

（第４実施形態）
図９は、第４実施形態に係る振幅変調装置のオン／オフ制御方法を示す図である。上記図４に示すように第１実施形態では制御部１１からのパルス信号およびＤＣ電圧が４出力であったものを、３出力に減少するものである。具体的には、第１および第２のスイッチ素子の第３の端子に接続されるアイソレーションデバイスを１入力２出力のトランスにすることで、入力されたパルス信号の非反転信号と反転信号が得られる。

このように第４実施形態によれば、上記第１実施形態と同様の効果を奏し、さらに配線が少なくなるため回路を小型化することができる。

（第５実施形態）
図１０は、第５実施形態に係る振幅変調装置の構成を示すブロック図である。図１１は、第５実施形態に係る振幅変調装置のオン状態時の制御方法を示す図である。図７，８において、上記図１，５と異なる部分は、キャリア信号をスイッチング電力増幅部１２の電力増幅器１２１〜１２ｎに分配して直接入力するように構成したことにある。

上記図１，５ではキャリア信号を制御部１１を経由して電力増幅器１２１〜１２ｎの第１のスイッチ素子及び第２のスイッチ素子へ入力しているため、第４実施形態の構成によれば、制御部１１から電力増幅器１２１〜１２ｎへの配線を少なくすることができる。

（第６実施形態）
図１２は、第６実施形態に係る振幅変調装置の構成を示すブロック図である。上記図１と異なる部分は、アナログ型の電力増幅器１８と分配部１９とを追加したことにある。

電力増幅器１８は、例えば、ＡＢ級のアナログアンプやＰＷＭ（pulse-width modulation）変調などのパルス変調Ｄ級アンプで構成される。分配部１９は、音声信号を分配して制御部１１と電力増幅器１８とに供給する。電力増幅器１８は、分配部１９から供給される音声信号をキャリア信号入力端から供給されるキャリア信号で変調した後に増幅して合成部１３に出力する。合成部１３は、スイッチング電力増幅部１２で増幅された高周波信号とアナログ増幅器１８で増幅された高周波信号とを合成して出力端に出力する。

このようにアナログ型の電力増幅器１８を設けることで、入力された音声信号中の細かい情報部分を補間することができるため、さらに歪を低減することができる。

なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１…制御部、１２…スイッチング電力増幅部、１２１〜１２ｎ…デジタル型の電力増幅器（ＰＡ）、１３…合成部、１４，１５，１４´，１５´…スイッチ、１６，１７，１６´，１７´…スイッチ制御部、１８…アナログ型の電力増幅器、１９…分配部、２０…測定部、２１〜２ｎ…ＰＡ測定部。

Claims

アイソレーションデバイスと、第１乃至第３の端子をそれぞれ有する第１乃至第４のスイッチ素子とを組み合わせたフルブリッジ型の複数の電力増幅器と、
被変調信号の電圧振幅レベルに応じて前記複数の電力増幅器をオン／オフ制御する制御部と、
前記電力増幅器の出力を合成する合成部と
を具備し、
前記制御部は、前記電力増幅器をオフ状態にする場合には、前記第１および前記第２のスイッチ素子と前記第３および前記第４のスイッチ素子とのいずれか一方を導通とするように電圧を与え、他方の組を非導通とするように電圧を与え、前記電力増幅器をオン状態にする場合には、前記第１および前記第４のスイッチ素子と前記第２および前記第３のスイッチ素子とを交互に導通させるようにパルス信号を与え、前記第１および第２のスイッチ素子に与えるパルス信号と前記第３および第４のスイッチ素子に与えるパルス信号の重なる時間を調整するためにデューティ比および遅延時間を制御することを特徴とする振幅変調装置。
前記電力増幅器をオフ状態にする場合にはＤＣ電圧を与え、前記電力増幅器をオン状態にする場合には、パルス信号を与えることを特徴とする請求項１に記載の振幅変調装置。
前記電力増幅器をオフ状態の場合にする場合には前記第１および第２のスイッチ素子の第３の端子を固定電位にすることを特徴とする請求項１に記載の振幅変調装置。
前記電力増幅器をオフ状態にする場合には第１および第２のスイッチ素子の組と第３および第４のスイッチ素子との組に与えるパルス信号の位相を、それぞれ反転と非反転とにすることを特徴とする請求項１に記載の振幅変調装置。
合成器出力信号を測定する測定部を有し、測定部からのフィードバック信号に基づいてデューティ比および遅延時間を制御することを特徴とする請求項１に記載の振幅変調装置。
前記複数の電力増幅器の増幅信号のそれぞれを測定する複数の測定部を有し、この複数の測定部からのフィードバック信号に基づいてデューティ比および遅延時間を制御することを特徴とする請求項１に記載の振幅変調装置。
前記電力増幅器は、前記アイソレーションデバイスと前記第１乃至第４のスイッチ素子とトランスとを組み合わせたフルブリッジ型で構成され、前記第１および第２のスイッチ素子それぞれの前記第１の端子が直流電源に接続され、かつ前記第１のスイッチ素子において、該第２の端子間に前記アイソレーションデバイスの低電圧側端子と前記トランスの１次巻線端が接続され、前記第２のスイッチ素子において、該第２の端子間に前記アイソレーションデバイスの低電圧側端子と前記第１のスイッチ素子につながる前記トランスの１次巻線端と異なるもう一方の巻線端が接続され、それぞれの第３の端子にオン／オフ制御信号が与えられ、前記第３のスイッチ素子において、該第１の端子が前記第１のスイッチング素子の第２端子に接続され、該第２の端子が接地され、該第３の端子にオン／オフ制御信号が与えられ、前記第４のスイッチ素子において、該第１の端子が前記第２のスイッチング素子の第２端子に接続され、該第２の端子が接地され、該第３の端子にオン／オフ制御信号が与えられることを特徴とする請求項１に記載の振幅変調装置。
前記スイッチ素子は、前記第１の端子がドレイン端子、前記第２の端子がソース端子、前記第３の端子がゲート端子で構成される電界効果トランジスタであることを特徴とする請求項１、２、３、４および７のいずれか１項に記載の振幅変調装置。
前記アイソレーションデバイスは、１入力２出力のトランスであり、入力されたパルス信号の非反転信号と反転信号が得られることを特徴とする請求項１に記載の振幅変調装置。
前記キャリア信号を前記複数の電力増幅器の１入力２出力のトランスに分配供給することを特徴とする請求項１に記載の振幅変調装置。
前記被変調信号により変調されたキャリア信号を増幅するアナログ型電力増幅器をさらに具備し、
前記合成部は、前記複数の電力増幅器の出力と前記アナログ型電力増幅器の出力とを合成することを特徴とする請求項１に記載の振幅変調装置。