JP2013187359A - Method for producing substrate having built-in components and substrate having built-in components - Google Patents
Method for producing substrate having built-in components and substrate having built-in components Download PDFInfo
- Publication number
- JP2013187359A JP2013187359A JP2012051416A JP2012051416A JP2013187359A JP 2013187359 A JP2013187359 A JP 2013187359A JP 2012051416 A JP2012051416 A JP 2012051416A JP 2012051416 A JP2012051416 A JP 2012051416A JP 2013187359 A JP2013187359 A JP 2013187359A
- Authority
- JP
- Japan
- Prior art keywords
- component
- core layer
- electronic component
- solder
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
Abstract
Description
本発明は、金属箔の配線パターンが形成された部品搭載面を有するコア層と、部品搭載面に実装された電子部品と、電子部品を封止する樹脂層と、を具備する部品内蔵基板に関し、特にその製造方法に関する。 The present invention relates to a component-embedded substrate comprising a core layer having a component mounting surface on which a metal foil wiring pattern is formed, an electronic component mounted on the component mounting surface, and a resin layer for sealing the electronic component. In particular, it relates to a manufacturing method thereof.
半導体素子などの電子部品の多くは、電子部品モジュールの形で電子機器に組み込まれている。電子部品モジュールは、一般に、金属箔の配線パターンが形成された基板に電子部品を実装し、その後、電子部品を樹脂層により封止することで形成される。電子部品モジュールの実装密度の高度化が求められる中、複数の配線パターンが積層され、かつ内層の配線パターンに電子部品が実装された形態の部品内蔵基板が用いられるようになってきている(例えば特許文献1)。 Many electronic components such as semiconductor elements are incorporated in electronic devices in the form of electronic component modules. An electronic component module is generally formed by mounting an electronic component on a substrate on which a metal foil wiring pattern is formed, and then sealing the electronic component with a resin layer. While a higher mounting density of electronic component modules is required, a component-embedded substrate in which a plurality of wiring patterns are stacked and an electronic component is mounted on an inner layer wiring pattern has been used (for example, Patent Document 1).
特許文献1の部品内蔵基板においては、まず、コア層の配線パターンのランド(電極)に熱硬化型クリームはんだが供給される。熱硬化型クリームはんだは、熱硬化性樹脂と、熱硬化性樹脂に分散させたはんだ粒子とを含んでおり、熱硬化性樹脂には、はんだ表面の酸化膜を除去するフラックスの作用を持たせてある。その後、熱硬化型クリームはんだを介して電子部品をコア層に搭載した後、コア層を加熱することにより、電子部品の端子とランドとを接続するはんだ接合部が形成される。
In the component-embedded substrate of
次に、配線パターンの粗化処理(黒化処理)が行われ、粗化された表面に電子部品を囲むようにプリプレグが配置される。そして、プリプレグを介してコア層と対向するように別の配線層もしくは金属箔が配置され、得られた積層体を積層方向に加圧するとともに加熱することにより、部品内蔵基板が形成される。 Next, a roughening process (blackening process) of the wiring pattern is performed, and a prepreg is arranged on the roughened surface so as to surround the electronic component. And another wiring layer or metal foil is arrange | positioned so that a core layer may be opposed via a prepreg, and a component built-in board | substrate is formed by pressing and heating the obtained laminated body in the lamination direction.
上記のような製造方法では、フラックスの作用を有する熱硬化性樹脂が硬化するため、一般的なクリームはんだを用いる場合のように、フラックスの残渣を洗浄する工程を要さない点で製造工程上有利である。また、熱硬化性樹脂の硬化物により、はんだ接合部を、粗化処理で用いる化学薬品から保護することができる点でも優れている。 In the manufacturing method as described above, since the thermosetting resin having the action of flux is cured, unlike the case of using a general cream solder, there is no need to clean the flux residue. It is advantageous. Moreover, it is excellent also in the point which can protect a solder joint part from the chemical agent used by a roughening process with the hardened | cured material of a thermosetting resin.
一方、側面に端子を有する電子部品を、熱硬化型クリームはんだを介して基板の電極に搭載する電子部品実装方法においては、熱硬化型クリームはんだに含まれる熱硬化性樹脂を電子部品の下面と基板との隙間に侵入させ、接合信頼性を向上させることが提案されている(特許文献2)。 On the other hand, in an electronic component mounting method in which an electronic component having a terminal on a side surface is mounted on an electrode of a substrate via a thermosetting cream solder, the thermosetting resin contained in the thermosetting cream solder is used as the lower surface of the electronic component. It has been proposed to improve bonding reliability by entering a gap with the substrate (Patent Document 2).
しかし、特許文献1の製造方法では、電子部品を搭載したコア層を加熱する際に、熱硬化型クリームはんだに含まれる熱硬化性樹脂が、ボイドを巻き込みながら電子部品の下面とコア層との隙間に侵入し、その結果、はんだ接合部の信頼性が損なわれることがある。その理由を以下に説明する。なお、ボイドを巻き込んだ熱硬化性樹脂の電子部品の下面と基板との隙間への侵入は、特許文献2のような電子部品実装方法においても同様に発生する。
However, in the manufacturing method disclosed in
図6(A)に、電子部品7の端子7aを、熱硬化性樹脂6aとこれに分散させたはんだ粒子6bとを含む熱硬化型クリームはんだ6を介してコア層1の配線パターン3のランド3aに着地させた状態を示す。この段階では、熱硬化型クリームはんだ6の厚みは比較的大きく、電子部品7の下面とコア層1との間には、熱硬化型クリームはんだ6の厚みに応じた隙間8が形成されている。
6A, the
しかし、コア層1を加熱すると、熱硬化型クリームはんだ6に含まれる熱硬化性樹脂6aの粘度が低下すると共にはんだ粒子6bは溶融して端子7aの表面に這い上がるため、電子部品7は重力方向に移動する。そのため、図7(B)に示すように、はんだ接合部6xの厚さは小さくなり、電子部品7の下面とコア層1との隙間は狭小化する。熱硬化性樹脂の多くは、硬化して、はんだ接合部6xを覆う樹脂コート部6yを形成するが、粘度が低下した熱硬化性樹脂の一部は、毛細管現象により、狭小化した隙間にボイド8bを巻き込みながら侵入する。すなわち、電子部品7の下面とコア層1との隙間の狭小化は、ボイドを巻き込んだ熱硬化性樹脂の隙間への侵入を促進する。
However, when the
ボイド8bを巻き込んだ熱硬化性樹脂の硬化物により、電子部品7とコア層1との隙間が中途半端に封止されると、部品内蔵基板を加熱する再リフローの際に、はんだ接合部6xから溶融はんだがボイド8bに侵入し、接合部の信頼性が損なわれる。特に、電子部品7の端子7a間を連通させるようなボイドの経路が形成されている場合には、はんだフラッシュにより、端子間の短絡が発生することもある。
When the gap between the electronic component 7 and the
一方、電子部品7の下面とコア層1との隙間8は、本来的には、樹脂材料で完全に封止することが望ましい。そこで、部品内蔵基板の製造工程の後半で、プリプレグにより電子部品7の下面とコア層1との隙間を封止することも考えられる。しかし、上記のような隙間の狭小化に加え、中途半端に隙間に侵入した熱硬化性樹脂が障害となるため、プリプレグにより隙間を封止することは困難である。
On the other hand, the
コア層1が樹脂基板を主体とする場合には、加熱により、樹脂基板に含まれる揮発成分がガス化するため、熱硬化性樹脂によるボイドの巻き込みの問題は更に顕在化する。樹脂基板からのガス発生を抑制するためには、コア層を使用前に適温で加熱処理しておく必要が生じる。
When the
以上のように、部品内蔵基板を効率的に生産する製造方法には、未だ改良の余地がある。
そこで、本発明の一局面は、(i)電子部品接続用のランドを含む第1配線パターンが形成された部品搭載面を有するコア層を準備する工程と、(ii)前記第1配線パターンの少なくとも前記ランドを覆う部分に、熱硬化性樹脂と、前記熱硬化性樹脂に分散させたはんだ粒子と、前記はんだ粒子の融点よりも高い融点を有する粒状物と、を含む接合材を配置する工程と、(iii)端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、(iv)前記電子部品を搭載した前記コア層を、前記はんだの融点より高く、前記粒状物の融点よりも低い温度で第1加熱して、前記はんだを溶融させて前記ランドおよび前記端子に付着させた後、凝固させることにより、前記端子を前記ランドとを接合するはんだ接合部を形成するとともに、前記熱硬化性樹脂を硬化させて前記はんだ接合部を覆う樹脂コート部を形成する工程と、(v)前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、(vi)前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第2加熱することにより、前記プリプレグの硬化物により前記電子部品を封止する工程と、を含む部品内蔵基板の製造方法に関する。
As described above, there is still room for improvement in the manufacturing method for efficiently producing the component-embedded substrate.
Accordingly, one aspect of the present invention is: (i) a step of preparing a core layer having a component mounting surface on which a first wiring pattern including a land for connecting electronic components is formed; and (ii) the first wiring pattern A step of disposing a bonding material including a thermosetting resin, solder particles dispersed in the thermosetting resin, and granular materials having a melting point higher than the melting point of the solder particles at least in a portion covering the land. And (iii) preparing an electronic component having a terminal, landing the terminal on the land via the bonding material, and mounting the electronic component on the component mounting surface; and (iv) the electronic The core layer on which the component is mounted is first heated at a temperature higher than the melting point of the solder and lower than the melting point of the granular material to melt the solder and adhere to the land and the terminal, and then solidify. By letting Forming a solder joint portion for joining the terminal to the land, and forming a resin coat portion for curing the thermosetting resin to cover the solder joint portion; and (v) mounted on the component mounting surface. A step of laminating the prepreg on the core layer so that the electronic component is surrounded by the prepreg, and (vi) pressurizing the laminated body of the core layer and the prepreg in the laminating direction and performing second heating. And a step of sealing the electronic component with a cured product of the prepreg.
本発明の他の局面は、ランドを含む第1配線パターンが形成された部品搭載面を有するコア層と、前記ランドと対向する端子を有する電子部品と、前記ランドと前記電子部品の前記端子とを接続するはんだ接合部と、前記はんだ接合部を覆う樹脂コート部と、前記電子部品および前記樹脂コート部とともに前記部品搭載面を封止する封止樹脂と、を具備し、前記はんだ接合部が、粒状物を含む第一領域と、前記第一領域を覆う第二領域とを含み、少なくとも前記第二領域は前記ランドと前記端子とを電気的に接続する金属領域であり、前記コア層と、前記電子部品の前記コア層と対向する面との隙間が、前記封止樹脂により封止されている、部品内蔵基板に関する。 Another aspect of the present invention includes a core layer having a component mounting surface on which a first wiring pattern including a land is formed, an electronic component having a terminal facing the land, the land, and the terminal of the electronic component. A solder joint that connects the solder joint, a resin coat that covers the solder joint, and a sealing resin that seals the component mounting surface together with the electronic component and the resin coat, and the solder joint includes A first region containing particulate matter and a second region covering the first region, wherein at least the second region is a metal region electrically connecting the land and the terminal, and the core layer The present invention relates to a component-embedded substrate in which a gap between the electronic component and a surface facing the core layer is sealed with the sealing resin.
本発明によれば、コア層のランドと電子部品の端子とを接合する接合材が、はんだ粒子の融点では溶融しない粒状物を含むことから、電子部品を搭載したコア層を加熱する際に、粒状物がスペーサとなり、電子部品の下面とコア層との隙間の狭小化が抑制される。その結果、毛細管現象によるボイドを巻き込んだ熱硬化性樹脂の当該隙間への侵入が抑制され、電子部品の実装後においても、電子部品の下面とコア層との間には一定の空間が保持される。従って、プリプレグにより電子部品を封止する際に、電子部品の下面とコア層との間にプリプレグが容易に侵入し、信頼性の高い封止が達成される。 According to the present invention, since the bonding material for bonding the land of the core layer and the terminal of the electronic component includes a granular material that does not melt at the melting point of the solder particles, when heating the core layer on which the electronic component is mounted, The granular material serves as a spacer, and the narrowing of the gap between the lower surface of the electronic component and the core layer is suppressed. As a result, penetration of the thermosetting resin including voids due to capillary action into the gap is suppressed, and a fixed space is maintained between the lower surface of the electronic component and the core layer even after the electronic component is mounted. The Therefore, when the electronic component is sealed with the prepreg, the prepreg easily enters between the lower surface of the electronic component and the core layer, and a highly reliable sealing is achieved.
まず、部品内蔵基板の基本的な構造について説明する。
部品内蔵基板は、ベース層を中心に、複数の配線層もしくは配線パターン(金属箔)を積層した構造を有する。ベース層は、配線パターンが形成された部品搭載面を有するコア層と、部品搭載面にはんだ接合部により実装された電子部品とを具備する。
First, the basic structure of the component built-in substrate will be described.
The component-embedded substrate has a structure in which a plurality of wiring layers or wiring patterns (metal foils) are stacked around a base layer. The base layer includes a core layer having a component mounting surface on which a wiring pattern is formed, and an electronic component mounted on the component mounting surface by a solder joint.
コア層の部品搭載面に実装される電子部品としては、チップコンデンサ、チップ抵抗など、両端に接続用端子が形成されたチップ型の小型電子部品や、下面に接続用端子となる金属バンプが形成された半導体を含む電子部品が挙げられるが、特に限定されない。 Electronic components mounted on the component mounting surface of the core layer include chip-type small electronic components with connection terminals formed at both ends, such as chip capacitors and chip resistors, and metal bumps that serve as connection terminals on the bottom surface Examples thereof include, but are not particularly limited to, an electronic component including the prepared semiconductor.
隣り合う配線パターン間には、プリプレグの硬化物からなる封止樹脂(樹脂層)が配置されている。封止樹脂は、互いに隣接する配線パターン同士を貼り合わせる機能を有する。コア層の配線パターンには、チップ部品などの電子部品が実装されているので、封止樹脂は電子部品とともに部品搭載面を保護する機能を有する。 A sealing resin (resin layer) made of a cured prepreg is disposed between adjacent wiring patterns. The sealing resin has a function of bonding the wiring patterns adjacent to each other. Since an electronic component such as a chip component is mounted on the wiring pattern of the core layer, the sealing resin has a function of protecting the component mounting surface together with the electronic component.
電子部品の端子と配線パターンのランドとの接続には、クリームはんだを用いることが一般的である。従って、部品内蔵基板の製造の際には、電子部品を配線パターンに実装するための加熱、さらには配線パターン同士を貼り合わせるための加熱等が繰り返される。 Cream solder is generally used to connect the terminals of the electronic component and the land of the wiring pattern. Therefore, when manufacturing the component-embedded substrate, heating for mounting the electronic component on the wiring pattern, and heating for bonding the wiring patterns together are repeated.
コア層は、例えば30〜100μm程度の厚さを有する薄い樹脂基板を有し、その一方または両方の面に配線パターン(第1配線パターン)が形成されている。樹脂基板の多くは、揮発成分を含むことから、加熱するとガスを発生する。従って、部品内蔵基板内部にボイドが発生するのを抑制する観点から、樹脂基板を125℃〜150℃で加熱処理してから使用してもよい。配線パターンの形状は様々であり、電子部品の端子と接続される部分はランドと称される。このようなコア層は、樹脂基板に銅箔などの金属箔を貼り合わせた後、金属箔にパターニングを施すことにより形成される。 The core layer has a thin resin substrate having a thickness of about 30 to 100 μm, for example, and a wiring pattern (first wiring pattern) is formed on one or both surfaces thereof. Many resin substrates contain volatile components, and thus generate gas when heated. Therefore, from the viewpoint of suppressing generation of voids inside the component-embedded substrate, the resin substrate may be used after being heat-treated at 125 ° C. to 150 ° C. The shape of the wiring pattern varies, and the portion connected to the terminal of the electronic component is called a land. Such a core layer is formed by attaching a metal foil such as a copper foil to a resin substrate and then patterning the metal foil.
次に、本発明の部品内蔵基板の製造方法について説明する。
部品内蔵基板の製造方法は、(i)電子部品接続用のランドを含む第1配線パターンが形成された部品搭載面を有するコア層を準備する工程と、(ii)前記第1配線パターンの少なくとも前記ランドを覆う部分に、熱硬化性樹脂と、前記熱硬化性樹脂に分散させたはんだ粒子と、前記はんだ粒子の融点よりも高い融点を有する粒状物と、を含む接合材を配置する工程と、(iii)端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、(iv)前記電子部品を搭載した前記コア層を、前記はんだの融点より高く、前記粒状物の融点よりも低い温度で第1加熱して、前記はんだを溶融させて前記ランドおよび前記端子に付着させた後、凝固させることにより、前記端子を前記ランドとを接合するはんだ接合部を形成するとともに、前記熱硬化性樹脂を硬化させて前記はんだ接合部を覆う樹脂コート部を形成する工程と、(v)前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、(vi)前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第2加熱することにより、前記プリプレグの硬化物により前記電子部品を封止する工程と、を含む。
Next, the manufacturing method of the component built-in substrate of this invention is demonstrated.
The component-embedded substrate manufacturing method includes: (i) preparing a core layer having a component mounting surface on which a first wiring pattern including lands for connecting electronic components is formed; and (ii) at least one of the first wiring patterns. A step of disposing a bonding material including a thermosetting resin, solder particles dispersed in the thermosetting resin, and a granular material having a melting point higher than the melting point of the solder particles on a portion covering the land; (Iii) preparing an electronic component having a terminal, landing the terminal on the land via the bonding material, and mounting the electronic component on the component mounting surface; and (iv) the electronic component The core layer on which is mounted is first heated at a temperature higher than the melting point of the solder and lower than the melting point of the granular material to melt the solder and adhere to the land and the terminal, and then solidify. By before Forming a solder joint portion for joining the terminal to the land, and forming a resin coat portion for curing the thermosetting resin to cover the solder joint portion; and (v) mounted on the component mounting surface. A step of laminating the prepreg on the core layer so that the electronic component is surrounded by the prepreg, and (vi) pressurizing the laminated body of the core layer and the prepreg in the laminating direction and performing second heating. And a step of sealing the electronic component with a cured product of the prepreg.
なお、前記積層体を加圧するとともに第2加熱する前に、プリプレグを介してコア層と対向するように、銅箔などの金属箔を配置してもよい。この場合、第2加熱の後、複数の配線パターン間を接続するビア導体を形成したり、金属箔をパターニングして当該金属箔に由来する第2、さらには第3の配線パターンを形成したりすることができる。同様の操作を繰り返すことで、複数の配線パターンが積層された実装密度の高い部品内蔵基板を得ることができる。 In addition, before pressurizing the said laminated body and carrying out 2nd heating, you may arrange | position metal foil, such as copper foil, so that a core layer may be opposed via a prepreg. In this case, after the second heating, via conductors connecting the plurality of wiring patterns are formed, or the metal foil is patterned to form second and third wiring patterns derived from the metal foil. can do. By repeating the same operation, it is possible to obtain a component-embedded substrate having a high mounting density in which a plurality of wiring patterns are stacked.
以下、図面を参照しながら、各工程について説明する。
図1〜3は、本発明の一実施形態に係る部品内蔵基板の製造方法の各工程を示す説明図である。
Hereinafter, each process will be described with reference to the drawings.
1-3 is explanatory drawing which shows each process of the manufacturing method of the component built-in board | substrate which concerns on one Embodiment of this invention.
まず、電子部品接続用のランドを含む第1配線パターンが形成された部品搭載面を有するコア層を準備する(工程(i))。
図1(A)において、コア層1は、絶縁性の樹脂基板2と、樹脂基板2の上面に配置された第1配線パターン3と、樹脂基板2の下面に配置された第1配線パターン4とで構成されている。各配線パターンは、金属薄膜(例えば銅箔などの金属箔)によって形成されている。コア層1の上面は、部品搭載面となっており、第1配線パターン3の一部は、電子部品の端子と接続するための電極、すなわちランド3aとして機能する。ランド3aには、例えば、チップ抵抗、チップコンデンサなどの電子部品が実装される。
First, a core layer having a component mounting surface on which a first wiring pattern including lands for connecting electronic components is formed is prepared (step (i)).
In FIG. 1A, the
電子部品の大きさは、特に限定されないが、高密度実装化を可能にする観点から、部品搭載面に実装された状態で、ランドからの高さが0.5mm以下、さらには0.05mm〜0.2mmの電子部品を用いることが好ましい。このような小型の電子部品は、コア層1との間に形成される隙間も小さく、隙間の狭小化を抑制することに対する要請も高いといえる。
The size of the electronic component is not particularly limited, but from the viewpoint of enabling high-density mounting, the height from the land is 0.5 mm or less, and further 0.05 mm to It is preferable to use a 0.2 mm electronic component. Such a small electronic component has a small gap formed between the
なお、配線パターン3、4には、実際に配線回路としての機能を有する部分以外に、パターニングの後にコア層1の表面に残置され、配線回路としての機能を有さない部分も含まれる。このような部分は、例えばコア層1の強度を確保する機能を有する。
Note that the
次に、図1(B)に示すように、配線パターン3の少なくともランド3aを覆う部分に、熱硬化型クリームはんだを接合材6として配置する(工程(ii))。
接合材6をコア層1の表面に配置する方法としては、スクリーン印刷法、ディスペンサによる塗布方法、予めフィルム状に成形された接合材を部品搭載面に貼り付ける方法などを挙げることができる。接合材6を配置する部位の形状や範囲に応じて、各種の方法を選択することができる。
Next, as shown in FIG. 1 (B), thermosetting cream solder is disposed as a
Examples of the method for disposing the
接合材6は、少なくともランド3aを覆う部分に配置されるが、ランド3aの表面のみならず、第1配線パターン3が全体的に覆われるように配置してもよい。例えば、樹脂基板2の上面において第1配線パターン3が形成された全範囲に接合材6を配置してもよい。この場合、フィルム状に成形された接合材6を部品搭載面に貼り付ける方法が便利である。
The
接合材6として用いられる一般的な熱硬化型クリームはんだは、熱硬化性樹脂(熱硬化型フラックス)6aと、熱硬化性樹脂6aに分散させたはんだ粒子6bとを含むペーストであるが、本発明で用いる熱硬化型クリームはんだは、更に、はんだ粒子6bの融点では溶融しない粒状物6Aを含んでいる。粒状物6Aは、リフロー工程により、はんだ粒子6bが溶融する際にも溶融しないことから、コア層1のランド3aと電子部品7の端子7aとの間に一定の距離を確保するためのスペーサとして機能する。
A general thermosetting cream solder used as the
上記のようなスペーサの機能を確保する観点から、粒状物6Aの粒径は、所望する電子部品とコア層との隙間の大きさに応じて決定される。接合材6に含まれる粒状物6Aの量にもよるが、粒状物6Aの粒度分布d90における粒子径は5μm〜50μmの範囲から選択することが望ましい。このような範囲の粒子径を有する粒状物を用いることで、部品搭載面に搭載された状態の電子部品とランドとの距離を20μm〜50μmの範囲に制御することが容易となる。なお、「粒度分布d90における粒子径」とは、累積粒度分布における粒子径の小さい順からの累積数が90%になる粒子径である。
From the viewpoint of securing the function of the spacer as described above, the particle size of the
粒状物6Aの融点は、はんだ粒子6bを溶融させるリフロー温度よりも高ければよい。ただし、はんだ粒子6bの溶融時における粒状物6Aの溶融を抑制する観点からは、はんだ粒子6bの融点と粒状物6Aの融点との差は、30℃以上であることが好ましい。
The melting point of the
接合材6に含まれる熱硬化性樹脂6aは、はんだ粒子の表面の酸化膜を除去する活性作用を有する成分を含むことが望ましい。このような活性作用を有する成分としては、例えば有機酸、アミン類、ハロゲン化物(例えばハロゲン化水素酸塩)のようなフラックスに用いられる成分が挙げられる。熱硬化性樹脂の主成分としては、エポキシ樹脂、アクリレート樹脂、ポリイミド、ポリウレタン、フェノール樹脂、不飽和ポリエステル樹脂などが用いられる。熱硬化性樹脂は、硬化剤、硬化促進剤などを含んでもよい。硬化剤としては、酸無水物、脂肪族または芳香族アミン、イミダゾールまたはその誘導体などが好ましく用いられ、硬化促進剤としては、ジシアンジアミドなどを例示できる。
The
はんだ粒子6bとしては、特に限定されないが、後で行うプリプレグをコア層1に貼り合わせるための加熱工程において、溶融しない組成を有することが好ましい。例えば、Sn−Cu合金、Sn−Ag合金、Sn−Ag−Cu合金、Sn−Bi合金、Sn−Zn合金などのはんだを用いることができる。各合金には、第三または第四の元素として、In、Zn、Biなどの少なくとも1種を更に添加してもよい。はんだ粒子6bの粒子径は、電子部品やランドの大きさに応じて適宜選択すればよいが、例えば、粒度分布d50における粒子径が15〜20μmのはんだ粒子を用いることができる。なお、「粒度分布d50における粒子径」とは、累積粒度分布における粒子径の小さい順からの累積数が50%になる粒子径である。
Although it does not specifically limit as
次に、端子7aを有する電子部品7を準備し、図1(C)に示すように、端子7aを、接合材6を介してランド3aに着地させて、電子部品7を部品搭載面に搭載する(工程(iii))。図1(C)では、電子部品7として両端に端子7aを有するチップ部品を搭載しているが、これに限定されない。
Next, an electronic component 7 having a terminal 7a is prepared. As shown in FIG. 1C, the
電子部品7の搭載には、様々な電子部品搭載装置を用いることができる。一般的に、電子部品搭載装置は、吸引ノズルを備えた搭載ヘッドを有し、搭載ヘッドは3次元方向に自在に移動可能となっている。電子部品7は、テープフィーダなどにより、電子部品搭載装置の部品供給部に供給される。部品供給部では、搭載ヘッドが電子部品7をピックアップし、コア層1の部品搭載面の上方に移動させる。そして、電子部品7の端子7aと、第1配線パターン3のランド3aとの位置合わせが自動的に行われる。引き続き、端子7aが、接合材6を介してランド3aに着地するように、電子部品7の搭載が行われる。
Various electronic component mounting apparatuses can be used for mounting the electronic component 7. Generally, an electronic component mounting apparatus has a mounting head provided with a suction nozzle, and the mounting head can freely move in a three-dimensional direction. The electronic component 7 is supplied to the component supply unit of the electronic component mounting apparatus by a tape feeder or the like. In the component supply unit, the mounting head picks up the electronic component 7 and moves it above the component mounting surface of the
これにより、電子部品7は、粘着性の接合材6を介してコア層1によって保持される。このとき、図1(C)に示すように、コア層1の上面と電子部品7の下面との間には、接合材6の塗布高さに応じた隙間8が形成されている。このときの隙間8の距離Lは、接合材6(熱硬化型クリームはんだ)の塗布厚みに依存する。
Thereby, the electronic component 7 is held by the
次に、図2(D)に示すように、電子部品7を搭載したコア層1を加熱(第1加熱)して、接合材6に含まれているはんだにより、電子部品7の端子7aをランド3aに接合する。加熱により、はんだ粒子6bは溶融し、粘度が低下した熱硬化性樹脂中を移動して凝集しながら、ランド3aと端子7aに濡れ広がる。その後、はんだの温度が下がると、はんだは凝固し、端子7aとランド3aとを接合するはんだ接合部6xを形成する。一方、熱硬化性樹脂6aは、金属成分から分離して、硬化し、はんだ接合部6xの少なくとも一部を覆う樹脂コート部6yを形成する。はんだ接合部6xを覆う樹脂コート部6yは、はんだ接合部6xを保護するとともに、はんだ接合部6xによる電子部品7のコア層1への接合を補強する役割を果たす。
Next, as shown in FIG. 2D, the
上記のように、第1加熱では、接合材6に含まれているはんだ粒子6bを溶融させる必要があるため、はんだの融点よりも高い温度でコア層1を加熱する必要がある。その際、コア層1を形成する樹脂基板2からは、揮発成分がガスとして揮散することがある。また、第1加熱により、はんだ粒子6bは溶融しており、熱硬化性樹脂6aの粘度は低下している。
As described above, in the first heating, since it is necessary to melt the
このような状況で、はんだの融点では溶融しない粒状物6Aが存在しない場合には、接合材6は電子部品7を支えることができなくなり、電子部品7が重力方向に移動する。また、ランド3aと端子7aに濡れ広がる際の溶融はんだの表面張力により、電子部品7の端子7aはランド3aに引き寄せられる。その結果、電子部品7の下面とコア層1の上面との隙間は、かなりの程度で狭小化する。そして、粘度が低下した熱硬化性樹脂6aは、毛細管現象により、狭小化した隙間に侵入する。その際、熱硬化性樹脂6aは、樹脂基板2から発生するガスを巻き込んだ状態で隙間に侵入する。
In such a situation, when there is no
一方、接合材6が、はんだの融点では溶融しない粒状物6Aを含む場合には、図2(D)に示すように、粒状物6Aがスペーサとなって、電子部品7の重力方向への移動(沈み込み)を抑制する。従って、電子部品7の下面とコア層1の上面との隙間8aは、ある程度は狭小化するものの、その程度は小さくなり、毛細管現象による熱硬化性樹脂の侵入が抑制される程度の距離Sを保持することができる。従って、第1加熱後においても、電子部品7の下面とコア層1との間には一定の空間が保持される。このとき、ランド3aと電子部品7の端子7aとの距離は、少なくとも粒状物6Aの最大径以上となる。ただし、粒状物6Aの複数の粒子が凝集した状態でスペーサとして機能する場合には、粒状物6Aの最大径は、確保しようとする隙間の距離Sよりも充分に小さくてもよい。
On the other hand, when the
粘度が低下した熱硬化性樹脂の隙間8aへの侵入を抑制するとともに、後の工程では、プリプレグの隙間8aへの侵入を容易にする観点から、第1加熱後におけるランド3aと電子部品7の端子7aとの距離は、例えば、20μm〜50μmに制御することが望ましく、30μm〜50μmに制御することがより望ましい。なお、ランド3aと電子部品7の端子7aとの距離とは、コア層1の部品搭載面に対して垂直な方向に沿う距離を意味する。
While suppressing the intrusion of the thermosetting resin having a reduced viscosity into the
上記のような距離が確保される場合でも、溶融はんだは、粘度の低下した熱硬化性樹脂中を流動して、電子部品7の端子7aとランド3aとの間に移動し、端子7aとランド3aの表面に容易に濡れ広がることができる。そして、はんだが凝固すると、電子部品7の端子7aとランド3aとの間に、フィレット状のはんだ接合部6xが形成される。
Even when the above distance is ensured, the molten solder flows in the thermosetting resin having a reduced viscosity and moves between the terminal 7a of the electronic component 7 and the
ここで、はんだ接合部6xには、少なくとも2つの領域が含まれている。一方は、粒状物6Aを含む第一領域であり、他方は、当該第一領域の少なくとも一部を覆う第二領域である。このうち、第二領域は、はんだ粒子6bの構成成分が溶融後、凝固して形成する領域であり、ランド3aと電子部品7の端子7aとを電気的に接続する金属領域である。粒状物6Aが金属である場合には、第一領域もランド3aと電子部品7の端子7aとを電気的に接続する金属領域を形成する。
Here, the solder
はんだ粒子6bの融点より高い融点を有する粒状物6Aとしては、特に限定されないが、金属粉、セラミックス粉、樹脂粉などを用いることができる。これらのうちでは、金属領域である上記第二領域との親和性が高く、はんだ接合部6xに分布しやすいことから、金属粉が特に好ましい。金属粉としては、例えば、Cu、Ag、Niなどを用いることができる。セラミックス粉としては、Al2O3、SiO2などを用いることができる。また、樹脂粉としては、フッ素樹脂、ジビニルベンゼン架橋重合体、PEK(ポリエーテルケトン)などを用いることができる。
Although it does not specifically limit as
なお、粒状物6Aの一部が樹脂コート部6yに分布する場合であっても、はんだ接合部6xに粒状物6Aが分布している限り、スペーサとしての機能が発現されるため、ランド3aと電子部品7の端子7aとの距離は確保される。
Even if a part of the
金属粉は、はんだと合金を形成する成分を含むことが好ましい。このような金属粉の表層部は、加熱によるはんだ接合の際に、はんだ粒子に含まれる成分と合金を形成する。この場合、はんだ接合部6xには、粒状物6Aを含む第一領域、第一領域の少なくとも一部を覆う第二領域および第一領域と第二領域との間に介在する第三領域からなる3つの領域が含まれている。第三領域は、金属粉に由来する第一領域に含まれる成分と、はんだに由来する第二領域に含まれる成分との合金を含んでいる。例えば金属粉がCuであり、はんだがSn−Bi合金である場合、第三領域として、Cu−Sn金属間化合物が形成される。このような第三領域が形成されることにより、金属粉(第一領域)とはんだ(第二領域)との間に空隙が生じにくくなり、はんだ接合部6xの強度や信頼性が更に向上する。
The metal powder preferably contains a component that forms an alloy with the solder. Such a surface layer portion of the metal powder forms an alloy with the components contained in the solder particles during solder joining by heating. In this case, the solder
次に、必要に応じて、配線パターン3、4の表面の粗化が行われる。
粗化処理は、後の工程で、プリプレグと各配線パターンとの密着性を向上させるために行われる。粗化処理により、各配線パターンの表面に微細な凹凸が形成され、プリプレグに含まれる熱硬化性樹脂と配線パターンとの密着性が向上する。粗化処理の方法は、特に限定されないが、金属表面を化学的に浸食する作用を有する処理液(強酸性溶液や強アルカリ性溶液)にコア層を浸漬することで行うことができる。処理液により粗化された配線パターンの表面3b、4bは、図2(E)に概念的に示すように変色し、黒色またはこれに近い色彩になることから、粗化処理は黒化処理とも称される。
なお、粗化処理の方法としては、処理液を用いる湿式の黒化処理の外に、プラズマ処理などを行ってもよい。
Next, the surface of the
The roughening treatment is performed in a later step in order to improve the adhesion between the prepreg and each wiring pattern. By the roughening treatment, fine irregularities are formed on the surface of each wiring pattern, and the adhesion between the thermosetting resin contained in the prepreg and the wiring pattern is improved. The method of the roughening treatment is not particularly limited, but can be performed by immersing the core layer in a treatment solution (strongly acidic solution or strongly alkaline solution) having an action of chemically eroding the metal surface. The
Note that as a roughening treatment method, plasma treatment or the like may be performed in addition to the wet blackening treatment using a treatment liquid.
粗化処理として、湿式の黒化処理を行う場合には、第1加熱において熱硬化性樹脂を完全に近い状態まで硬化させるか、粗化処理前に別途、アフターキュアを行うことが望ましい。熱硬化性樹脂を充分に硬化させることで、処理液による樹脂コート部6yの侵食を抑制することができる。
When the wet blackening treatment is performed as the roughening treatment, it is desirable to cure the thermosetting resin to a nearly complete state in the first heating, or to perform after-curing separately before the roughening treatment. By sufficiently curing the thermosetting resin, erosion of the
あるいは、粗化処理は、必ずしも第1加熱の後で行う必要はなく、例えば、上記工程(ii)の前に、接合材を配置する前の第1配線パターンの表面を粗化してもよい。 Alternatively, the roughening treatment is not necessarily performed after the first heating. For example, the surface of the first wiring pattern before the bonding material is disposed may be roughened before the step (ii).
次に、図2(F)に示すように、部品搭載面に実装された電子部品7が囲われるように、コア層1にプリプレグ9を積層する(工程(v))。
Next, as shown in FIG. 2F, the
プリプレグ9を積層配置する際には、できるだけ電子部品7とプリプレグ9との間に隙間が生じないように配置することが望ましい。また、プリプレグ9は、電子部品7のみならず、第1配線パターン3が全体的に封止されるように配置する。このようにすることで、電子部品7および樹脂コート部6yとともにコア層1の部品搭載面を全体的にプリプレグの硬化物で封止することができる。
When the
図2(F)では、コア層1の上面および電子部品7に密着するように、かつ電子部品7を囲むように、電子部品7に対応する開口部を有するプリプレグ9が配置されている。更に、コア層1を両面から挟み込むように、一対のプリプレグ10a、10bが配置され、プリプレグ10a、10bのコア層1の側とは反対側の面には、金属箔11a、11bがそれぞれ貼り付けられている。このような構成とすることで、コア層1の両面を完全にプリプレグに由来する封止樹脂で保護することができる。また、後の工程において、金属箔11a、11bには、それぞれ所望の配線パターンを形成することができる。
In FIG. 2F, a
ただし、複数の電子部品7が狭いピッチで密集してコア層1に搭載されている場合には、電子部品7をそれぞれ1個ずつ、または少数の複数個ずつ囲む必要はない。そのような場合には、密集領域に対応する開口部を有するプリプレグを準備し、当該開口を密集領域に嵌め込むようにして、プリプレグをコア層に配置してもよい。
However, when a plurality of electronic components 7 are densely mounted on the
次に、図3(G)に示すように、コア層1とプリプレグ9、10a、10bとの積層体を、積層方向に加圧するとともに、加熱(第2加熱)する。これにより、プリプレグ9、10aの硬化物である封止樹脂12により、電子部品7が封止される(工程(vi))。このとき、電子部品7の下面とコア層1の上面との隙間8aには、一定の空間が保持されているため、当該隙間にプリプレグの一部が容易に侵入することができる。従って、当該隙間にもプリプレグの硬化物による隙間充填部12aが形成され、信頼性の高い封止が達成される。
Next, as shown in FIG. 3G, the laminated body of the
電子部品7の下面とコア層1の上面との隙間に、効率よくプリプレグを侵入させる観点から、積層体の積層方向への加圧は、減圧雰囲気中で行うことが好ましい。減圧雰囲気の圧力は、例えば13.3kPa(100Torr)以下であればよい。
From the viewpoint of efficiently allowing the prepreg to penetrate into the gap between the lower surface of the electronic component 7 and the upper surface of the
積層体の加熱は、一般的なプレス装置により、例えば30kgf/cm2程度の圧力で行えばよい。このとき、第2加熱の温度は、プリプレグに含まれている熱硬化性樹脂の硬化反応が進行する温度であればよい。 The laminated body may be heated with a general press device at a pressure of about 30 kgf / cm 2 , for example. At this time, the temperature of the second heating may be a temperature at which the curing reaction of the thermosetting resin contained in the prepreg proceeds.
ただし、はんだ接合部6xにズレが生じないように、はんだ接合部の組成は、第2加熱温度以上(例えば第2加熱温度より20℃以上高い温度)の溶融温度を有するようにしておくことが望ましい。例えば第2加熱温度が150〜175℃程度である場合、はんだ接合部の組成をSn:Bi=92:8程度(溶融温度195℃程度)になるようにすればよい。 However, it is preferable that the composition of the solder joint has a melting temperature equal to or higher than the second heating temperature (for example, a temperature higher by 20 ° C. than the second heating temperature) so that the solder joint 6x is not displaced. desirable. For example, when the second heating temperature is about 150 to 175 ° C., the composition of the solder joint may be set to Sn: Bi = 92: 8 (melting temperature about 195 ° C.).
第2加熱により、図3(G)に示すように、プリプレグ9、10aに由来する封止樹脂12と樹脂コート部6yとの接触界面が相互に融着して一体化し、信頼性の高い部品内蔵基板14が形成される。このとき、第1配線パターン3および電子部品7は、隣接するプリプレグと密着する。同様に、コア層1の下面の配線パターン4と隣接するプリプレグ10bは、配線パターン4と密着した樹脂層13を形成する。配線パターン3、4の表面には、粗化処理により微細な凹凸が形成されていることから、配線パターン3、4と封止樹脂もしくは樹脂層との良好な密着性が達成される。
By the second heating, as shown in FIG. 3 (G), the contact interface between the sealing
ここで、樹脂コート部6yは、プリプレグに由来する封止樹脂12よりも柔軟性を有することが望ましい。樹脂コート部6yは、はんだ接合部6xを直接被覆しているため、はんだ接合部6xに発生する応力を緩和する作用を有することが望まれるからである。一方、封止樹脂12は、部品内蔵基板の強度を確保する観点から、一定以上の弾性率を有する必要がある。以上より、樹脂コート部6yの弾性率は、封止樹脂12の弾性率の50%以下であることが望ましく、20%以下であることがより望ましい。このような条件を満たす部品内蔵基板であれば、ヒートサイクルなどの際に、はんだ接合部6xの膨張や収縮による応力を十分に緩和することができ、高い信頼性を達成することができる。
Here, it is desirable that the
次に、図3(H)に示すように、得られた部品内蔵基板14に、これを厚さ方向に貫通するビアホールを形成し、ホールの内面にメッキ層15を形成する。これにより、コア層1の第1配線パターン3と、部品内蔵基板14の両面にそれぞれ配置されている金属箔11a、11bとを接続するビア導体(層間配線)が形成される。
Next, as shown in FIG. 3H, via holes are formed in the obtained component-embedded
ビアホールの形成には、例えば、コンフォーマル工法を用いることができる。まず、フォトリソグラフィ等により、ビアホール形成部の表面に存在する金属箔のみをエッチングにより除去する。次に、金属箔が除去された箇所に、レーザを照射すると、残存している周囲の金属箔がコンフォーマルマスクとなり、金属箔が除去された箇所にビアホールを形成することができる。レーザ加工には、炭酸ガスレーザ、YAGレーザ等を用いることができる。 For example, a conformal method can be used for forming the via hole. First, only the metal foil present on the surface of the via hole forming portion is removed by etching by photolithography or the like. Next, when the portion where the metal foil is removed is irradiated with a laser, the remaining surrounding metal foil becomes a conformal mask, and a via hole can be formed in the portion where the metal foil is removed. For the laser processing, a carbon dioxide laser, a YAG laser, or the like can be used.
次に、レーザ加工ではスミア(樹脂の残渣)が発生するため、ビアホール内のデスミア処理を行う。デスミア処理の薬品としては、例えば、酸化剤水溶液等を用いることができる。具体的には、過マンガン酸カリウムや過マンガン酸ナトリウムのアルカリ水溶液、クロム酸や重クロム酸ナトリウムの硫酸水溶液等を用いることができる。これらの薬品で処理する前に、アルカリ膨潤液を用いてビアホール内の前処理を行っても良い。 Next, since smear (resin residue) is generated in laser processing, desmear processing in the via hole is performed. As the chemical for desmear treatment, for example, an oxidizing agent aqueous solution or the like can be used. Specifically, an alkaline aqueous solution of potassium permanganate or sodium permanganate, an aqueous sulfuric acid solution of chromic acid or sodium dichromate, or the like can be used. Prior to treatment with these chemicals, pretreatment in the via hole may be performed using an alkali swelling liquid.
デスミア処理後、所定の中和液で中和した後、デスミアしたビアホールの内面にメッキ層15を形成し、導通処理を施す。このとき、蒸着、スパッタリング、イオンプレーティング等の乾式工法による処理を施してもよいが、無電解メッキ、電解メッキ等の湿式工法による処理が、量産性等も考慮すると好ましい。
なお、ビア導体の形成方法は上記に限られない。
After the desmear process, after neutralizing with a predetermined neutralizing solution, a
The method for forming the via conductor is not limited to the above.
その後、図3(I)に示すように、一方の金属箔11aにパターニングを施すことにより、第2の配線パターン16が形成される。他方の金属箔11bにも当然パターニングを施してもよく、その場合は第3の配線パターン17が形成される。このように形成された第2および第3の配線パターンは、さらに電子部品を実装するための対象となる。同様の操作を更に繰り返すことで、より多くの配線パターンが積層された実装密度の高い部品内蔵基板を得ることができる。
Thereafter, as shown in FIG. 3I, the
図4は、完成した部品内蔵基板の要部構造を拡大図で概念的に示している。
コア層1の部品搭載面に形成されたランド3aと、電子部品7の端子7aとの間には、これらを電気的に接続するはんだ接合部6xが形成されており、その周囲を樹脂コート部6yが覆っている。電子部品7および樹脂コート部6yを含む部品搭載面は、封止樹脂(図示せず)により封止されており、コア層1と電子部品7のコア層1と対向する面との隙間も、プリプレグに由来する隙間充填部12aにより封止されている。このような構造であれば、部品内蔵基板14を加熱する再リフローの際に、はんだフラッシュが発生することがなく、電子部品7の端子7a間の短絡が発生することもない。
FIG. 4 conceptually shows an essential part structure of the completed component-embedded substrate.
Between the
はんだ接合部6xは、粒状物(例えばCu粒子)6Aを含む第一領域と、はんだ(例えばSn−Bi合金)に由来する第二領域とを有しており、第一領域は第二領域により覆われている。このようなはんだと粒状物6Aとの組み合わせにおいては、通常、第一領域と第二領域との間には、合金または金属間化合物(例えばCu6Sn5)からなる第三領域が介在している。図4には第三領域6zの範囲を概念的に破線で示している。
The solder
図4では、粒状物6Aの最大径が、ランド3aと電子部品7の端子7aとの距離に一致しているが、粒状物6Aの最大径と上記距離とが一致する必要はない。例えば、図5に示すように、粒状物6Bの複数の粒子が凝集した状態でスペーサとして機能する場合には、ランド3aと電子部品7の端子7aとの距離は、粒状物6Bの凝集体の大きさに依存する。
In FIG. 4, the maximum diameter of the
ただし、接合材6に含まれる粒状物の量が少ないほど、ランド3aと電子部品7の端子7aとの間に介在する粒状物の粒子数は、確率的に減少する。従って、接合材6に含まれる粒状物の量が少ないほど、粒状物の径は大きいことが望ましい。
However, the smaller the amount of particulate matter contained in the
以下、接合材6の好ましい組成について例示する。
接合材6に含まれるはんだ粒子と、はんだの融点より高い融点を有する粒状物との合計量は、35〜65体積%であることが好ましい。この場合、接合材6に含まれるはんだ粒子と粒状物以外の成分、すなわち熱硬化性樹脂(活性剤、硬化剤等を含む)の量は65〜35体積%となる。
Hereinafter, the preferable composition of the
The total amount of solder particles contained in the
はんだ粒子と粒状物との合計量に占める粒状物の量(体積割合)は、上記のように、粒状物の粒子径によって好ましい範囲が相違する。
具体的には、粒度分布d90における粒子径が5〜15μmである場合には、はんだ粒子と粒状物との合計量に対する粒状物の体積割合は15〜40体積%(はんだ粒子は60〜85体積%)であることが好ましく(条件A)、粒度分布d90における粒子径が10〜30μmである場合には、はんだ粒子と粒状物との合計量に対する粒状物の体積割合は5〜20体積%(はんだ粒子は80〜95体積%)であることが好ましく(条件B)、粒度分布d90における粒子径が20〜40μmである場合には、はんだ粒子と粒状物との合計量に対する粒状物の体積割合は3〜10体積%(はんだ粒子は90〜97体積%)であることが好ましく(条件C)、粒度分布d90における粒子径が30〜50μmである場合には、はんだ粒子と粒状物との合計量に対する粒状物の体積割合は1〜5体積%(はんだ粒子は95〜99体積%)であることが好ましい(条件D)。
As described above, the preferable range of the amount (volume ratio) of the particulate matter in the total amount of the solder particles and the particulate matter varies depending on the particle diameter of the particulate matter.
Specifically, when the particle size in the particle size distribution d90 is 5 to 15 μm, the volume ratio of the granular material to the total amount of the solder particles and the granular material is 15 to 40 vol% (the solder particles are 60 to 85 vol. (Condition A), and when the particle size in the particle size distribution d90 is 10 to 30 μm, the volume ratio of the granular material to the total amount of the solder particles and the granular material is 5 to 20% by volume ( It is preferable that the solder particles are 80 to 95% by volume) (Condition B). When the particle size in the particle size distribution d90 is 20 to 40 μm, the volume ratio of the particles to the total amount of the solder particles and the particles Is preferably 3 to 10% by volume (the solder particles are 90 to 97% by volume) (Condition C). When the particle size in the particle size distribution d90 is 30 to 50 μm, 1-5% by volume is the volume fraction of the particulate matter to the total amount is preferably (solder particles 95 to 99 vol%) is (condition D).
上記条件A〜Dを満たす好ましい組成を表1にまとめて示す。
また、はんだ粒子と粒状物との好ましい材料の組み合わせを表2に例示する。
Preferred compositions that satisfy the above conditions A to D are summarized in Table 1.
Table 2 shows preferable combinations of solder particles and granular materials.
本発明は、金属箔の配線パターンが形成された部品搭載面を有するコア層と、部品搭載面に実装された電子部品と、電子部品を封止する樹脂層とを具備するとともに、複数の配線パターンを積層した部品内蔵基板の分野において有用である。 The present invention comprises a core layer having a component mounting surface on which a metal foil wiring pattern is formed, an electronic component mounted on the component mounting surface, a resin layer for sealing the electronic component, and a plurality of wirings This is useful in the field of component-embedded substrates in which patterns are laminated.
1:コア層、2:樹脂基板、3,4:配線パターン、3a:ランド、6:接合材、6a:熱硬化性樹脂、6b:はんだ粒子、6A,6B:粒状物、6x:はんだ接合部、6y:樹脂コート部、7:電子部品、7a:端子、8,8a:隙間、8b:ボイド、9,10a,10b:プリプレグ、11a,11b:金属箔、12:封止樹脂、12a:隙間充填部、13:樹脂層、14:部品内蔵基板、15:メッキ層、16:第2配線パターン、17:第3配線パターン 1: Core layer, 2: Resin substrate, 3, 4: Wiring pattern, 3a: Land, 6: Bonding material, 6a: Thermosetting resin, 6b: Solder particles, 6A, 6B: Granular material, 6x: Solder joint 6y: Resin coated portion, 7: Electronic component, 7a: Terminal, 8, 8a: Gap, 8b: Void, 9, 10a, 10b: Pre-preg, 11a, 11b: Metal foil, 12: Sealing resin, 12a: Gap Filling part, 13: resin layer, 14: component built-in substrate, 15: plating layer, 16: second wiring pattern, 17: third wiring pattern
Claims (13)
(ii)前記第1配線パターンの少なくとも前記ランドを覆う部分に、
熱硬化性樹脂と、
前記熱硬化性樹脂に分散させたはんだ粒子と、
前記はんだ粒子の融点よりも高い融点を有する粒状物と、を含む接合材を配置する工程と、
(iii)端子を有する電子部品を準備し、前記端子を、前記接合材を介して前記ランドに着地させて、前記電子部品を前記部品搭載面に搭載する工程と、
(iv)前記電子部品を搭載した前記コア層を、前記はんだの融点より高く、前記粒状物の融点よりも低い温度で第1加熱して、前記はんだを溶融させて前記ランドおよび前記端子に付着させた後、凝固させることにより、前記端子と前記ランドとを接合するはんだ接合部を形成するとともに、前記熱硬化性樹脂を硬化させて前記はんだ接合部を覆う樹脂コート部を形成する工程と、
(v)前記部品搭載面に実装された前記電子部品がプリプレグで囲われるように、前記コア層に前記プリプレグを積層する工程と、
(vi)前記コア層と前記プリプレグとの積層体を、積層方向に加圧するとともに、第2加熱することにより、前記プリプレグの硬化物により前記電子部品を封止する工程と、を含む、部品内蔵基板の製造方法。 (I) preparing a core layer having a component mounting surface on which a first wiring pattern including lands for connecting electronic components is formed;
(Ii) In a portion covering at least the land of the first wiring pattern,
A thermosetting resin;
Solder particles dispersed in the thermosetting resin;
A step of arranging a bonding material including a granular material having a melting point higher than the melting point of the solder particles;
(Iii) preparing an electronic component having a terminal, landing the terminal on the land via the bonding material, and mounting the electronic component on the component mounting surface;
(Iv) The core layer on which the electronic component is mounted is first heated at a temperature higher than the melting point of the solder and lower than the melting point of the granular material to melt the solder and adhere to the land and the terminal. And then solidifying to form a solder joint part for joining the terminal and the land, and curing the thermosetting resin to form a resin coat part covering the solder joint part;
(V) laminating the prepreg on the core layer so that the electronic component mounted on the component mounting surface is surrounded by the prepreg;
(Vi) A step of sealing the electronic component with a cured product of the prepreg by pressurizing the laminated body of the core layer and the prepreg in the laminating direction and secondly heating the laminated body. A method for manufacturing a substrate.
条件A:前記体積割合が15〜40体積%かつ前記粒度分布d90における粒子径が5〜15μm、
条件B:前記体積割合が5〜20体積%かつ前記粒度分布d90における粒子径が10〜30μm、
条件C:前記体積割合が3〜10体積%かつ前記粒度分布d90における粒子径が20〜40μm、
条件D:前記体積割合が1〜5体積%かつ前記粒度分布d90における粒子径が30〜50μm、のいずれかを満たす、請求項1または2記載の部品内蔵基板の製造方法。 In the bonding material, the volume ratio of the granular material to the total amount of the solder particles and the granular material, and the particle diameter in the particle size distribution d90 of the granular material are:
Condition A: the volume ratio is 15 to 40% by volume and the particle size in the particle size distribution d90 is 5 to 15 μm,
Condition B: the volume ratio is 5 to 20% by volume and the particle size in the particle size distribution d90 is 10 to 30 μm,
Condition C: the volume ratio is 3 to 10% by volume and the particle size in the particle size distribution d90 is 20 to 40 μm,
Condition D: The method for manufacturing a component-embedded substrate according to claim 1, wherein the volume ratio satisfies 1 to 5% by volume and the particle size in the particle size distribution d90 satisfies 30 to 50 μm.
前記ランドと対向する端子を有する電子部品と、
前記ランドと前記端子とを接続するはんだ接合部と、
前記はんだ接合部を覆う樹脂コート部と、
前記電子部品および前記樹脂コート部とともに前記部品搭載面を封止する封止樹脂と、を具備し、
前記はんだ接合部が、粒状物を含む第一領域と、前記第一領域を覆う第二領域とを含み、少なくとも前記第二領域は前記ランドと前記端子とを電気的に接続する金属領域であり、
前記コア層と、前記電子部品の前記コア層と対向する面との隙間が、前記封止樹脂により封止されている、部品内蔵基板。 A core layer having a component mounting surface on which a first wiring pattern including lands is formed;
An electronic component having a terminal facing the land;
A solder joint for connecting the land and the terminal;
A resin coat covering the solder joint;
A sealing resin that seals the component mounting surface together with the electronic component and the resin coat portion;
The solder joint includes a first region including a particulate matter and a second region covering the first region, and at least the second region is a metal region that electrically connects the land and the terminal. ,
A component-embedded substrate in which a gap between the core layer and a surface of the electronic component facing the core layer is sealed with the sealing resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012051416A JP2013187359A (en) | 2012-03-08 | 2012-03-08 | Method for producing substrate having built-in components and substrate having built-in components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012051416A JP2013187359A (en) | 2012-03-08 | 2012-03-08 | Method for producing substrate having built-in components and substrate having built-in components |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013187359A true JP2013187359A (en) | 2013-09-19 |
Family
ID=49388551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012051416A Pending JP2013187359A (en) | 2012-03-08 | 2012-03-08 | Method for producing substrate having built-in components and substrate having built-in components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013187359A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0347693A (en) * | 1989-07-13 | 1991-02-28 | Tamura Seisakusho Co Ltd | Solder paste |
JP2000223831A (en) * | 1999-02-03 | 2000-08-11 | Yuken Kogyo Kk | Paste solder for surface mount by bga and method therefor |
EP1496733A2 (en) * | 2003-07-10 | 2005-01-12 | Delphi Technologies, Inc. | Electronic package having controlled height stand-off solder joint |
JP2005039158A (en) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | Module with built-in component and method of manufacturing the same |
JP2009110992A (en) * | 2007-10-26 | 2009-05-21 | Panasonic Corp | Part built-in printed wiring board, and manufacturing method of part built-in printed wiring board |
-
2012
- 2012-03-08 JP JP2012051416A patent/JP2013187359A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0347693A (en) * | 1989-07-13 | 1991-02-28 | Tamura Seisakusho Co Ltd | Solder paste |
JP2000223831A (en) * | 1999-02-03 | 2000-08-11 | Yuken Kogyo Kk | Paste solder for surface mount by bga and method therefor |
EP1496733A2 (en) * | 2003-07-10 | 2005-01-12 | Delphi Technologies, Inc. | Electronic package having controlled height stand-off solder joint |
JP2005039158A (en) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | Module with built-in component and method of manufacturing the same |
JP2009110992A (en) * | 2007-10-26 | 2009-05-21 | Panasonic Corp | Part built-in printed wiring board, and manufacturing method of part built-in printed wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4784586B2 (en) | Component built-in printed wiring board and method for manufacturing component built-in printed wiring board | |
JP3729092B2 (en) | Conductive bonding material, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board | |
WO2007126090A1 (en) | Circuit board, electronic device and method for manufacturing circuit board | |
US20090294160A1 (en) | Method of making printed wiring board and electrically-conductive binder | |
TWI461118B (en) | Electronic-component-mounted wiring substrate and method of manufacturing the same | |
JP2009290134A (en) | Manufacturing method of printed wiring board, and manufacturing method of printed circuit board unit | |
JP2011060875A (en) | Electronic component built-in substrate and method of manufacturing the same, and semiconductor device using the substrate | |
JP2012164965A (en) | Wiring board and manufacturing method of the same | |
JP5172275B2 (en) | Component built-in printed wiring board and method for manufacturing component built-in printed wiring board | |
JP2013191620A (en) | Component built-in substrate manufacturing method and component built-in substrate | |
JP4788754B2 (en) | Component built-in wiring board and method for manufacturing component built-in wiring board | |
JP6107021B2 (en) | Wiring board manufacturing method | |
TWI489919B (en) | Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component | |
JP4905338B2 (en) | Manufacturing method of printed circuit board with built-in components | |
JP2013187359A (en) | Method for producing substrate having built-in components and substrate having built-in components | |
JP2004327743A (en) | Wiring board with solder bump and its producing process | |
JP2000223836A (en) | Multilayer wiring board and its manufacture | |
JP5516069B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
WO2013046500A1 (en) | Method for manufacturing electronic component module | |
JP2010171367A (en) | Wiring substrate | |
JP3967989B2 (en) | Manufacturing method of wiring board with solder bump | |
JP3996049B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND MULTILAYER WIRING BOARD | |
JP2014195124A (en) | Manufacturing method of component incorporated wiring board | |
US10109580B2 (en) | Wiring board and semiconductor device | |
JP5610039B2 (en) | Wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140710 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141009 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150811 |