JP2000223836A - Multilayer wiring board and its manufacture - Google Patents

Multilayer wiring board and its manufacture

Info

Publication number
JP2000223836A
JP2000223836A JP2071499A JP2071499A JP2000223836A JP 2000223836 A JP2000223836 A JP 2000223836A JP 2071499 A JP2071499 A JP 2071499A JP 2071499 A JP2071499 A JP 2071499A JP 2000223836 A JP2000223836 A JP 2000223836A
Authority
JP
Japan
Prior art keywords
wiring circuit
circuit layer
hole conductor
metal powder
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2071499A
Other languages
Japanese (ja)
Inventor
Riichi Sasamori
理一 笹森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2071499A priority Critical patent/JP2000223836A/en
Publication of JP2000223836A publication Critical patent/JP2000223836A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce electric resistance between two via hole conductors sandwiching an internal wiring circuit layer, in a structure wherein via hole conductors formed by the filling of metal powder are connected with the upper and the lower surfaces of the internal wiring circuit layer. SOLUTION: In this multilayer wiring board, wiring circuit layers 12 composed of metal foils are formed on the surface and in the inside of an insulating board constituted by laminating a plurality of insulating layers 11a, 11b containing organic resin, and via hole conductors 13, 15 constituted by the filling of at least metal powder like copper are formed on and under the wiring circuit layer 12. Contact parts where the metal powder 14 in the via hole conductor 13 connected with the wiring circuit layer 12 is in contact with the wiring circuit layer 12 are welded. Metal powder 16 in the via hole conductors 15 connected with the wiring circuit layer 12 is connected with the wiring circuit layer 12 via solder 17.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば多層配線基
板および半導体素子収納用パッケージ等に適した信頼性
の高い多層配線基板およびその製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a highly reliable multilayer wiring board suitable for, for example, a multilayer wiring board and a package for accommodating a semiconductor device, and a method for manufacturing the same.

【0002】[0002]

【従来技術】従来より、多層プリント配線基板は、プリ
プレグと呼ばれる有機樹脂を含む平板の表面に銅箔を接
着した後、これをエッチングして微細な回路を形成し、
これを積層した後、所望位置にマイクロドリルによりス
ルーホールの孔開けを行い、そのホール内壁にメッキ法
により金属を付着させてスルーホール導体を形成して各
層間の電気的な接続を行っている。
2. Description of the Related Art Conventionally, a multilayer printed wiring board is formed by bonding a copper foil to a surface of a flat plate containing an organic resin called a prepreg and then etching it to form a fine circuit.
After laminating them, a through hole is drilled at a desired position by a micro drill, a metal is adhered to the inner wall of the hole by a plating method to form a through hole conductor, and electrical connection between the layers is performed. .

【0003】ところが、この方法では、スルーホール導
体は配線基板全体にわたり貫通したものであるために、
積層数の増加に伴いスルーホール数が増加すると、配線
に必要なスペースが確保できなくなるという問題が生
じ、電子機器の軽薄短小化によりプリント配線基板への
多層化、配線の微細化への要求に対して、従来の多層プ
リント配線基板では、対応できなくなっているのが現状
である。
However, in this method, since the through-hole conductor penetrates the entire wiring board,
When the number of through-holes increases with the increase in the number of layers, the space required for wiring cannot be secured.This has led to the demand for multilayered printed wiring boards and finer wiring due to the lighter and thinner electronic devices. On the other hand, the current situation is that conventional multilayer printed wiring boards cannot respond.

【0004】そこで、それらの要求に対して、絶縁層に
対してビアホール導体を作製した後に、積層して多層化
する技術が開発されている。このようなビアホール導体
はIVH(インタースティシャルビアホール)と呼ばれ
ている。
In response to these demands, a technique has been developed in which a via-hole conductor is formed in an insulating layer and then laminated to form a multilayer. Such a via-hole conductor is called an IVH (interstitial via hole).

【0005】[0005]

【発明が解決しようとする課題】このビアホール導体
は、一般のプリント配線板と同様にメッキ技術を用いて
ホール内壁に金属膜を形成して作製されるが、メッキ法
によると工程が複雑で処理時間が長い上に有害な薬品を
使用することによる環境への問題も発生する恐れがある
ことから、このビアホール導体を、ホール内に金属粉末
を含む金属ペーストを充填することによって形成するこ
とが行われている。
This via-hole conductor is produced by forming a metal film on the inner wall of the hole by using a plating technique in the same way as a general printed wiring board. Since the use of harmful chemicals may cause a problem to the environment due to a long time, the via-hole conductor may be formed by filling a metal paste containing a metal powder in the hole. Have been done.

【0006】しかしながら、金属ペースト中には、ホー
ル内への充填性や印刷性を高めるために必然的に有機樹
脂を含有し、そのために、通常の金属メッキにより形成
された回路よりも抵抗値が高いことが問題となり、金属
ペーストで形成したビアホール導体は特に直径150μ
m以下の微細なビアサイズでは回路の抵抗値が高く実用
に耐えないものであった。そのため、導体ペーストを印
刷した後、有機樹脂分を加熱分解したり、さらには、印
刷後のビアホール導体に通電加熱を行いスルーホール導
体の抵抗を低減することも提案されている。
However, the metal paste necessarily contains an organic resin in order to enhance the filling property and printability in the holes, and therefore has a lower resistance than a circuit formed by ordinary metal plating. Is high, and via-hole conductors made of metal paste have a diameter of 150 μm in particular.
With a fine via size of less than m, the resistance of the circuit was too high to be practical. For this reason, it has been proposed that after printing the conductor paste, the organic resin component is thermally decomposed, and furthermore, the via-hole conductor after printing is heated by energization to reduce the resistance of the through-hole conductor.

【0007】しかしながら、このようにして金属ペース
トの充填によって形成されたビアホール導体中は、その
径が小さくなるほどに充填性が低くなる傾向にあり、し
かも、ペースト中には溶剤をも含むために、ペーストを
乾燥した場合、あるいは加熱処理で有機樹脂を分解除去
した場合には、ホール内に多くの気孔が発生しており、
この気孔の発生によって、ホール自体の抵抗が大きくな
る傾向にあり、ビアホール導体の低抵抗化を図ったとし
ても7×10-4Ω−cm程度がせいぜいであり、ビアホ
ール導体の低抵抗化が難しいのが現状であった。
However, in the via-hole conductor formed by filling the metal paste in this way, the filling property tends to decrease as the diameter decreases, and the paste contains a solvent. When the paste is dried, or when the organic resin is decomposed and removed by heat treatment, many pores are generated in the holes,
Due to the generation of the pores, the resistance of the hole itself tends to increase. Even if the resistance of the via hole conductor is reduced, it is at most about 7 × 10 −4 Ω-cm, and it is difficult to reduce the resistance of the via hole conductor. That was the current situation.

【0008】また、ビアホール導体を金属ペーストの充
填によって作製した場合、絶縁層表面の配線層との接続
が弱くなることも問題であった。この接続が弱いと低温
と高温との温度サイクルを加えた場合にビアホール導体
内部にクラックが生じたり、配線層とビアホール導体と
の間にクラックが生じるという問題があった。
Further, when the via-hole conductor is formed by filling a metal paste, the connection with the wiring layer on the surface of the insulating layer becomes weak. If the connection is weak, there is a problem that when a temperature cycle of a low temperature and a high temperature is applied, a crack occurs inside the via-hole conductor or a crack occurs between the wiring layer and the via-hole conductor.

【0009】そこで、本発明者らは、先に、1つの絶縁
層に対して形成されたビアホール内に金属ペーストを充
填してビアホール導体を形成した後、その表面に配線回
路層を形成し、さらにこのビアホール導体と配線回路層
間にパルス電流を印加してビアホール導体と配線回路層
との接触部を溶接した後、それらの絶縁層を積層一体化
することによって、ビアホール導体と配線回路層との接
続抵抗を低減することを提案した。
In view of the above, the present inventors first filled a via hole formed for one insulating layer with a metal paste to form a via hole conductor, and then formed a wiring circuit layer on the surface thereof. Further, a pulse current is applied between the via-hole conductor and the wiring circuit layer to weld a contact portion between the via-hole conductor and the wiring circuit layer, and then the insulating layers are laminated and integrated to form a connection between the via-hole conductor and the wiring circuit layer. It was proposed to reduce the connection resistance.

【0010】一方、多層配線基板においては、絶縁基板
の内部の配線回路層を挟んで、その上下にそれぞれバイ
アホール導体を形成し、その2つのバイアホール導体を
前記配線回路層を介在して電気的に導通を図る必要があ
る。
On the other hand, in a multilayer wiring board, via-hole conductors are formed above and below a wiring circuit layer inside an insulating substrate, and the two via-hole conductors are electrically connected to each other with the wiring circuit layer interposed therebetween. It is necessary to achieve electrical conduction.

【0011】このような場合、前記電流印加によってバ
イアホール導体と配線回路層とを溶接する工程は、基本
的には、多層配線基板を構成する各1層ごとに処理を施
すために、それら電流印加処理を行った絶縁層を積層一
体化した場合、絶縁層間でのバイアホール導体と配線回
路層との電気的な接続が不十分となるものであった。積
層一体後に電流を印加する方法も考えられるが、多層配
線回路内の複雑な回路パターンに対して、すべての配線
回路層とバイアホール導体との接続部を溶接することは
困難であった。
In such a case, the step of welding the via-hole conductor and the wiring circuit layer by applying the current is basically performed by processing each layer constituting the multilayer wiring board. When the insulating layers subjected to the application treatment are laminated and integrated, the electrical connection between the via-hole conductor and the wiring circuit layer between the insulating layers becomes insufficient. Although a method of applying a current after the lamination and integration is conceivable, it has been difficult to weld the connection portions between all the wiring circuit layers and the via-hole conductors to a complicated circuit pattern in the multilayer wiring circuit.

【0012】2層以上の絶縁層を挟んで形成された2つ
の配線回路層同士を電気的に接続するにあたり、各絶縁
層に形成されたビアホール導体を絶縁層2層にわたって
垂直に連続して形成する場合があるが、かかる場合にお
いては、各絶縁層に形成されたビアホール導体同士を接
続抵抗を低減して接続することが難しい。
In electrically connecting two wiring circuit layers formed with two or more insulating layers interposed therebetween, via-hole conductors formed in each insulating layer are vertically formed continuously over the two insulating layers. However, in such a case, it is difficult to reduce the connection resistance and connect the via-hole conductors formed in the respective insulating layers.

【0013】また、2つの連続してビアホール導体間に
配線回路層を介して接続する場合もあるが、上記パルス
電流を印加する場合、各絶縁層毎に電流印加後、積層す
るために、ビアホール導体−配線回路層−ビアホール導
体間において、一方のビアホール導体−配線回路層間を
溶接して接続抵抗の低減が達成されても、他方のビアホ
ール導体と溶接されていないために、垂直方向に連続し
て形成されたビアホール導体−配線回路層−ビアホール
導体間の電気抵抗の低減が十分に達成されていないもの
であった。
In some cases, two continuous via-hole conductors are connected via a wiring circuit layer. However, when the above-described pulse current is applied, the via-holes are stacked after the current is applied to each insulating layer. Between the conductor-wiring circuit layer and via-hole conductor, even if one via-hole conductor-wiring-circuit layer is welded to reduce the connection resistance, since the connection resistance is not welded to the other via-hole conductor, the connection is continued in the vertical direction. Thus, the reduction of the electrical resistance between the via-hole conductor, the wiring circuit layer, and the via-hole conductor thus formed has not been sufficiently achieved.

【0014】従って、本発明は、絶縁基板内の内部配線
回路層の上下面に形成され、金属粉末の充填によって作
製されたビアホール導体が接続された構造において、2
つのビアホール導体が内部配線回路層を介して低抵抗
で、且つ信頼性の高い多層配線基板およびその製造方法
を提供することを目的とするものである。
Accordingly, the present invention provides a structure in which via-hole conductors formed on the upper and lower surfaces of an internal wiring circuit layer in an insulating substrate and formed by filling metal powder are connected.
It is an object of the present invention to provide a multi-layer wiring board having two via-hole conductors having low resistance through an internal wiring circuit layer and having high reliability, and a method for manufacturing the same.

【0015】[0015]

【課題を解決するための手段】本発明者らは、上記のよ
うな課題について鋭意検討した結果、内部配線回路層に
接続された、金属粉末の充填によって作製された2つの
ビアホール導体のうち、内部配線回路層の一方の面に接
続されたビアホール導体中の金属粉末と内部配線回路層
とを溶接せしめ、且つ他方の面に接続されたビアホール
導体中の金属粉末と内部配線回路層とを半田を介して接
続することにより、前記内部配線回路層とそれに接続す
る2つのビアホール導体間の低抵抗化を実現することが
できることを見いだした。
Means for Solving the Problems The inventors of the present invention have conducted intensive studies on the above-mentioned problems, and as a result, of the two via-hole conductors connected to the internal wiring circuit layer and formed by filling metal powder, The metal powder in the via hole conductor connected to one surface of the internal wiring circuit layer is welded to the internal wiring circuit layer, and the metal powder in the via hole conductor connected to the other surface and the internal wiring circuit layer are soldered. It has been found that by connecting via the internal wiring circuit layer, the resistance between the internal wiring circuit layer and two via-hole conductors connected to the internal wiring circuit layer can be reduced.

【0016】即ち、本発明の多層配線基板は、有機樹脂
を含有する複数の絶縁層を積層してなる絶縁基板と、該
絶縁基板の表面および内部に形成された複数の金属箔か
らなる配線回路層と、前記配線回路層間を電気的に接続
するために設けられ、少なくとも金属粉末を充填してな
るバイアホール導体を具備する多層配線基板において、
前記絶縁基板内の少なくとも1層の内部配線回路層の一
方の面および他方の面にそれぞれ少なくとも1つ以上の
バイアホール導体が接続されており、前記一方の面と接
続された前記バイアホール導体中の金属粉末と前記配線
回路層との接触部が溶接されてなり、他方の面と接続さ
れた前記バイアホール導体中の金属粉末と前記配線回路
層とが半田を介してそれぞれ接続されてなることを特徴
とするものである。
That is, a multilayer wiring board according to the present invention is a wiring circuit comprising an insulating substrate formed by laminating a plurality of insulating layers containing an organic resin, and a plurality of metal foils formed on the surface and inside of the insulating substrate. A multilayer wiring board comprising a layer and a via-hole conductor provided to electrically connect the wiring circuit layers and at least filled with metal powder.
At least one or more via-hole conductors are respectively connected to one surface and the other surface of at least one internal wiring circuit layer in the insulating substrate, and in the via-hole conductor connected to the one surface, The contact portion between the metal powder and the wiring circuit layer is welded, and the metal powder in the via-hole conductor connected to the other surface and the wiring circuit layer are connected to each other via solder. It is characterized by the following.

【0017】なお、上記多層配線基板においては、さら
に、前記金属粉末が少なくとも銅を含有することを特徴
とするものである。
In the above-mentioned multilayer wiring board, the metal powder further contains at least copper.

【0018】また、本発明の多層配線基板の製造方法に
おいては、有機樹脂を含有する絶縁層に形成したバイア
ホール内に金属粉末を含む導体ペーストを充填してバイ
アホール導体を形成する工程aと、前記バイアホール導
体を形成した絶縁層の一方の表面に、バイアホール導体
を塞ぐように金属箔からなる配線回路層を被着形成する
工程bと、前記バイアホール導体と前記配線回路層間に
電流を印加して、前記バイアホール導体中の金属粉末と
前記配線回路層との接触部を溶接する工程cと、前記バ
イアホール導体の前記配線回路層と接続していない側の
端部に半田を塗布する工程dと、前記工程a乃至工程d
を経て作製したバイアホール導体および配線回路層が形
成された絶縁層を複数層積層圧着する工程eと、前記工
程eによって作製した積層体を前記半田が溶融する温度
に加熱する工程fと、を具備することを特徴とするもの
である。
In the method for manufacturing a multilayer wiring board according to the present invention, a step of forming a via-hole conductor by filling a conductive paste containing a metal powder into a via-hole formed in an insulating layer containing an organic resin; Forming a wiring circuit layer made of metal foil on one surface of the insulating layer having the via-hole conductor formed thereon so as to cover the via-hole conductor; and b. Forming a current between the via-hole conductor and the wiring circuit layer. C) welding a contact portion between the metal powder in the via-hole conductor and the wiring circuit layer, and soldering to an end of the via-hole conductor on the side not connected to the wiring circuit layer. A step d of applying, and the steps a to d
A step e of laminating and compressing a plurality of insulating layers on which via-hole conductors and wiring circuit layers formed through the above are formed, and a step f of heating the laminate manufactured in the step e to a temperature at which the solder melts. It is characterized by having.

【0019】かかる多層配線基板の製造方法において
は、前記工程cにおける電流が、電流密度が1〜200
0A/cm2 、パルス幅が0.01〜1000mse
c.のパルス電流であること、前記金属粉末が少なくと
も銅を含有することをさらなる特徴とするものである。
In the method for manufacturing a multilayer wiring board, the current in the step (c) is set to a current density of 1 to 200.
0 A / cm 2 , pulse width 0.01 to 1000 mse
c. And the metal powder contains at least copper.

【0020】[0020]

【発明の実施の形態】まず、本発明の多層配線基板の製
造方法を図1の工程図を用いて具体的に説明する。本発
明の多層配線基板の製造方法によれば、まず、図1
(a)に示すように、少なくとも有機樹脂を含む絶縁層
1の所定箇所にビアホール2を形成し、そのビアホール
2内に金属粉末を含む金属ペーストを充填して、ビアホ
ール導体3を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a method for manufacturing a multilayer wiring board according to the present invention will be specifically described with reference to the process chart of FIG. According to the method for manufacturing a multilayer wiring board of the present invention, first, FIG.
As shown in FIG. 1A, a via hole 2 is formed in a predetermined portion of an insulating layer 1 containing at least an organic resin, and the via hole 2 is filled with a metal paste containing a metal powder to form a via hole conductor 3.

【0021】絶縁層1は、少なくとも有機樹脂を含むも
のであり、例えば、PPE(ポリフェニレンエーテ
ル)、BTレジン(ビスマレイミドトリアジン)、エポ
キシ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹
脂等の熱硬化性樹脂や熱可塑性樹脂が使用できる。
The insulating layer 1 contains at least an organic resin, for example, a thermosetting resin such as PPE (polyphenylene ether), BT resin (bismaleimide triazine), epoxy resin, polyimide resin, fluorine resin, phenol resin and the like. Or a thermoplastic resin.

【0022】また、上記の絶縁層1中には、絶縁層ある
いは配線基板全体の強度を高めるために、有機樹脂に対
して無機質フィラーを複合化させたものでもよい。有機
樹脂と複合化される無機質フィラーとしては、Si
2 、Al2 3 、AlN、SiC、等の公知の材料が
使用でき、さらには、ガラスクロスやアラミド不織布に
樹脂を含浸させたシート(プリプレグ)を用いても良
い。なお、有機樹脂と無機質フィラーとの複合材料にお
いては、有機樹脂:無機質フィラーとは、体積比率で1
5:85〜50:50の比率で複合化されるのが適当で
ある。
In the insulating layer 1, an organic resin may be combined with an inorganic filler in order to increase the strength of the insulating layer or the entire wiring board. As the inorganic filler compounded with the organic resin, Si
Known materials such as O 2 , Al 2 O 3 , AlN, and SiC can be used, and a sheet (prepreg) in which a glass cloth or an aramid nonwoven fabric is impregnated with a resin may be used. In the composite material of the organic resin and the inorganic filler, the volume ratio of the organic resin: the inorganic filler is 1%.
It is appropriate that the composite is formed in a ratio of 5:85 to 50:50.

【0023】この絶縁層へのスルーホールの形成は、未
硬化の状態(Bステージ状態)の絶縁層に対して、パン
チングあるいはレーザー等により形成される。スルーホ
ール径は、その回路によって様々であるが、通常、10
0〜200μmの径で形成される。
The formation of the through hole in the insulating layer is performed by punching, laser or the like on the insulating layer in an uncured state (B stage state). The diameter of the through-hole varies depending on the circuit.
It is formed with a diameter of 0 to 200 μm.

【0024】スルーホール2内に充填する金属ペースト
は、金属粉末、有機樹脂および溶剤からなり、金属粉末
としては、銅、アルミニウム、金、銀の群から選ばれる
少なくとも1種または2種以上の合金によって構成する
のが望ましい。特に、これらの中でも銅が最も望まし
い。
The metal paste to be filled in the through hole 2 is made of a metal powder, an organic resin and a solvent, and the metal powder is at least one or more alloys selected from the group consisting of copper, aluminum, gold and silver. It is desirable to constitute by. In particular, of these, copper is most desirable.

【0025】また、このスルーホール導体3の露出面に
は、銅と合金化によって、銅より低融点の合金を形成し
得る銅以外の金属、具体的には、Ag、Al、Au、C
d、Cr、Ni、Th、Ti、Tl、Zn、Pb、S
n、Inの群から選ばれる少なくとも1種の金属を塗布
しておくことによって後述する電流印加に伴う低温溶接
性を高めることができる。
On the exposed surface of the through-hole conductor 3, a metal other than copper which can form an alloy having a lower melting point than copper by alloying with copper, specifically, Ag, Al, Au, C
d, Cr, Ni, Th, Ti, Tl, Zn, Pb, S
By coating at least one metal selected from the group consisting of n and In, low-temperature weldability accompanying current application, which will be described later, can be improved.

【0026】一方、金属ペースト中に含まれる有機樹脂
としては、前述した熱硬化性樹脂の他、セルロースなど
の樹脂も使用される。また、溶剤としては、用いる有機
樹脂が溶解可能な溶剤から構成され、例えば、イソプロ
ピルアルコール、テルピネオール、2−オクタノール、
ブチルカルビトールアセテート(BCA)等が挙げられ
る。金属ペーストの組成としては、金属粉末100重量
部に対して、有機樹脂0.05〜10重量部、特に0.
05〜3.0重量部、溶剤を1〜20重量部、特に2〜
15重量部の割合で混合したものが適当である。なお、
乾燥処理は、溶剤が揮散するに十分な温度で行われ、具
体的には、30〜200℃で行うことが望ましい。
On the other hand, as the organic resin contained in the metal paste, a resin such as cellulose is used in addition to the above-mentioned thermosetting resin. In addition, the solvent is composed of a solvent in which the organic resin used can be dissolved, for example, isopropyl alcohol, terpineol, 2-octanol,
Butyl carbitol acetate (BCA) and the like. As the composition of the metal paste, 0.05 to 10 parts by weight of organic resin, especially 0.1 to 100 parts by weight of metal powder is used.
05 to 3.0 parts by weight, solvent 1 to 20 parts by weight, especially 2 to 2 parts by weight
A mixture of 15 parts by weight is suitable. In addition,
The drying treatment is performed at a temperature sufficient to evaporate the solvent, specifically, desirably at 30 to 200 ° C.

【0027】次に、図1(b)に示すように、スルーホ
ール導体3の絶縁層1における一方の露出端部に金属箔
からなる配線回路層を形成する。図1(b)では、絶縁
層1の一方の面に露出した端部に金属箔からなる配線回
路層4を形成したものである。この配線回路層4は、絶
縁層1の厚みLに対して、0.05倍以上、特に0.1
倍以上の厚みであることが望ましい。
Next, as shown in FIG. 1B, a wiring circuit layer made of a metal foil is formed on one exposed end of the insulating layer 1 of the through-hole conductor 3. In FIG. 1B, a wiring circuit layer 4 made of a metal foil is formed at an end exposed on one surface of the insulating layer 1. The wiring circuit layer 4 has a thickness L which is at least 0.05 times, especially 0.1 times the thickness L of the insulating layer 1.
It is desirable that the thickness be twice or more.

【0028】これは、この配線回路層4を形成する金属
箔の厚みが大きいほど、配線回路層4を絶縁層1の表面
に埋設処理した場合、スルーホール導体の圧縮率が高く
なる結果、スルーホール導体3中の金属粉末の充填率を
高めることができるためである。なお、厚みが厚すぎる
と絶縁層への埋め込みが困難となるとともに多層化した
場合に、基板に、配線回路層による変形等が生じてしま
う場合がある。かかる観点から上限は0.25倍が適当
である。
This is because, as the thickness of the metal foil forming the wiring circuit layer 4 is larger, when the wiring circuit layer 4 is buried on the surface of the insulating layer 1, the compression ratio of the through-hole conductor becomes higher. This is because the filling rate of the metal powder in the hole conductor 3 can be increased. If the thickness is too large, it is difficult to bury the insulating layer in the insulating layer, and when the substrate is multilayered, the substrate may be deformed by a wiring circuit layer. From such a viewpoint, the upper limit is suitably 0.25 times.

【0029】また、金属箔からなる配線回路層4は、周
知の方法によって形成される。例えば、絶縁層1の表面
に銅等の金属箔を接着した後、これを配線パターンにレ
ジストを塗布して非レジスト形成部をエッチング除去し
た後に、レジストを除去する方法、あるいは銅箔が接着
された転写シートに対して同様にして配線パターンを形
成した後、これを絶縁層1に転写させる方法等が採用さ
れる。
The wiring circuit layer 4 made of a metal foil is formed by a known method. For example, after a metal foil such as copper is adhered to the surface of the insulating layer 1, a resist is applied to the wiring pattern and a non-resist forming portion is removed by etching, and then a method of removing the resist, or a method in which the copper foil is adhered. A method of forming a wiring pattern on the transfer sheet in the same manner and transferring the wiring pattern to the insulating layer 1 is adopted.

【0030】特に、上記転写法においては、絶縁層の形
成と同時に、配線回路層のパターン形成を同時平行にし
て行うことができるために、生産性の点で有利である。
また、この転写法にあたっては、転写時に圧力を印加す
ることにより、配線回路層4を絶縁層1の表面に埋め込
むことができる。
In particular, the above transfer method is advantageous in terms of productivity because the patterning of the wiring circuit layer can be performed simultaneously and simultaneously with the formation of the insulating layer.
In this transfer method, the wiring circuit layer 4 can be embedded in the surface of the insulating layer 1 by applying pressure during the transfer.

【0031】次に、図1(c)に示すように、上記のよ
うにして一方の表面に配線回路層4が形成された絶縁層
1を上下から電極5、6によって挟み込み、この電極
5,6間に電流を印加することにより、前記バイアホー
ル導体3中の金属粉末間、および金属粉末と前記配線回
路層4との接触部を溶接する。
Next, as shown in FIG. 1C, the insulating layer 1 having the wiring circuit layer 4 formed on one surface as described above is sandwiched between electrodes 5 and 6 from above and below. By applying a current between the metal wires 6, the metal powder in the via-hole conductor 3 and the contact portions between the metal powder and the wiring circuit layer 4 are welded.

【0032】この時の印加されるパルス電流の最適条件
としては、電流密度1〜2000A/cm2 、1パルス
の通電時間3秒以下、パルス間隔が3秒以下の条件で電
流印加が可能な構造であれば良い。電流密度が1A/c
2 未満であれば低抵抗化の効果が少なく、また200
0A/cm2 を越えると部分的に発熱が起こり絶縁層を
傷める場合があるためである。また、1パルスの通電時
間が3秒を越えると低抵抗化のための処理時間が長くな
り、パルス間隔は3秒以上では処理時間が長くなり実用
的でない。望ましくは、1パルスの通電時間、パルス間
隔ともに0.5秒以下、最適には0.02〜0.1秒が
望ましい。
The optimum conditions for the pulse current to be applied at this time are as follows: a current density of 1 to 2000 A / cm 2 , a current application time of one pulse of 3 seconds or less, and a pulse interval of 3 seconds or less. Is fine. Current density is 1A / c
If it is less than m 2 , the effect of lowering resistance is small, and 200
If it exceeds 0 A / cm 2 , heat is partially generated and the insulating layer may be damaged. Further, if the energizing time of one pulse exceeds 3 seconds, the processing time for lowering the resistance becomes long, and if the pulse interval is 3 seconds or more, the processing time becomes long and is not practical. Desirably, the energizing time of one pulse and the pulse interval are both 0.5 second or less, and most preferably 0.02 to 0.1 second.

【0033】また、パルス電流は、矩形波であることが
望ましい。正弦波等も用いられるが矩形波が最も効果的
である。また、パルス電源は、直流パルス電源であるこ
とが望ましい。それは、正弦波よりも矩形波のほうが、
粒子間の放電が起こりやすく、表面の清浄作用が高く、
パルス電流は交流よりも直流の方が一旦清浄された粒子
表面に汚れ等が付着しにくいためである。
The pulse current is desirably a rectangular wave. Although a sine wave or the like is used, a rectangular wave is most effective. Further, the pulse power supply is desirably a DC pulse power supply. That is, a square wave is better than a sine wave,
Discharge between particles is easy to occur, the surface cleaning action is high,
This is because the pulse current of the direct current is less likely to adhere to the particle surface once cleaned than the alternating current.

【0034】さらに、本発明によれば、上記パルス電流
の印加ののちに、スルーホール導体3と配線回路層4に
通電による加熱処理を施すことにより、さらにスルーホ
ール導体の低抵抗化を図ることができる。通電処理は、
電流密度1〜4000A/cm2 の直流、交流のいずれ
でもよく、通電による加熱温度は100〜300℃の範
囲であることが望ましい。この時の加熱温度が300℃
よりも高いと絶縁層を形成する耐熱性の高い樹脂の分解
が起こり、100℃よりも低いとさらなる低抵抗化の効
果が小さいためである。この通電加熱によって、金属粒
子同士の結合が強固となり、ビアホール導体の抵抗を下
げることができる。
Further, according to the present invention, after the application of the pulse current, the through-hole conductor 3 and the wiring circuit layer 4 are subjected to a heat treatment by energization to further reduce the resistance of the through-hole conductor. Can be. The energization process
Any of direct current and alternating current with a current density of 1 to 4000 A / cm 2 may be used, and the heating temperature by energization is desirably in the range of 100 to 300 ° C. The heating temperature at this time is 300 ° C
If it is higher than this, the resin having high heat resistance that forms the insulating layer is decomposed, and if it is lower than 100 ° C., the effect of further lowering the resistance is small. By this heating, the bonding between the metal particles is strengthened, and the resistance of the via-hole conductor can be reduced.

【0035】また、この通電加熱処理は、前述したパル
ス電流の印加処理と同時に行うことができる。具体的に
は、直流のパルス電流と直流電流とを合わせた波形、つ
まり直流電流波形の上部が矩形波となった電流を印加す
ると通電加熱による作用と、パルス電流印加による放電
溶接作用とを同時に付加することができる。
Further, the energization heating process can be performed simultaneously with the above-described pulse current application process. Specifically, when a waveform obtained by combining a DC pulse current and a DC current, that is, when a current having a rectangular waveform at the top of the DC current waveform is applied, the action of energization heating and the discharge welding action of pulse current application are simultaneously performed. Can be added.

【0036】次に、図1(d)に示すように、バイアホ
ール導体3の配線回路層4と接続していない側の端部に
半田7を塗布する。この半田7としては、Pb−Sn
系、Bi−Sn系、Cu−Sn系、Sn−Ag−Cu
系、Sn−Ag−Bi系、Sn−Zn系が使用される
が、それらの中でも、融点が139〜290℃のものが
望ましく、Pb−Sn系、Bi−Sn系、Cu−Sn系
の群から選ばれる少なくとも1種の半田が望ましい。
Next, as shown in FIG. 1D, solder 7 is applied to the end of the via-hole conductor 3 on the side not connected to the wiring circuit layer 4. As the solder 7, Pb-Sn
System, Bi-Sn system, Cu-Sn system, Sn-Ag-Cu
System, Sn-Ag-Bi system and Sn-Zn system are used. Among them, those having a melting point of 139 to 290 ° C are desirable, and a group of Pb-Sn system, Bi-Sn system and Cu-Sn system is used. At least one kind of solder selected from the group consisting of

【0037】そして、図1(d)工程を経て作製された
基板を複数層準備し、これらを位置合わせして所定の温
度に加熱しながら圧力を印加して積層一体化し、さらに
は、絶縁層中に含まれる熱硬化性樹脂が完全に硬化し得
る温度に加熱して、絶縁層を完全に硬化させることによ
り、図1(e)に示すような内部配線回路層8、表面配
線回路層9およびビアホール導体10を有する多層配線
基板を作製することができる。
Then, a plurality of substrates prepared through the step of FIG. 1 (d) are prepared, these are aligned, heated and heated to a predetermined temperature, and a pressure is applied to laminate and integrate the substrates. By heating to a temperature at which the thermosetting resin contained therein can be completely cured to completely cure the insulating layer, the internal wiring circuit layer 8 and the surface wiring circuit layer 9 as shown in FIG. In addition, a multilayer wiring board having the via hole conductor 10 can be manufactured.

【0038】上記工程によれば、積層時に圧力を印加す
ることにより、各絶縁層上に形成した配線回路層4を絶
縁層1内に埋め込むと同時に、スルーホール導体3を加
圧圧縮させることができスルーホール導体3内の金属粉
末の充填率を高めることができる。
According to the above process, by applying pressure during lamination, the wiring circuit layer 4 formed on each insulating layer is embedded in the insulating layer 1 and the through-hole conductor 3 is simultaneously compressed and compressed. As a result, the filling rate of the metal powder in the through-hole conductor 3 can be increased.

【0039】この時に印加される圧力は、1〜200k
g/cm2 、望ましくは20〜70kg/cm2 の範囲
が望ましい。
The pressure applied at this time is 1 to 200 k
g / cm 2 , preferably in the range of 20 to 70 kg / cm 2 .

【0040】また、印加する加熱温度としては、ビアホ
ール導体中の半田が半溶解または溶解する温度に加熱す
ることにより、内部配線回路層の他方の面において、ビ
アホール導体中の金属粉末と配線回路層とを溶融した半
田によって強固に接続することができる。加熱温度とし
ては、150〜250℃が最適である。
The heating temperature to be applied is such that the solder in the via-hole conductor is half-melted or melted, so that the metal powder in the via-hole conductor and the wiring circuit layer on the other surface of the internal wiring circuit layer are heated. Can be firmly connected by the molten solder. The optimal heating temperature is 150 to 250 ° C.

【0041】このようにして作製される本発明の多層配
線基板は、図2の内部配線回路層とビアホール導体との
接続部の拡大図に示されるように、複数の絶縁層11
a、11bからなる絶縁基板11の内部に金属箔からな
る内部配線回路層12が形成されており、その内部配線
回路層12の下面に形成されたビアホール導体13との
接続部においては、ビアホール導体13中の金属粉末1
4と内部配線回路層12とは溶接されている、即ち、金
属箔からなる配線回路層12と金属粉末14との接触部
にネックaが成長した状態となる。なお、このネックの
成長は、配線回路層12と金属粉末14のみならず、金
属粉末14同士においてもネックbが成長することによ
り、ビアホール導体13と内部配線回路層12とを低抵
抗で且つ強固に接続することができる。
As shown in the enlarged view of the connection portion between the internal wiring circuit layer and the via-hole conductor in FIG.
An internal wiring circuit layer 12 made of metal foil is formed inside an insulating substrate 11 made of a, 11b, and a via hole conductor 13 is formed at a connection portion with a via hole conductor 13 formed on the lower surface of the internal wiring circuit layer 12. Metal powder 1 in 13
4 and the internal wiring circuit layer 12 are welded, that is, the neck a is grown at the contact portion between the wiring circuit layer 12 made of metal foil and the metal powder 14. In addition, the neck grows not only between the wiring circuit layer 12 and the metal powder 14 but also between the metal powders 14, so that the via-hole conductor 13 and the internal wiring circuit layer 12 have a low resistance and a strong resistance. Can be connected to

【0042】また、内部配線回路層12の上面に形成さ
れたビアホール導体15との接続部においては、ビアホ
ール導体15中の金属粉末16と内部配線回路層12と
は半田17を介して接続されるために、ビアホール導体
15と内部配線回路層12とを低抵抗で且つ強固に接続
することができる。その結果、ビアホール導体13−内
部配線回路層12−ビアホール導体15とを低抵抗で且
つ強固に接続することが可能となる。なお、このビアホ
ール導体15内の金属粉末間には、電流印加処理による
ネックbが成長する。
At the connection portion with the via-hole conductor 15 formed on the upper surface of the internal wiring circuit layer 12, the metal powder 16 in the via-hole conductor 15 and the internal wiring circuit layer 12 are connected via the solder 17. Therefore, the via-hole conductor 15 and the internal wiring circuit layer 12 can be firmly connected with low resistance. As a result, the via-hole conductor 13 -the internal wiring circuit layer 12 -the via-hole conductor 15 can be firmly connected with low resistance. A neck b grows between the metal powders in the via-hole conductor 15 due to the current application process.

【0043】本発明の多層配線基板および多層配線基板
の製造方法は、上記の具体例に限定されるものでなく、
本発明の主旨を変更しない限りにおいてあらゆる変更あ
るいは付加が可能である。
The multilayer wiring board and the method for manufacturing the multilayer wiring board of the present invention are not limited to the above-mentioned specific examples.
All changes or additions can be made without changing the gist of the present invention.

【0044】また、上記の例では、内部配線回路層の他
方の表面に接続されるビアホール導体中の金属粉末を半
田を介して接続するものであるが、この半田は予めビア
ホール導体を形成するための金属ペースト中に混合して
おいてもよく、その場合には、内部配線回路層の一方の
面においてビアホール導体と溶接させる際に、パルス電
流の印加によって溶解した半田がビアホール導体と金属
箔からなる配線回路層との接続性を補助する役目をな
し、より接続抵抗の低下を図ることができる。
In the above example, the metal powder in the via-hole conductor connected to the other surface of the internal wiring circuit layer is connected via solder. However, this solder is used to form the via-hole conductor in advance. May be mixed in the metal paste, and in that case, when welding with the via-hole conductor on one surface of the internal wiring circuit layer, the solder melted by applying the pulse current flows from the via-hole conductor and the metal foil. It plays a role of assisting the connectivity with the wiring circuit layer, and can further reduce the connection resistance.

【0045】[0045]

【実施例】本発明の多層配線基板の構成による効果を確
認すべく、図3に示すような評価用基板を作製した。図
3によれば、絶縁層18、19の2層構造として、内部
に一層の内部配線回路層20、配線基板の両面にそれぞ
れ配線回路層21、22が形成され、内部配線回路層2
0に対して、上下にビアホール導体23、24が接続さ
れ、両面の配線回路層とそれぞれ電気的に接続した配線
基板を作製した。
EXAMPLE An evaluation board as shown in FIG. 3 was manufactured to confirm the effect of the structure of the multilayer wiring board of the present invention. According to FIG. 3, as the two-layer structure of the insulating layers 18 and 19, one internal wiring circuit layer 20 is formed inside, and wiring circuit layers 21 and 22 are formed on both surfaces of the wiring board, respectively.
A wiring board was prepared in which via-hole conductors 23 and 24 were connected to the top and bottom, respectively, and were electrically connected to the wiring circuit layers on both surfaces.

【0046】作製にあたっては、まず、絶縁層として、
有機樹脂としてイミド樹脂を用い、さらに無機フィラー
として球状シリカを用い、これらを有機樹脂:無機フィ
ラーが体積比で30:70となる組成物を用い、これを
ドクターブレード法によって厚さ120μmの半硬化状
態の絶縁層を形成し、パンチングにより所定位置に直径
が0.1mmのスルーホールを形成した。
In manufacturing, first, as an insulating layer,
An imide resin is used as an organic resin, spherical silica is used as an inorganic filler, and a composition in which the volume ratio of organic resin: inorganic filler is 30:70 is used, and this is semi-cured to a thickness of 120 μm by a doctor blade method. An insulating layer in a state was formed, and a through hole having a diameter of 0.1 mm was formed at a predetermined position by punching.

【0047】そして、このスルーホールに、平均粒径が
4μmの表面に銀を被覆した銅粉100重量部、セルロ
ース0.2重量部、2−オクタノール10重量部とを混
合した金属ペーストを充填し、140℃で30分加熱し
て乾燥させた。
Then, a metal paste obtained by mixing 100 parts by weight of copper powder coated with silver on the surface having an average particle diameter of 4 μm, 0.2 parts by weight of cellulose, and 10 parts by weight of 2-octanol was filled in the through holes. And dried at 140 ° C. for 30 minutes.

【0048】次に、厚さ12μmの銅箔を接着した転写
シートの銅箔に対してフォトレジスト法によって配線回
路層を形成した。そして、スルーホール導体を形成した
絶縁層に転写シートを位置合わせして重ね合わせ、50
kg/cm2 の圧力を印加して、配線回路層を絶縁層内
に埋め込み処理し、さらに120℃に加熱した後、転写
シートを剥がして配線回路層を転写させた。
Next, a wiring circuit layer was formed by a photoresist method on the copper foil of the transfer sheet to which the copper foil having a thickness of 12 μm was adhered. Then, the transfer sheet is positioned and superimposed on the insulating layer on which the through-hole conductor has been formed.
A pressure of kg / cm 2 was applied to bury the wiring circuit layer in the insulating layer. After heating to 120 ° C., the transfer sheet was peeled off to transfer the wiring circuit layer.

【0049】なお、配線回路層の形成にあたっては、図
3の絶縁層18に対しては、表面用配線回路層を、絶縁
層19に対しては、内部用配線回路層20と裏面用配線
回路層22をそれぞれ形成した。
In forming the wiring circuit layer, the front wiring circuit layer is formed on the insulating layer 18 shown in FIG. 3, and the internal wiring circuit layer 20 and the rear wiring circuit layer are formed on the insulating layer 19 in FIG. Layers 22 were each formed.

【0050】そして、配線回路層が形成された絶縁層1
8、19をそれぞれ一対の電極板間に挟み込み、表1に
示す条件で電流を印加した。この電流の印加後の単層の
配線層の断面写真から、ビアホール導体中の金属粉末と
配線回路層との接触部にネックが成長して溶接されてい
ることを確認した。
Then, the insulating layer 1 on which the wiring circuit layer is formed
8 and 19 were respectively sandwiched between a pair of electrode plates, and current was applied under the conditions shown in Table 1. From the cross-sectional photograph of the single wiring layer after the application of the current, it was confirmed that a neck was grown and welded at the contact portion between the metal powder in the via hole conductor and the wiring circuit layer.

【0051】その後、絶縁層18の配線回路層21と接
続されていない側のビアホール導体23の端面にSn−
Pb(融点183℃)の半田を塗布した。
Thereafter, the end face of the via-hole conductor 23 on the side of the insulating layer 18 not connected to the wiring circuit layer 21 is Sn-
Pb (melting point: 183 ° C.) solder was applied.

【0052】次に、上記のようにして作製した絶縁層1
8と絶縁層19とを位置合わせして、20kg/cm2
の圧力を印加しながら、150℃に0.5時間加熱処理
を施し、積層一体化した。
Next, the insulating layer 1 produced as described above
8 and the insulating layer 19 are aligned with each other to obtain 20 kg / cm 2
While applying the pressure, a heat treatment was performed at 150 ° C. for 0.5 hour to laminate and integrate.

【0053】その後、この積層物を250℃の温度で3
時間保持することにより、絶縁層中の熱硬化性樹脂を完
全に硬化させて、図3に示すような評価用の多層配線基
板を作製した。
Thereafter, the laminate was heated at a temperature of 250 ° C. for 3 hours.
By holding for a time, the thermosetting resin in the insulating layer was completely cured to produce a multilayer wiring board for evaluation as shown in FIG.

【0054】得られた評価用の多層配線基板に対して、
表面配線回路層21−ビアホール導体23−内部配線回
路層20−ビアホール導体24−裏面配線回路層22間
の初期電気抵抗R1 を測定した。また、相対湿度95%
雰囲気中、−55℃〜+125℃の温度変化を1000
サイクル繰り返した後の導通抵抗R2 を測定し、また抵
抗の変化率{(R2 −R1 )/R1 }×100(%)を
算出した。それらの結果を表1に示す。
With respect to the obtained multilayer wiring board for evaluation,
Surface wiring circuit layer 21 via hole conductors 23-internal wiring circuit layer 20-the initial electrical resistance R 1 between the via-hole conductors 24 backside interconnect circuit layers 22 were measured. The relative humidity is 95%
In the atmosphere, the temperature change from -55 ° C to + 125 ° C is 1000
Measuring the conduction resistance R 2 after repeated cycles, also to calculate the rate of change in resistance {(R 2 -R 1) / R 1} × 100 (%). Table 1 shows the results.

【0055】(比較例1)上記実施例において、電流の
印加をせず、また、半田を塗布することもしない以外
は、全く同じ方法で多層配線基板(試料No.6)を作製
し、同様の評価を行った。
Comparative Example 1 A multilayer wiring board (sample No. 6) was prepared in exactly the same manner as in the above example, except that no current was applied and no solder was applied. Was evaluated.

【0056】(比較例2)上記実施例において、電流の
印加を行うものの、ビアホール導体の端面に半田を塗布
しない以外は、全く同じ方法で多層配線基板(試料No.
7)を作製し、同様の評価を行った。
(Comparative Example 2) In the above-described embodiment, a current was applied, but the solder was not applied to the end face of the via-hole conductor.
7) was prepared, and the same evaluation was performed.

【0057】(比較例3)上記実施例において、電流の
印加を行わないかわりに、配線回路層とビアホール導体
の接続部をすべて半田をビアホール導体の端面に塗布す
る以外は、上記と全く同じ方法で多層配線基板(試料N
o.8)を作製し、同様の評価を行った。
(Comparative Example 3) The same method as described above, except that the connection of the wiring circuit layer and the via-hole conductor is entirely applied to the end face of the via-hole conductor instead of applying the current in the above-described embodiment. With a multilayer wiring board (sample N
o.8), and the same evaluation was performed.

【0058】[0058]

【表1】 [Table 1]

【0059】表1の結果から明らかなように、電流の印
加および半田の塗布のない比較例1では、表面配線回路
層−裏面配線回路層間の抵抗は8.5×10-4Ω−cm
と高いものであった。また、電流の印加または半田の塗
布のいずれかがない比較例2、3も比較例1よりも抵抗
の低下は見られたが、実用的には十分ではない。これに
対して、本発明の試料は、いずれも8.5×10-6Ω−
cm以下の低抵抗化を実現することができた。
As is clear from the results in Table 1, in Comparative Example 1 in which no current was applied and no solder was applied, the resistance between the front wiring circuit layer and the rear wiring circuit layer was 8.5 × 10 −4 Ω-cm.
It was high. In Comparative Examples 2 and 3 in which either the application of current or the application of solder was not performed, the resistance was lower than in Comparative Example 1, but it was not practically sufficient. On the other hand, all of the samples of the present invention were 8.5 × 10 −6 Ω−.
cm or less can be realized.

【0060】[0060]

【発明の効果】以上詳述した通り、本発明によれば、内
部配線回路層の一方の面と接続されたバイアホール導体
中の金属粉末と内部配線回路層との接触部を溶接し、他
方の面と接続されたバイアホール導体中の金属粉末と内
部配線回路層とを半田を介してそれぞれ接続することに
より、内部配線回路層を挟んだ2つのバイアホール導体
間の電気的な抵抗を低減することができる結果、信頼性
の高い多層配線基板を提供することができる。
As described in detail above, according to the present invention, the contact portion between the metal powder in the via-hole conductor connected to one surface of the internal wiring circuit layer and the internal wiring circuit layer is welded, and the other is welded. The electrical resistance between the two via-hole conductors sandwiching the internal wiring circuit layer is reduced by connecting the metal powder in the via-hole conductor connected to the surface of the internal wiring circuit layer and the internal wiring circuit layer via solder, respectively. As a result, a highly reliable multilayer wiring board can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層配線基板の製造方法を説明するた
めの工程図である。
FIG. 1 is a process chart for explaining a method for manufacturing a multilayer wiring board of the present invention.

【図2】本発明の多層配線基板の構造を説明するための
一部拡大断面図である。
FIG. 2 is a partially enlarged cross-sectional view for explaining the structure of the multilayer wiring board of the present invention.

【図3】評価用多層配線基板の構造を説明するための概
略断面図である。
FIG. 3 is a schematic sectional view for explaining the structure of a multilayer wiring board for evaluation.

【符号の説明】[Explanation of symbols]

1,11,18,19 絶縁層 2 ビアホール 3,10,13,15,23,24 ビアホール導体 4,21,22 配線回路層 5,6 電極 7,17 半田 8,12,20 内部配線回路層 9 表面配線回路層 14,16 金属粉末 1, 11, 18, 19 Insulating layer 2 Via hole 3, 10, 13, 15, 23, 24 Via hole conductor 4, 21, 22 Wiring circuit layer 5, 6 Electrode 7, 17 Solder 8, 12, 20 Internal wiring circuit layer 9 Surface wiring circuit layer 14, 16 Metal powder

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】有機樹脂を含有する複数の絶縁層を積層し
てなる絶縁基板と、該絶縁基板の表面および内部に形成
された複数の金属箔からなる配線回路層と、前記配線回
路層間を電気的に接続するために設けられ、少なくとも
金属粉末を充填してなるバイアホール導体を具備する多
層配線基板において、 前記絶縁基板内の少なくとも1層の内部配線回路層の一
方の面および他方の面にそれぞれ少なくとも1つ以上の
バイアホール導体が接続されており、前記一方の面と接
続された前記バイアホール導体中の金属粉末と前記配線
回路層との接触部が溶接されてなり、他方の面と接続さ
れた前記バイアホール導体中の金属粉末と前記配線回路
層とが半田を介してそれぞれ接続されてなることを特徴
とする多層配線基板。
An insulating substrate formed by laminating a plurality of insulating layers containing an organic resin; a wiring circuit layer formed of a plurality of metal foils formed on the surface and inside of the insulating substrate; A multilayer wiring board provided for electrical connection and having via-hole conductors filled with at least metal powder, wherein one surface and the other surface of at least one internal wiring circuit layer in the insulating substrate At least one or more via-hole conductors are connected to each other, and a contact portion between the metal powder in the via-hole conductor connected to the one surface and the wiring circuit layer is welded to the other surface. A metal powder in the via hole conductor connected to the wiring circuit layer and the wiring circuit layer are connected to each other via solder.
【請求項2】前記金属粉末が少なくとも銅を含有するこ
とを特徴とする請求項1記載の多層配線基板。
2. The multilayer wiring board according to claim 1, wherein said metal powder contains at least copper.
【請求項3】有機樹脂を含有する絶縁層に形成したバイ
アホール内に金属粉末を含む導体ペーストを充填してバ
イアホール導体を形成する工程aと、前記バイアホール
導体を形成した絶縁層の一方の表面に、バイアホール導
体を塞ぐように金属箔からなる配線回路層を被着形成す
る工程bと、前記バイアホール導体と前記配線回路層間
に電流を印加して、前記バイアホール導体中の金属粉末
と前記配線回路層との接触部を溶接する工程cと、前記
バイアホール導体の前記配線回路層と接続していない側
の端部に半田を塗布する工程dと、前記工程a乃至工程
dを経て作製したバイアホール導体および配線回路層が
形成された絶縁層を複数層積層圧着する工程eと、前記
工程eによって作製した積層体を前記半田が溶融する温
度に加熱する工程fと、を具備することを特徴とする多
層配線基板の製造方法。
3. A step a of forming a via-hole conductor by filling a conductive paste containing a metal powder into a via-hole formed in an insulating layer containing an organic resin, and one of the insulating layers on which the via-hole conductor is formed. B) applying a current between the via-hole conductor and the wiring circuit layer to form a wiring circuit layer made of a metal foil so as to cover the via-hole conductor on the surface of the via-hole conductor; A step c of welding a contact portion between the powder and the wiring circuit layer, a step d of applying solder to an end of the via-hole conductor that is not connected to the wiring circuit layer, and a step d to the step a to the step d. E) laminating and compressing a plurality of insulating layers on which via-hole conductors and wiring circuit layers are formed, and heating the laminate manufactured in step e to a temperature at which the solder melts. Method for manufacturing a multilayer wiring board, characterized by comprising the, the.
【請求項4】前記工程cにおける電流が、電流密度が1
〜2000A/cm2、パルス幅が0.01〜1000
msec.のパルス電流であることを特徴とする請求項
3記載の多層配線基板の製造方法。
4. The method according to claim 1, wherein the current in step c is a current density of 1
2,000 A / cm 2 , pulse width 0.01-1000
msec. 4. The method for manufacturing a multilayer wiring board according to claim 3, wherein the pulse current is a pulse current.
【請求項5】前記金属粉末が少なくとも銅を含有するこ
とを特徴とする請求項3記載の多層配線基板の製造方
法。
5. The method for manufacturing a multilayer wiring board according to claim 3, wherein said metal powder contains at least copper.
JP2071499A 1999-01-28 1999-01-28 Multilayer wiring board and its manufacture Pending JP2000223836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2071499A JP2000223836A (en) 1999-01-28 1999-01-28 Multilayer wiring board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2071499A JP2000223836A (en) 1999-01-28 1999-01-28 Multilayer wiring board and its manufacture

Publications (1)

Publication Number Publication Date
JP2000223836A true JP2000223836A (en) 2000-08-11

Family

ID=12034836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2071499A Pending JP2000223836A (en) 1999-01-28 1999-01-28 Multilayer wiring board and its manufacture

Country Status (1)

Country Link
JP (1) JP2000223836A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096122A (en) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd Connection bonding sheet for multilayer wiring board
JP2007096120A (en) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd Conductive paste composition for filling via hole
JP2007096121A (en) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd Multilayer wiring board
JP2008160150A (en) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd Method of producing substrate
US8158503B2 (en) 2006-03-28 2012-04-17 Fujitsu Limited Multilayer interconnection substrate and method of manufacturing the same
JP2014517537A (en) * 2011-06-09 2014-07-17 テッセラ,インコーポレイテッド Low stress through silicon via design using conductive particles

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096122A (en) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd Connection bonding sheet for multilayer wiring board
JP2007096120A (en) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd Conductive paste composition for filling via hole
JP2007096121A (en) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd Multilayer wiring board
US8158503B2 (en) 2006-03-28 2012-04-17 Fujitsu Limited Multilayer interconnection substrate and method of manufacturing the same
JP2008160150A (en) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd Method of producing substrate
JP2014517537A (en) * 2011-06-09 2014-07-17 テッセラ,インコーポレイテッド Low stress through silicon via design using conductive particles

Similar Documents

Publication Publication Date Title
JP3729092B2 (en) Conductive bonding material, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
JP3051700B2 (en) Method of manufacturing multilayer wiring board with built-in element
JPH11126978A (en) Multilayered wiring board
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
JP3187373B2 (en) Wiring board
JP3634984B2 (en) Wiring board
JP3461172B2 (en) Method for manufacturing multilayer wiring circuit board
JP2000223836A (en) Multilayer wiring board and its manufacture
JP4582938B2 (en) Insulating sheet manufacturing method and wiring board manufacturing method
JP3595152B2 (en) Wiring board and method of manufacturing the same
JP3359540B2 (en) Method for manufacturing multilayer printed wiring board
JP3173249B2 (en) Multilayer printed wiring board and method of manufacturing the same
JPH11103165A (en) Multilayered wiring board and its manufacture
JP4780857B2 (en) Wiring board manufacturing method
JP3220400B2 (en) Manufacturing method of printed wiring board
JP4200664B2 (en) Multilayer substrate and manufacturing method thereof
JP2003324280A (en) Manufacturing method of printed circuit board
JP7430494B2 (en) Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same
JPH10178247A (en) Wiring board and method for manufacturing the same
JPH1154865A (en) Multilayered printed wiring board and its manufacture
JP2003273517A (en) Multilayer circuit board and method for manufacturing the same
JP2000036664A (en) Multilayer wiring board and its manufacture
JPH10275978A (en) Printed-wiring board and its manufacture
JPH10190243A (en) Device for multi-layer printed interconnection board lamination

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420