JP2000223831A - Paste solder for surface mount by bga and method therefor - Google Patents

Paste solder for surface mount by bga and method therefor

Info

Publication number
JP2000223831A
JP2000223831A JP11026390A JP2639099A JP2000223831A JP 2000223831 A JP2000223831 A JP 2000223831A JP 11026390 A JP11026390 A JP 11026390A JP 2639099 A JP2639099 A JP 2639099A JP 2000223831 A JP2000223831 A JP 2000223831A
Authority
JP
Japan
Prior art keywords
solder
metal particles
paste
particles
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11026390A
Other languages
Japanese (ja)
Inventor
Masabumi Nomura
正文 野村
Tsukasa Sakakibara
司 榊原
Yoshinori Kusunoki
義則 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuken Kogyo Co Ltd
Original Assignee
Yuken Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuken Kogyo Co Ltd filed Critical Yuken Kogyo Co Ltd
Priority to JP11026390A priority Critical patent/JP2000223831A/en
Publication of JP2000223831A publication Critical patent/JP2000223831A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114Guiding structures outside the body

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To ensure a distance between an IC package and a circuit board and improve the strength of juncture by adding metal particles with a melting point higher than that of solder particles. SOLUTION: Coated metal particles 24 obtained by coating metal particles 20 with solder is turned into paste using a flux ingredient 26. When an IC package is surface-mounted using the paste solder thus constituted, first, the solder 22 coating the metal particles 20 is melted to fill the cavities among the metal particles 20 and provide continuity and juncture with electrodes. The metal particles 20 ensure continuity by themselves and are not melted during a reflow process. Therefore, the metal particles maintain the weight of the IC and prevent deformation. Further, the presence of the metal particles 20 prevents the formation of conical solder, and thus the reduction in cross-sectional area is prevented. In addition, the breakage of junctures is prevented even under stress owing to the strength of the metal particles 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ペーストはんだ、
特にボールグリッドアレイによる表面実装用ペーストは
んだ、ならびにそれを利用してICチップ部品あるいはIC
パッケージを回路基板へ表面実装する方法に関する。
The present invention relates to a paste solder,
In particular, paste solder for surface mounting using a ball grid array, and IC chip parts or ICs using it
The present invention relates to a method of surface mounting a package on a circuit board.

【0002】[0002]

【従来の技術】ICチップ部品あるいはICパッケージ等の
実装部品 (以下、ICパッケージで代表) のプリント基板
あるいは配線基板( 以下、回路基板という) への表面実
装方法にはQFPのようにリードフレームを使用したIC
パッケージを回路基板にはんだで接合する方法と、ICパ
ッケージをハンダボールを用いて回路基板にはんだ付け
するBGAあるいはCSP方式による接合方法がある。
2. Description of the Related Art A lead frame such as a QFP is used for a surface mounting method of a mounting component such as an IC chip component or an IC package (hereinafter referred to as an IC package) on a printed circuit board or a wiring board (hereinafter referred to as a circuit board). IC used
There are a method of joining the package to the circuit board by soldering, and a method of joining the IC package to the circuit board using solder balls by a BGA or CSP method.

【0003】近年、LSI の大型化や高速化に伴い、入出
力端子の数が増大してきており、半導体パッケージの端
子ピッチが狭くなってきていることから、最近は、BG
A、CSP方式による接合方法が多く用いられてきてい
る。
In recent years, the number of input / output terminals has increased along with the increase in size and speed of LSIs, and the terminal pitch of semiconductor packages has become narrower.
A, The joining method by the CSP method has been often used.

【0004】ここに、BGA(CSPも含む)の現状の
実装方法は、BGA方式のICパッケージおよび配線基板
へのはんだの供給、組立、次いでリフロー処理による接
合という一連の工程を経て行われる。特にBGA 方式の場
合、ICパッケージと回路基板との接合は、端子の間の距
離がますます小さくなってきており、一方、端子の数も
ますます増加しているから、それらについてすべて良好
なはんだ付けを実現するにはかなりの高信頼性のはんだ
付けが行われる必要がある。
Here, the current mounting method of BGA (including CSP) is performed through a series of steps of supplying and assembling solder to a BGA type IC package and a wiring board, and then joining by reflow processing. Especially in the case of the BGA method, the distance between the terminals of the IC package and the circuit board is becoming smaller and smaller, while the number of terminals is also increasing. In order to realize the soldering, it is necessary to perform considerably high reliability soldering.

【0005】図1は、BGA 方式によるICパッケージと回
路基板との接合の様子を示す模式図である。なお、以下
において説明を簡単にするために便宜上電極パッドと電
極パッドを接合するとして本発明を説明する。
FIG. 1 is a schematic diagram showing a state of bonding between an IC package and a circuit board by the BGA method. In the following, for simplicity of description, the present invention will be described on the assumption that an electrode pad and an electrode pad are joined for convenience.

【0006】図1に示すようにBGA 方式による表面実装
方法によれば、ICパッケージ10の電極パッド上にはんだ
ボール12をグリッド状に配置し、これと同じパターンで
電極パッド (破線の交点で示す) を配したプリント基板
14上に、図中、矢印で示すように反転させて乗せる。こ
のようにして用意されたはんだ付け組立体をはんだの融
点以上の温度に加熱するリフロー処理によりハンダボー
ルを溶解しBGA方式のICパッケージをプリント基板に
接合する。
As shown in FIG. 1, according to the surface mounting method of the BGA method, solder balls 12 are arranged in a grid on electrode pads of an IC package 10, and the electrode pads (indicated by intersections of broken lines) are arranged in the same pattern. ) Printed circuit board
Place it on top of 14, as shown by the arrow in the figure. The solder ball is melted by a reflow process of heating the soldering assembly thus prepared to a temperature equal to or higher than the melting point of the solder, and the BGA type IC package is joined to the printed circuit board.

【0007】このときの様子を側面から見ると、図2
(a) のように、BGA 方式のICパッケージ10をプリント基
板14上にのせたときは、上下の電極パッド16の間にはん
だボール12が挟まれた状態ではんだ組立体が構成され
る。これをリフロー処理すると、はんだが溶け、そのと
きのリフロー温度およびはんだボールの大きさ等によっ
て、はんだ接合部18の断面形状は、図2(b) または図2
(c) のように、断面凹、断面凸状になる。
FIG. 2 is a side view of this situation.
As shown in (a), when the BGA type IC package 10 is placed on the printed circuit board 14, a solder assembly is formed with the solder balls 12 sandwiched between the upper and lower electrode pads 16. When this is subjected to a reflow treatment, the solder melts, and the cross-sectional shape of the solder joint portion 18 is changed according to the reflow temperature and the size of the solder ball at that time, as shown in FIG.
As shown in (c), the cross section becomes concave and convex.

【0008】例えば、特開平8−99189 号公報には、BG
A のバンプ形成に2種のはんだ合金粉末を使用するクリ
ームはんだを用いる方法が開示されている。しかし、こ
の方法ははんだバンプの位置ずれを防止することを目的
にしており、各はんだ合金粉末の液相線温度はリフロー
温度より低温である。
For example, Japanese Patent Application Laid-Open No. 8-99189 discloses a BG
A method using a cream solder in which two types of solder alloy powders are used to form the bumps of A is disclosed. However, this method aims at preventing the displacement of the solder bumps, and the liquidus temperature of each solder alloy powder is lower than the reflow temperature.

【0009】特開平9−198916号公報には、例えばポリ
スチレン樹脂粒子である球状高分子粒子を導電層で被覆
して、これをさらにはんだ層で被覆した微粒子が開示さ
れている。球状高分子粒子を用いるのは、はんだボール
による接合に際して基材間の熱膨張率の違い等により応
力が生じるが、それを吸収することができるからであ
り、また非導電性である高分子粒子がそれ自体耐熱性を
備えているからである。なお、この場合には、球状高分
子粒子はリフロー処理によっても変形しないから、例え
ば図2(a) の形状のままはんだ付けされる。
Japanese Patent Application Laid-Open No. 9-198916 discloses fine particles in which spherical polymer particles such as polystyrene resin particles are coated with a conductive layer and further coated with a solder layer. The reason for using spherical polymer particles is that stress is generated due to a difference in coefficient of thermal expansion between the base materials when joining with solder balls, but stress can be absorbed, and non-conductive polymer particles are used. Is itself provided with heat resistance. In this case, since the spherical polymer particles are not deformed by the reflow treatment, they are soldered, for example, in the shape shown in FIG.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、特開平
8−99189 号公報に開示する方法では、位置ずれが防止
できたとしても、はんだバンプを形成してパッケージに
組立てた場合、例えば図2(b) 、(c) の状態でICに通
電するとICパッケージ10内で発熱し、図3(a)、(b)
の矢印方向の熱膨張によりはんだ接合部18に応力がかか
る。また熱平衡に達した時点ではプリント基板14の熱膨
張が大になると反対方向に応力が生じ、これが繰返され
ることにより接合部のくぼみ部に疲労によるクラックが
生じさらには破断に至り導通不良が発生する。図3(a)
、(b) 参照。
However, according to the method disclosed in Japanese Patent Application Laid-Open No. 8-99189, even if the displacement can be prevented, when the solder bumps are formed and assembled into a package, for example, as shown in FIG. 3) When the IC is energized in the state of (c), heat is generated in the IC package 10, and FIG. 3 (a), (b)
Stress is applied to the solder joint 18 due to thermal expansion in the direction of the arrow. When the thermal equilibrium is reached, when the thermal expansion of the printed circuit board 14 increases, a stress is generated in the opposite direction, and by repeating this, cracks due to fatigue are generated in the concave portions of the joints, further leading to breakage and poor conduction. . Fig. 3 (a)
, (B).

【0011】さらに、最近の高集積化によりICチップ
自体が大きくなりICパッケージの重量が増大する傾向に
ある。それゆえICパッケージ10の実装時にリフロー処理
で溶融したハンダがICチップの重量に押しつぶされ、
図4の矢印で示しような方向に変化が生じ、隣接する電
極間で短絡が発生する事故が予想される。
Furthermore, the recent high integration tends to increase the size of the IC chip itself and increase the weight of the IC package. Therefore, when mounting the IC package 10, the solder melted by the reflow process is crushed by the weight of the IC chip,
A change occurs in the direction indicated by the arrow in FIG. 4, and an accident in which a short circuit occurs between adjacent electrodes is expected.

【0012】また、特開平9−198916号公報の場合に
は、BGA によるICパッケージの各電極パッド上に確実に
一つのはんだ粒子を載せることはスクリーン印刷を用い
たとしてもかなり困難である。
Also, in the case of Japanese Patent Application Laid-Open No. 9-198916, it is extremely difficult to reliably mount one solder particle on each electrode pad of an IC package by BGA even if screen printing is used.

【0013】したがって、本発明の課題は、従来のはん
だバンプに見られる上述のような欠点を解消し、簡便か
つ安価な手段でもってBGA 方式による実装部品を基板に
実装できる技術を開発することである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned drawbacks observed in conventional solder bumps and to develop a technique for mounting a BGA type mounting component on a substrate by simple and inexpensive means. is there.

【0014】[0014]

【課題を解決するための手段】上述のような課題を解決
すべく、本発明者らが種々検討を重ねた結果、はんだ付
け温度でも溶融しない金属粒子をはんだ粒子とともに、
あるいはそのような金属粒子をはんだで予めコーティン
グして得た複合粒子をペースト化することを着想した。
Means for Solving the Problems In order to solve the above-mentioned problems, the present inventors have made various studies, and as a result, metal particles that do not melt at the soldering temperature together with the solder particles are obtained.
Alternatively, the inventors have conceived of forming a paste of composite particles obtained by coating such metal particles in advance with solder.

【0015】このようにして得たペーストはんだをスク
リーン印刷にてICパッケージ上にパターン化して適用
し、このようにして各電極パッド上にペーストはんだを
設けたICパッケージを回路基板上に実装し、リフロー処
理によりハンダ接合したところ、ICパッケージと回路基
板とは複数の金属粒子を介在させて接合が行われ、しか
もその際、各金属粒子があたかもセメント組成物の骨材
のように作用して、ICパッケージと回路基板との離間距
離の確保および接合強度の大幅な改善が実現されたこと
を知り、本発明を完成した。
The paste solder thus obtained is patterned and applied on an IC package by screen printing, and the IC package provided with the paste solder on each electrode pad in this manner is mounted on a circuit board. When solder bonding is performed by reflow processing, the IC package and the circuit board are bonded together with a plurality of metal particles interposed, and at that time, each metal particle acts as an aggregate of a cement composition, Knowing that the separation distance between the IC package and the circuit board was ensured and the joining strength was greatly improved, the present invention was completed.

【0016】ここに、本発明は、次の通りである。 (1) はんだ粒子およびフラックス成分を含むペーストは
んだであって、はんだ粒子より融点が高い金属粒子をさ
らに含有したボールグリッドアレイによる表面実装用ペ
ーストはんだ。
Here, the present invention is as follows. (1) A paste solder containing a solder particle and a flux component, the surface solder being a ball grid array further containing metal particles having a higher melting point than the solder particles.

【0017】(2) はんだ粒子20〜50重量%、フラックス
成分5〜20重量%、および金属粒子30〜70重量%を含
む、上記(1) 記載のペーストはんだ。 (3) 前記金属粒子の大きさが直径0.01〜0.3 mmである上
記(1) または(2) 記載のペーストはんだ。
(2) The paste solder according to the above (1), comprising 20 to 50% by weight of solder particles, 5 to 20% by weight of a flux component, and 30 to 70% by weight of metal particles. (3) The paste solder according to the above (1) or (2), wherein the size of the metal particles is 0.01 to 0.3 mm in diameter.

【0018】(4) はんだで被覆された金属粒子とフラッ
クス成分とを含むペーストはんだであって、該金属粒子
がはんだよりも融点が高いことを特徴とするボールグリ
ッドアレイによる表面実装用ペーストはんだ。
(4) A paste solder for surface mounting using a ball grid array, which is a paste solder containing metal particles coated with solder and a flux component, wherein the metal particles have a higher melting point than the solder.

【0019】(5) 金属粒子: 30〜70重量%、フラックス
成分: 5〜20重量%、はんだ:30 〜50重量%の組成割合
を有する上記(4) 記載のペーストはんだ。 (6) 前記金属粒子の大きさが直径0.01〜0.3 mmである上
記(4) または(5) 記載のペーストはんだ。
(5) The paste solder according to the above (4), having a composition ratio of metal particles: 30 to 70% by weight, flux component: 5 to 20% by weight, solder: 30 to 50% by weight. (6) The paste solder according to (4) or (5), wherein the size of the metal particles is 0.01 to 0.3 mm in diameter.

【0020】(7) 上記(1) ないし(6) のいずれかに記載
のペーストはんだを、回路基板および実装部品の一方ま
たは両方のパッド上にスクリーン印刷し、回路基板上に
チップ部品を組立て、次いではんだの融点以上、金属粒
子の融点未満の温度でリフロー処理を行うことを特徴と
するボールグリッドアレイによるチップ部品の表面実装
方法。
(7) The paste solder according to any of the above (1) to (6) is screen-printed on one or both pads of a circuit board and a mounted component, and a chip component is assembled on the circuit board. Next, a reflow process is performed at a temperature equal to or higher than the melting point of the solder and lower than the melting point of the metal particles.

【0021】[0021]

【発明の実施の形態】次に、図5、図6を参照して本発
明の実施の態様をさらに具体的に説明する。なお、図5
にあっては各金属粒子がはんだによって被覆されている
場合を例にとって説明するが、図6は、金属粒子とはん
だ粒子とをフラックス成分とともにペースト化して用い
る場合を示す。
Next, an embodiment of the present invention will be described more specifically with reference to FIGS. FIG.
FIG. 6 shows a case where each metal particle is coated with solder as an example. FIG. 6 shows a case where metal particles and solder particles are pasted together with a flux component.

【0022】図5(a) は、本発明にしたがって構成した
ペーストはんだの模式的説明図であり、図中、金属粒子
20はその周囲をはんだ22 (白抜きで示す) で被覆されて
おり、このような被覆金属粒子24がフラックス成分26に
よってペースト化されている。
FIG. 5 (a) is a schematic explanatory view of the paste solder formed according to the present invention.
20 has its periphery coated with solder 22 (shown in white), and such coated metal particles 24 are pasted by a flux component 26.

【0023】このようにして得られたペーストを使用す
るに当たっては、図5(b) に示すように、プリント基板
30の電極パッド32にスクリーン印刷される。このとき各
電極パッド上には1ないし100 個、一般には2個以上の
複数の金属粒子を含むはんだペーストがスクリーン印刷
によって供給されている。次いで、この上に同じく電極
パッド32を備えた実装部品であるICパッケージ (図示せ
ず) が載置され、はんだ付け組立体が構成される。図5
(c) 参照。リフロー処理後は、図5(d) に示すように、
金属粒子を介してパッケージおよびプリント基板30が接
続される。図5(d) 中、はんだ接合部のうち白抜きで示
す領域が溶融・凝固したはんだである。
In using the paste obtained in this way, as shown in FIG.
Screen printing is performed on the 30 electrode pads 32. At this time, one to 100, generally two or more solder pastes containing a plurality of metal particles are supplied on each electrode pad by screen printing. Next, an IC package (not shown), which is a mounting component also provided with the electrode pad 32, is mounted thereon, thereby forming a soldering assembly. FIG.
See (c). After the reflow process, as shown in FIG.
The package and the printed circuit board 30 are connected via the metal particles. In FIG. 5 (d), the white area in the solder joint is the molten and solidified solder.

【0024】このように本発明にかかるペーストはんだ
を用いてBGA 方式のICパッケージを表面実装するときに
は、まず、金属微粒子にコーティングされていたハンダ
が溶け、金属微粒子の空ゲキを充填し、導通および電極
との接合を実現する。一方、金属微粒子はそれ自体導通
を確保すると共に、リフロー処理時にも溶融しないから
ICの重量を保持し変形 (つぶれ)を防止する効果を発
揮する。また、金属粒子の存在がハンダのコニカル( 凹
部) の形成を防ぐため、断面積の減少の防止が図られ、
同時に金属粒子の強度により、応力がかかっても接合部
の破断を防止することができる。
As described above, when the BGA type IC package is surface-mounted using the paste solder according to the present invention, first, the solder coated on the metal fine particles is melted, and the empty space of the metal fine particles is filled. Realizes bonding with electrodes. On the other hand, the metal fine particles themselves have the effect of securing conduction and preventing the deformation (crushing) of the IC because they do not melt even during the reflow treatment. In addition, the presence of metal particles prevents the formation of conical (concave) portions of the solder, thereby preventing the cross-sectional area from decreasing.
At the same time, due to the strength of the metal particles, the joint can be prevented from being broken even when stress is applied.

【0025】図6(a) ないし(c) は、金属粒子40とはん
だ粒子42とをフラックス成分44を使ってペースト化した
はんだペーストを用いた場合を示す。図6(a) ないし
(c) は、それぞれ図5(a) ないし(c) に相当するもので
あって、はんだペーストの構成が異なる点を除いて、実
装操作は同様であり、最終的にリフロー処理によって得
られたはんだ接合も、図5(d)に同じである。
FIGS. 6 (a) to 6 (c) show a case where a solder paste in which metal particles 40 and solder particles 42 are pasted using a flux component 44 is used. Fig. 6 (a) or
(c) corresponds to FIGS. 5 (a) to 5 (c), respectively, except that the configuration of the solder paste is different, and the mounting operation is the same, and finally obtained by a reflow process. The solder joint is the same as in FIG.

【0026】本発明において使用する金属粒子は、使用
するはんだより高い融点の金属であれば制限ないが、一
般には銀、銅、ニッケルあるいはそれらの合金等から構
成されるが、導電性およびコストの観点からは銅が好ま
しい。その粒径は、スクリーン印刷性を阻害しないもの
であれば特に制限はされないが、ICパッケージと回路基
板との離間距離が通常は0.1 〜1mmが求められるから、
その間を複数個、通常は10〜100 個で接続するように構
成するから直径0.3 〜0.01mmとする。
The metal particles used in the present invention are not limited as long as they have a higher melting point than the solder used. Generally, the metal particles are made of silver, copper, nickel or an alloy thereof. From the viewpoint, copper is preferred. The particle size is not particularly limited as long as it does not impair the screen printability, but the separation distance between the IC package and the circuit board is usually required to be 0.1 to 1 mm.
The diameter is set to 0.3 to 0.01 mm because a plurality of, usually 10 to 100 pieces are connected between them.

【0027】ここに、本発明において使用できるはんだ
で被覆した金属粒子は、電気めっき法、溶融はんだめっ
き法、蒸着法などによって製造できる。
Here, the metal particles coated with solder that can be used in the present invention can be produced by an electroplating method, a hot-dip solder plating method, a vapor deposition method, or the like.

【0028】例えば、電気めっき法の場合、はんだ成分
を適宜化合物の形態で水溶液または溶融塩に溶解してめ
っき浴を構成し、これに金属粒子を適宜容器に入れて浸
漬して陰極として電気めっきを行えばよい。
For example, in the case of the electroplating method, a plating bath is constituted by dissolving a solder component in an appropriate compound form in an aqueous solution or a molten salt, and immersing metal particles in a container in an appropriate container and immersing the bath as a cathode. Should be performed.

【0029】さらに溶融はんだめっき法によれば、はん
だを溶融してこれに別途用意した金属粒子を投入してか
ら引上げれば、各金属粒子の表面にはほぼ均一な被覆が
形成される。本発明の1つの態様において、金属粒子と
はんだ被覆そしてフラックス成分の組成割合は、次の通
りである。
Further, according to the hot-dip solder plating method, when the solder is melted, separately prepared metal particles are thrown into the solder, and then pulled up, a substantially uniform coating is formed on the surface of each metal particle. In one embodiment of the present invention, the composition ratio of the metal particles, the solder coating and the flux component is as follows.

【0030】 金属粒子 : 30〜70、好ましくは50〜70重量% はんだ被覆 : 30〜50、好ましくは20〜30重量% フラックス成分: 5〜20、好ましくは10〜15重量% 本発明の別の態様において、金属粒子とはんだ粒子、そ
してフラックス成分の配合割合は、次の通りである。
Metal particles: 30 to 70, preferably 50 to 70% by weight Solder coating: 30 to 50, preferably 20 to 30% by weight Flux component: 5 to 20, preferably 10 to 15% by weight In the embodiment, the mixing ratios of the metal particles, the solder particles, and the flux components are as follows.

【0031】 金属粒子 : 30〜70、好ましくは60〜70重量% はんだ粒子 : 20〜50、好ましくは20〜30重量% フラックス成分: 5〜20、好ましくは10〜15重量% ここに、はんだ成分としては、従来より、ICパッケージ
の表面実装に用いられているものでよく、例えば60Pb-4
0Sn はんだが例示される。リフロー処理によって溶融後
に金属粒子とともに所定の強度が確保できればよい。
Metal particles: 30 to 70, preferably 60 to 70% by weight Solder particles: 20 to 50, preferably 20 to 30% by weight Flux component: 5 to 20, preferably 10 to 15% by weight Conventionally, those used for surface mounting of IC packages may be used, for example, 60Pb-4
0Sn solder is exemplified. It is only necessary that a predetermined strength can be secured together with the metal particles after the melting by the reflow treatment.

【0032】フラックス成分としても従来のものを用い
ればよく、本発明においても特に制限はない。代表的に
は、ロジン系フラックスがある。次に、本発明によるIC
パッケージのような実装部品の表面実装方法を説明する
と次の通りである。
Conventional flux components may be used, and there is no particular limitation in the present invention. Typically, there is a rosin-based flux. Next, the IC according to the present invention
The surface mounting method of a mounting component such as a package will be described below.

【0033】まず、上述のような各成分を所定量だけ混
合してペースト化してペーストはんだとする。このよう
にして用意されたペーストはんだを、例えば慣用のスク
リーン印刷法によってICパッケージの各電極パッド上に
印刷する。各電極パッド上に金属粒子がほぼ10〜100 個
宛供給されるようにするのが好ましい。
First, the above-described components are mixed in a predetermined amount to form a paste, thereby obtaining a paste solder. The paste solder prepared as described above is printed on each electrode pad of the IC package by, for example, a conventional screen printing method. Preferably, approximately 10 to 100 metal particles are supplied on each electrode pad.

【0034】スクリーン印刷後、ICパッケージを回路基
板の上に載せて、はんだ付け組立体としてから適宜加熱
炉に装入してリフロー処理を行う。このときのリフロー
温度は、はんだの溶融温度よりも高く、金属粒子の溶融
温度よりも低い温度とする。なお、リフロー処理それ自
体はすでに公知であって、本発明においても上述の温度
条件以外はそのような公知の方法に準じて行えばよい。
かくして、本発明によれば、簡便な操作でもって確実な
かつ高強度のはんだ接合部が得られるのである。
After the screen printing, the IC package is placed on a circuit board, and is put into a heating furnace as a soldered assembly and then subjected to a reflow process. The reflow temperature at this time is higher than the melting temperature of the solder and lower than the melting temperature of the metal particles. The reflow process itself is already known, and the present invention may be performed according to such a known method except for the temperature conditions described above.
Thus, according to the present invention, a reliable and high-strength solder joint can be obtained with a simple operation.

【0035】[0035]

【実施例】本例では、図5に示す要領で回路基板にICパ
ッケージの表面実装を行った。下記組成のペーストはん
だを調製し、格子状に多数設けたICパッケージの電極パ
ット上にスクリーン印刷によってはんだ層を設け、これ
を回路基板の上に搭載した。このようにしてはんだ組立
体とし、これを次いでリフロー処理により、はんだバン
プを形成して接合した。
EXAMPLE In this example, an IC package was surface-mounted on a circuit board in the manner shown in FIG. A paste solder having the following composition was prepared, and a solder layer was provided by screen printing on the electrode pads of a large number of IC packages provided in a grid pattern, and this was mounted on a circuit board. In this way, a solder assembly was formed, which was then subjected to reflow treatment to form solder bumps and joined.

【0036】本例で使用したペーストはんだ組成は次の
通りであった。 金属粒子: 直径0.05mmの銅粒子65重量% はんだ被覆:60Sn-40Pb はんだ25重量% フラックス成分:ロジン系フラックス10重量% このようにして得られたはんだバンプの内部構成は図5
(d) に模式的に示す通りであった。図示のように、本発
明によって得られたはんだバンプは金属粒子を骨材のよ
うに含むはんだ層から構成され、回路基板とICパッケー
ジの電極パッド部とを所定間隔を設けて極力に接合して
いることが分かった。
The composition of the paste solder used in this example was as follows. Metal particles: 65% by weight of copper particles having a diameter of 0.05mm Solder coating: 60Sn-40Pb 25% by weight of solder Flux component: 10% by weight of rosin-based flux The internal structure of the solder bump thus obtained is shown in FIG.
(d) is as schematically shown. As shown in the figure, the solder bump obtained by the present invention is composed of a solder layer containing metal particles like an aggregate, and a circuit board and an electrode pad portion of an IC package are provided at a predetermined interval and joined as much as possible. I knew it was there.

【0037】このようにして得たBGA パッケージ搭載回
路基板にシェアー試験を行ったところ、剪断強度は1バ
ンプ当たり 800gであった。
When a shear test was performed on the BGA package-mounted circuit board thus obtained, the shear strength was 800 g per bump.

【0038】[0038]

【発明の効果】以上説明してきたように、本発明によれ
ば、従来のようにはんだバンプがICパッケージの重量に
よって溶融時に押し出されることもなく、接合部におけ
るくぼみ部の形成が阻止される結果、所定間隔が確実に
確保され、接合強度が大幅に改善され、そしてこれらは
単に従来法によるスクリーン印刷によって実現できる
等、その実際上の利益は大きい。
As described above, according to the present invention, a solder bump is not pushed out due to the weight of an IC package at the time of melting as in the prior art, and the formation of a recess at a joint is prevented. The practical benefits are great, as certain spacing is ensured, bonding strength is greatly improved, and these can only be achieved by conventional screen printing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】BGA 方式によるICパッケージと回路基板との接
合の模式的説明図である。
FIG. 1 is a schematic explanatory view of bonding between an IC package and a circuit board by a BGA method.

【図2】従来法によるプリント基板とICパッケージとの
接合の様子を説明する図であり、図2(a) はリフロー処
理前、図2(b) 、(c) はリフロー処理後のそれぞれ接合
部の断面図である。
FIGS. 2A and 2B are views for explaining a state of bonding between a printed circuit board and an IC package according to a conventional method. FIGS. 2A and 2B show bonding before and after reflow processing, respectively. It is sectional drawing of a part.

【図3】図3(a) 、(b) は、従来法での接合部に応力が
加わったときの様子の模式的説明図である。
FIGS. 3 (a) and 3 (b) are schematic explanatory views showing a state where stress is applied to a joint in a conventional method.

【図4】図4は、従来法でのはんだ接合部が短絡を生じ
る場合の様子の模式的説明図である。
FIG. 4 is a schematic explanatory view of a state where a short circuit occurs in a solder joint in a conventional method.

【図5】図5(a) は本発明にかかるペーストはんだの模
式的説明図であり、そして図5(b) はプリント基板のそ
のペーストはんだをスクリーン印刷したとき、図5(c)
はその上にICパッケージを載せたとき、また図5(d) は
リフロー処理したときのはんだ接合部の模式的説明図で
ある。
FIG. 5 (a) is a schematic illustration of a paste solder according to the present invention, and FIG. 5 (b) is a view of the printed circuit board when the paste solder is screen printed.
FIG. 5D is a schematic illustration of a solder joint when an IC package is mounted thereon, and FIG.

【図6】図6(a) は本発明にかかる別の態様のペースト
はんだの模式的説明図であり、そして図5(b) はプリン
ト基板のそのペーストはんだをスクリーン印刷したと
き、図5(c) はその上にICパッケージを載せたときのは
んだ接合部の模式的説明図である。 [符号の説明] 10: ICパッケージ、 12: はんだボール、 14:
プリント基板、16: 電極パッド、 18: はんだ接合
部、 20: 金属粒子、22: はんだ、 24:
被覆金属粒子、 26: フラックス成分、30: プリン
ト基板、 32: 電極パッド、 40: 金属粒子、
42: はんだ粒子、 44: フラックス成分
FIG. 6 (a) is a schematic diagram of another embodiment of the paste solder according to the present invention, and FIG. 5 (b) is a diagram showing the paste solder of the printed circuit board when the paste solder is screen-printed. c) is a schematic illustration of a solder joint when an IC package is mounted thereon. [Explanation of Signs] 10: IC package, 12: Solder ball, 14:
Printed circuit board, 16: Electrode pad, 18: Solder joint, 20: Metal particles, 22: Solder, 24:
Coated metal particles, 26: flux component, 30: printed circuit board, 32: electrode pad, 40: metal particles,
42: Solder particles, 44: Flux component

───────────────────────────────────────────────────── フロントページの続き (72)発明者 楠 義則 愛知県刈谷市野田町場割50番地 ユケン工 業株式会社内 Fターム(参考) 5E319 AA03 AB05 AC01 BB05 CC33 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yoshinori Kusunoki 50 Nodacho, Noda-cho, Kariya-shi, Aichi F-term in Yuken Industry Co., Ltd. (reference) 5E319 AA03 AB05 AC01 BB05 CC33

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 はんだ粒子およびフラックス成分を含む
ペーストはんだであって、はんだ粒子より融点が高い金
属粒子をさらに含有したボールグリッドアレイによる表
面実装用ペーストはんだ。
1. A paste solder for surface mounting using a ball grid array, further comprising a paste solder containing solder particles and a flux component, the metal solder having a higher melting point than the solder particles.
【請求項2】 はんだ粒子20〜50重量%、フラックス成
分5〜20重量%、および金属粒子30〜70重量%を含む、
請求項1記載のペーストはんだ。
2. The method of claim 1, wherein the solder particles comprise 20 to 50% by weight of the solder particles, 5 to 20% by weight of the flux component, and 30 to 70% by weight of the metal particles.
The paste solder according to claim 1.
【請求項3】 前記金属粒子の大きさが直径0.01〜0.3
mmである請求項1または2記載のペーストはんだ。
3. The method according to claim 1, wherein the metal particles have a diameter of 0.01 to 0.3.
3. The paste solder according to claim 1, wherein the thickness of the paste solder is mm.
【請求項4】 はんだで被覆された金属粒子とフラック
ス成分とを含むペーストはんだであって、該金属粒子が
はんだよりも融点が高いことを特徴とするボールグリッ
ドアレイによる表面実装用ペーストはんだ。
4. A paste solder for surface mounting using a ball grid array, which is a paste solder containing metal particles coated with solder and a flux component, wherein the metal particles have a higher melting point than the solder.
【請求項5】 金属粒子: 80〜95重量%、フラックス成
分: 5〜20重量%、はんだ:30 〜50重量%の組成割合を
有する請求項4記載のペーストはんだ。
5. The paste solder according to claim 4, having a composition ratio of metal particles: 80 to 95% by weight, flux component: 5 to 20% by weight, solder: 30 to 50% by weight.
【請求項6】 前記金属粒子の大きさが直径0.01〜0.3
mmである請求項4または5記載のペーストはんだ。
6. The metal particles having a diameter of 0.01 to 0.3.
The paste solder according to claim 4 or 5, wherein the thickness is in mm.
【請求項7】 請求項1ないし6のいずれかに記載のペ
ーストはんだを、回路基板および実装部品一方または両
方のパッド上にスクリーン印刷し、回路基板上にチップ
部品を組立て、次いではんだの融点以上、金属粒子の融
点未満の温度でリフロー処理を行うことを特徴とするボ
ールグリッドアレイによるチップ部品の表面実装方法。
7. The paste solder according to claim 1, which is screen-printed on one or both pads of a circuit board and a mounted component to assemble a chip component on the circuit board, and then at least the melting point of the solder. And performing a reflow treatment at a temperature lower than the melting point of the metal particles.
JP11026390A 1999-02-03 1999-02-03 Paste solder for surface mount by bga and method therefor Withdrawn JP2000223831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11026390A JP2000223831A (en) 1999-02-03 1999-02-03 Paste solder for surface mount by bga and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11026390A JP2000223831A (en) 1999-02-03 1999-02-03 Paste solder for surface mount by bga and method therefor

Publications (1)

Publication Number Publication Date
JP2000223831A true JP2000223831A (en) 2000-08-11

Family

ID=12192223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11026390A Withdrawn JP2000223831A (en) 1999-02-03 1999-02-03 Paste solder for surface mount by bga and method therefor

Country Status (1)

Country Link
JP (1) JP2000223831A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002087297A1 (en) * 2001-04-18 2002-10-31 Hitachi, Ltd. Electronic apparatus
US6872465B2 (en) 2002-03-08 2005-03-29 Hitachi, Ltd. Solder
US7017795B2 (en) * 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
US7075183B2 (en) 2000-06-12 2006-07-11 Hitachi, Ltd. Electronic device
JP2009060101A (en) * 2000-12-21 2009-03-19 Hitachi Ltd Electronic device
JP2013187359A (en) * 2012-03-08 2013-09-19 Panasonic Corp Method for producing substrate having built-in components and substrate having built-in components
JP2013191620A (en) * 2012-03-12 2013-09-26 Panasonic Corp Component built-in substrate manufacturing method and component built-in substrate
EP3506346A3 (en) * 2017-12-29 2019-08-21 INTEL Corporation Substrate assembly with spacer element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075183B2 (en) 2000-06-12 2006-07-11 Hitachi, Ltd. Electronic device
US7259465B2 (en) 2000-06-12 2007-08-21 Hitachi, Ltd. Semiconductor device with lead-free solder
JP2009060101A (en) * 2000-12-21 2009-03-19 Hitachi Ltd Electronic device
WO2002087297A1 (en) * 2001-04-18 2002-10-31 Hitachi, Ltd. Electronic apparatus
US6872465B2 (en) 2002-03-08 2005-03-29 Hitachi, Ltd. Solder
US7017795B2 (en) * 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
JP2013187359A (en) * 2012-03-08 2013-09-19 Panasonic Corp Method for producing substrate having built-in components and substrate having built-in components
JP2013191620A (en) * 2012-03-12 2013-09-26 Panasonic Corp Component built-in substrate manufacturing method and component built-in substrate
EP3506346A3 (en) * 2017-12-29 2019-08-21 INTEL Corporation Substrate assembly with spacer element

Similar Documents

Publication Publication Date Title
US6486411B2 (en) Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate
US5931371A (en) Standoff controlled interconnection
US7838954B2 (en) Semiconductor structure with solder bumps
EP1333079A1 (en) Conductive adhesive material with metallurgically-bonded conductive particles
EP2633551B1 (en) Lead-free structures in a semiconductor device
JPH08116169A (en) Assembly and method for connecting alloy solder
JPH09283878A (en) Ceramic board having pad, ceramic board having terminal member and their manufacture
US20240021565A1 (en) Solder material and method for die attachment
JPH10135613A (en) Wiring board
JP2000223831A (en) Paste solder for surface mount by bga and method therefor
KR100808746B1 (en) Method for manufacturing circuit device
JP2000223514A (en) Bonding material and bumps
JPH09295184A (en) Solder, circuit board on which electronic parts are mounted using the solder, and solder paste
JPH07118498B2 (en) Electrical junction
JPH10209591A (en) Wiring board
JP3178401B2 (en) Method of forming and connecting BGA type electrode of package
JP3544439B2 (en) Connection pins and board mounting method
JP2001156207A (en) Bump junction and electronic component
JPH11307717A (en) Three-dimensional package and manufacture thereof
JPH10116927A (en) Connecting terminal and method for its formation
JP2000151086A (en) Printed circuit unit and its manufacture
JPH10209592A (en) Wiring board
JP3780088B2 (en) Bonding member for surface mounting of electronic components
JP2741611B2 (en) Substrate for flip chip bonding
JP2002026482A (en) Mounting structure of electronic component

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404